[go: up one dir, main page]

TWI840751B - 半導體裝置的製造方法及半導體裝置 - Google Patents

半導體裝置的製造方法及半導體裝置 Download PDF

Info

Publication number
TWI840751B
TWI840751B TW111104601A TW111104601A TWI840751B TW I840751 B TWI840751 B TW I840751B TW 111104601 A TW111104601 A TW 111104601A TW 111104601 A TW111104601 A TW 111104601A TW I840751 B TWI840751 B TW I840751B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
support body
manufacturing
resin layer
modified portion
Prior art date
Application number
TW111104601A
Other languages
English (en)
Other versions
TW202312428A (zh
Inventor
関根正貴
大野天頌
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202312428A publication Critical patent/TW202312428A/zh
Application granted granted Critical
Publication of TWI840751B publication Critical patent/TWI840751B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • H10W70/614
    • H10W70/68
    • H10W76/10
    • H10W90/00
    • H10W99/00
    • H10W42/121
    • H10W70/682
    • H10W70/692
    • H10W70/698
    • H10W72/07354
    • H10W72/347
    • H10W72/823
    • H10W72/865
    • H10W72/884
    • H10W74/014
    • H10W90/20
    • H10W90/24
    • H10W90/291
    • H10W90/701
    • H10W90/732
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本實施方式的半導體裝置的製造方法包括於具有第一面和位於第一面的相反側的第二面的支撐體的第一面上,形成具有多個凹部的凹凸。另外,本製造方法包括於各個凹部的內部設置積層有多個半導體晶片的積層體。另外,本製造方法包括以埋入多個凹部的方式設置樹脂層。另外,本製造方法包括藉由對支撐體照射雷射光,沿著凹凸的凸部於支撐體內形成改質部。另外,本製造方法包括沿著凸部將支撐體單片化。

Description

半導體裝置的製造方法及半導體裝置
本實施方式是有關於一種半導體裝置的製造方法及半導體裝置。 [相關申請案的引用] 本申請案以基於2021年06月04日提出申請的在先日本專利申請案第2021-94631號的優先權的利益為基礎,並且要求其利益,所述日本專利申請案的全部內容藉由引用而包含於本申請案中。
於半導體裝置的封裝步驟中,例如記憶體晶片被積層於支撐體(晶圓)上的多個位置上並由模塑樹脂覆蓋。之後,支撐體被單片化。但是,例如由於支撐體與模塑樹脂之間的熱膨脹係數之差,有可能於支撐體產生翹曲。支撐體的翹曲影響單片化等支撐體的加工。
提供一種可抑制支撐體的翹曲的半導體裝置的製造方法及半導體裝置。
本實施方式的半導體裝置的製造方法包括於具有第一面和位於第一面的相反側的第二面的支撐體的第一面上,形成具有多個凹部的凹凸。另外,本製造方法包括於各個凹部的內部設置積層有多個半導體晶片的積層體。另外,本製造方法包括以埋入多個凹部的方式設置樹脂層。另外,本製造方法包括藉由對支撐體照射雷射光,沿著凹凸的凸部於支撐體內形成改質部。另外,本製造方法包括沿著凸部將支撐體單片化。
根據所述的結構,可提供一種可抑制支撐體的翹曲的半導體裝置的製造方法及半導體裝置。
以下,參照圖式對本發明的實施方式進行說明。本實施方式並不限定本發明。圖式是示意性的或概念性的圖式,各部分的比率等未必限於與現實的比率相同。於說明書與圖式中,對與關於已出現的圖式而所述者相同的要素標註相同的符號,並適宜省略詳細的說明。
(第一實施方式) 圖1是表示第一實施方式的半導體裝置1的結構的一例的剖面圖。半導體裝置1包括:積層體S1、柱狀電極30、半導體晶片40、接著層50、樹脂層70、構件80、再配線層(基板)100、以及金屬凸塊150。半導體裝置1例如可為與非(NAND)型快閃記憶體、大規模積體電路(Large Scale Integration,LSI)等半導體封裝。
積層體S1具有半導體晶片10與接著層20。接著層20例如為晶粒附接膜(Die Attachment Film,DAF)。積層體S1設置於圖1所示的再配線層100的下表面。另外,積層體S1的積層方向是再配線層100的法線方向(Z方向)。
多個半導體晶片10分別具有第一面F10a和與第一面為相反側的第二面F10b。記憶體單元陣列、電晶體或電容器等半導體元件(未圖示)形成於各半導體晶片10的第一面F10a上。半導體晶片10的第一面F10a上的半導體元件被未圖示的絕緣膜被覆並加以保護。於該絕緣膜中例如可使用氧化矽膜或氮化矽膜等無機系絕緣材料。另外,於該絕緣膜中可使用於無機系絕緣材料上形成有機系絕緣材料而成的材料。作為有機系絕緣材料,例如可使用酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、環氧系樹脂、對伸苯基苯並雙噁唑(p-phenylene benzobisoxazole,PBO)系樹脂、矽酮系樹脂、苯並環丁烯系樹脂等樹脂、或者該些的混合材料、複合材料等有機系絕緣材料。半導體晶片10例如可為與非(NAND)型快閃記憶體的記憶體晶片或者搭載有任意的LSI的半導體晶片。半導體晶片10可為具有彼此相同的結構的半導體晶片,但亦可為具有彼此不同的結構的半導體晶片。
多個半導體晶片10進行積層,並藉由接著層20接著。作為接著層20,例如可使用酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、環氧系樹脂、對伸苯基苯並雙噁唑(p-phenylene benzobisoxazole,PBO)系樹脂、矽酮系樹脂、苯並環丁烯系樹脂等樹脂、或者該些的混合材料、複合材料等有機系絕緣材料。多個半導體晶片10分別具有於第一面F10a上露出的電極焊墊(未圖示)。積層於半導體晶片10(下層半導體晶片10)上的其他半導體晶片10(上層半導體晶片10)以不於下層半導體晶片10的電極焊墊上重疊的方式,於相對於下層半導體晶片10的設置有電極焊墊的邊大致垂直的方向(X方向)上錯開地積層。
電極焊墊與設置於半導體晶片10上的半導體元件中的任一者進行電性連接。於電極焊墊中例如可使用Cu、Ni、W、Au、Ag、Pd、Sn、Bi、Zn、Cr、Al、Ti、Ta、TiN、TaN、CrN等單體、該些中的兩種以上的複合膜、或者該些中的兩種以上的合金等低電阻金屬。
柱狀電極30與半導體晶片10的電極焊墊連接,並於多個半導體晶片10的積層方向(Z方向)上延伸。接著層20被部分去除,以便露出電極焊墊的一部分,柱狀電極30能夠與電極焊墊連接。或者,接著層20貼附於上層半導體晶片10的第二面F10b,並設置成不與下層半導體晶片10的電極焊墊重疊。柱狀電極30的下端例如藉由打線接合法而與電極焊墊連接。柱狀電極30的上端到達樹脂層70的上表面,並於其上表面露出。柱狀電極30的上端與再配線層100的電極焊墊連接。
半導體晶片40具有第一面F40a和與第一面為相反側的第二面F40b。電晶體或電容器等半導體元件(未圖示)形成於各半導體晶片40的第一面F40a上。半導體晶片40的第一面F40a上的半導體元件被未圖示的絕緣膜被覆並加以保護。於該絕緣膜中例如可使用氧化矽膜或氮化矽膜等無機系絕緣材料。另外,於該絕緣膜中亦可使用於無機系絕緣材料上形成有機系絕緣材料而成的材料。作為有機系絕緣材料,例如可使用酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、環氧系樹脂、對伸苯基苯並雙噁唑(p-phenylene benzobisoxazole,PBO)系樹脂、矽酮系樹脂、苯並環丁烯系樹脂等樹脂、或者該些的混合材料、複合材料等有機系絕緣材料。半導體晶片40例如可為控制記憶體晶片(半導體晶片10)的控制器晶片或者搭載有任意的LSI的半導體晶片。
半導體晶片40積層於最上層的半導體晶片10上,並藉由接著層50而接著於最上層的半導體晶片10。半導體晶片40具有於第一面F40a上露出的電極焊墊(未圖示)。第一面F40a上的電極焊墊例如經由未圖示的連接柱(連接凸塊)而與再配線層100的電極焊墊(未圖示)電性連接。於連接柱的材料中例如可使用Cu等導電性金屬。
樹脂層70被覆(密封)積層體S1、半導體晶片40及柱狀電極30,於上表面露出柱狀電極30及半導體晶片40的連接柱的前端。
於樹脂層(模塑)70中可使用例如酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、環氧系樹脂、對伸苯基苯並雙噁唑(p-phenylene benzobisoxazole,PBO)系樹脂、矽酮系樹脂、苯並環丁烯系樹脂等樹脂、或者該些的混合材料、複合材料等有機系絕緣材料。
構件80以覆蓋樹脂層70的方式設置。構件80具有面F1和與面F1為相反側的面F2。構件80將積層體S1收納至設置於面F1上的凹部內。構件80的面F1與再配線層100相接。構件80於面F1與面F2之間的側面Fs上具有改質部(改質層、膨脹層)LM。改質部LM例如亦為雷射痕。
構件80的材料為能夠形成改質部LM的材料、即雷射光L能夠透過及聚光的材料。構件80的材料例如為矽(Si)。另外,構件80具有比樹脂層70高的屏蔽濺鍍的密接性。藉此,可提高屏蔽濺鍍的密接性。即,與未設置構件80且樹脂層70露出的情況相比,可更容易地於封裝表面設置作為磁屏蔽發揮功能的金屬膜。
再配線層(RDL(Redistribution Layer))100設置於樹脂層70上,與柱狀電極30電性連接。再配線層100是積層有多個配線層與多個絕緣層的多層配線層,經由柱狀電極30將半導體晶片10與金屬凸塊150電性連接,並且將半導體晶片40與金屬凸塊150電性連接。再者,圖1示意性地表示再配線層100內的配線層。
金屬凸塊150設置於再配線層100上,且與再配線層100的配線層電性連接。金屬凸塊150用於與外部裝置(未圖示)的連接。於金屬凸塊150中例如可使用Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的單體、該些中的兩種以上的複合膜、或者合金。
圖2是表示第一實施方式的半導體裝置1的結構的一例的底視圖。圖2是自紙面下方觀察圖1的半導體裝置1的圖。再者,圖2的A-A線表示與作為剖面圖的圖1對應的剖面。
如圖2所示,構件80於自積層體S1的積層方向(Z方向)觀察的外周部具有改質部LM。外周部是外周的側面Fs。改質部LM是例如藉由雷射光L的聚光而加熱形成的聚光位置周邊的多結晶區域。
改質部LM變為高溫而局部膨脹。即便在雷射光L的照射後改質部LM被冷卻,亦殘存由改質部LM的膨脹所致的應力。藉由利用由改質部LM的膨脹所致的應力,如參照圖3F於後說明般,可抑制構件80的單片化前的支撐體82(晶圓)的翹曲。藉由抑制晶圓的翹曲,可提高晶圓的加工精度。
另外,構件80的側面Fs中未設置改質部LM的區域是結晶缺陷較少、幾乎沒有凹凸的鏡面狀態的光滑的面。這是因為,如參照圖3K於後說明般,藉由構件80劈開而對半導體裝置1進行單片化。
接下來,對半導體裝置1的製造方法進行說明。
圖3A~圖3I是表示第一實施方式的半導體裝置1的製造方法的一例的剖面圖。
首先,如圖3A所示,於支撐體82的面F1上形成凹凸84。支撐體82例如為矽晶圓。支撐體82具有面F1和位於面F1的相反側的面F2。凹凸84具有多個凹部841。作為凹部841的側壁部,設置有凸部842。
更詳細而言,於支撐體82的面F1上形成具有規定的深度的多個孔。例如使用噴砂、刀片、電漿蝕刻、反應離子蝕刻(Reactive Ion Etching,RIE)、或者濕式蝕刻等在面F1上形成多個凹部841。
接下來,如圖3B所示,於各個凹部841的內部,經由接著層20而接著有半導體晶片10。
接下來,如圖3C所示,於各個凹部841的內部設置積層有多個半導體晶片10的積層體S1。另外,於積層體S1上、即最上層的半導體晶片10上,經由接著層50而接著有半導體晶片40。
接下來,如圖3D所示,於半導體晶片10上形成柱狀電極30。柱狀電極30形成為於積層方向上延伸。柱狀電極30例如形成至超過面F1的高度。
接下來,如圖3E所示,於多個凹部841的內部設置樹脂層70。更詳細而言,以埋入凹部841並且覆蓋面F1的方式設置樹脂層70。即,樹脂層70形成至超過面F1的高度。
另外,例如由於樹脂層70與支撐體82之間的熱膨脹係數之差,支撐體82的面F1有可能比面F2更容易收縮。該情況下,支撐體82有可能朝向圖3E的紙面下方呈凸狀翹曲。
接下來,如圖3F所示,藉由自面F2側照射雷射光L,沿著凸部842於支撐體82內形成改質部LM。另外,於改質部LM的周邊局部地產生由膨脹所致的應力。藉由形成多個改質部LM,蓄積有由膨脹所致的應力。藉此,可於凸部842內產生膨脹應力。藉由產生膨脹應力以使支撐體82向與圖3E中產生的支撐體82的翹曲相反的方向翹曲,可抑制(矯正)支撐體82的翹曲。
更詳細而言,照射與設置有樹脂層70的支撐體82的翹曲相應的條件的雷射光L。藉由變更照射的雷射光L的條件,可變更翹曲的矯正的強度。例如,支撐體82的翹曲越大,於翹曲矯正越強的條件下照射雷射光L。雷射光L的條件例如包含雷射輸出、焦點高度、道次數、照射間隔、及照射方向中的至少一個。再者,關於雷射光L的條件的詳細情況,參照圖4A~圖9B於後進行說明。
另外,於形成改質部LM之前,檢測支撐體82的翹曲的大小。例如,將作為晶圓的支撐體82置於平面上,利用厚度規(thickness gauge)測定自平面浮起的支撐體82的端部的高度。根據測定的高度,可獲得翹曲的大小。藉由照射與所獲得的翹曲的大小相應的條件的雷射光L,可更適當地矯正支撐體82的翹曲。為了對支撐體82進行加工,支撐體82的翹曲越小越佳。作為一例,以自平面浮起的支撐體82的端部的高度為約0.2 mm以下的方式決定雷射光L的條件。再者,支撐體82的翹曲大小的檢測與改質部LM的形成亦可反覆進行。
接下來,如圖3G所示,對樹脂層70進行研磨。樹脂層70例如被研磨至凸部842(支撐體82的面F1)露出為止。即,於圖3E中將樹脂層70形成至超過支撐體82的面F1的高度,藉此可容易地決定樹脂層70的研磨的終點。
接下來,如圖3H所示,藉由自面F2側對支撐體82照射雷射光L,再次形成改質部LM。若於圖3G的步驟中去除樹脂層70的一部分,則支撐體82的翹曲有可能發生變化。藉由再次形成改質部LM,可進一步調整支撐體82的翹曲。再者,根據支撐體82的翹曲的狀況,亦可省略改質部LM的再次形成。
接下來,如圖3I所示,於樹脂層70上形成再配線層100。再配線層100形成為與柱狀電極30電性連接。另外,於形成再配線層100後,於再配線層100上形成金屬凸塊150。
接下來,如圖3J所示,對支撐體82進行背面研磨。即,對支撐體82的面F2進行研磨。
接下來,如圖3K所示,沿著凸部將支撐體82單片化。支撐體82的單片化藉由使用已經形成的改質部LM的隱形切割而進行。即,藉由以改質部LM為起點劈開支撐體82,沿著凸部842將支撐體82單片化。例如,將支撐體82貼附於切割膠帶,由按壓構件自下方向上推壓切割膠帶,藉此拉伸(擴展)切割膠帶。藉此,支撐體82沿著改質部LM被劈開並進行單片化。即,利用為了改善翹曲而形成的改質部LM,進行單片化。藉此,可抑制單片化的時間及步驟數。
於圖3K的步驟之後,完成圖1所示的半導體裝置1。
接下來,對雷射光L的條件進行說明。以下,對多個條件進行說明。關於支撐體82的翹曲的調整,可變更條件中的一個來進行,亦可組合多個條件的變更來進行。
圖4A及圖4B是表示雷射輸出的一例的示意圖。圖4A及圖4B分別表示約0.5 W及約2.0 W的雷射輸出(能量密度)。
雷射輸出的範圍例如為約0.5 W~約2.0 W。根據雷射輸出,可調整一個改質部LM的膨脹應力的大小。越增大雷射輸出,越可更加強翹曲的矯正。
圖5A及圖5B是表示焦點高度的一例的示意圖。焦點高度是自雷射光L的入射側的面F2至雷射光L的聚光點的距離。圖4A及圖4B分別表示約0.05 mm及支撐體82的厚度的焦點高度。支撐體82的厚度例如最大為約2 mm。
焦點高度的範圍例如為自約0.05 mm至支撐體82的厚度。根據焦點高度,可調整雷射光的聚光的位置、即改質部LM的深度。越於面F1側形成改質部LM,越可更加強翹曲的矯正。
圖6A及圖6B是表示道次數的一例的示意圖。道次數表示照射次數。圖6A及圖6B分別表示1道次及5道次的道次數。
道次數的範圍例如為1道次~5道次。根據道次數,可調整改質部LM的數量。越增大道次數,越可更加強翹曲的矯正。
圖7A及圖7B是表示照射間距間隔的一例的示意圖。照射間距間隔例如是基於照射雷射光L的照射部Lu的進給速度、或者照射頻率的條件。圖7A及圖7B分別表示約5 μm及約10 μm的照射間距間隔。再者,於圖7A及圖7B所示的例子中,照射部Lu的進給方向、即照射間距間隔的方向為Y方向。
照射間距間隔的範圍例如為約5 μm~約10 μm。根據照射間距間隔,可調整改質部LM的密度。越縮窄照射間距間隔,越可更加強翹曲的矯正。
圖8A及圖8B是表示照射線間隔的一例的示意圖。於圖8A及圖8B所示的例子中,照射線間隔的方向為X方向。圖8A及圖8B分別表示1線及2線的照射線間隔。
於照射線間隔為1線的情況下,對於所有的凸部842的線,進行改質部LM的形成。另一方面,於照射線間隔為2線的情況下,以間隔剔除線的方式進行改質部LM的形成。
照射線間隔的範圍例如為1線至2線。根據照射線間隔,可調整改質部LM的密度。越縮窄照射線間隔,越可更加強翹曲的矯正。
再者,於第一實施方式中,單片化藉由隱形切割來進行。因此,至少於單片化前,需要於凸部842的所有線上形成改質部LM。另外,亦可進一步執行至少於單片化前,形成用於單片化的改質部LM的步驟。於用於翹曲矯正的改質部LM形成與用於單片化的改質部LM形成中,亦可變更改質部LM的圖案。
圖9A及圖9B是表示照射方向的一例的示意圖。圖9A及圖9B分別表示來自面F2及面F1的雷射光L的照射。
如圖9B所示,不限於面F2側,亦可自面F1側照射雷射光L。如圖9A及圖9B所示,於聚光位置相同的情況下,變更焦點高度的條件。其中,由於雷射光L難以透過樹脂層70,因此如圖3H所示,需要藉由研磨來去除面F1上的樹脂層70。再者,於將樹脂層70設置為不重疊於凸部842上的情況下,亦可自面F1側照射雷射光L。
如以上般,根據第一實施方式,於支撐體82的面F1上形成凸部842,且於凸部842上形成改質部LM。藉此,可抑制因形成樹脂層70而產生的支撐體82的翹曲。支撐體82的翹曲例如會影響再配線層100的形成、及支撐體82的單片化等支撐體82的加工精度。因此,可抑制支撐體82的翹曲,提高支撐體82的加工精度。
如果於支撐體82的面F1上未設置凹凸84(凸部842)的情況下,則為了矯正翹曲,需要於樹脂層70內形成改質部LM。但是,雷射光L難以透過樹脂層70,且由於樹脂層70中包含的填料而難以於樹脂層70內聚光。因此,難以於樹脂層70內形成改質部LM。
相對於此,於第一實施方式中,設置有凸部842,所述凸部842包含能夠使雷射光L透過及聚光、且能夠於內部形成改質部LM的材料。藉此,可於凸部842的內部形成改質部LM,可矯正支撐體82的翹曲。
另外,於第一實施方式中,可利用為了抑制翹曲而形成的改質部LM來進行單片化。藉此,可抑制單片化的時間及步驟數。
另外,於第一實施方式中,藉由以改質部LM為起點的劈開,進行支撐體82的切斷。因此,可減小切割餘量(切割寬度),可進一步減小凸部842的寬度。其結果,可由一個支撐體82製作更多的封裝。凸部842的寬度例如只要為30 μm以上即可。
另外,於第一實施方式中,如圖1所示,作為單片化後的支撐體82的構件80以於封裝表面露出的方式殘留。藉此,可提高屏蔽濺鍍的密接性。
再者,構件80(支撐體82)的材料不限於矽(Si),例如可為碳化矽(SiC)等半導體材料。
另外,於圖1所示的例子中,於所有的半導體晶片10上設置柱狀電極30。但是,柱狀電極30可被設置為將再配線層100與積層體S1的至少一個半導體晶片10電性連接。該情況下,未設置柱狀電極30的半導體晶片10藉由打線接合而與另一半導體晶片10電性連接。構件80位於積層體S1的側方及下方,不存在電極。因此,較佳為以能夠與積層體S1的上方的電極連接的方式設置至少一個柱狀電極30。
另外,於圖3J中的背面磨削的步驟中,有時因支撐體82的厚度減少、及由磨削而產生的變形等而導致支撐體82的翹曲的大小發生改變。因此,亦可於背面磨削之後(單片化前)再次形成改質部LM。
(變形例) 圖10是表示第一實施方式的變形例的半導體裝置1的結構的一例的示意圖。第二實施方式與第一實施方式相比,構件80的材料不同。
構件80的材料例如為玻璃。因此,於半導體裝置1的製造方法中,支撐體82的材料為玻璃。如此,構件80(支撐體82)的材料只要為可使用雷射光L形成改質部LM的材料即可。該情況下,藉由構件80,亦可提高屏蔽濺鍍的密接性。
第一實施方式的變形例的半導體裝置1的其他結構與第一實施方式的半導體裝置1的對應的結構相同,因此省略其詳細的說明。第一實施方式的變形例的半導體裝置1可獲得與第一實施方式相同的效果。
(第二實施方式)
圖11是表示第二實施方式的半導體裝置1的結構的一例的剖面圖。圖12是表示第二實施方式的半導體裝置1的結構的一例的底視圖。第二實施方式與第一實施方式相比,單片化的方法不同。
如圖11及圖12所示,於第二實施方式中,未設置改質部LM。
另外,構件80於自積層體S1的積層方向(Z方向)觀察的外周部具有規定的表面粗糙度。規定的表面粗糙度例如是最大高度RmaxD為約0.1 μm~約2.5 μm的表面粗糙度。如參照圖14A~圖16B於後說明般,側面Fs的表面粗糙度根據刀片B的條件而變化。
圖13是表示第二實施方式的半導體裝置1的製造方法的一例的剖面圖。圖13所示的步驟於與圖3A~圖3J相同的步驟之後進行。
於背面磨削之後(參照圖3J),如圖13所示,利用刀片B將支撐體82單片化。更詳細而言,以使支撐體82露出於切斷面的方式,利用刀片B切斷凸部842,藉此沿著凸部842將支撐體82單片化。藉此,如圖1所示,作為單片化後的支撐體82的構件80以於封裝表面露出的方式殘留。
於改質部LM包含於刀片B的切割餘量中的情況下,改質部LM被去除。因此,於構件80未設置改質部LM。再者,於刃厚小的情況下,亦可於構件80的外周部設置改質部LM。
雷射光L的條件與第一實施方式相同。再者,由於利用刀片B進行支撐體82的單片化,因此不需要於凸部842的所有線上形成改質部LM。即,如圖8B所示,改質部LM可不形成於一部分凸部842上。
接下來,對刀片B的條件進行說明。
圖14A及圖14B是表示粒度號的一例的示意圖。圖14A及圖14B分別表示約#400(40 μm)及約#5000(2 μm)的粒度號(研磨粒Ba的尺寸)。
粒度號的範圍例如為約#400(40 μm)~約#5000(2 μm)。粒度號變得越小,側面Fs的表面粗糙度變得越大。於圖14A所示的例子中,側面Fs的粗糙度(RmaxD)例如為2.5 μm。於圖14B所示的例子中,側面Fs的粗糙度(RmaxD)例如為0.1 μm。
圖15A及圖15B是表示集中度的一例的示意圖。圖15A及圖15B分別表示約10%及約30%的集中度(研磨粒Ba的比例)。
集中度的範圍例如為約10%~約30%。集中度變得越小,側面Fs的表面粗糙度變得越大。
圖16A及圖16B是表示刃厚的一例的示意圖。圖16A及圖16B分別表示約200 μm及約2000 μm的刀片刃厚。
刃厚的範圍例如為約200 μm~約2000 μm。另外,凸部842的寬度亦可根據刃厚來變更。為了於側面Fs上殘留構件80,凸部842的寬度需要為刃厚以上。
第二實施方式的變形例的半導體裝置1的其他結構與第一實施方式的半導體裝置1的對應的結構相同,因此省略其詳細的說明。第二實施方式的變形例的半導體裝置1可獲得與第一實施方式相同的效果。並且,亦可於第二實施方式中組合第一實施方式的變形例。
雖然對本發明的若干實施方式進行了說明,但該些實施方式是作為例子進行了提示,並非意圖限定發明的範圍。該些實施方式能夠藉由其他各種方式來實施,於不脫離發明的主旨的範圍內,可進行各種省略、置換、變更。該些實施方式或其變形與包含於發明的範圍或主旨中同樣地,包含於申請專利範圍所記載的發明及其均等的範圍中。
1:半導體裝置 10:半導體晶片 20:接著層 30:柱狀電極 40:半導體晶片 50:接著層 70:樹脂層(模塑) 80:構件 82:支撐體 84:凹凸 100:再配線層(基板) 150:金屬凸塊 841:凹部 842:凸部 B:刀片 Ba:研磨粒 F1、F2:面 F10a、F40a:第一面 F10b、F40b:第二面 Fs:側面 L:雷射光 LM:改質部(改質層、膨脹層) Lu:照射部 S1:積層體
圖1是表示第一實施方式的半導體裝置的結構的一例的剖面圖。 圖2是表示第一實施方式的半導體裝置的結構的一例的底視圖。 圖3A是表示第一實施方式的半導體裝置的製造方法的一例的剖面圖。 圖3B是表示繼圖3A之後的半導體裝置的製造方法的一例的剖面圖。 圖3C是表示繼圖3B之後的半導體裝置的製造方法的一例的剖面圖。 圖3D是表示繼圖3C之後的半導體裝置的製造方法的一例的剖面圖。 圖3E是表示繼圖3D之後的半導體裝置的製造方法的一例的剖面圖。 圖3F是表示繼圖3E之後的半導體裝置的製造方法的一例的剖面圖。 圖3G是表示繼圖3F之後的半導體裝置的製造方法的一例的剖面圖。 圖3H是表示繼圖3G之後的半導體裝置的製造方法的一例的剖面圖。 圖3I是表示繼圖3H之後的半導體裝置的製造方法的一例的剖面圖。 圖3J是表示繼圖3I之後的半導體裝置的製造方法的一例的剖面圖。 圖3K是表示繼圖3J之後的半導體裝置的製造方法的一例的剖面圖。 圖4A是表示雷射輸出的一例的示意圖。 圖4B是表示雷射輸出的一例的示意圖。 圖5A是表示焦點高度的一例的示意圖。 圖5B是表示焦點高度的一例的示意圖。 圖6A是表示道次(Pass)數的一例的示意圖。 圖6B是表示道次數的一例的示意圖。 圖7A是表示照射間距間隔的一例的示意圖。 圖7B是表示照射間距間隔的一例的示意圖。 圖8A是表示照射線間隔的一例的示意圖。 圖8B是表示照射線間隔的一例的示意圖。 圖9A是表示照射方向的一例的示意圖。 圖9B是表示照射方向的一例的示意圖。 圖10是表示第一實施方式的變形例的半導體裝置的結構的一例的示意圖。 圖11是表示第二實施方式的半導體裝置的結構的一例的示意圖。 圖12是表示第二實施方式的半導體裝置的結構的一例的底視圖。 圖13是表示第二實施方式的半導體裝置的製造方法的一例的剖面圖。 圖14A是表示粒度號的一例的示意圖。 圖14B是表示粒度號的一例的示意圖。 圖15A是表示集中度的一例的示意圖。 圖15B是表示集中度的一例的示意圖。 圖16A是表示刃厚的一例的示意圖。 圖16B是表示刃厚的一例的示意圖。
10:半導體晶片
20:接著層
30:柱狀電極
40:半導體晶片
50:接著層
70:樹脂層(模塑)
80:構件
82:支撐體
84:凹凸
100:再配線層(基板)
150:金屬凸塊
841:凹部
842:凸部
F1、F2:面
Fs:側面
L:雷射光
LM:改質部(改質層、膨脹層)
Lu:照射部
S1:積層體

Claims (15)

  1. 一種半導體裝置的製造方法,包括:於具有第一面和位於所述第一面的相反側的第二面的支撐體的所述第一面上,形成具有多個凹部的凹凸,於各個所述凹部的內部設置積層有多個半導體晶片的積層體,以埋入多個所述凹部的方式設置樹脂層,藉由對所述支撐體照射雷射光,沿著所述凹凸的凸部於所述支撐體內形成改質部,以及沿著所述凸部將所述支撐體單片化。
  2. 如請求項1所述的半導體裝置的製造方法,更包括:藉由照射與所述支撐體的翹曲相應的條件的雷射光,沿著所述凸部於所述支撐體內形成所述改質部。
  3. 如請求項2所述的半導體裝置的製造方法,更包括:於形成所述改質部之前檢測所述支撐體的翹曲。
  4. 如請求項2或請求項3所述的半導體裝置的製造方法,更包括:其中所述條件包含雷射輸出、焦點高度、道次數、照射間隔、及照射方向中的至少一個。
  5. 如請求項1所述的半導體裝置的製造方法,更包括:藉由以所述改質部為起點劈開所述支撐體,沿著所述凸部將所述支撐體單片化。
  6. 如請求項1所述的半導體裝置的製造方法,更包括: 以使所述支撐體露出於切斷面的方式,利用刀片切斷所述凸部,藉此沿著所述凸部將所述支撐體單片化。
  7. 如請求項1所述的半導體裝置的製造方法,更包括:以埋入所述凹部並且覆蓋所述第一面的方式設置所述樹脂層,以及於形成所述改質部後,將所述樹脂層研磨到至少所述凸部露出為止。
  8. 如請求項1所述的半導體裝置的製造方法,更包括:於設置所述積層體之後,於所述積層體的至少一個所述半導體晶片上形成於所述積層體的積層方向上延伸的柱狀電極,以埋入所述凹部並且覆蓋所述第一面的方式設置所述樹脂層,以及於形成所述改質部後,將所述樹脂層研磨到至少所述柱狀電極露出為止。
  9. 如請求項7或請求項8所述的半導體裝置的製造方法,更包括:於對所述樹脂層進行研磨之後,對所述支撐體照射雷射光,藉此沿著所述凸部於所述支撐體內再次形成所述改質部。
  10. 如請求項1所述的半導體裝置的製造方法,更包括:藉由使用噴砂、刀片、電漿蝕刻、反應離子蝕刻(Reactive Ion Etching,RIE)、或者濕式蝕刻形成多個所述凹部,於所述第一面上形成所述凹凸。
  11. 一種半導體裝置,包括: 積層體,積層有多個半導體晶片;樹脂層,以覆蓋所述積層體的方式設置;以及第一構件,以覆蓋所述樹脂層的方式設置,且於自所述積層體的積層方向觀察的外周部具有改質部。
  12. 一種半導體裝置,包括:積層體,積層有多個半導體晶片;樹脂層,以覆蓋所述積層體的方式設置;以及第一構件,以覆蓋所述樹脂層的方式設置,且於自所述積層體的積層方向觀察的外周部具有規定的表面粗糙度以及改質部。
  13. 如請求項12所述的半導體裝置,其中所述規定的表面粗糙度是最大高度RmaxD為約0.1μm~約2.5μm的表面粗糙度。
  14. 如請求項11至請求項13中任一項所述的半導體裝置,其中所述第一構件的材料是雷射光能夠透過及聚光的材料。
  15. 如請求項11至請求項13中任一項所述的半導體裝置,其中所述第一構件的材料是矽(Si)、碳化矽(SiC)或玻璃。
TW111104601A 2021-06-04 2022-02-08 半導體裝置的製造方法及半導體裝置 TWI840751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021094631A JP2022186420A (ja) 2021-06-04 2021-06-04 半導体装置の製造方法および半導体装置
JP2021-094631 2021-06-04

Publications (2)

Publication Number Publication Date
TW202312428A TW202312428A (zh) 2023-03-16
TWI840751B true TWI840751B (zh) 2024-05-01

Family

ID=84284396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104601A TWI840751B (zh) 2021-06-04 2022-02-08 半導體裝置的製造方法及半導體裝置

Country Status (4)

Country Link
US (1) US12230623B2 (zh)
JP (1) JP2022186420A (zh)
CN (1) CN115513064A (zh)
TW (1) TWI840751B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805718A (en) * 2006-05-31 2008-01-16 Toyoda Gosei Kk Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
US20150371970A1 (en) * 2012-10-02 2015-12-24 Ps4 Luxco S.A.R.L. Semiconductor device and method for manufacturing the same
US20180277515A1 (en) * 2017-03-22 2018-09-27 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
US20210091039A1 (en) * 2018-02-07 2021-03-25 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007055010A (ja) 2005-08-23 2007-03-08 Canon Inc 画像記録装置
JP4912275B2 (ja) 2007-11-06 2012-04-11 新光電気工業株式会社 半導体パッケージ
JP5441111B2 (ja) 2009-09-14 2014-03-12 株式会社ディスコ 板状物の加工方法
JP5608521B2 (ja) * 2010-11-26 2014-10-15 新光電気工業株式会社 半導体ウエハの分割方法と半導体チップ及び半導体装置
US10978408B2 (en) * 2018-06-07 2021-04-13 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
KR102583127B1 (ko) * 2018-10-30 2023-09-26 삼성전자주식회사 다이스택 구조물과 이를 구비하는 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805718A (en) * 2006-05-31 2008-01-16 Toyoda Gosei Kk Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
US20150371970A1 (en) * 2012-10-02 2015-12-24 Ps4 Luxco S.A.R.L. Semiconductor device and method for manufacturing the same
US20180277515A1 (en) * 2017-03-22 2018-09-27 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
US20210091039A1 (en) * 2018-02-07 2021-03-25 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same

Also Published As

Publication number Publication date
US12230623B2 (en) 2025-02-18
CN115513064A (zh) 2022-12-23
US20220392883A1 (en) 2022-12-08
JP2022186420A (ja) 2022-12-15
TW202312428A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
JP6649308B2 (ja) 半導体装置およびその製造方法
TWI662667B (zh) 封裝結構及其製造方法
JP4342832B2 (ja) 半導体装置およびその製造方法
US10504858B2 (en) Package structure and method of fabricating the same
TWI733049B (zh) 半導體封裝及其製造方法
TWI684222B (zh) 半導體裝置之製造方法
US20190157174A1 (en) Wafer level chip scale package structure and manufacturing method thereof
JP2014045142A (ja) 半導体装置及び半導体装置の製造方法
TW202143434A (zh) 半導體封裝
TWI590398B (zh) 製造包含高可靠性晶粒底膠之積體電路系統的方法
TWI782411B (zh) 半導體裝置及其製造方法
TWI840751B (zh) 半導體裝置的製造方法及半導體裝置
TW202030809A (zh) 半導體裝置之製造方法
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
JP7691834B2 (ja) パッケージデバイスの製造方法
JP2011171644A (ja) 半導体装置及びその製造方法
JP7537652B2 (ja) 半導体装置の製造方法、構造体及び半導体装置
JP2023035608A (ja) 半導体装置の製造方法
TWI822634B (zh) 晶圓級晶片尺寸封裝方法
JP7537653B2 (ja) 半導体装置の製造方法、及び構造体
CN114496941B (zh) 封装结构及封装方法
KR100817050B1 (ko) 웨이퍼 레벨의 반도체 칩 패키지의 제조방법
TW202406083A (zh) 晶圓級晶片尺寸封裝件及方法
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법