TW202030809A

TW202030809A - 半導體裝置之製造方法

Info

Publication number: TW202030809A
Application number: TW108130609A
Authority: TW
Inventors: 志摩真也
Original assignee: 日商東芝記憶體股份有限公司
Priority date: 2019-02-13
Filing date: 2019-08-27
Publication date: 2020-08-16
Also published as: JP7150632B2; TWI732279B; US20200258858A1; CN111564372B; JP2020136316A; US11107788B2; CN111564372A

Abstract

根據一實施形態，本實施形態之半導體裝置之製造方法如下。於基板之第1面形成半導體元件。於半導體元件之上方形成第1絕緣膜。於第1絕緣膜上形成第1配線層。於第1配線層上形成第2絕緣膜。於第2絕緣膜上形成第2配線層。於第2配線層上形成第1電極。塗佈覆蓋第1電極及第2配線層之保護接著劑。將支持基板接著於保護接著劑上。研磨相對於第1面為相反側之基板之第2面。將支持基板自保護接著劑取下。將保護接著劑研削至第1電極露出為止。

Description

半導體裝置之製造方法

此處所要說明之複數個實施形態全部係關於一種半導體裝置之製造方法。

具有多層重配線構造(RDL(Redistribution Layer，重布層))之半導體晶片會由於配線密度差而於表面出現凹凸。若此種表面凹凸變大，則於將半導體晶片積層於其他半導體晶片上時，樹脂膜或樹脂漿會無法填埋半導體晶片之間之間隙，從而容易產生孔隙。此將導致半導體封裝件之可靠性及良率降低。

本發明之實施形態製造一種能於半導體晶片之間充分地填充樹脂，從而可靠性較高之半導體裝置。

實施形態之半導體裝置之製造方法如下。於基板之第1面形成半導體元件。於半導體元件之上方形成第1絕緣膜。於第1絕緣膜上形成第1配線層。於第1配線層上形成第2絕緣膜。於第2絕緣膜上形成第2配線層。於第2配線層上形成第1電極。塗佈覆蓋第1電極及第2配線層之保護接著劑。將支持基板接著於保護接著劑上。研磨相對於第1面為相反側之基板之第2面。將支持基板自保護接著劑取下。將保護接著劑研削至第1電極露出為止。

根據上述構成，可製造一種能於半導體晶片之間充分地填充樹脂，從而可靠性較高之半導體裝置。

以下，參照圖式對本發明之實施形態進行說明。本實施形態並不限定本發明。於以下之實施形態中，半導體基板之上下方向表示設置半導體元件之面朝上之情形時之相對方向，有時與遵從重力加速度而規定之上下方向不同。圖式係模式性或概念性，各部分之比例等未必與現實相同。於說明書及圖式中，對於與圍繞已列出之圖式而於上文敍述過之要素相同之要素，標註相同之符號，並適當省略詳細之說明。

(半導體裝置之製造方法) 圖1(A)至圖4係表示本實施形態之半導體裝置之製造方法之一例的剖視圖。首先，於半導體基板10之第1面F1上形成半導體元件(未圖示)。半導體基板例如可為矽基板等。半導體元件例如可為記憶單元陣列、電晶體、二極體、電阻元件、電容器等。半導體裝置例如可為NAND型快閃記憶體等半導體晶片、或將複數個半導體晶片倒裝晶片連接而成之半導體封裝件。

其次，於半導體基板10及半導體元件之上方形成配線20。配線20經由接觸插塞(未圖示)電性連接於半導體元件之至少一部分。配線20例如由鋁等導電性金屬形成。

其次，於配線20上形成鈍化膜30。對於鈍化膜30，例如使用SiO₂ 等絕緣材料。其次，利用微影技術及蝕刻技術，加工鈍化膜30，使配線20之表面之一部分露出。

其次，於半導體元件之上方，形成覆蓋配線20及鈍化膜30之作為第1絕緣膜之層間絕緣膜40。對於層間絕緣膜40，例如使用聚醯亞胺等絕緣膜。其次，利用微影技術及蝕刻技術，加工層間絕緣膜40。藉此，使配線20之表面之一部分露出。於層間絕緣膜40為感光性聚醯亞胺之情形時，微影步驟中不需要光阻劑。

其次，於層間絕緣膜40上形成第1配線層50。第1配線層50係所謂之RDL(Redistribution Layer，重布層)。對於第1配線層50，例如使用鋁、銅、鎢等導電性金屬。其次，利用微影技術及蝕刻技術，加工第1配線層50。

其次，於第1配線層50及層間絕緣膜40上，形成作為第2絕緣膜之層間絕緣膜60。對於層間絕緣膜60，例如使用聚醯亞胺等絕緣膜。層間絕緣膜60之材料亦可與層間絕緣膜40之材料相同。其次，利用微影技術及蝕刻技術，加工層間絕緣膜60。藉此，使第1配線層50之表面之一部分露出。於層間絕緣膜60為感光性聚醯亞胺之情形時，微影步驟中不需要光阻劑。

其次，於層間絕緣膜60上形成第2配線層70。第2配線層70與第1配線層50同樣地，為RDL。對於第2配線層70，例如使用鋁、銅、鎢等導電性金屬。第2配線層70之材料可與第1配線層50之材料相同。其次，利用微影技術及蝕刻技術，加工第2配線層70。

其次，於第2配線層70上形成作為第1電極之凸塊80。將凸塊80之材料沈積於第2配線層70上，使用微影技術及蝕刻技術，加工凸塊80之材料。藉此，凸塊80形成於第2配線層70上。凸塊80之材料例如使用銅、鎳、金、錫、鎢等導電性金屬。藉此，獲得圖1(A)所示之構造。

其次，如圖1(B)所示，以覆蓋凸塊80、第2配線層70及層間絕緣膜60之方式，塗佈保護接著劑90。保護接著劑90形成至凸塊80之上表面之上方為止，將凸塊80整體掩埋。此時，保護接著劑90之上表面位於較凸塊80之上表面更靠上方之位置。保護接著劑90保護凸塊80、第2配線層70及層間絕緣膜60，並且兼具作為接著支持基板110之接著劑之功能。保護接著劑90例如使用聚醯亞胺等絕緣材料。保護接著劑90不需要使用微影技術進行加工。更確切而言，由於感光基會導致無用之氣體產生，因此較理想為非感光性材料。如此，於本實施形態中，較理想為，層間絕緣膜40、60為具有感光性之聚醯亞胺，保護接著劑90為不具有感光性之聚醯亞胺。

此處，保護接著劑90係藉由旋轉等而塗佈，或為片狀而貼附。藉此，保護接著劑90以大致平坦之狀態覆蓋具有凹凸之凸塊80、第2配線層70及層間絕緣膜60之表面。藉由使保護接著劑90之表面大致平坦，能容易地將支持基板110無間隙地貼合於保護接著劑90。

其次，於保護接著劑90之上形成剝離層100。對於剝離層100，例如使用如矽酮般具有柔軟性之樹脂材料。剝離層100設置於保護接著劑90與支持基板110之間，以便使貼合於保護接著劑90之支持基板110容易剝除。

其次，將支持基板110貼附於剝離層100上。支持基板110係具有剛性之材料，例如可為矽基板等。藉此，獲得圖1(B)所示之構造。

其次，保持支持基板110並使之旋轉，研磨與第1面F1為相反側之半導體基板10之第2面F2。藉此，如圖2(A)所示，半導體基板10被薄化。

其次，形成貫通半導體基板10而與半導體元件之至少一部分相連之通孔，並於該通孔內埋入導電性金屬。藉此，如圖2(B)所示，形成與半導體元件之至少一部分連接之作為第2電極之貫通電極(TSV(Through-Silicon Via，矽通孔)120。貫通電極120具有貫通部分121及連接部分122。對於貫通部分121，例如使用銅。對於連接部分122，例如使用焊料(Sn)。再者，本實施形態中，貫通電極120於半導體基板10被薄化之後形成。但，貫通電極120亦可於半導體基板10被薄化之前形成。例如，貫通電極120亦可於半導體元件之形成之前、或半導體元件之形成中途，形成於半導體基板10內。

其次，如圖3(A)所示，將支持基板110自剝離層100剝除，以將其自保護接著劑90取下。

其次，如圖3(B)所示，研削保護接著劑90直至凸塊80之上表面露出為止。此時，保護接著劑90受到物理研削(切削)。藉此，保護接著劑90及凸塊80成為大致同一平面。或，亦可利用研磨裝置等，研磨保護接著劑90。亦可於研削、研磨保護接著劑90時，同時研削、研磨凸塊80之上部，使凸塊80與保護接著劑90成為大致同一平面。此處所謂之同一平面，係指凸塊80之上表面與保護接著劑90形成大致平坦面。

然後，切割半導體基板10，將半導體基板10單片化成半導體晶片。半導體晶片藉由倒裝晶片接合，積層於其他半導體晶片。此時，連接部分122連接於其他半導體晶片之凸塊80。藉此，半導體元件能與其他半導體晶片之半導體元件電性連接。或，半導體晶片亦可搭載於安裝基板(未圖示)。於此種情形時，連接部分122連接於安裝基板之電極。

圖4係表示被倒裝晶片接合之複數個半導體晶片之構成之一例的剖視圖。於圖4中，半導體晶片1a、1b係利用本實施形態之製造方法製造而成之半導體晶片。再者，為了方便起見，關於半導體晶片1a之構成要素，於參照符號之後面標註有a。關於半導體晶片1b之構成要素，於參照符號之後面標註有b。

於作為第1半導體裝置之半導體晶片1a上，積層作為第2半導體裝置之半導體晶片1b。使位於半導體晶片1b之第2面F2a側之貫通電極120b配置在位於半導體晶片1a之第1面F1a側之凸塊80a上。其次，執行熱處理，藉此半導體晶片1b之連接部分122b被回流焊，而連接於半導體晶片1a之凸塊80a。

其次，於半導體晶片1a與半導體晶片1b之間填充或貼附樹脂200。樹脂200為樹脂漿或樹脂膜。樹脂200塗佈或貼附於半導體晶片1a之保護接著劑90a之上表面，其上載置半導體晶片1b之半導體基板10b之第2面F2b。或，樹脂200塗佈或貼附於半導體晶片1b之第2面F2b，其下載置半導體晶片1b之保護接著劑90a之上表面。然後，執行熱處理，藉此貫通電極120b之連接部分122b連接於凸塊80a，並且樹脂200填充於半導體晶片1a、1b之間。

於半導體晶片1a、1b進而設置在其他半導體晶片上之情形時，樹脂200亦填充於該等半導體晶片之間。

進而，被倒裝晶片連接之複數個半導體晶片由未圖示之密封樹脂覆蓋。藉此，複數個半導體晶片得到保護，半導體封裝件完成。

根據本實施形態，保護接著劑90將凸塊80、第2配線層70及層間絕緣膜60覆蓋而加以保護，並且兼具作為接著支持基板110之接著劑之功能。因此，不需要於保護第2配線層70及層間絕緣膜60之層間絕緣膜以外另行設置接著劑。

通常，於具有複數層重配線層(RDL)之情形時，最上層之層間絕緣膜之表面之凹凸會因為位於其下之配線而變大，需以填埋該凹凸之方式塗佈接著劑。可藉由該接著劑將支持基板110貼附於半導體基板10。但，於此種情形時，除了層間絕緣膜以外，還需要接著劑。

相對於此，根據本實施形態，保護接著劑90兼作最上層之層間絕緣膜及支持基板110之接著劑。因此，不需要於保護接著劑90以外另設置接著劑。保護接著劑90於覆蓋凸塊80、第2配線層70及層間絕緣膜60之後，以使凸塊80之表面露出之方式予以研削。藉此，將保護接著劑90之表面平坦化。藉由使保護接著劑90之表面大致平坦，支持基板110之貼附及剝離變得容易，且由於在剝離支持基板110後保護接著劑90之表面大致平坦，因此於將其他半導體晶片倒裝晶片連接時，可將半導體晶片間之樹脂200無孔隙地填充。即，根據本實施形態，能使複數個半導體晶片之倒裝晶片連接較為容易，且能抑制半導體晶片間產生孔隙。

又，對於保護接著劑90，不需要進行圖案化，而只需整體地加以研削。因此，保護接著劑90可為非感光性之絕緣材料。更確切而言，感光基於熱處理時會導致無用之氣體產生。相對於此，不具有感光基之保護接著劑90能抑制於熱處理時無用之氣體產生。

又，貫通電極120之貫通部分121及凸塊80(例如，銅)之熔點低於貫通電極120之連接部分122(例如焊料)之熔點。由此，如圖4所示，藉由將複數個半導體晶片1a、1b積層，且執行熱處理，可不使貫通部分121及凸塊80熔融而使連接部分122熔融，從而將連接部分122連接於凸塊80。於複數個貫通電極120及複數個凸塊80設置於半導體晶片之情形時，可藉由1次熱處理，將複數個連接部分122分別連接於各自對應之複數個凸塊80。藉此，能將複數個半導體晶片倒裝晶片連接。

(半導體裝置之構成) 採用本實施形態製造而成之半導體裝置如圖3(B)所示，具備半導體基板10、配線20、鈍化膜30、層間絕緣膜40、60、第1配線層50、第2配線層70、凸塊80、保護接著劑90、貫通電極120。

於半導體基板10之第1面F1上，設置有配線20。鈍化膜30係以覆蓋配線20之方式設置。層間絕緣膜40設置於鈍化膜30上。配線20之表面之一部分自鈍化膜30及層間絕緣膜40露出。第1配線層50設置於層間絕緣膜40上，且連接於配線20之露出部分。

第2層間絕緣膜60設置於第1配線層50上，且使第1配線層50之一部分露出。第2配線層70設置於層間絕緣膜60上，且連接於第1配線層50之露出部分。第1及第2配線層50、70係作為重配線層(RDL)而設置。如此，本實施形態具有由複數個重配線層構成之多層重配線構造。

凸塊80設置於第2配線層70上。保護接著劑90係以覆蓋第2配線層70及層間絕緣膜60之方式，設置於凸塊80之周圍。保護接著劑90覆蓋第2配線層70及層間絕緣膜60，並且使凸塊80之上表面露出。又，保護接著劑90能吸收配線層50、70及層間絕緣膜40、60之凹凸，而為半導體裝置提供大致平坦之表面。藉此，於將複數個半導體晶片倒裝晶片連接後，能容易地於半導體晶片之間填充樹脂，從而能抑制半導體晶片之間產生孔隙之現象。

對本發明之若干個實施形態進行了說明，但該等實施形態僅作為示例提出，並不意圖限定發明之範圍。該等實施形態可採用其他各種形態加以實施，於不脫離發明主旨之範圍內，可進行各種省略、替換、變更。該等實施形態及其變化包含於發明之範圍或主旨中，同樣包含於申請專利範圍所記載之發明及其等同之範圍內。

相關申請案 本申請案以2019年2月13日提出申請之先行之日本專利申請案第2019-023766號之優先權之利益為基礎，且要求該利益，其全部內容藉由引用包含於此。

1a:半導體晶片 1b:半導體晶片 10:半導體基板 10a:半導體基板 10b:半導體基板 20:配線 20a:配線 20b:配線 30:鈍化膜 30a:鈍化膜 30b:鈍化膜 40:層間絕緣膜 40a:層間絕緣膜 40b:層間絕緣膜 50:第1配線層 50a:第1配線層 50b:第1配線層 60:層間絕緣膜 60a:層間絕緣膜 60b:層間絕緣膜 70:第2配線層 70a:第2配線層 70b:第2配線層 80:凸塊 80a:凸塊 80b:凸塊 90:保護接著劑 90a:保護接著劑 90b:保護接著劑 100:剝離層 110:支持基板 120:貫通電極 120a:貫通電極 120b:貫通電極 121:貫通部分 121a:貫通部分 121b:貫通部分 122:連接部分 122a:連接部分 122b:連接部分 F1:第1面 F1a:第1面 F1b:第1面 F2:第2面 F2a:第2面 F2b:第2面 200:樹脂

圖1(A)、(B)係表示本實施形態之半導體裝置之製造方法之一例的剖視圖。圖2(A)、(B)係繼圖1而表示半導體裝置之製造方法之剖視圖。圖3(A)、(B)係繼圖2而表示半導體裝置之製造方法之剖視圖。圖4係繼圖3而表示半導體裝置之製造方法之剖視圖。

1a:半導體晶片

1b:半導體晶片

10a:半導體基板

10b:半導體基板

20a:配線

20b:配線

30a:鈍化膜

30b:鈍化膜

40a:層間絕緣膜

40b:層間絕緣膜

50a:第1配線層

50b:第1配線層

60a:層間絕緣膜

60b:層間絕緣膜

70a:第2配線層

70b:第2配線層

80a:凸塊

80b:凸塊

90a:保護接著劑

90b:保護接著劑

120a:貫通電極

120b:貫通電極

121a:貫通部分

121b:貫通部分

122a:連接部分

122b:連接部分

F1a:第1面

F1b:第1面

F2a:第2面

F2b:第2面

200:樹脂

Claims

一種半導體裝置之製造方法，其包含：於基板之第1面形成半導體元件，於上述半導體元件之上方形成第1絕緣膜，於上述第1絕緣膜上形成第1配線層，於上述第1配線層上形成第2絕緣膜，於上述第2絕緣膜上形成第2配線層，於上述第2配線層上形成第1電極，塗佈覆蓋上述第1電極及上述第2配線層之保護接著劑，將支持基板接著於上述保護接著劑上，研磨相對於上述第1面為相反側之上述基板之第2面，將上述支持基板自上述保護接著劑取下，將上述保護接著劑去除至上述第1電極露出為止。
如請求項1之半導體裝置之製造方法，其中上述保護接著劑之去除係藉由研削進行。
如請求項1之半導體裝置之製造方法，其進而包含：於研磨上述第2面之後，形成自上述第1面之相反側即第2面側貫通上述基板而連接於上述半導體元件之第2電極。
如請求項1之半導體裝置之製造方法，其中上述第1及上述第2絕緣膜係具有感光性之聚醯亞胺，上述保護接著劑係不具有感光性之絕緣材料。
如請求項1至4中任一項之半導體裝置之製造方法，其中於去除上述保護接著劑之後，上述保護接著劑及上述第1電極成為大致同一平面。
一種半導體封裝件之製造方法，其積層複數個半導體裝置，該半導體裝置具有：基板；半導體元件，其形成於上述基板之第1面；第1絕緣膜，其形成於上述半導體元件之上方；第1配線層，其形成於上述第1絕緣膜上，與上述半導體元件連接；第2絕緣膜，其形成於上述第1配線層之上；第1電極，其形成於上述第2絕緣膜上，與上述第1配線層連接；第3絕緣膜，其具有與上述第1電極之上表面為大致同一平面之上表面；及第2電極，其以自上述第1面之相反側即第2面側貫通上述基板而與上述半導體元件連接之方式設置；將複數個上述半導體裝置中之於積層方向上鄰接之上述半導體裝置分別設為第1半導體裝置與第2半導體裝置時，將上述第1半導體裝置之上述第1電極與上述第2半導體裝置之上述第2電極連接。
如請求項6之半導體封裝件之製造方法，其中將上述第1電極與上述第2半導體裝置之上述第2電極連接後，於上述第1半導體裝置與上述第2半導體裝置之間填充樹脂。