TWI739901B - 具有序列號的安全晶片 - Google Patents

Abstract

一種包括半導體晶片的電子裝置，該半導體晶片包括多個結構。該晶片為晶片集的成員。該晶片集包括多個晶片子集。該晶片僅為該子集中的一者的成員。該晶片的該結構包含對於該集合的該晶片的所有相同的共同結構集合，及非共同結構集合。該子集的該非共同結構不同於每一個其他子集中的非共同結構。該非共同結構的第一部分用以儲存或產生第一預定值。可藉由自動讀取構件自該半導體晶片外部讀取該第一預定值。該非共同結構的該第一部分在功能上獨立於該共同結構。

Description

具有序列號的安全晶片

本發明是關於包括半導體晶片的電子裝置。更特定言之，本發明是關於包括具有共同部分及形成獨特電路的獨特部分的半導體晶片的電子裝置。本發明進一步是關於用於包括此類電子裝置的多個遠端終端與基於詢問回應程序的主系統之間的驗證的系統、供用於此類系統中的遠端終端，及用於在此類系統中進行驗證的方法。

在半導體行業中，微影系統用以生產(亦即製造)通常呈形成於矽晶圓(通常被稱作半導體晶片)上的積體電路的形式的電子裝置。微影利用可再用光學罩幕來將表示所要電路結構的圖案的影像投影至矽晶圓上作為製造製程的部分。罩幕經重複使用以將相同的電路結構成像於矽晶圓的不同部位上且成像於後續晶圓上，使得藉由各晶圓製造一系列相同的晶片，各晶片具有相同的電路設計。

關於諸如資料安全、安全通信、可追溯性、驗證、防偽等的安全性的各種技術產生對於具有獨特電路或程式碼的獨特晶片或用於將所述晶片多樣化的其他獨特硬體特徵的持續增長的需求。此類獨特晶片為吾人所知且常常以需要晶片真正地獨特的模糊的方式實施與安全相關的操作。已知的獨特晶片通常在製造晶片之後(例如)藉由使用習知的基於罩 幕的微影製造一系列相同晶片並接著在製造之後破壞晶片中的某些連接，或藉由在檢測並控制某些特徵之後來評估晶片的獨特性來實現。用於此製程中的罩幕生產昂貴，且針對各單晶片製造獨特罩幕明顯過於昂貴，出於此原因認為基於罩幕的微影不適合用於製造獨特晶片。

半導體晶片可經產生以含有預定資料或程式碼，亦即呈可讀資料的形式，通常使用罩幕ROM(MROM)、可抹除可程式化唯讀記憶體(EPROM)或電可抹除可程式化唯讀記憶體(EEPROM)。MROM變體使用基於罩幕的微影以產生包含永久地儲存在ROM中的資料的ROM，當產生具有獨特程式碼的晶片時，具有以上確認的基於罩幕的微影的缺點。EPROM及EEPROM允許在後期將資料寫入至ROM，但此不利地將對程式碼的控制自製造製程帶走且引入安全風險。

已提議出於產生獨特晶片的目的而利用無罩幕微影。在無罩幕微影下，不使用硬式光罩，且替代地將表示電路設計的所要圖案以待傳送至目標(例如晶圓)的諸如含有電路設計佈局的GDSII或OASIS檔案的設計佈局資料檔案的形式輸入至無罩幕微影系統，以藉由無罩幕微影系統來曝光。

無罩幕微影及資料輸入系統以本發明申請人的名義揭露於WO 2010/134026中。WO 2010/134026以全文引用的方式併入本文中。所揭露的無罩幕系統直接使用諸如電子小波束的帶電粒子小波束將圖案寫入至晶圓上。由於將用於曝光各晶片的所要圖案表示為資料而非罩幕，因此利用此類系統來製造獨特晶片變得可能。表示待產生的獨特電子裝置或晶片的經輸入至曝光系統的圖案資料可藉由使用不同的設計佈局資料輸入檔案 (例如GDSII或OASIS輸入檔案)而變得對於待產生的各獨特電子裝置獨特。

兩者皆讓與本發明申請人且以全文引用的方式併入本文中的WO 2011/117253及WO 2011/051301揭露可使用帶電粒子微影系統產生的電子裝置或晶片的各種實例。

本發明解決先前技術的問題，且根據本發明的一態樣提供包括半導體晶片的電子裝置。半導體晶片可包括形成於半導體晶片中的多個結構。所述半導體晶片可為半導體晶片集合的成員，其中所述集合的半導體晶片包括半導體晶片的多個子集，且所述半導體晶片僅為子集中的一者的成員。所述半導體晶片的子集可各自僅包括單個晶片，從而使得所述集合的每一個晶片為獨特的，或各子集可包括例如兩個晶片，從而使得各晶片具有單個相同備件。所述半導體晶片集合可由皆具有用於執行相同功能的單個設計的晶片組成，所述晶片皆具有相同輸入終端及輸出終端且經設計用於在同一系統中操作，但晶片的各子集包含不同於形成於所述集合的所有其他晶片中的電路的非共同電路。所述半導體晶片集合可包括例如由單個晶圓形成的所有晶片。

半導體晶片可包括形成於半導體晶片中的多個結構。所述半導體晶片的多個結構包含對於所述集合的所有半導體晶片相同的共同結構集合，及對於所述子集的所有半導體晶片相同且對於不在所述子集中的所述集合的所有半導體晶片不同的非共同結構集合。非共同結構的至少第一部分用以儲存或產生第一預定值，其中第一預定值可藉由自動讀取構件自 半導體晶片的外部讀取。

非共同結構在功能上獨立於共同結構。因此，儘管可與共同結構共用例如電源線或接地線，但非共同結構不改變或影響共同結構的功能。

非共同結構可形成於半導體晶片的與共同結構分開的區域中，從而使得非共同結構與共同結構分離。非共同結構與共同結構的分離可在單個層內實現或藉由在不同層中形成非共同結構及共同結構來實現。

非共同結構形成於半導體晶片的至少一個層上。可使用帶電粒子多小波束微影系統來形成此至少一個層的全部。有利地，不需要諸如基於罩幕的微影系統的其他微影系統來產生包含非共同結構的層，從而降低製造複雜性，降低製造的成本且減少設施中的處理時間。

包括非共同結構的所述至少一個層可進一步包括共同結構。在此情況下，亦可使用帶電粒子多小波束微影機器在所述至少一個層中形成共同結構，因此可使用帶電粒子多小波束微影機器來形成包含非共同結構及共同結構的整個層。

可藉由自動電磁讀取構件(例如使用非接觸感測器)、光學讀取構件(例如使用光學掃描晶片的上層中嵌入的小QR碼)及電子讀取構件(例如使用探針或藉由自晶片接收輸出信號)中的至少一者來自半導體晶片外部讀取第一預定值。第一預定值可為例如序列號、諸如公共密鑰的密碼學密鑰、帳號、諸如媒體存取控制(MAC)位址或網際網路協定(IP)位址的網路位址，或標識碼。

可將第一預定值多次寫入半導體晶片中，使得能夠例如藉由 電子讀取構件讀取第一讀數且藉由光學讀取構件讀取第二讀數。若兩個讀數不產生同一值，則可判定所述半導體晶片已經篡改。

可自非共同結構的第二部分的結構讀取第一預定值，例如藉由使用用於掃描結構的光學感測器或其他適合的感測器來偵測結構的形狀。非共同結構的第二部分的形狀可用以儲存第一預定值，例如藉由形成呈小條碼或QR碼的形狀的金屬層，或光學可識別的金屬線、通孔或電路的集合。此層較佳地在中間層或較低層中，亦即非半導體晶片的頂層，或可形成於多於一個層上的結構。

光學可讀值可有利地用以貫穿設施內的產生製程追蹤晶片，從而避免在產生後在單獨的標記步驟中對晶片標註或標記的需要。

第一非共同電路可由半導體晶片的非共同結構的第一部分與半導體晶片的共同結構的第一部分形成，其中各子集的半導體晶片的第一非共同電路的電路組態不同於每一個其他子集中的任何半導體晶片的電路組態。

第一非共同電路可包括唯讀記憶體電路，其可藉由預儲存於唯讀記憶體電路中的第一預定值來製造。舉例而言，可藉由唯讀記憶體電路中存在或不存在的記憶體單元元件或藉由記憶體單元元件的連接或斷連來儲存第一預定值。當使用習知的ROM結構時，可在晶片製造製程期間形成或不形成(或形成具有變化的結構)或連接或斷開連接記憶體矩陣的字線及位元線的記憶體單元元件(諸如電晶體或二極體等)中的預定者，以產生儲存第一預定值的ROM。以此方式，可在製造製程期間形成具有預儲存值的唯讀記憶體電路。可藉由使用無罩幕微影使得在晶片製造製程期間 製得的將預定值儲存於其結構中的此類型的例如ROM可行，其中第一預定值可在所述半導體晶片集合中獨特。

第一非共同電路可包括用以產生第一預定值的邏輯電路。可藉由邏輯電路中存在或不存在互連或邏輯電路中存在或不存在電路元件來儲存第一預定值，從而使得將第一預定值有效地儲存於邏輯電路的結構中。

所述記憶體電路或邏輯電路可包括電晶體(或其他作用元件)及互連，其中可在晶片製造製程期間形成或不形成(或形成具有變化的結構)或連接、斷開或不連接互連或電晶體(或其他作用元件)，以產生邏輯電路，所述邏輯電路產生第一預定值。一種便利方法為在記憶體或邏輯電路中利用導電通孔，其中在製造製程期間形成或不形成通孔以提供將儲存第一預定值的記憶體電路或將產生第一預定值的邏輯電路。以此方式，記憶體或邏輯電路可在製造製程期間預儲存第一預定值。

半導體晶片的第一預定值可不同於所述半導體晶片集合的每一個其他半導體晶片的預定值。此外，半導體晶片的非共同結構集合可不同於所述半導體晶片集合的每一個其他半導體晶片的非共同結構集合。第一非共同電路可包括對於所述子集的半導體晶片中的所有相同且與不在所述子集中的所述集合中的所有半導體晶片不同的記憶體或邏輯電路，其中第一預定值唯一地識別第一非共同電路。

半導體晶片的共同結構及非共同結構可互連以形成一或多個電子電路。電子裝置可包括至少一個輸入終端及至少一個輸出終端，且第一非共同電路可連接至輸入終端及輸出終端，其中可自輸出終端電子地讀取第一預定值。電子裝置可包括用於接收詢問的至少一個輸入終端及用 於輸出回應的至少一個輸出終端，且電子電路可形成連接至至少一個輸入終端及至少一個輸出終端的詢問回應電路，其中詢問回應電路用於在至少一個輸出終端處基於應用至所述至少一個輸入終端的詢問來產生回應，詢問及回應具有預定關係。由詢問回應電路產生的回應可取決於應用至所述至少一個輸入終端的詢問及第一預定值兩者。

電子裝置亦可具有由半導體晶片的非共同結構第二部分的及半導體晶片的共同結構的第二部分形成的第二非共同電路。各子集的半導體晶片的第二非共同電路的電路組態可不同於每一個其他子集中的任何半導體晶片的電路組態。第二非共同電路可用以儲存或產生可藉由自動讀取構件自半導體晶片的外部讀取的第二預定值。第二非共同電路可包括唯讀記憶體電路，其可藉由預儲存於所述唯讀記憶體電路中的第二預定值來製造，類似地如對於由第一非共同電路所形成的唯讀記憶體電路所描述。第二非共同電路可包括用以產生第二預定值的邏輯電路，類似地如對於由第一非共同電路所形成的邏輯電路所描述。晶片的第一預定值可具有唯一地識別第二非共同電路的值。

所述多個結構可形成於半導體晶片的三個或多於三個層中，包含含有非共同結構的一或多個非共同層，使得至少一個共同層形成於所述一或多個非共同層上方，其中至少一個共同層含有共同結構但不含有非共同結構。視情況，所有非共同結構可僅形成於半導體晶片的一個層上。半導體晶片亦可至少包括低於所述一或多個非共同層的第二共同層，第二共同層含有共同結構但不含有非共同結構。以此方式，包含非共同結構的層可經『埋』在其他層下使得較難以在不進行昂貴的反向工程改造晶 片的情況下判定結構。電子裝置的所述多個結構可形成於半導體晶片的多個層中，且非共同結構可包含以下中的至少一者：所述多個層的金屬層之間的連接；金屬層與所述多個層的接觸層中的閘極之間的連接；所述多個層的局部互連層中的連接；及所述多個層中的一者的電晶體或二極體的P摻雜或N摻雜擴散區域。

可使用諸如使用帶電粒子多小波束微影系統或電子束系統的曝光的無罩幕微影製程來形成所述一或多個共同層的非共同結構，且可使用基於罩幕的微影製程形成共同層。使用無罩幕微影製程來形成非共同結構使得能夠形成具有極高資訊儲存密度的第一及第二非共同電路，具有與使用印刷電路、熔絲、單次可程式化電路及記憶體等的先前方法相比高得多的密度。此極高的資訊密度使得非共同電路能夠儲存極長的預定值，諸如極長的密碼學密鑰或許多個長的密碼學密鑰。當在使用無罩幕微影時可能實現的非共同結構及電路的極小特徵大小(例如小於50nm的特徵大小)使得非共同電路在面積上較小且/或分佈於多個層上方。不同於先前已知的技術，此使得更加難以藉由檢測晶片抑或藉由反向工程改造晶片來發現儲存於非共同電路的電路佈局的非共同電路中的資料。在使用無罩幕微影製程來形成諸如金屬層之間的連接的非共同結構時，此等可藉由將兩個傳導通孔合併以形成雙通孔來形成。

根據本發明的一態樣，提出用於基於詢問回應程序在多個遠端終端與主系統之間進行驗證的系統。遠端終端中的每一者可包括如上文所描述的電子裝置。

根據本發明的另一態樣，提出用於在上文所描述的系統中使 用的遠端終端。

根據本發明的一態樣，提出在上文所描述的系統中進行驗證的方法。方法可包括將遠端終端分發至多個使用者、將詢問自主系統發送至遠端終端中的一者、自遠端終端接收回應，及對遠端終端驗證回應是否與詢問具有預定關係。

可製造如上文所描述的電子裝置，其中使用諸如帶電粒子多射束微影系統的無罩幕微影曝光系統來形成非共同結構的至少一部分。可使用基於罩幕的微影系統來形成共同結構的至少第一部分且使用無罩幕微影曝光系統來形成非共同結構的第一部分。

在一實施例中，可自電子裝置讀取由非共同結構限定的第一預定值來在製造製程期間追蹤電子裝置。

用以控制無罩幕微影曝光系統的圖案資料可經設計以包含可用以產生共同結構的共同晶片設計部分及用於產生半導體晶片的非共同結構的獨特或非共同晶片設計部分。具體而言，可恰好在曝光半導體將在其上形成的目標(諸如晶圓)之前將獨特或非共同晶片設計部分添加至圖案資料。此可呈獨特圖案資料的形式或呈用以產生獨特圖案資料的資訊的形式。圖案資料可部分地基於在產生獨特或非共同設計佈局部分期間經提供至無罩幕微影曝光系統的秘密資料。秘密資料可來源於諸如黑盒元件的獨特資料產生器。此等措施使得獨特或非共同設計資料能夠保持在微影系統的操作者的控制下，且將設計資料曝露於外部偵測或干擾的時間段減至最小，此為製造如上文所描述的獨特電子裝置增強安全性。另一益處為可將所要的設計時間及處理時間及記憶體保持較低，此是因為共同晶片設計 部分可再用於產生多個晶片，避免對於產生獨特晶片通常所需要的設計及處理時間。

包括如上文所描述的且在下文所描述的實施例中的半導體晶片的電子裝置可包含獨特(非共同)電路以在依賴於電路的獨特性的安全性系統中提供功能。舉例而言，電子裝置可用於安全通信或異動系統中以提供驗證服務，其中半導體晶片的第一非共同電路包括諸如經製造具有預儲存值且用以將所述值輸出的罩幕ROM的資料儲存電路，所述值包括唯一地識別電子裝置的ID號或碼。第二非共同電路可包括用以接收輸入值(例如詢問輸入)且回應於所述輸入產生獨特輸出的邏輯或密碼學電路，所述輸入連同ID將電子裝置驗證至安全系統。

在另一實例中，電子裝置可用於設備管理系統中，其中第一非共同電路如同以上實例用以輸出唯一地識別電子裝置的ID號或碼，且第二非共同電路用以回應於輸入來產生輸出以啟用電子裝置的電路的功能或特徵，或啟用運行於電子裝置上或運行於另一裝置上的軟體的功能或特徵。第二非共同電路可用以應用專用於所述電子裝置的解密演算法，或應用專用於所述電子裝置的解密密鑰，以將輸入解密，其可根據特定晶片的所述演算法或密鑰來將輸入加密。

在另一實例中，電子裝置可用於密碼學資料儲存系統中，其中第一非共同電路如同以上實例用以輸出唯一地識別電子裝置的ID號或碼，且第二非共同電路用以在輸入處接收資料且執行對所接收的資料的加密且輸出加密的資料，其中由電子裝置應用以加密資料的加密密鑰及/或加密演算法對於所述電子裝置為獨特的。

在另一實例中，電子裝置可用於通信網路中，其中第一及/或第二非共同電路包括經製造具有預儲存值且用以輸出所述值的資料儲存電路，諸如媒體存取控制(MAC)位址或網際網路協定(IP)位址，其在所述網路上唯一地識別電子裝置。所述電子裝置亦可用於製造設施中，其中第一及/或第二非共同電路包括經製造具有預儲存值且用以輸出一或多個值的資料儲存電路，所述值為諸如ID碼或密碼學密鑰的用於將電子裝置與其中將放置所述電子裝置的個人化元件(諸如放置於護照或銀行卡或船隻中的智慧ID晶片，其中密碼學密鑰經放置於個人化通信裝置中)唯一地匹配。電子裝置可用以回應於詢問來輸出預儲存的值且由將電子裝置放置至個人化元件中的機器來讀取。

在另一實例中，電子裝置可用於將序列號與密碼學密鑰安全地匹配。藉由無罩幕微影寫入的晶片層的極高資訊密度例如使得第一非共同電路能夠儲存諸如序列號(其較短且易於傳達及詢問)的第一預定值且使得第二非共同電路能夠儲存極長的秘密密碼學密鑰或多個長的密碼學密鑰。極大的密碼學密鑰的可能性允許例如使用需要密鑰具有與所發送的訊息具有相同長度的一次性密鑰(OTP)加密，且不可能破解。在使用無罩幕微影時可能的極小特徵大小亦使得極難以藉由檢測或反向工程改造晶片來擷取密碼學密鑰。

本發明的各種態樣及實施例將在以下描述及申請專利範圍中進一步定義。

在下文中，將更詳細地描述本發明的實施例。然而，應瞭解，此等實施例不可視為限制對於本發明的保護的範疇。

1‧‧‧微影機器

1A‧‧‧帶電粒子微影系統

3‧‧‧電子源

4‧‧‧均質擴展電子束

5‧‧‧準直透鏡

6A‧‧‧孔口陣列

6B‧‧‧第二孔口陣列

7‧‧‧小波束

9‧‧‧小波束消隱器陣列

10‧‧‧射束停止陣列

20‧‧‧電子光學圓柱

21‧‧‧聚光透鏡陣列

22‧‧‧末端模組

24‧‧‧晶圓

25‧‧‧晶圓定位系統

30‧‧‧資料路徑子系統

100‧‧‧獨特晶片

101‧‧‧共同部分

102‧‧‧個別化區域

102a‧‧‧第一部分

102b‧‧‧第二部分

102c‧‧‧獨特部分

201‧‧‧底部金屬層

201a‧‧‧共同結構

201b‧‧‧共同結構

201c‧‧‧共同結構

202‧‧‧隔離層

202a‧‧‧共同結構

202b‧‧‧非共同結構

202c‧‧‧共同結構

203‧‧‧膜

204‧‧‧膜

205‧‧‧抗蝕劑

206‧‧‧抗蝕劑

207‧‧‧導電層

208‧‧‧層

208a‧‧‧共同結構

208b‧‧‧共同結構

208c‧‧‧共同結構

209‧‧‧層

209a‧‧‧共同結構

209b‧‧‧共同結構

209c‧‧‧共同結構

211a‧‧‧金屬層

211b‧‧‧金屬層

217a‧‧‧圓形通孔

217b‧‧‧圓形通孔

217c‧‧‧通孔

217d‧‧‧通孔

217e‧‧‧通孔

301A‧‧‧微影系統

301B‧‧‧微影系統

301C‧‧‧微影系統

301D‧‧‧微影系統

302‧‧‧主系統

303‧‧‧叢集介面

304‧‧‧操作者控制台

305‧‧‧叢集元件介面

306‧‧‧叢集前端

307‧‧‧微影子系統介面

312‧‧‧元件控制單元

314‧‧‧資料網路集線器

315‧‧‧插入式用戶端

316‧‧‧微影子系統

318‧‧‧圖案資料處理單元

319‧‧‧圖案串流器

320‧‧‧資料路徑

330‧‧‧獨特資料產生器

340‧‧‧外部提供器

401‧‧‧通信

402‧‧‧通信

403‧‧‧通信

405‧‧‧通信

406‧‧‧鏈路

420‧‧‧控制網路

421‧‧‧資料網路

430‧‧‧獨特晶片設計資料

440‧‧‧秘密資料

1022‧‧‧預處理

1071A‧‧‧處理階段

1071B‧‧‧串流階段

1073‧‧‧處理階段

2007‧‧‧GDS-II設計佈局資料

2008‧‧‧向量資料

2009‧‧‧資料

3010‧‧‧步驟

3011‧‧‧步驟

3012‧‧‧4位元灰度位元映像格式

3020‧‧‧步驟

3021‧‧‧圖案系統串流器位元映像資料

3022‧‧‧步驟

3030‧‧‧步驟

3031‧‧‧步驟

3032‧‧‧步驟

3040‧‧‧步驟

3041‧‧‧步驟

3042‧‧‧步驟

3043‧‧‧步驟

現在將參看隨附示意性圖式而僅作為實例來描述實施例，在所述圖式中對應元件符號指示對應部件，且在所述圖式中：圖1展示本發明的例示性實施例的簡化的獨特晶片及具有多個獨特晶片的晶圓。

圖2展示帶電粒子多小波束微影系統的例示性實施例的簡化示意圖。

圖3為展示例示性無罩幕微影系統的概念圖。

圖4A至圖4D為用於根據本發明的微影系統的網路架構的例示性實施例的示意圖。

圖5使用實線點陣化展示資料路徑的實施例的例示性功能性流程圖。

圖6展示產生根據本發明的例示性實施例的獨特晶片的製程。

圖7展示產生根據本發明的另一例示性實施例的獨特晶片的製程。

圖8展示產生根據本發明的另一例示性實施例的獨特晶片的製程。

圖9展示用於將基於罩幕的微影與無罩幕微影合併來產生根據本發明的另一例示性實施例的獨特晶片的方法。

圖10展示根據本發明的另一例示性實施例的具有包含獨特電路及相關獨特預定值的獨特部分的獨特晶片。

圖11展示根據本發明的另一例示性實施例的具有儲存獨特預定值的層的獨特晶片。

圖12A至圖12D展示根據本發明的另一例示性實施例的使用習知的製程及無罩幕微影製程形成的導電通孔。

圖式僅意謂出於說明的目的，且不用作對如由申請專利範圍所限定的 範疇或保護的限制。

在以下實例中，參考『晶片』或『半導體晶片』是指在半導體晶圓上製造的積體電路。然而，應理解，本發明不限於晶片且更一般化地適用於產生具有個別化(例如獨特)特徵的電子裝置。電子裝置可包括晶片或具有一或多個輸入及輸出且發揮用以儲存資料並處理輸入以產生特定輸出功能的其他類型的電子電路。

使用帶電粒子多小波束微影執行的用於將圖案寫入於諸如半導體晶圓的目標上的製程在本文中亦被稱作電子束(electron beam/e-beam)曝光。此等曝光方法為無罩幕曝光方法，其中待曝光於目標上的圖案體現在(通常)經串流至微影系統的資料中，而非體現在預定義罩幕中。用於在曝光期間寫入諸如晶圓的目標的帶電粒子/電子束在本文中被稱作小波束。

經個別化的晶片在本文中被稱作『獨特』晶片。此指代經設計且製造相對於其他晶片具有獨特電路結構的晶片，從而使得獨特晶片的功能不同於其他晶片。所述獨特晶片通常為具有相同用途及相同大體功能但具有略微不同的電路的較大晶片集中的一個晶片。舉例而言，所述晶片集可包含具有某一資料儲存容量的唯讀記憶體(ROM)，所述集合的各晶片經製造使得其在所述ROM中儲存預定資料值，其中資料值對於所述晶片集中的每一個晶片都不同。在另一實例中，所述晶片集合可包含用於在經提供有預定輸入值時產生預定輸出值的電路，其中當提供有相同輸入值時，輸出值對於所述晶片集中的每一個晶片都不同；或其中所述晶片集中的各 晶片對於輸入值產生獨特的輸出值組合。

應注意，具有不排除所述晶片集中的多於一個晶片可具有相同設計的可能性，例如用以產生備件晶片以供相同設計的晶片損壞的情況下使用，或用以出於某種其他原因產生批量相同的晶片。因此，晶片集可分成子集，其中各子集中的晶片經設計為相同的，但其經設計為不同於每一個其他子集中的晶片。經設計為不同於每一個其他晶片的獨特晶片可被稱作真正的獨特晶片，亦即子集大小為一。

晶片的獨特部分、形成為獨特晶片的部分的獨特結構，及用於產生獨特晶片的部分的獨特設計資料在本文中亦被稱作非共同部分、非共同結構及非共同設計資料。

圖1展示形成於半導體晶圓24上的獨特晶片100的例示性簡化圖。獨特晶片100包括共同部分101及獨特或非共同部分102。共同部分101可在晶圓24上產生的其他晶片中複製，使得多個晶片具有同一相同的共同部分101。獨特部分102可不同於晶圓24上產生的所有其他晶片。此在圖1的頂部中說明，其中晶圓24經展示為含有獨特晶片100及39個其他獨特晶片，各獨特晶片具有不同的個別化區域。共同部分101與獨特部分102的組合可產生用於獨特晶片100的完整電路。

可藉由對於晶圓24上的各晶片選擇且寫入某些特定結構(諸如互連線、導電通孔、電晶體及二極體的終端、電晶體及二極體的作用區域等)的獨特組合來實現獨特部分102，從而使得晶圓上的各晶片具有獨特結構。晶片通常由多個導電層、絕緣層及半導電材料層形成，且可使用多種曝光操作來在此等層內形成預限定結構。

晶圓上的各晶片通常具有用於在晶片的不同導電(金屬)層之間產生電連接的導電通孔，如在圖1的中間部分中由黑色點所繪示。晶圓24上的各晶片可具有藉由在晶片的獨特部分102中的可能的通孔位置處形成或不形成通孔而形成的不同的通孔組合，以在各晶片的層之間產生不同的電互連組，從而使得所述晶片中的每一者具有電學上不同的電路。

晶圓上的各晶片通常具有一或多個具有經添加以形成作用電路元件的作用區域的P型摻雜劑或N型摻雜劑的半導電材料層，所述作用電路元件為諸如形成於晶片中的電晶體或二極體。晶圓24上的各晶片可具有藉由摻雜或不摻雜晶片的獨特部分102中的各作用電路元件或改變所述摻雜而形成的不同的作用電路元件組合，從而使得晶片中的每一者具有電學上不同的電路。

替代地或另外，可將金屬層之間的其他連接、金屬層與例如接觸層中的閘極之間的連接、局部互連層中的連接，或電路的其他部件選擇性地形成於各晶片的獨特組合中以實現獨特部分102。

可使用微影或帶電粒子多射束微影產生共同部分101。通常使用帶電粒子多射束微影產生獨特部分102。此外，用以控制帶電粒子微影系統中的小波束的圖案資料可經設計以包含用於在晶圓上產生多個晶片的共同晶片設計部分及用於個別化區域的獨特部分。出於背景技術部分中所陳述的原因，一次產生包含共同晶片設計部分及獨特晶片設計部分的圖案資料為不合乎需要的。因此，微影系統已用以使得能夠在曝光前的預處理階段的後階段(亦即接近將晶圓實際圖案化時)將獨特晶片設計部分插入至圖案資料中。此將結合圖4A至圖4D及圖5更詳細地解釋。

圖2展示可用於實施無罩幕圖案寫入器的帶電粒子多小波束微影機器1的例示性實施例的簡化示意圖。此微影機器適合地包括產生多個小波束的小波束產生器，將所述小波束圖案化成經調變小波束的小波束調變器，及用於將所述小波束投影於目標的表面上的小波束投影儀。目標例如為晶圓。小波束產生器通常包括源及至少一個孔口陣列。小波束調變器通常為具有消隱偏光器陣列及射束停止陣列的小波束消隱器。小波束投影儀通常包括掃描偏光器及投影透鏡系統。

在圖2中說明的實施例中，微影機器1包括用於產生均質擴展電子束4的電子源3。射束能量較佳地維持相對較低，在約1keV至10keV的範圍內。為實現此目的，加速電壓較佳地為較低，電子源較佳地保持在相對於地面電位處的目標約-1kV至-10kV之間，但亦可使用其他設置。

來自電子源3的電子束4可通過雙八極並隨後通過用於將電子束4準直的準直透鏡5。如將理解，準直透鏡5可為任何類型的準直光學系統。隨後，電子束4可沖射於射束分裂器上，所述射束分裂器在一個適合的實施例中為孔口陣列6A。孔口陣列6A可阻擋部分射束且可允許多個子射束20穿過孔口陣列。孔口陣列較佳地包括具有穿孔的板。因此，可產生多個平行的電子子射束20。

第二孔口陣列6B可自各子射束產生多個小波束7。小波束亦被稱作電子束。系統可產生大量小波束7，較佳地約10000至1000000個小波束，但當然有可能使用更多或更少小波束。應注意，亦可使用其他已知方法來產生經準直小波束。此允許操縱小波束，轉而有益於系統操作，尤其當小波束的數目增加至5000或更多時。此類操縱例如由聚光透鏡、準 直器或將子射束彙聚至光軸的透鏡結構來在例如投影透鏡的平面中進行。

可在子射束產生孔口陣列6A後包含聚光透鏡陣列21(或一組聚光透鏡陣列)，用於將子射束20聚焦朝向射束停止陣列10中的相應開口。第二孔口陣列6B可自子射束20產生小波束7。產生孔口陣列6B的小波束較佳地包括於與小波束消隱器陣列9組合中。舉例而言，可將兩者組裝在一起以形成子總成。在圖2中，孔口陣列6B自各子射束20產生三個小波束7，其在相應的開口處衝擊射束停止陣列10從而使得藉由末端模組22中的投影透鏡系統將三個小波束投影至目標上。在實踐中，可藉由用於末端模組22中的各投影透鏡系統的孔口陣列6B產生更加大數目的小波束。在一個實施例中，可自各子射束產生49個小波束(配置成7×7陣列)且經被引導穿過單個投影透鏡系統，儘管每子射束的小波束的數目可增加至200或更多。

逐步地自射束4穿過子射束20的中間階段產生小波束7具有以下優點：可藉由相對有限數目的子射束20且在相對遠離目標的位置處進行主光學操作。一種此類操作為將子射束彙聚至對應於投影透鏡系統中的一者的點。較佳地，操作與彙聚點之間的距離大於彙聚點與目標之間的距離。最適合地，使用與其組合的靜電投影透鏡。此彙聚操作使得系統能夠符合減小光斑大小、增加電流及減小點擴散的要求，使得在高級節點處執行可靠的帶電粒子束微影，尤其在具有小於90nm的臨界尺寸的節點處。

小波束7可隨後穿過調變器陣列9。此調變器陣列9可包含具有多個消隱器的小波束消隱器陣列，所述消隱器各自能夠偏轉電子小波束7中的一或多者。更特定而言，消隱器可為具備第一電極及第二電極的 靜電偏光器，第二電極為接地電極或共同電極。小波束消隱器陣列9與射束停止陣列10構成調變元件。基於小波束控制資料，調變構件8可將圖案添加至電子小波束7。可藉助於存在於末端模組22內的組件將圖案投影至目標24上。

在此實施例中，射束停止陣列10包括用於允許小波束穿過的孔口陣列。呈其基本形式的射束停止陣列可包括具備穿孔的基板，所述穿孔通常為圓形孔，但亦可使用其他形狀。在一個實施例中，射束停止陣列8的基板由具有規律地隔開的穿孔陣列的矽晶圓形成，且可包覆有金屬的表面層以防止表面帶電。在一個實施例中，金屬可為不形成天然氧化表層的類型，諸如CrMo。

在一個實施例中，射束停止陣列10的通道可與小波束消隱器陣列9中的孔對準。小波束消隱器陣列9及小波束停止陣列10通常一起操作以阻擋小波束7或允許小波束7通過。若小波束消隱器陣列9偏轉小波束，則其將不穿過小波束停止陣列10中的相應孔口，而替代地將由小波束阻擋陣列10的基板阻擋。但若小波束消隱器陣列9不偏轉小波束，則其將穿過小波束停止陣列10中的相應的孔口且將接著作為光斑投影於目標24的目標表面13上。

微影機器1可進一步包括用於將例如呈圖案位元映像資料的小波束控制資料供應至小波束消隱器陣列9的資料路徑。小波束控制資料可使用光纖傳輸。可將來自各光纖端的經調變光波束投影於小波束消隱器陣列9上的光敏元件上。各光束可保持一部分圖案資料來控制耦接至光敏元件的一或多個調變器。

隨後，電子小波束7可進入末端模組。在下文中，術語『小波束』指代經調變小波束。所述調變小波束有效地包括時間上連續的部分。此等連續部分中的一些可具有較低強度且較佳地具有零強度，亦即在射束停止處停止的部分。一些部分可具有零強度以便允許對於後續的掃描時間段將小波束定位至開始位置。

末端模組22較佳地構造為可插入、可替換單元，其包括多個組件。在此實施例中，末端模組可包括射束停止陣列10、掃描偏光器陣列11，及投影透鏡配置12，但並非所有此等都需要包含於末端模組中且其可經不同地配置。

在穿過小波束停止陣列10之後，經調變小波束7可穿過提供各小波束7在X方向及/或Y方向上的偏轉的掃描偏光器陣列11，所述方向大體上垂直於未經偏轉小波束7的方向。在此實施例中，偏光器陣列11可為使得能夠施加相對較低驅動電壓的掃描靜電偏光器。

接著，小波束可穿過投影透鏡配置12且可投影於目標平面中的目標(通常為晶圓)的目標表面24上。對於微影應用，目標通常包括具備對帶電粒子敏感的層或帶電粒子抗蝕劑層的晶圓。投影透鏡配置12可將小波束聚焦，例如產生直徑約10奈米至30奈米的幾何光斑大小。舉例而言，此設計中的投影透鏡配置12提供約100倍至500倍的縮小。在此較佳實施例中，投影透鏡配置12有利地位於靠近目標表面。

在一些實施例中，射束保護器可位於目標表面24與聚焦投影透鏡配置12之間。射束保護器可為具備用於必需孔口的箔或板，所述孔口用於在抗蝕粒子可到達微影機器中的敏感元件中的任一者之前吸收自晶 圓釋放的抗蝕粒子。替代地或另外，掃描偏轉陣列9可提供於投影透鏡配置12與目標表面24之間。

大致而言，投影透鏡配置12將小波束7聚焦至目標表面24。因此，其進一步確保單個像素的光斑大小為合適的。掃描偏光器11可將小波束7偏轉於目標表面24上。因此，需要確保像素在目標表面24上的位置在微尺度上為合適的。特定而言，掃描偏光器11的操作需要確保像素良好地擬合至像素的網格中，所述像素最終在目標表面24上構成圖案。應理解，藉由存在低於目標24的晶圓定位系統來適合地實現像素在目標表面上的大尺度定位。

此高品質投影可與獲得提供可再產結果的微影機器相關。通常，目標表面24包括基板頂部上的抗蝕膜。可藉由施加帶電粒子(亦即電子)的小波束來將抗蝕膜的部分化學地改性。作為其結果，膜的輻照部分可或多或少溶於顯影劑，使得在晶圓上產生抗蝕圖案。可隨後藉由實施如半導體製造技術中已知的蝕刻及/或沈積步驟來將晶圓上的抗蝕圖案傳送至底層。明顯地，若輻照不均勻，則抗蝕可不以均勻的方式顯影，使得在圖案中產生錯誤。此外，許多此類微影機器利用多個小波束。輻照中的差異不應由偏轉步驟產生。

圖3展示分成三個高位準子系統：晶圓定位系統25、電子光學圓柱20，及資料路徑30的例示性帶電粒子微影系統1A的概念圖。晶圓定位系統25將晶圓24在x方向上在電子光學圓柱20下移動。晶圓位置系統25可具備來自資料路徑子系統30的同步化信號以將晶圓與由電子光學圓柱20產生的電子小波束對準。電子光學圓柱20可包含如圖2中所示的帶 電粒子多小波束微影機器1。亦可經由資料路徑子系統30使用圖案位元映像資料來控制小波束消隱器陣列9的切換。

在圖4A至圖4D中，針對具有形成資料路徑子系統30的控制及資料介面的微影系統301A至301D展示資料路徑子系統30的例示性實施例。圖式展示具有以下三個介面的階層式配置：叢集介面303、叢集元件介面305及微影子系統介面307。已展示多個微影子系統316，各自包含諸如圖2中所示的帶電粒子多小波束微影機器1。有可能僅存在一個微影子系統316。

子系統316包含(例如)晶圓裝載子系統(wafer load subsystem；WLS)、晶圓定位子系統(wafer positioning subsystem；WPS)、用於產生電子小波束的照明光學元件子系統(illumination optics subsystem；ILO)、用於將射束切換資料串流至微影元件的圖案串流子系統(pattern streaming subsystem；PSS)、用於切換電子小波束開關的射束切換子系統(beam switching subsystem；BSS)、用於將小波束投影至晶圓上的投影光學元件子系統(projection optics subsystem；POS)、射束量測子系統(beam measurement subsystem；BMS)及度量衡子系統(metrology subsystem；MES)。

各子系統316可獨立操作且可包含用於儲存指令的記憶體及用於執行所述指令的電腦處理器。記憶體及處理器可作為插入式用戶端(plug-in client；PIC)315實施於各子系統中。子系統的適合的實施方式可包含(例如)運行Linux操作系統的個人電腦。子系統可包含用於儲存其操作系統的硬碟或非揮發性記憶體從而使得各子系統自此磁碟或記憶體啟動。下文論述的此等及其他特徵實現一種設計，其中各子系統可為可作為 獨立單元經設計、建構並測試而無需考慮由其他子系統強加的約束的獨立單元。舉例而言，各子系統可經設計具有足夠的記憶體及處理能力以在其操作週期期間恰當地執行子系統的功能，而無需考慮其他子系統對於記憶體及處理能力的需求。當此等要求以通量為單位時，此在系統的開發及升級期間尤其有利。藉由此設計，可增加總體要求的記憶體及處理能力，且可需要將此等組件的備援實施於各子系統內。然而，簡化的設計可產生更快的開發及更簡單的升級。

子系統316可經設計以經由控制網絡420接收命令且可獨立於其他子系統執行所述命令，在請求時報告命令執行的結果並傳送任何所得執行資料。

子系統316可經設計為自主單元，但經設計以自例如資料網路集線器上的中央磁碟或記憶體啟動。此減少各子系統中的個別硬碟或非揮發性記憶體的可靠性問題及成本，且藉由更新中央位置中的子系統的啟動影像來允許更容易的子系統軟體升級。

叢集介面303可包括用於微影叢集前端306與一個或多個主系統302之間及/或在叢集前端306與一個或多個操作者控制台304之間通信的介面。

叢集元件介面305可包括用於在叢集前端306與包括元件控制單元312及/或資料網路集線器314的微影元件網路之間通信的介面。元件控制單元312可經由鏈路406與資料網路集線器314通信，其中通信較佳為自元件控制單元312至資料網路集線器314的單一方向。

微影子系統介面307可包括元件控制單元312與微影子系統 316之間及資料網路集線器314與微影子系統316之間的介面。子系統316可經由控制網路420與元件控制單元312通信，且子系統316可經由資料網路421與資料網路集線器314通信。

可使得操作者介面及對較高層級主機管理及自動電腦的介面除在叢集前端306處之外不具有個別微影元件。

較佳地，資料路徑320直接將圖案串流器319連接至負責調變或切換帶電粒子束的子系統。圖案串流器319可將圖案資料串流至微影子系統316以控制對帶電粒子束的調變及切換。圖案資料通常以位元映像格式經串流至相關子系統，因為資料的數量對於子系統處的本地存儲器過大。

子系統316可經由控制網路連接至元件控制單元312，亦稱為支援子系統控制或SUSC。元件控制單元312可包括記憶體及用於控制微影子系統316的操作的電腦處理器。

在圖4A及圖4B的實例中，自圖案串流器319串流至微影子系統316的圖案資料可包含用於共同晶片設計部分的資料及用於獨特晶片設計部分的資料。在圖4A中，可將獨特晶片設計部分添加至圖案資料處理單元318中的圖案資料。在圖4B中，可將獨特晶片設計部分添加至圖案串流器319中的圖案資料。

在圖4C及圖4D中的實例中，自圖案串流器319串流至微影子系統316的圖案資料可包含用於共同晶片設計部分的資料。在圖4C中，可藉由微影子系統316在元件控制單元312的控制下將獨特晶片設計部分添加至圖案資料。在圖4D中，可藉由微影子系統316在主系統302的控 制下將獨特晶片設計部分添加至圖案資料。

在圖4A至圖4D中，可藉由元件控制單元312經由控制網路420控制圖案串流器319。此外，圖案串流器319可為微影子系統316的部分。

圖5使用實線點陣化展示資料路徑的實施例的例示性功能性流程圖。在圖3中，功能性流程圖拆分成四個部分：3010用以指示底層資料輸出/輸入的資料格式；3020展示包含資料輸出/輸入(平行四邊形)及功能元件(矩形)；3030用以指示在上覆的功能元件處進行的程序步驟；且3040用以指示處理步驟通常進行的頻率，例如每設計一次3041、每晶圓一次3042或每區域一次3043。羅馬數字I、II及III指示何時可將特徵資料集合及/或選擇資料提供至資料路徑。

對過程的輸入可為定義共同晶片設計部分的GDS-II設計佈局資料2007，或呈諸如OASIS資料格式的任何其他適合的格式的設計佈局。圖案資料處理系統318可每設計預處理1022 GDS-II檔案一次，如由在底部處的箭頭3041所指示。

較佳地，預處理1022不涉及獨特晶片設計部分，使得圖案資料預處理系統318能夠位於較不安全的環境中。出於安全原因，亦期望將獨特晶片設計部分的曝光時間減至最少。將通常用於資料安全、可追溯性及防偽造應用中的晶片的安全態樣如同唯一性一樣重要。虛線區塊內的過程，亦即自軟體處理1071A直至硬體處理1073通常在微影機器1、1A處進行，實現較安全的操作環境。藉由在後期插入獨特晶片設計部分，可將程式碼在微影系統301A至301D內使用的時間量減至最少。

可在功能流程中由羅馬數字I、II及III所指示的多個階段將獨特晶片設計部分插入至圖案資料中。

可在處理設計佈局資料輸入(在此實例中為GDSII輸入，由羅馬數字I指示)之後將獨特晶片設計部分插入至圖案資料中。在此階段，圖案資料處理通常以基於向量的資料格式進行。由於此操作通常在位於較不安全環境中的圖案資料處理單元318處進行，因此在階段I插入獨特晶片設計為最不佳的。

更佳地，將獨特晶片設計部分插入至圖案資料中可在如由羅馬數字II所指示的軟體處理階段1071A進行，或在如由羅馬數字III所指示的串流階段1071B進行。S/W處理階段1071A通常每晶圓進行一次，如由底部的第二箭頭3042所指示。串流階段1071B通常每區域進行一次或每晶片進行一次，如由第三箭頭3043所指示。

S/W處理階段1071A及串流階段1071B可在圖案串流器319處實施。功能流程的右側上的硬體處理階段1073通常涉及由包含共同晶片設計部分及獨特晶片設計部分的圖案資料2009控制的消隱器。

GDS-II格式圖案資料可進行離線處理1022，通常包含鄰近效應校正、抗蝕加熱校正及/或智慧邊界(共同描繪為3031)。產生的經校正向量圖案資料2008可呈向量格式且可包含用量資訊，描繪為3011。此離線處理1022通常對於用於一或多個批次晶圓的給定圖案設計進行一次。在由羅馬數字I所指示的此階段插入獨特晶片設計部分的情況下，離線處理1022可能需要更頻繁地進行，至多每晶圓一次或甚至每區域或晶片一次。

接著，可進行對向量工具輸入資料2008的在線處理以將向 量資料2008點陣化以產生呈例如4位元灰度位元映像格式3012的圖案系統串流器(PSS)位元映像資料3021。

此處理通常在軟體中進行。可在如由羅馬數字II所指示的此階段添加獨特晶片設計部分。圖案串流器319可接著處理PSS格式資料3021以產生消隱器格式資料2009，其可能包含涉及X方向及/或Y方向中的完全或部分像素偏移的校正以供進行如先前對位元映像資料進行的射束位置校準、區域大小調整及/或區域位置調整，共同描繪為3032。作為入口點II的替代，可在如由羅馬數字III所指示的此階段添加獨特設計部分。此處理可對每區域進行。消隱器格式圖案資料2009可接著經傳輸3022至微影系統用於曝光晶圓。

如在圖5所指示，可在串流階段1071B執行點陣化，其通常涉及硬體中進行的實時處理。可對向量格式PSS格式資料3021執行對於射束位置校準、區域大小調整及/或區域位置調整3032的校正，且接著點陣化可將此轉換至消隱器格式2009。當對向量資料進行校正時，可進行X方向及Y方向中的完全像素偏移及子像素偏移兩者。

較佳地進行對GDSII輸入2007的預處理1022使得能夠在後期插入獨特晶片設計部分。在此，位元空間可保留在中間圖案資料內或可將位置固持器添加至獨特晶片設計資料將在後期插入的中間向量格式資料。有利地，除提到的安全優點以外，此避免在對於各獨特晶片每一次曝光晶圓之前再次產生大量圖案資料的需要，其將需要極高CPU能力及極大量的記憶體。

在圖4A至圖4D中，叢集前端306與SUSC 312之間的通信 402可經設計用於將處理程式(PP)傳送至SUSC 312。出於此目的，可使用基於JavaScript對象標記(JavaScript Object Notation；JSON)的協定。所述協定較佳地提供用於創建處理工序(PJ)的指令，傳送PP檔案及任何相關的參數以指示SUSC 312基於PP創建PJ。其他命令可包含Abort及Cancel指令。

自SUSC 312至叢集前端306的通信可包含應答訊息、進度報告及錯誤及警報訊息。

較佳地僅使用元件控制單元協定來嚴格地控制SUSC 312與微影子系統316之間跨越控制網路420的通信401，以確保網路中的準實時效能。SUSD 314與叢集前端306之間的通信405可經設計用於檢索PJ結果、工作追蹤及自SUSD 314登入的資料。對於此通信鏈路可使用超文本傳送協定(Hyper-Text Transfer Protocol；HTTP)。

微影子系統316與SUSD 314之間的通信403可經設計用於單向收集來自子系統316的資料。可使用諸如syslog、HDF5、UDP及其他協定的各種協定來傳達資料。

可使用使用者資料報協定(User Datagram Protocol；UDP)來發送大容量資料以發送資料而無需較大開銷的信號交換、錯誤檢查及校正。由於產生極低的傳輸開銷，因此資料可被視為經實時接收。

層次資料格式HDF5可用於傳輸及儲存高頻資料。HDF5良好地適合於儲存及組織大量數值資料，但通常不用於UDP環境中。亦可使用諸如CSV或TCP的其他資料格式，尤其對於低位準(低量)資料。

可使用PP控制微影子系統316的操作，所述操作可包括待 進行的動作序列。元件控制單元312可加載有PP，且可排程並執行如由主系統302或操作者經由操作者控制台304請求的PP。

處理程式(PP)及處理工序(PJ)可基於SEMI標準，例如SEMI E30：「用於製造設備的通信及控制的一般模型(Generic Model for Communications and Control of Manufacturing Equipment；GEM)」、SEMI E40：「處理管理標準(Standard for Processing Management)」、SEMI E42：「配方管理標準：概念、行為，及訊息服務(Recipe Management Standard：Concepts,Behavior,and Message Services)」及/或SEMI E139：「配方及參數管理(Specification for Recipe and Parameter Management；RaP)規範」。PP可發揮配方的作用，例如如SEMI E40標準中所定義。儘管SEMI標準指定許多關於如何處理工序配方的要求，但所述標準可能矛盾，從而使得較佳地避免配方。替代地，可以所謂二進位大對象(Binary Large Object；BLOB)的形式使用可編輯且無格式的PP。

PP可為判定晶圓的處理環境且可為在運行或處理週期之間變化的個體的所指令、設置及參數集的預規劃且可再用的部分。PP可藉由微影工具設計器設計或藉由工具加工產生。

PP可由使用者上傳至微影系統。PP可用以創建PJ。PJ可指定待由微影子系統316應用於晶圓或晶圓集的處理。PJ可限定在處理指定晶圓集時使用哪個PP且可包含來自PP的(及視情況來自使用者的)參數。PI可為由使用者或主系統開始的系統活動。

PP不僅可用於控制晶圓的處理，且亦可用於服務動作、校準功能、微影元件測試、修改元件設置、更新及/或升級軟體。較佳地，除 PP中的指定外無子系統行為產生，除某些允許的其他種類之外，諸如在電力開啟模組或子系統期間的自動初始化、子系統的週期性且非條件性行為，只要彼等不影響PJ執行，以及對意外斷電、緊急情況或EMO啟動的回應。

PP可分成數個步驟。大多數步驟包括命令且識別應執行所述命令的子系統。步驟亦可包含待用於執行所述命令的參數，及參數約束條件。PP亦可包含排程參數以指示何時應執行步驟，例如同時、依序或同步進行。

為執行PJ的命令步驟，元件控制單元312可將PJ中指示的命令發送至PJ的相關步驟中指示的子系統。元件控制單元312可監測時序且可自子系統接收結果。

在圖4A的實例中，圖案資料處理系統318可經組態以自獨特資料產生器330接收獨特晶片設計資料430且將獨特晶片設計資料插入至圖案資料中。

在圖4B的實例中，圖案串流器319可經組態以自獨特資料產生器330接收獨特晶片設計資料430且將獨特晶片設計資料插入至圖案資料中。

在圖4C的實例中，元件控制單元312可經組態以自獨特資料產生器330接收獨特晶片設計資料430且控制將獨特晶片設計資料插入至圖案資料中。可藉由處理工序將獨特晶片設計資料傳輸至微影子系統316。

在圖4D的實例中，主系統302可經組態以自獨特資料產生器330接收獨特晶片設計資料430且控制將獨特晶片設計資料插入至圖案資 料中。可藉由處理工序將獨特晶片設計資料傳輸至微影子系統316。

通常，獨特晶片設計資料430可呈能夠直接插入至圖案資料中的格式。替代地，獨特晶片設計資料430包括使得能夠產生待插入至中圖案資料的資料的資訊。

獨特晶片設計資料430可由獨特資料產生器330基於自外部提供器340接收的秘密資料440而產生。替代地，秘密資料可產生於獨特資料產生器330內。秘密資料440可由獨特資料產生器330進行加密及解密。秘密資料440可包含秘密密鑰及/或秘密ID。

獨特資料產生器330可實現為黑盒元件。獨特晶片設計資料430可由黑盒元件產生。黑盒元件可為無罩幕微影曝光系統外部的源且較佳地定位於製造設施的製造部分內。黑盒可由例如IP區塊所有者或製造的晶片的所有者或密鑰管理基礎設施持有者的第三方所有。有利地，黑盒可定位於製造設施內靠近微影機器的操作，從而將那個獨特晶片設計資料的公開曝光降至最低。此與已知晶片製造解決方案相反，其中用於將晶片個別化的黑盒通常定位於製造設施的外部且用以在晶片產生之後將其個別化。

黑盒元件可包含在產生獨特晶片設計資料430時協作的ID/密鑰管理器及獨特資料產生器330。ID/密鑰管理器可自製造資料庫接收產品ID/序列號資訊且自可能定位於無罩幕微影曝光系統外部的密鑰管理服務接收批量的ID/密鑰對。產品ID/序列號資訊及批量的ID/密鑰對可用以控制獨特晶片設計資料430的產生。此外，產品ID/序列號資訊可用以經由產生製程追蹤晶片以使得晶片能夠在產生之後與其ID/序列號匹配。替代地或另外，產品ID/序列號資訊可用以藉由未展示但本身已知的製程將ID/序列號 包含在晶片中或晶片上。

圖6展示產生根據本發明的一例示性實施例的獨特晶片的製程。在此實施例中，可使用(使用罩幕的)微影產生晶片的相同部分且可使用(不具有罩幕的)帶電粒子多小波束微影產生晶片的獨特部分。基於罩幕的微影為用於製造晶片的習知方法，且目前已在典型的設施中使用習知的微影設備來實現低成本及高產量。然而，使用基於罩幕的微影來製造獨特晶片為不切實際的，因為此將需要各自具有不同圖案的大量(昂貴的)罩幕。使用例如帶電粒子多小波束微影系統的無罩幕微影為新研發的技術，其尚未廣泛商業化且仍無法實現與基於罩幕的系統相同的高產量。

使用基於罩幕的微影與無罩幕微影的組合實現低成本且高產量的獨特晶片。可使用各種方法來將基於罩幕的微影與無罩幕微影組合以產生獨特晶片。參考以下圖6至圖8論述一些實例。此等實例說明用於製造用於將晶片的兩個導電層互連的導電通孔的獨特圖案的製程。然而，晶片經個別化以產生獨特晶片的部分可為除通孔層外的層。舉例而言，可藉由改變電晶體或二極體的作用區域的摻雜來藉由在各晶片中產生電晶體及二極體的獨特佈置來將半導體層個別化。摻雜中的此變化極難以偵測，即使在刮去晶片且分析各層時，此是因為半導體層中的摻雜劑的量的變化難以偵測，使得極難以對晶片進行反向工程改造。在其他實例中，可藉由在金屬層與閘極之間形成獨特的連接佈置來將接觸層個別化，或可藉由在電路元件之間形成獨特的連接佈置來將金屬層個別化，或此等實例可用於電路的其他部件的組合中，電路的其他部件可選擇性形成於各晶片的獨特組合中以實現獨特晶片。

在圖6的製程的開始處，晶圓可包括底部金屬層201，所述底部金屬層201先前已經圖案化以與抗蝕劑205(例如KrF抗蝕劑)在頂部形成導電連接線及絕緣層202(例如SiO₂)，如圖6A中所示。

為產生相同部分(例如共同部分101)，可例如使用KrF雷射對抗蝕劑205進行基於罩幕的曝光，接著進行顯影步驟，其中自抗蝕劑層205移除由罩幕限定的圖案，如圖6B中所示。在蝕刻及剝離步驟中，可將此等圖案蝕刻至絕緣層202中且接著移除抗蝕劑，如圖6C中所示。

接著，將導電層207塗覆至經蝕刻且剝離的絕緣層上，如圖6D中所示。舉例而言，可使用藉由鎢(CVD-W)的化學氣相沈積，如圖6D中所示。化學機械平坦化(CMP)可用以移除多餘的導電材料，產生具有底部金屬層201及包括絕緣材料的層202的晶圓，所述層202具有存在於需要導電通孔的位置中的導電材料，如由圖6E中所示的罩幕曝光所限定。

接著，為產生獨特部分102，晶圓可接收一或多個蝕刻障壁膜來蝕刻絕緣層202。舉例而言，在頂部形成有電子束抗蝕劑206的旋塗碳(SOC)膜203及含矽抗反射塗層(SiARC)硬式光罩204，覆蓋包含自基於微影階段經蝕刻的部分的絕緣層202，如圖6F中所示。可對抗蝕劑206進行無罩幕電子束曝光，接著進行顯影步驟，其中將由電子束曝光的圖案自抗蝕劑206移除，如圖6G中所示。在蝕刻及剝離步驟中，可將此等圖案蝕刻至蝕刻障壁膜203及204中，且可將抗蝕劑移除，如圖6H中所示。接著，可將蝕刻障壁膜203、204中產生的圖案蝕刻至絕緣層202中，且可將膜203、204剝離，如圖6I中所示。

接著，將導電層207塗覆至經蝕刻且剝離的絕緣層202上， 如圖6J中所示。舉例而言，可使用藉由鎢的化學氣相沈積(CVD-W)。化學機械平坦化(CMP)可移除多餘的導電材料，如圖6K中所示，產生具有底部金屬層201及包括絕緣材料的層202的晶圓，所述層202具有存在於需要導電通孔的位置中的導電材料，如由罩幕曝光及無罩幕曝光所限定，如圖6K中所示。由罩幕曝光所限定的導電通孔的位置將對於使用相同罩幕製得的所述晶片集中的每一個晶片相同。然而，由無罩幕曝光所限定的導電通孔的位置將對於所述晶片集中的每一個晶片不同，從而使得所述集合的每一個晶片具有獨特的通孔集。

在圖6的製程之後，上部金屬層可沈積於絕緣層202的上方且經圖案化以產生第二組導電連接線，從而使得形成於絕緣層202中的通孔充當底部金屬層201與上部金屬層之間的電連接。由於所述晶片集中的各晶片具有獨特的通孔佈置，因此各晶片可經設計以具有獨特電路。

在圖6的實施例中，可需要兩個CMP步驟。由CMP步驟產生的凹陷及二次沖蝕作用可影響包含通孔的導電材料的絕緣層的厚度。此對晶片的類比及射頻效能可具有負面影響。圖7展示用於產生獨特晶片的改良過程，其中僅需要單個CMP步驟。

圖7展示根據本發明的另一例示性實施例的獨特晶片的製程。在此實施例中，可使用基於罩幕的微影產生晶片的相同部分(例如共同部分101)且可使用無罩幕帶電粒子多小波束微影產生晶片的個別化部分(例如獨特部分102)。

在圖7的製程的開始處，晶圓可包括先前已經圖案化以形成導電連接線的底部金屬層201，及蝕刻障壁膜203及204(例如SOC+SiARC HM)及抗蝕劑205(例如KrF抗蝕劑)下的絕緣層202(例如SiO₂)，如圖7A中所示。有利地，蝕刻障壁膜203及204可用於基於罩幕的微影階段及無罩幕帶電粒子多小波束微影階段兩者，從而消除對微影階段中的CMP步驟的需要，如將在下文中進一步解釋。

對於產生相同部分，可例如使用KrF雷射對抗蝕劑205進行罩幕曝光，接著進行顯影步驟，其中將由罩幕限定的結構自抗蝕劑205移除，如圖7B中所示。在蝕刻及剝離步驟中，可將此等結構蝕刻至SOC 204中並將抗蝕劑移除，如圖7C中所示。

接著，為產生獨特部分，晶圓接收覆蓋包含自微影階段蝕刻的部分的蝕刻障壁膜203及204的電子束抗蝕劑206，如圖7D中所示。可對抗蝕劑206進行電子束曝光，接著進行顯影步驟，其中可將由電子束限定的圖案自抗蝕層206移除，如圖7E中所示。在蝕刻及剝離步驟中，可將此等圖案蝕刻至蝕刻障壁膜203及204中，且可將抗蝕劑206移除，如圖7F中所示。接著可將在基於罩幕的微影階段及無罩幕帶電粒子多小波束微影階段兩者中的蝕刻障壁膜203、204中產生的圖案蝕刻至絕緣層202中，且可將膜203、204剝離，如圖7G中所示。

接著，可對於晶片的相同部分及獨特部分兩者將導電層207塗覆至經蝕刻且剝離的絕緣層202上，如圖7H中所示。舉例而言，可使用藉由鎢的化學氣相沈積(CVD-W)。化學機械平坦化(CMP)可移除多餘的導電材料，產生具有底部金屬層201及包括絕緣材料的層202的晶圓，所述層在由罩幕曝光及無罩幕曝光所限定的位置中具有導電材料，如圖7I中所示。

如參考圖6所描述，上部金屬層可沈積於絕緣層202的上方且經圖案化以產生第二組導電連接線，從而使得形成於絕緣層202中的通孔充當底部金屬層與上部金屬層之間的電連接。由於所述晶片集中的各晶片具有獨特的通孔佈置，因此各晶片可經產生具有獨特電路。

圖8展示產生根據本發明的另一例示性實施例的獨特晶片的製程。在此實施例中，可使用無罩幕帶電粒子多小波束微影來產生晶片的相同部分(共同部分101)以及晶片的獨特部分102的中所有或部分。

在圖8的製程的開始處，晶圓可包括先前已經圖案化以形成導電連接線的底部金屬層201，及蝕刻障壁膜203及204(例如SOC+SiARC HM)及電子束抗蝕劑206(例如KrF抗蝕劑)下的絕緣層202(例如SiO₂)，如圖8A中所示。

可對抗蝕劑206進行電子束曝光，接著進行顯影步驟，其中可將由電子束限定的圖案自抗蝕劑層206移除，如圖8B中所示。在蝕刻及剝離步驟中，可將此等圖案蝕刻至蝕刻障壁膜203及204中，且可將抗蝕劑206移除，如圖8C中所示。隨後可將圖案蝕刻至絕緣層202中，且將蝕刻障壁膜203、204剝離，如圖8D中所示。

接著，可對於晶片的相同部分及獨特部分兩者將導電層207塗覆至經蝕刻且剝離的絕緣層202上，如圖8E中所示。舉例而言，可使用藉由鎢的化學氣相沈積(CVD-W)。化學機械平坦化(CMP)可移除多餘的導電材料，產生具有底部金屬層201及包括絕緣材料的層202的晶圓，所述層在由電子束所限定的位置中具有導電材料，如圖8F中所示。

用於將基於罩幕的微影及無罩幕微影組合使用來產生獨特 晶片的有利方法為將晶片的個別化部分佈置於晶片的單個層上，例如於單個通孔層、接觸層、其他金屬層或半導體層上。可接著使用無罩幕微影/電子束微影來曝光含有個別化結構(例如通孔、接觸、連接線、電晶體等)的整個層，而使用習知的基於罩幕的微影曝光所有其他層。

此說明於圖9中所展示的實施例中，展示獨特晶片的各種層。在此實例中，晶片可被視為在晶片的不同區域中具有共同部分101及獨特部分102。此等部分101、102由多個層形成，且形成於共同部分101、102中的結構(諸如互連線、通孔、電晶體及二極體的終端、電晶體及二極體的作用區域等)可形成諸如邏輯電路及資料儲存(記憶體)電路或資料儲存結構的電路。形成於共同部分101中的結構為與所述晶片集中的每一個晶片相同的共同結構。共同部分101的共同結構在圖9中指示為201a、202a、208a、209a、201c、202c、208c及209c。形成於獨特(非共同部分102)中的結構可為對於所述晶片集中的每一個晶片相同的共同結構(在圖9中指示為201b、208b及209b)與對於各晶片獨特的非共同結構(在圖9中指示為202b)的混合物。

在此實例中，使用基於罩幕的微影曝光層201、208及209且其經設計以對於所述集合中的每一個晶片相同，亦即此等層包含對於晶片集中的所有晶片相同的共同結構(201a至201c、208a至208c，及209a至209c)。因此由此等共同結構形成的電路在每一個晶片中皆相同。

使用無罩幕微影曝光層202且所述層對於所述晶片集中的各晶片不同。應注意，共同部分101內的層202的部分含有對於每一個晶片相同的共同結構(202a及202c)，而獨特部分102內的層202的部分含有對 於各晶片獨特的非共同結構(202b)。以此方式，可在獨特部分102中產生各晶片的獨特電路(亦稱為非共同電路)。舉例而言，晶片可具有對於每一個晶片相同的電晶體、二極體及連接線但在層202中具有導電通孔的獨特佈置，其在各晶片的獨特部分102中形成獨特電路。

應注意，晶片的個別化部分亦可形成於晶片的兩個或多於兩個層上，使用無罩幕微影曝光所述層，而使用基於罩幕的微影曝光其餘層。

含有例如圖9中的非共同結構202b的個別化結構的晶片的層較佳地具有形成於個別化層上方的一或多個其他層，且可具有形成於個別化層下方的一或多個其他層。此使得更難以藉由非破壞性檢測來判定晶片的個別化部分的結構，尤其在個別化層上方存在若干層且/或上覆層包含在檢測期間難以穿透的結構或材料時。當個別化結構形成於多於一個層上時此亦適用，從而使得個別化層中的至少一者較佳地具有一或多個上覆層且在下方可具有一或多個其他層。

以上使用晶片的個別化部分的實例來描述圖6至圖8的實施例，所述晶片包括使用無罩幕微影形成的導電通孔的獨特佈置。可藉由將使用無罩幕微影製程產生的相鄰導電通孔合併以有效地形成更大的單個通孔來進一步改良獨特晶片的結構，如圖12A至圖12D中所展示的實例中所描繪。圖12A展示用以形成兩個金屬層211a、211b之間的電連接的使用習知的基於罩幕的微影製程形成的多個圓形通孔217a、217b的側視圖且圖12B展示俯視圖。歸因於用於習知微影中的光學系統的侷限性，將此等通孔合併成單個更大的長橢圓形在實踐中難以實現。使用無罩幕帶電粒子微影系統，不存在此等約束且可例如藉由將靠近在一起的兩個通孔217c、217d曝 光從而使得其合併以形成雙通孔來產生連接金屬層211a、211b的更大長橢圓形單個通孔217e，如分別展示側視圖及俯視圖的圖12C及圖12D中所展示。此雙通孔使得能夠在兩個金屬層之間產生更可靠的連接，其可傳導更多電流，且在獨特晶片中得到進一步的改良。

在圖6及圖7的實施例中，可基於包含共同晶片設計部分及獨特晶片設計部分的圖案資料產生含有個別化部件/結構的晶片或層的獨特部分，如結合圖4A至圖5所論述。共同晶片設計部分的大小可取決於使用微影產生的晶片的相同部分的大小。當使用微影曝光相同部分的較大部分時，圖案資料中的共同晶片設計部分可較小。倘若晶片的獨特部分僅具有獨特特性或主要具有獨特特性，則有可能圖案資料僅包含獨特晶片設計部分。

在圖8的實施例中，圖案資料可包含用以產生晶片的相同部分的共同晶片設計部分及用以產生晶片的獨特部分的獨特晶片設計部分，如結合圖4A至圖5所論述。在圖9的實施例中，圖案資料可包含用以產生個別化層的相同部分的共同晶片設計部分及用以產生個別化層的獨特部分的獨特晶片設計部分，如結合圖4A至圖5所論述。

可使用無罩幕微影曝光系統將諸如序列號或任何其他種類的標識碼的預定值嵌入於晶片中，從而使得其變得可由自動構件自晶片電子地、光學地或磁性地讀取。在以下實例中，使用序列號作為預定值的非限制性實例。

圖10展示獨特晶片的實施例，包括具有多個層且包含共同部分101及獨特部分102的獨特晶片，其可使用以上描述的任何方法形成。 在此實例中，獨特部分包括層102上的第一部分102a及第二部分102b，其中第一部分102a儲存唯一地與第二部分102b相關聯的預定值。

在一個實施例中，第一部分102a形成儲存序列號的罩幕ROM且第二部分形成在提供預定輸入值時產生預定輸出值的電路，其中當提供相同的輸入值時，輸出值對於所述晶片集中的每一個晶片不同，或其中所述晶片集中的各晶片產生輸出值對輸入值的獨特組合。儲存於第一部分102a中的序列號唯一地與由第二部分102b形成的電路相關聯。序列號可自晶片的輸出讀取，從而使得可藉由讀取序列號來識別獨特晶片。可將輸入值提供至晶片的電路且可自晶片讀取由所述電路產生的所得輸出值。接著可評估自晶片讀取的序列號及輸出值以安全地判定對關於晶片的資訊的識別。

可例如經由連接晶片的電子電路的一或多個埠或引腳或例如使用連接至晶片的電子電路的NFC或藍芽介面無線地自晶片讀取電子可讀的序列號。可將光學可讀序列號寫入於晶片的金屬層上。金屬層的形狀可用以例如以小條碼或QR碼或光學可識別的金屬線、通孔或電路的集合的形式來編碼序列號。圖11展示例示性半導體晶片100的層的俯視圖，所述層具有在獨特部分102c中儲存序列號的形狀，在此實例中，呈光學地可讀的QR碼的形式。具有QR碼的部分102c可形成如圖10中所示的第一部分102a的部分，或形成由如圖10中所示的第二部分102b形成的電路的部分。可使用掃描晶片的表面的光學讀取器來讀取此可讀序列號，從而可能穿過晶片的上部層中的一或多者以存取嵌入的晶片層上的序列號。可使用諸如電子顯微鏡或X射線機器的可穿透晶片的讀取器來讀取寫入於由一或多個 其他晶片層覆蓋的晶片層上的光學可讀序列號。

多個序列號或標識碼可嵌入於晶片中。多個序列號可寫入於例如相同金屬層的相同晶片層上，或形成於不同晶片層上。有可能可自晶片電子地讀取一或多個序列號，而可自晶片光學地讀取一或多個其他序列號。所述多個序列號可為不同序列號、呈相同格式的相同序列號的拷貝或呈不同格式的相同序列號的拷貝。格式的非限制性實例為：大小；表示序列號的方式；相同序列號的加密及未加密形式。

序列號可用以產生獨特晶片及與軟體程式碼之間的獨特相關性。軟體程式碼僅可藉由獨特晶片中的正確的或可驗證的序列號來存取或使用。較佳地，軟體程式碼嵌入於晶片中，例如嵌入於藉由與用於嵌入序列號的相同的無罩幕微影曝光系統所產生的ROM中。軟體程式碼可在晶片的外部。

序列號可用於與嵌入於晶片中的詢問回應電路相關聯的授權製程中，所述晶片較佳地使用與如用於嵌入序列號的相同的無罩幕微影曝光系統產生。序列號可自晶片讀取且用以例如自資料庫獲得詢問及回應對。此回應為對詢問的預期回應且應被安全地儲存。在使用無罩幕微影曝光系統製造晶片時，此詢問及回應對可經預定義且與序列號相關聯。將詢問發送至晶片可觸發詢問回應電路輸出回應，可將所述回應與預期的回應比較。在匹配回應的情況下，可將晶片或使用晶片的元件或軟體授權或認證。可另外應用抵抗傳達序列號時的中間人攻擊的任何已知補救措施、對晶片的詢問及自晶片的回應。

預定值可為用於公共-私密密鑰加密方案的公共密鑰或私密 密鑰。公共密鑰及私密密鑰兩者可儲存於晶片中供用於公共-私密密鑰加密方案。可使用嵌入的密碼學或嵌入於晶片中的其他數學函數自一或多個嵌入的預定值導出公共密鑰及/或私密密鑰。較佳地，已使用與用於產生預定值的相同的無罩幕微影曝光系統產生嵌入的函數。私密密鑰可嵌入於已使用與用於產生預定值的相同的無罩幕微影曝光系統產生的解密電路內。

序列號可用以實現嵌入於晶片中的功能性或軟體的部分。可使用與用於產生序列號的相同的無罩幕微影曝光系統產生嵌入的功能性或軟體。嵌入的功能性或軟體的不同部分可取決於序列號而起作用。在序列號與待啟用的部分之間可存在獨特關係。替代地，一系列序列號可與待啟用的部分相關聯。序列號可與經獨特地加密的向量結合使用來取決於經獨特地加密的向量實現晶片的功能性。舉例而言，可產生護照晶片，其中嵌入供用於多個國家的軟體，且其中取決於序列號僅將啟用一個國家的軟體。因此，可產生具有含有用於多個國家的軟體的MROM的晶片，其中使用序列號來啟用針對特定國家的相關軟體部分。

具有嵌入的序列號的晶片可與電腦記憶體結合使用，其中使用序列號將電腦記憶體加密。不具有晶片的記憶體可能不可解密且因此不可存取。將晶片與另一晶片交換可使得記憶體變得不可解密且因此不可存取。

晶片可被用作用於資料個人化的ROM罩幕。可因此將個人化的、可能獨特的資料寫入至晶片上而無需昂貴的非揮發性記憶體。

24‧‧‧晶圓

100‧‧‧獨特晶片

101‧‧‧共同部分

102‧‧‧獨特部分

Claims (15)

1. 一種包括半導體晶片的電子裝置，其包括形成於該半導體晶片中的多個結構：其中該半導體晶片可為半導體晶片集(set)的一成員(member)，其中該半導體晶片集包括半導體晶片的多個子集(subset)，且該半導體晶片僅為該子集中的一者的成員；其中該半導體晶片的該多個結構包含與該半導體晶片集的所有該半導體晶片相同的一共同結構集合，及一非共同結構(non-common structures)集合，其中該子集的該半導體晶片的該非共同結構不同於每一個其他子集的該半導體晶片的該非共同結構；其中該非共同結構的至少一第一部分用以儲存或產生一第一預定值；其中可藉由自動讀取構件自該半導體晶片外部讀取該第一預定值；以及其中該非共同結構在功能上獨立於(functionally independent from)該共同結構。
2. 如申請專利範圍第1項所述的電子裝置，其中該非共同結構形成於該半導體晶片的不同於該共同結構的區域中。
3. 如申請專利範圍第1項至第2項中任一項所述的電子裝置，其中可藉由以下中的至少一者自該半導體晶片外部讀取該第一預定值：自動電磁讀取構件；光學讀取構件；電子讀取構件。
4. 如申請專利範圍第1項至第2項中任一項所述的電子裝置，其中可自該非共同結構的該第一部分的該結構讀取該第一預定值且/或其中該非 共同結構的該第一部分的形狀儲存該第一預定值。
5. 如申請專利範圍第1項至第2項中任一項所述的電子裝置，其中一第一非共同電路由該半導體晶片的該非共同結構的該第一部分及該半導體晶片的該共同結構的一第一部分形成，且其中各子集的該半導體晶片的該第一非共同電路的電路組態不同於每一個其他子集中的任何該半導體晶片的一電路組態。
6. 如申請專利範圍第1項至第2項中任一項所述的電子裝置，其中該第一非共同電路包括以下中的至少一者：唯讀記憶體電路，經製造具有預儲存於該唯讀記憶體電路中的該第一預定值；邏輯電路，其中該邏輯電路用以產生該第一預定值。
7. 如申請專利範圍第1項至第2項中任一項所述的電子裝置，其中該電子裝置包括至少一個輸入終端及至少一個輸出終端，且該第一非共同電路連接至該輸入終端及該輸出終端，且其中可自該輸出終端電子地讀取第一預定值。
8. 如申請專利範圍第1項至第2項中任一項所述的電子裝置，其中該電子裝置包括用於接收詢問(challenge)的至少一個輸入終端及用於輸出回應的至少一個輸出終端，且該第一非共同電路形成連接至該至少一個輸入終端及該至少一個輸出終端的一詢問回應電路，其中該詢問回應電路用於在該至少一個輸出終端處基於施加(apply)至該至少一個輸入終端的詢問來產生回應，該詢問及該回應具有一預定關係。
9. 如申請專利範圍第1項至第2項中任一項所述的電子裝置，其中該多個結構形成於該半導體晶片的三個或多於三個層上，包含含有該非共同結構的一或多個非共同層，且至少一個共同層在該一或多個非共同層上方，該至少一個共同層含有共同結構但不含有非共同結構。
10. 如申請專利範圍第1項至第2項中任一項所述的電子裝置，其中該多個結構形成於該半導體晶片的多個層中，且該非共同結構包含以下中的至少一者：該多個層的金屬層之間的連接；金屬層與該多個層的接觸層中的閘極之間的連接；該多個層的局部互連層中的連接；以及該多個層中的一者的電晶體或二極體的P摻雜或N摻雜擴散區域。
11. 一種用於多個遠端終端與基於一詢問回應程序(challenge-response procedure)的主系統之間的驗證(authentication)的系統，其中該遠端終端中的每一者包括根據申請專利範圍第1項至第10項中任一項的電子裝置。
12. 一種用於在根據申請專利範圍第11項的系統中使用的遠端終端。
13. 一種用於根據申請專利範圍第11項的系統中的驗證的方法，該方法包括將該遠端終端分發至多個使用者，將來自該主系統的詢問發送至該遠端終端中的一者，自該遠端終端接收回應，且如果該回應與該詢問具有預定關係則對該遠端終端驗證。
14. 一種製造如申請專利範圍第1項至第10項中任一項的電子裝置的方法，其包括使用一無罩幕(maskless)微影曝光系統以形成該非共同(non-common)結構的至少一部分。
15. 如申請專利範圍第14項所述的製造電子裝置的方法，其中自該電子裝 置讀取由該非共同結構限定的第一預定值來在該製造製程期間追蹤該電子裝置。

Images