[go: up one dir, main page]

TWI737171B - 形成單晶六方氮化硼層以及電晶體的方法 - Google Patents

形成單晶六方氮化硼層以及電晶體的方法 Download PDF

Info

Publication number
TWI737171B
TWI737171B TW109104419A TW109104419A TWI737171B TW I737171 B TWI737171 B TW I737171B TW 109104419 A TW109104419 A TW 109104419A TW 109104419 A TW109104419 A TW 109104419A TW I737171 B TWI737171 B TW I737171B
Authority
TW
Taiwan
Prior art keywords
boron nitride
hexagonal boron
layer
nitride film
single crystal
Prior art date
Application number
TW109104419A
Other languages
English (en)
Other versions
TW202044581A (zh
Inventor
陳則安
褚志彪
李連忠
張文豪
曾建智
溫詔凱
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202044581A publication Critical patent/TW202044581A/zh
Application granted granted Critical
Publication of TWI737171B publication Critical patent/TWI737171B/zh

Links

Images

Classifications

    • H10P14/2921—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/24—
    • H10P14/2923—
    • H10P14/3216—
    • H10P14/3241—
    • H10P14/3246—
    • H10P14/3256—
    • H10P14/3258—
    • H10P14/3416—
    • H10P14/3436—
    • H10P14/3458—
    • H10P14/36—
    • H10P14/38—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/165—Tunnel injectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10P14/3452—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種形成單晶六方氮化硼層的方法包括在第一基板上沈積銅層；退火銅層；在該銅層上沉積一六方氮化硼(hexagonal boron nitride；hBN)膜；以及將六方氮化硼膜自銅層移除。六方氮化硼膜可以被轉移到第二基板上。

Description

形成單晶六方氮化硼層以及電晶體的方法
本揭露之若干實施方式涉及單晶六方氮化硼層及其形成方法。
積體電路之近期發展，對二維(2D)半導體電子裝置進行了研究。2D電晶體可以包括2D通道，2D通道包括具有原子級厚度之通道，而通道形成在兩個絕緣層之間。然而，在實體晶圓上實施2D電晶體遇到了問題。例如，在先前的研究成果指出六方氮化硼(boron nitride；hBN)膜可作為絕緣體。然而，先前的六方氮化硼膜是多晶的，這導致2D電晶體的效能下降。
本揭露的一些實施方式中提供形成單晶六方氮化 硼層的方法，包含：在第一基板上沉積銅層；退火銅層；在銅層上沉積六方氮化硼膜；以及將六方氮化硼膜自銅層移除。
本揭露的一些實施方式中同時提供形成電晶體的方法，包含：在第一基板上形成單晶銅層；在單晶銅層上沉積第一單晶六方氮化硼膜；將第一單晶六方氮化硼膜轉移到基板上；在六方氮化硼膜上形成過渡金屬硫族化合物層；將第二單晶六方氮化硼膜轉移於過渡金屬硫族化合物層上；以及形成作為通道的電晶體，電晶體包含過渡金屬硫族化合物層。
本揭露的一些實施方式中另外提供形成單晶六方氮化硼層的方法，包含：在銅層上沉積第一單晶六方氮化硼膜；在第一單晶單晶六方氮化硼膜上形成保護層，並且保護層接觸第一單晶六方氮化硼膜；執行電化學分層製程，使第一單晶六方氮化硼膜及保護層自銅層分離；將第一六方氮化硼膜及保護層貼附到基板上，其中第一六方氮化硼膜與基板接觸；以及將保護層自第一六方氮化硼膜上移除。
20:基板
22:銅膜
23:退火處理
24:六方氮化硼(hBN)膜
26:保護膜
28:熱解膠帶
30:複合晶圓
30A:晶圓部分
30B:晶圓部分
32:金屬板
34:電化學分層溶液
36:容器
38:電壓源
40:基板
42:晶圓
44:過渡金屬硫族化合物(TMD)層
44':過渡金屬硫族化合物(TMD)部分
46:原子層
48:原子
50:六方氮化硼(hBN)膜
54:閘極介電質
56:閘極電極
58:閘極堆疊
60:閘極間隔件
62:蝕刻停止層(ESL)
64:層間介電質(ILD)
66:閘極介電質
68:閘極電極
70:閘極
72:介電硬光罩
76:源極/汲極區
76':側壁
77:電晶體
78:接觸蝕刻停止層(CESL)
80:層間介電質(ILD)
82:閘極接觸塞孔
84:源極/汲極接觸塞孔
200:流程圖
202:製程
204:製程
206:製程
208:製程
210:製程
212:製程
214:製程
216:製程
218:製程
220:製程
222:製程
224:製程
226:製程
228:製程
230:製程
232:製程
234:製程
T1:厚度
T2:厚度
當與所附圖式一起閱讀時，本揭露內容可自以下詳細的描述而得到最好的理解。要強調的是，根據產業的標準做法，各個特徵並不按尺寸繪製，而僅用來說明目的。事實上，為了清楚地討論，各個特徵的尺寸可任意地增加 或減小。
第1圖至第3圖為根據一些實施例所繪示的形成六方氮化硼(hBN)膜的中間階段的透視圖。
第4圖至第8圖為根據一些實施例所繪示的轉移六方氮化硼膜時的中間階段的透視圖。
第9圖至第16圖為根據一些實施例所繪示的由六方氮化硼膜形成電晶體時的中間階段的截面圖。
第17圖為根據一些實施例示意性地繪示單層過渡金屬硫族化合物(Transition Metal Dichalcogenide；TMD)。
第18圖為根據一些實施例繪示用於形成六方氮化硼膜並由六方氮化硼膜形成電晶體的流程圖。
可以理解的是，下述內容提供的不同實施例或實例可實施本揭露之一些實施方式的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本揭露。舉例來說，單元尺寸並不限於揭露的範圍或數值，而可依製程條件及/或裝置所需的性質而定。此外，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。為了簡化與清楚說明，可依不同比例任意繪示多種結構。為簡化圖式，可省略圖式中的某些層/結構。
此外，空間性的相對用語如「下方」、「其下」、 「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一裝置與另一裝置在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之裝置，而非侷限於圖示方向。裝置亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
根據一些實施例，提供了一種六方氮化硼(hBN)膜及其形成方法。提供一種由六方氮化硼膜形成電晶體的方法及相應的裝置。探討一些實施例的一些改變。本文所提及的實施例將提供實例，以例示製造或使用本揭露的主要特徵係為可行的，並且本領域技術人員將可以理解在維持不同實施例的範圍內，可以進行修改。經由各種視圖及說明性實施例，相似的參考標號用於指示相似的元件。儘管方法實施例可以被描述為以特定順序執行，但是其他方法實施例可以以任何邏輯次序執行。根據本揭露的一些實施例，在藍寶石基板上形成具有表面定向為(111)的銅(Cu)膜(層)。沉積的銅膜可為多晶膜。多晶銅膜退火以將多晶結構轉變成單晶結構。然後在單晶銅膜上生長單晶六方氮化硼膜。可以將單晶六方氮化硼膜轉移到基板上，並且可以形成或轉移過渡金屬硫族化合物(TMD)層於六方氮化硼膜上。可以由過渡金屬硫族化合物層及六方氮化硼膜形成電晶體。
第1圖至第3圖為根據本揭露的一些實施例所繪示的形成六方氮化硼膜的中間階段的透視圖。對應的製程亦示意性地呈現於第18圖所示的流程圖200中。
參考第1圖，提供了基板20。根據本揭露的一些實施例，基板20包含藍寶石基板或為藍寶石基板。藍寶石基板20可為c面藍寶石基板(有時稱為c-藍寶石)基板。根據替代性的實施例，可以採用具有其他平面(例如M面、R面或A面)的基板。基板20可為晶圓的形式，並且可以具有俯視為圓形的形狀或俯視為矩形的形狀。基板20的直徑可為3吋、12吋或更大。根據本揭露的一些實施例，藍寶石基板20為單晶基板。
參考第2圖，銅膜22沉積在基板20上。在第18圖所示的流程圖中，製程被例示為製程202。根據一些實施例，經由濺射或類似方法達成沉積。在沉積期間，氬可用作製程/濺射氣體。製程氣體的壓力可能介於約0.05mTorr至約3mTorr的範圍之間。較佳地，所得到的銅膜22具有良好的晶體結構。因此，沉積速率需控制於不能太高，以獲得良好的晶體結構。否則，可能形成非晶結構。另一方面，由於在高溫下進行沉積，沉積的銅可能蒸發。若沉積速率太低，則蒸發速率可能超過沉積速率，並且銅層不會隨著沉積的進行而厚度增加，不利的是，可能造成厚度的淨減少。根據一些實施例，選擇沉積速率小於約5nm，並且可以在約0.05nm到約5nm之間的範圍內。此外，銅膜22的厚度T1被控制在一定範圍內。應理解，隨著銅膜22的厚度T1的增加，銅膜22中傾向於產生更多的晶粒，意謂著晶粒尺寸變得越來越小，因此，與銅膜22的下部分相比，新生長的銅膜22的上部分的品質降低。 另一方面，若銅膜22太薄，在後續的例如退火處理的高溫製程，銅膜22的蒸發可能導致銅膜22太薄。根據一些實施例，選擇厚度T1介於約400nm到約600nm之間的範圍內。
可以藉由使用氬氣自銅靶濺射銅來執行銅膜22的沉積。而且，可以在銅膜22的沉積期間添加氫氣(H2)作為製程氣體。氫的添加可以防止銅膜22的氧化。在沉積期間，製程氣體的壓力可以介於約1托至約500托之間的範圍內。基板20的溫度選擇在一定範圍內。實驗結果表明，當溫度太低時，銅膜22可能不具有晶體結構或者銅膜22的晶粒品質過低。換言之，若沉積溫度太低，則銅膜22的晶粒尺寸可能變得太小或銅膜22可能變為非晶態。例如，當溫度低於900℃時，相鄰晶粒中的晶體結構的定向，可以相對於彼此旋轉(至60度)，因此具有不同的定向。因此在相鄰晶粒之間產生邊界。另一方面，若生長溫度太高(例如高於約1,100℃)，則銅膜22可能在沉積的同時蒸發。另外，太高的溫度亦會破壞晶體結構，例如，至少引起銅膜22的部分熔融。因此，基板20的溫度選擇介於約900℃至約1100℃之間的範圍內。
銅膜22可以在沉積時具有多晶結構。然後執行退火處理(由箭頭23表示)以將銅膜22的多晶結構轉換成單晶結構。在第18圖所示的流程圖中，相應的製程被描述為製程204。根據一些實施方式，退火製程在以氫氣(H2)作為製程氣體的腔室內進行。使用氫氣作為退火氣體可以將 銅膜22的任何氧化部分還原成元素銅，並且可以防止銅膜22的氧化。退火溫度可以介於約500℃至約1100℃的範圍內。實驗結果亦表明，當退火溫度過低(例如低於約500℃)時，結構轉化效果不理想，或者可能需要太長時間才能將多晶結構經退火完全轉化為單晶晶體結構。另一方面，若退火溫度太高(例如高於約1100℃)，則隨著退火製程的進行，銅膜22可能會蒸發。同樣地，太高的溫度導致晶體結構的破壞，例如，至少引起銅膜22的部分熔融。
如上所述，為了有效地將多晶銅膜22轉換為單晶，退火溫度較佳地為高溫(但不能過高)。這可能導致銅的蒸發並減少銅膜22的厚度。為了減少蒸發，在退火期間將銅膜22朝下放置(如第2圖所示)，意謂著基板20在退火期間在銅膜22之上。這樣可以提高退火溫度，同時仍可控制蒸發速率。此外，腔室壓力的增加亦可以減少蒸發。根據本揭露的一些實施例，在退火製程期間，製程氣體的壓力介於約0.1托至約760托之間的範圍內。退火持續時間可以介於約10分鐘至約480分鐘之間的範圍內。
在退火製程之後，銅膜22可以具有單晶膜。銅膜22的表面定向可以為方向(111)。在本文中，具有表面定向為(111)的銅膜可替代地稱為Cu(111)膜。應理解，具有表面定向(111)的銅膜22具有低表面能，因此相對容易形成單晶Cu(111)膜。而且，Cu(111)膜的晶格常數接近於隨後形成的六方氮化硼膜的晶格常數，因此在Cu(111)膜上生長的六方氮化硼膜可以具有較少的缺陷。因 此，選擇基板20的材料、基板20的表面定向以及形成銅膜22的製程條件，從而可以在隨後形成的六方氮化硼膜中達成(111)的表面定向。
參考第3圖，沉積六方氮化硼膜24。在第18圖所示的流程圖中，其對應製程被繪示為製程206。六方氮化硼膜24具有蜂巢結構。根據本揭露的一些實施例，使用諸如化學氣相沉積(Chemical Vapor Deposition；CVD)、低壓化學氣相沉積(Low-Pressure Chemical Vapor Deposition；LPCVD)或與前述相近的沉積方法來沉積六方氮化硼膜24。製程氣體(前驅物)可以包括氫氣(H2)及另一種前驅物，例如硼烷氨(H6NB)、硼嗪(B3H6N3)等。在沉積期間，基板20的溫度可以介於約900℃至約1,080℃之間的範圍內。前驅物的溫度可以介於約60℃至約130℃之間的範圍內。沉積時間可以介於約5分鐘至約180分鐘的範圍內。
根據一些實施例，在六方氮化硼膜24的沉積期間，銅膜22中曝露的銅原子充當催化劑，以活化BH3N分子，使得單層氮化硼能夠在銅膜22上生長。當曝露的銅膜22的一部分被單層氮化硼覆蓋時，由於不存在可充當催化劑的曝露銅原子，因此難以在已經沉積的單層氮化硼上沉積更多層的氮化硼。因此，可以沉積單層的六方氮化硼膜24，並且沉積可自停(self-stopping)的。根據一些實施例，單層六方氮化硼膜24的厚度T2介於約3Å至約10Å之間的範圍內。根據替代性的實施例，當使用不同的沉積方 法及/或製程條件時，六方氮化硼膜24的厚度可以繼續增長。例如，增加相應製程腔室中的壓力可以使六方氮化硼膜24隨時間增長，同時仍保有單晶結構。因此，根據一些實施例，六方氮化硼膜24可以包括複數個hBN單層，並且厚度T2可以介於約10Å至約200Å之間的範圍內。
由於六方氮化硼膜24在單晶銅膜22上生長，因此在適當的沉積製程條件下，六方氮化硼膜24在沉積時，可以形成為具有單晶結構。單晶六方氮化硼膜24對於形成諸如電晶體的裝置係有利的。例如，若電晶體77中的六方氮化硼膜24或六方氮化硼膜50(第16圖)具有多晶結構，則當載流子(例如電子)在六方氮化硼膜24與六方氮化硼膜50之間的通道材料44中流動時，在六方氮化硼膜24以及六方氮化硼膜50間的晶粒邊界處會發生載流子散射，造成所取得的電晶體的效能衰減。因此，對於由六方氮化硼膜24形成的裝置而言，具有單晶結構係有利的。
在形成六方氮化硼膜24之後，可以將六方氮化硼膜24轉移到晶圓上，並且可以用於形成諸如電晶體的積體電路。在第4圖至第8圖中繪示相應的轉移製程。在第18圖所示的流程圖中亦繪示相應的製程。第4圖繪示將六方氮化硼膜24轉移到晶圓上的準備。參照第4圖，在六方氮化硼膜24上形成保護膜26。保護膜26具有保護六方氮化硼膜24在轉移期間避免損傷的功能。相應的製程在第18圖所繪示的流程圖中被揭示為製程208。根據一些實施例，保護膜26包括呈可流動形式的聚甲基丙烯酸甲酯 (polymethyl methacrylate；PMMA)，並使用例如旋塗法塗覆於六方氮化硼膜24上。塗覆的PMMA膜26被固定及固化。根據替代實施例，亦可以使用可以提供保護的其他類型的可流動及可固化的材料或乾膜。然後將熱解膠帶28覆蓋在PMMA膜26上。在第18圖所繪示的流程圖中，相應的製程被揭示為製程210。熱解膠帶28可以由在加熱或其他條件下(例如輻射)會失去貼附力的材料形成。在本文中，將包括基板20、銅膜22、六方氮化硼膜24、PMMA膜26及熱解膠帶28的結構稱為複合晶圓30。
接下來，如第5圖所示，執行電化學分層製程以將銅膜22與六方氮化硼膜24分離。在第18圖所繪示的流程圖中，相應的製程被揭示為製程212。執行電化學分層製程藉由將複合晶圓30放入在容器36中的電化學溶液34中。根據一些實施例，電化學溶液34包括作為電解質的NaOH水溶液，或者可以包括諸如K2SO4、四甲基氫氧化銨(Tetramethyl ammonium Hydroxide；TMAH)等的其他類型的化學品的水溶液。電化學溶液34中的NaOH的濃度範圍可以在約0.2mol/L至約5mol/L的範圍內。根據一些實施例，金屬板32用作陽極，並且複合晶圓30用作陰極。根據本揭露的一些實施例，金屬板32(陽極)可以由鉑或另一種類型的金屬形成，或包含鉑或另一種類型的金屬。陽極及陰極分別連接到電壓源38的正極及負極。電壓源38的負極經電性連接到複合晶圓30中 的銅膜22。
在電化學分層期間，電化學分層溶液34自複合晶圓30的邊緣向中心滲透，並且在滲透的電化學分層溶液34中水會產生氫氣氣泡。此外，在銅膜22及六方氮化硼膜24之間產生了氫氣氣泡。因此，銅膜22與六方氮化硼膜24分離。電化學分層製程的持續時間與多種因素有關，包括複合晶圓30的尺寸、或施加的電壓等。例如，增加電壓V可以增加分離率。然而，太高的電壓V可能導致缺陷的產生，例如六方氮化硼膜24由保護層26脫層，從而導致六方氮化硼膜24的損傷。另一方面，若電壓太低，則分離速率太低，並且複合晶圓30也長時間曝露在電化學分層溶液34中，亦會導致複合晶圓30中諸如六方氮化硼膜24之類的層損傷。在一些實施例中，電壓V在約1V與約10V之間的範圍內，並且亦可以在約3V及約5V之間的範圍內。
如第5圖所示的電化學分層製程導致複合晶圓30分離為兩個晶圓部分30A及30B，如第5圖及第6圖所示。晶圓部分30A包括基板20及銅膜24，且晶圓部分30B包括六方氮化硼膜24、保護層26及熱解膠帶28。在此階段，由於六方氮化硼膜24及保護層26都呈薄狀，所以熱解膠帶28具有防止晶圓部分30B折疊的功能。晶圓部分30A中的基板20未受損傷。因此，可以藉由例如經由蝕刻移除銅膜22重複使用基板20。所得到的基板20可以被重複使用以執行如第2圖至第6圖所示的製程。
參考第7圖，將晶圓部分30B貼附到基板40上。基板40可以在包括基板40的晶圓42中，並且可以包括或可以不包括其他層。相應的製程在第18圖所繪示的流程圖中被揭示為製程214。根據一些實施例，六方氮化硼膜24與晶圓42中的基板40物理性接觸，並且因此貼附至其上。根據替代性實施例，六方氮化硼膜24與基板40的表面材料物理性接觸，其中表面材料可為例如矽的半導體材料、例如氧化矽、氮化矽或其類似物的介電材料。基板40可為半導體基板，例如塊狀半導體基板、矽晶絕緣體(Semiconductor-On-Insulator；SOI)基板等，其可以被摻雜(例如，用p型或n型摻雜劑)或不摻雜。根據一些實施例，半導體基板40的半導體材料可以包括矽、鍺或包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦的化合物半導體。半導體基板40亦可以由包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP的合金半導體形成，包含前述的合金半導體；或前述組合。
在後續的製程中，熱解膠帶28及保護層26被移除。在第18圖所繪示的流程圖中，相應的製程被揭示為製程216及218。根據本揭露的一些實施例，藉由烘烤第7圖所示的結構來移除熱解膠帶28，例如介於約160℃至約200℃之間的溫度範圍內，據此熱解膠帶28失去黏合性，因此可以由保護層26上移除。可以藉由將如第7圖所示的結構置於加熱板上進行烘烤(圖未示)。接下來，藉由 例如蝕刻或溶解移除保護層26。根據其中保護層26由PMMA形成的一些實施例，藉由將結構浸入熱丙酮中例如介於約30分鐘至約50分鐘的時間範圍內來移除保護層26。熱丙酮的溫度可以介於約30℃至約100℃之間的範圍內。
在移除保護層26之後，如第8圖所示，暴露出六方氮化硼膜24。應瞭解，六方氮化硼膜24為結晶膜，而與諸如基板40的下層材料的材料及晶格結構無關。相較於在基板40或晶圓42的其他表面層上生長六方氮化硼膜相比，此為有利的，因為不可能由晶圓42中生長單晶六方氮化硼膜。這是由於各種限制，例如自下層生長的六方氮化硼膜是否為單晶及hBN的晶格常數與下層的晶格常數是否一致等。
第9圖至第16圖繪示形成2D裝置時的中間階段的截面圖，在一些實施例中，2D裝置為電晶體。第18圖所繪示的流程圖中亦揭示了相應的製程。第9圖繪示第8圖所示的結構的截面圖，其結構包括六方氮化硼膜24及基板40。
參考第10圖，將過渡金屬硫族化合物層44轉移到六方氮化硼膜24或形成於六方氮化硼膜24上。在第18圖所示的流程圖中，相應的製程被揭示為製程220。根據本揭露之一些實施例，過渡金屬硫族化合物層44包含過渡金屬及VIA族元素的化合物。過渡金屬可以包括鎢(W)、鉬(Mo)、Ti等。VIA族元素可為硫(S)、硒(Se)、碲(Te) 等。例如，過渡金屬硫族化合物層44可以包括MoS2、MoSe2、WS2、WSe2等。
過渡金屬硫族化合物層44可為單層或可以包括一些單層。第17圖為根據一些示例性實施例所繪示的單層的TMD實例的示意圖。在第17圖中，過渡金屬原子46在中間形成一層，VIA族原子48在原子層46上方形成第一層，在原子層46下方形成第二層。根據一些實施例，原子46可為W原子、Mo原子或Ti原子，且原子48可為S原子、Se原子或Te原子。在示例性實施例中，每個原子46鍵合至四個原子48，並且每個原子48鍵合至兩個原子46。在本文中，所繪示的交叉鍵合層包括一層原子46及兩層原子48，組合稱為TMD的單層。
回到第10圖，根據本揭露的一些實施例，過渡金屬硫族化合物層44具有單個單層的單晶結構(第17圖)。根據本揭露的替代實施例，過渡金屬硫族化合物層44包括幾個單層(例如兩到五層)，因此被稱為具有多層結構。在多層結構中，堆疊了幾個單層(第17圖)。根據一些實施例，多層中的單層的總數很小，以便改良所得電晶體的閘極控制，其中，閘極控制反映了閘極控制所得的電晶體的通道的能力。在一些示例性實施例中，多層中的單層的總數可以小於約5。根據本揭露的替代實施例，總數可以大於5。根據一些示例性實施例，過渡金屬硫族化合物層44的厚度T3可以介於約0.5nm與約5nm之間的範圍內。
過渡金屬硫族化合物層44可以使用CVD沉積， 其中MoO3及S作為製程氣體並且N2作為載流氣體。根據替代實施例，使用電漿化學氣相沉積(Plasma-Enhanced Chemical Vapor Deposition；PECVD)或另一種應用方法。根據一些示例性實施例，形成溫度可以介於約600℃至約700℃之間的範圍內，且較高或較低的溫度是可行的。控制製程條件以獲得所需的單層總數。根據替代性實施例，過渡金屬硫族化合物層44形成於另一個基板上，然後被轉移到六方氮化硼膜24上。
第11圖繪示另一個六方氮化硼膜50在過渡金屬硫族化合物層44上的轉移。在第18圖所繪示的流程圖中，各個製程被揭示為製程222。根據一些實施例，六方氮化硼膜50可與過渡金屬硫族化合物層44物理性接觸，六方氮化硼膜50可使用與第1圖至第3圖所示基本上相同的製程來形成，因此六方氮化硼膜50的材料及特性可與六方氮化硼膜24的材料及特性基本相同。六方氮化硼膜50亦可為單晶層，並且可為單層。或者，六方氮化硼膜50可以包括複數個氮化硼單層。在使用第1圖到第3圖所示的製程形成六方氮化硼膜50之後，執行第4圖到第8圖所示的製程，將六方氮化硼膜50轉移到過渡金屬硫族化合物層44上。
在後續的製程中，對六方氮化硼膜50、過渡金屬硫族化合物層44及可能的六方氮化硼膜24進行圖案化，並且圖案化的部分用於形成2D電晶體。六方氮化硼膜50、過渡金屬硫族化合物層44及可能的六方氮化硼膜24(示 於後續的圖)預設代表維持的圖案化部分。在後續探討之2D電晶體的示例性形成製程中，以後閘極製程為例，其中，在形成層間介電質之後形成(替代)閘極堆疊。應瞭解，亦可以形成閘極優先製程(gate first process)，其中在形成層間介電質之前形成電晶體的閘極堆疊。
第12圖繪示閘極堆疊58的形成。在第18圖所示的流程圖中，相應的製程被揭示為製程224。閘極堆疊58可以包括閘極介電質54及位於閘極介電質54上方的閘極電極56。在一些實施例中，閘極堆疊58係虛設閘極堆疊，其在後續製程中被替代閘極堆疊代替。根據一些實施例，相應的閘極介電質54可以由氧化矽形成或包含氧化矽，並且相應的閘極電極56可以由多晶矽形成或包含多晶矽。根據替代實施例，閘極堆疊58不是虛設的，並且作為最終2D電晶體的閘極堆疊58，相應的閘極介電質54可以由氧化矽及高k介電層形成或包含氧化矽及高k介電層，並且相應的閘極電極56可以由多晶矽、金屬或金屬化合物形成或包含多晶矽、金屬或金屬化合物。對應的閘極堆疊58的形成包括沉積對應的層，然後在所沉積的層上執行圖案化製程。圖案化的執行可以不圖案化六方氮化硼膜50，因此六方氮化硼膜50可以做為覆蓋層，覆蓋層保護下面的過渡金屬硫族化合物層44免受所涉及的多種製程(例如清洗製程)所造成的損害。
第13圖繪示在蝕刻停止層(Etch Stop Layer；ESL)62上方形成閘極間隔件60、蝕刻停止層(ESL)62 及層間介電質(Inter-Layer Dielectric；ILD)64。在第18圖所示的流程圖中，相應的製程被揭示為製程226。閘極間隔件60可以由氧化矽、氮化矽、氮氧化矽、其複合層及/或其組合形成。ESL 62可以由碳化矽、氮化矽、氧氮化矽、碳氮化矽或其多層形成或包含碳化矽、氮化矽、氧氮化矽、碳氮化矽或其多層。此外，根據一些實施例，ILD 64包含氧化矽、磷矽酸鹽玻璃(phospho silicate glass；PSG)、硼矽酸鹽玻璃(borosilicate glass；BSG)、摻雜硼的磷矽酸鹽玻璃(boron-doped phospho silicate glass；BPSG)、摻雜氟的矽酸鹽玻璃(fluorine-doped silicate glass；FSG)等。ILD 64可以使用旋塗、可流動化學氣相沉積(Flowable Chemical Vapor Deposition；FCVD)等形成。根據本揭露的替代性的實施例，使用諸如PECVD、低壓化學氣相沉積(Low Pressure Chemical Vapor Deposition；LPCVD)等的沉積方法形成ILD 64。
第14圖繪示了用替代閘極70替換第13圖中的閘極堆疊58(若其為虛設閘極堆疊)的製程。在第18圖所示的流程圖中，相應的製程被揭示為製程228。執行蝕刻製程以移除第13圖中的虛設閘極堆疊58，沉積共形閘極介電層延伸至溝槽中，溝層係由被移除的虛設閘極堆疊58所留下的，在共形閘極介電層上沉積一個或複數個導電層，並執行平坦化製程以移除共形閘極介電層及導電層的多餘部分。所得的閘極介電質66可以包括選自以下的高k介電 質材料：HfO2、HfSiOx、HfZrOx、Al2O3、TiO2、LaOx、BaSrTiOx(BST)、PbZrxTiyOz(PZT)、其多層及/或其組合。所取得的閘極電極68可以包括例如鎳(Ni)、鈀(Pd)、鈧(Sc)、鈦(Ti)或其合金的金屬。閘極介電質66及閘極電極的形成方法可以包括CVD、PECVD、原子層沈積(Atomic Layer Deposition；ALD)等。根據一些實施例，使替代閘極70凹陷以形成被平坦化的介電硬光罩72，從而使其頂表面可以與ILD 64的頂表面共平面。
參考第15圖，形成源極及汲極區(以下稱為源極/汲極區)76以穿透ILD 64及ESL 62。在第18圖所示的流程圖中，相應的製程被揭示為製程230。根據一些實施例，源極/汲極區76由導電材料形成或包含導電材料，導電材料選自鎢、鈷、鈀(Pd)、銀(Ag)、鎳(Ni)、金(Au)、鈦(Ti)、釓(Gd)或其合金。形成可以包括蝕刻ILD 64及ESL 62(以及可能的下層)以形成開口，將導電材料填充到前述開口中，然後執行諸如化學機械拋光(Chemical Mechanical Polish；CMP)製程或機械研磨製程的平坦化製程，以移除ILD 64上的導電材料的多餘部分。源極/汲極區76可以包括或可以不包括由鈦、氮化鈦、鉭、氮化鉭等所形成的阻擋層。
根據一些實施例，源極/汲極區76的底部落於六方氮化硼膜50的頂表面上，並因此與六方氮化硼膜50的頂表面接觸。由於六方氮化硼膜50非常薄，例如，規格介 於幾奈米或更薄，載流子可以經由六方氮化硼膜50隧穿到達過渡金屬硫族化合物層44。因此，儘管在源極/汲極區76與過渡金屬硫族化合物層44之間存在六方氮化硼膜50(其為介電層)，載流子(例如電子)可以自源極區76流到通道區，然後經由隧穿流到汲極區76。根據替代性的實施例，源極/汲極區76可以穿透ILD 64、ESL 62及六方氮化硼膜50以與過渡金屬硫族化合物層44的頂表面物理性接觸。根據替代性的實施例，源極/汲極區76可以穿過ILD 64、ESL 62、六方氮化硼膜50及過渡金屬硫族化合物層44，從而在源極/汲極區76與過渡金屬硫族化合物層44的側壁之間形成側接觸。當源極/汲極區域76穿過過渡金屬硫族化合物層44時，虛線代表源極/汲極區76的延伸部分的側壁76'。因此形成電晶體77。
第16圖繪示接觸蝕刻停止層(Contact Etch Stop Layer；CESL)78以及ILD 80的形成，CESL78在ILD 64上方並與之接觸，ILD80在CESL 78上方並與之接觸。在第18圖所示的流程圖中，相應的製程被揭示為製程232。可以分別自ILD 64及ESL 62的候選材料及形成方法中選擇ILD 80及CESL 78的材料及形成方法。閘極接觸塞孔82及源極/汲極接觸塞孔84形成為分別與閘極電極68及源極/汲極區76電性連接。相應的製程在第18圖所示的流程圖中被繪示為製程234。根據本揭露的一些實施例，閘極接觸塞孔82及源極/汲極接觸塞孔84由選自鎢、鋁、銅、鈦、鉭、氮化鈦、氮化鉭、合金 及/或其多層的導電材料形成。
根據本揭露的一些實施例，六方氮化硼膜24及50都是單晶層，將過渡金屬硫族化合物層44夾在其中。閘極電極68正下方的過渡金屬硫族化合物層44的部分44’作為電晶體77的通道。六方氮化硼膜24及50的晶體結構有利於電晶體77的效能。若六方氮化硼膜24及50為多晶層，則晶粒之間會有晶粒及邊界。若六方氮化硼膜24及50並非單晶層，則邊界可能導致載流子散射，並且電晶體77的效能將衰減。若六方氮化硼膜24及50為非晶層，則散射會更差。藉由預成形及轉移單晶六方氮化硼膜24及50，可以在兩個六方氮化硼膜24及50中具有良好的單晶結構。否則，若六方氮化硼膜24生長在基板20上，則由於晶格失配而難以具有單晶結構。此外，在過渡金屬硫族化合物層44上難以生長單晶六方氮化硼膜50。
本揭露的實施例具有一些有利的特徵。藉由形成單晶銅膜，形成用於生長單晶六方氮化硼膜的良好基底結構。銅膜的退火製程確保了單晶結構的形成。形成的單晶hBN層可以轉移到半導體裝置以形成2D裝置。此外，根據本揭露的實施例的方法，對於形成具有多個過渡金屬硫族化合物層的電晶體係極好的，因為較低層中的缺陷不會傳播到相應的上層。此外，單晶六方氮化硼膜可以形成於晶圓規格，使得大規模積體電路的生產成為可能。
根據本揭露的一些實施例，一種方法，包含在第一基板上沉積一銅層；退火銅層；在銅層上沉積六方氮化硼 膜；以及將六方氮化硼膜自銅層移除。在一個實施例中，沉積銅層以具有多晶結構，並且在退火銅層之後，多晶結構被轉換成單晶結構。在一個實施例中，沉積銅層被沉積以具有(111)表面平面。在一個實施例中，退火是以銅層朝下並且第一基板在銅層上進行。在一個實施例中，將六方氮化硼膜自銅層移除，包含在六方氮化硼膜上形成保護層並接觸六方氮化硼膜；在保護層上形成一熱解膠帶；以及將六方氮化硼膜自銅層分離。在一個實施例中，此方法更包含在將六方氮化硼膜自銅層分離後，將六方氮化硼膜貼附到第二基板上。在一個實施例中，此方法更包含沉積或轉移過渡金屬硫族化合物(Transition Metal Dichalcogenide；TMD)層於第二基板上的六方氮化硼膜上；以及轉移額外的六方氮化硼膜於過渡金屬硫族化合物層上。在一個實施例中，六方氮化硼膜經由電化學分層自銅層分離。
根據本揭露的一些實施例，一種方法包含在第一基板上形成單晶銅層；在單晶銅層上沉積第一單晶六方氮化硼膜；將第一單晶六方氮化硼膜轉移到基板上；在六方氮化硼膜上形成過渡金屬硫族化合物(Transition Metal Dichalcogenide；TMD)層；將第二六方氮化硼膜轉移於過渡金屬硫族化合物層上；以及形成作為通道的電晶體，電晶體包含過渡金屬硫族化合物層作為一通道的一電晶體。在一個實施例中，形成電晶體包含在第二單晶六方氮化硼膜上形成源極/汲極區並且源極/汲極區接觸第二單晶六方 氮化硼膜，其中源極/汲極區藉由該第二單晶六方氮化硼膜物理性地與過渡金屬硫族化合物層分離。在一個實施例中，形成電晶體包含形成源極/汲極區，源極/汲極區具有第一側壁，第一側壁與第二單晶六方氮化硼膜的第二側壁及過渡金屬硫族化合物層的第三側壁接觸。在一個實施例中，該沉積第一單晶六方氮化硼膜係為自停的，且單晶六方氮化硼膜為單層膜。在一個實施例中，形成單晶銅層包含沉積多晶銅層；以及執行退火處理以將多晶銅層轉換為單晶銅層。在一個實施例中，退火處理執行於一溫度下，溫度介於約500℃至約1,100℃之間的範圍。
根據本揭露的一些實施例，一種方法包含在銅層上沉積第一單晶六方氮化硼膜；在第一單晶六方氮化硼膜上形成保護層，並且保護層接觸第一單晶六方氮化硼膜；執行電化學分層製程，使第一單晶六方氮化硼膜及保護層自銅層分離；將第一六方氮化硼膜及保護層貼附到基板上，且第一六方氮化硼膜與基板接觸；以及將保護層自第一六方氮化硼膜上移除。在一個實施例中，銅層的厚度約400nm到約600nm之間。在一個實施例中，銅層具有單晶結構，係為第一單晶六方氮化硼膜沉積在銅層的(111)表面上。在一個實施例中，方法更包含沉積多晶銅層；以及執行退火處理以將多晶銅層轉換為具有單晶結構的銅層。在一個實施例中，退火處理執行於一溫度下，溫度介於約500℃至約1100℃之間的一範圍。在一個實施例中，單晶六方氮化硼膜為單層六方氮化硼膜。
以上概述了若干實施例的特徵，使得本領域技術人員可以更好地理解本揭露的各方面。本領域技術人員應當理解，他們可以容易地使用本揭露作為設計或修改其他過程和結構的基礎，以實現相同的目的和/或實現本文介紹的實施例的相同優點。本領域技術人員還應該理解到，這樣的等同構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在本文中進行各種改變，替換和變更。
24:六方氮化硼(hBN)膜
40:基板
42:晶圓
44:過渡金屬硫族化合物層
44':過渡金屬硫族化合物(TMD)部分
50:六方氮化硼(hBN)膜
60:閘極間隔件
62:蝕刻停止層(ESL)
64:層間介電質(ILD)
66:閘極介電質
68:閘極電極
70:閘極
72:介電硬光罩
76:源極/汲極區
77:電晶體
78:接觸蝕刻停止層(CESL)
80:層間介電質(ILD)
82:閘極接觸塞孔
84:源極/汲極接觸塞孔

Claims (10)

  1. 一種形成單晶六方氮化硼層的方法，包含：在一第一基板上沉積一銅層；退火該銅層；在該銅層上沉積一六方氮化硼膜；以及將該六方氮化硼膜自該銅層移除。
  2. 如請求項1所述之形成單晶六方氮化硼層的方法，其中沉積該銅層以具有一多晶結構，並且在退火該銅層後，該多晶結構被轉換為一單晶結構。
  3. 如請求項1所述之形成單晶六方氮化硼層的方法，其中沉積該銅層以具有一(111)表面平面。
  4. 如請求項1所述之形成單晶六方氮化硼層的方法，其中退火是以該銅層朝下並且該第一基板在該銅層上進行。
  5. 一種形成電晶體的方法，包含：在一第一基板上形成一單晶銅層；在該單晶銅層上沉積一第一單晶六方氮化硼膜；將該第一單晶六方氮化硼膜轉移到該基板上；在該六方氮化硼膜上形成一過渡金屬硫族化合物層；將一第二單晶六方氮化硼膜轉移於該過渡金屬硫族化合 物層上；以及形成作為一通道的一電晶體，該電晶體包含該過渡金屬硫族化合物層。
  6. 如請求項5所述之形成電晶體的方法，其中形成該電晶體包含：在該第二單晶六方氮化硼膜上形成一源極/汲極區，並且該源極/汲極區接觸該第二單晶六方氮化硼膜，其中該源極/汲極區藉由該第二單晶六方氮化硼膜物理性地與該過渡金屬硫族化合物層分離。
  7. 如請求項5所述之形成電晶體的方法，其中形成該電晶體包含：形成一源極/汲極區，該源極/汲極區具有一第一側壁，該第一側壁與該第二單晶六方氮化硼膜的一第二側壁及該過渡金屬硫族化合物層的一第三側壁接觸。
  8. 如請求項5所述之形成電晶體的方法，其中沉積該第一單晶六方氮化硼膜係為自停，且該單晶六方氮化硼膜係一單層膜。
  9. 一種形成單晶六方氮化硼層的方法，包含：在一銅層上沉積一第一單晶六方氮化硼膜；在該第一單晶單晶六方氮化硼膜上形成一保護層，並且 該保護層接觸該第一單晶六方氮化硼膜；執行一電化學分層製程，使該第一單晶六方氮化硼膜及該保護層自該銅層分離；將該第一六方氮化硼膜及該保護層貼附到一基板上，該第一六方氮化硼膜與該基板接觸；以及將該保護層自該第一六方氮化硼膜上移除。
  10. 如請求項9所述之形成單晶六方氮化硼層的方法，其中該銅層的一厚度介於約400nm到約600nm之間的一範圍內。
TW109104419A 2019-05-23 2020-02-12 形成單晶六方氮化硼層以及電晶體的方法 TWI737171B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962852019P 2019-05-23 2019-05-23
US62/852,019 2019-05-23
US16/594,853 US11289582B2 (en) 2019-05-23 2019-10-07 Single-crystal hexagonal boron nitride layer and method forming same
US16/594,853 2019-10-07

Publications (2)

Publication Number Publication Date
TW202044581A TW202044581A (zh) 2020-12-01
TWI737171B true TWI737171B (zh) 2021-08-21

Family

ID=73052564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104419A TWI737171B (zh) 2019-05-23 2020-02-12 形成單晶六方氮化硼層以及電晶體的方法

Country Status (5)

Country Link
US (1) US11289582B2 (zh)
KR (1) KR102378230B1 (zh)
CN (1) CN111986999B (zh)
DE (1) DE102019127654A1 (zh)
TW (1) TWI737171B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522392B2 (en) * 2017-05-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
US11264419B2 (en) * 2019-12-30 2022-03-01 Omnivision Technologies, Inc. Image sensor with fully depleted silicon on insulator substrate
US12266712B2 (en) 2020-12-23 2025-04-01 Intel Corporation Transition metal dichalcogenide nanosheet transistors and methods of fabrication
US12400854B2 (en) * 2022-05-16 2025-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for manufacturing transistors
US12199177B1 (en) * 2024-07-11 2025-01-14 Globalfoundries U.S. Inc. High-electron-mobility transistors with inactive gate blocks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060203398A1 (en) * 2005-03-11 2006-09-14 Alps Electric Co., Ltd. Magnetic detective head comprising free layer
TWI588285B (zh) * 2011-07-01 2017-06-21 中央研究院 在基板上成長碳薄膜或無機材料薄膜的方法
US20180197736A1 (en) * 2015-09-08 2018-07-12 Massachusetts Institute Of Technology Systems and methods for graphene based layer transfer
TWI655327B (zh) * 2013-05-01 2019-04-01 Koninklijke Philips N.V. 製造部分獨立式二維晶體薄膜之方法及包括該薄膜之裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158200B2 (en) 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
WO2011127258A1 (en) * 2010-04-07 2011-10-13 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
CN103733308B (zh) 2011-09-05 2016-08-17 日本电信电话株式会社 氮化物半导体结构以及其制作方法
KR101878746B1 (ko) 2011-12-06 2018-07-17 삼성전자주식회사 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자
WO2014013880A1 (ja) * 2012-07-18 2014-01-23 ソニー株式会社 画像処理装置および方法
US9190509B2 (en) * 2013-03-11 2015-11-17 The United States Of America As Represented By The Secretary Of The Army High mobility, thin film transistors using semiconductor/insulator transition-metal dichalcogenide based interfaces
KR101528664B1 (ko) * 2013-03-22 2015-06-18 국립대학법인 울산과학기술대학교 산학협력단 저압 화학기상증착방법을 이용한 단일층의 육방정계 질화붕소의 제조방법
EP4293707A3 (en) 2013-05-09 2024-03-27 GlobalWafers Co., Ltd. Direct and sequential formation of monolayers of boron nitride and graphene on substrates
KR101480817B1 (ko) * 2013-09-24 2015-01-13 한국과학기술연구원 보라진 다량체를 전구체로 활용하여 금속촉매 효과로 성장된 고품질의 질화 붕소막 및 그 제조방법
KR101692514B1 (ko) 2015-09-21 2017-01-03 한국과학기술연구원 기재 위에 대면적, 단결정, 단일층의 h-BN 박막을 형성하는 방법 및 그로부터 제조된 h-BN 박막 적층체
US9812525B2 (en) 2015-12-10 2017-11-07 Massachusetts Institute Of Technology Universal methodology to synthesize diverse two-dimensional heterostructures
KR20170100984A (ko) 2016-02-26 2017-09-05 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 및 그 제조방법
KR101797182B1 (ko) * 2016-03-17 2017-11-13 한국표준과학연구원 대면적 단결정 단원자층 hBN의 제조 방법, 장치 및 이를 이용한 단원자층 그래핀 성장을 위한 기판
KR20180004551A (ko) 2016-07-04 2018-01-12 포항공과대학교 산학협력단 금속 기판 패터닝을 통한 질화붕소 화합물 반도체의 선택적 영역 성장 방법
US11339499B2 (en) * 2018-10-08 2022-05-24 Korea Institute Of Science And Technology Method for epitaxial growth of single crystalline heterogeneous 2D materials and stacked structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060203398A1 (en) * 2005-03-11 2006-09-14 Alps Electric Co., Ltd. Magnetic detective head comprising free layer
TWI588285B (zh) * 2011-07-01 2017-06-21 中央研究院 在基板上成長碳薄膜或無機材料薄膜的方法
TWI655327B (zh) * 2013-05-01 2019-04-01 Koninklijke Philips N.V. 製造部分獨立式二維晶體薄膜之方法及包括該薄膜之裝置
US20180197736A1 (en) * 2015-09-08 2018-07-12 Massachusetts Institute Of Technology Systems and methods for graphene based layer transfer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
The Role of Surface Oxygen in the Growth of Large Single-Crystal Graphene on Copper, 2013, Nov. *

Also Published As

Publication number Publication date
CN111986999B (zh) 2024-10-29
KR102378230B1 (ko) 2022-03-25
US11289582B2 (en) 2022-03-29
US20200373409A1 (en) 2020-11-26
DE102019127654A1 (de) 2020-11-26
CN111986999A (zh) 2020-11-24
KR20200135716A (ko) 2020-12-03
TW202044581A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
TWI737171B (zh) 形成單晶六方氮化硼層以及電晶體的方法
TWI828806B (zh) 半導體裝置與其形成方法
US11605644B2 (en) Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same
TWI689087B (zh) 利用自然氧化層形成具有通道結構的三維記憶體件的方法
WO2020198943A1 (en) Memory stacks having silicon oxynitride gate-to-gate dielectric layers and methods for forming the same
US20240387642A1 (en) Transistor, manufacturing method of semiconductor device, and manufacturing method of hbnc layer
TWI699825B (zh) 半導體裝置及其形成方法
US11785760B2 (en) Gate-all-around semiconductor device with dielectric-all-around capacitor and method for fabricating the same
CN111261524A (zh) 半导体装置的形成方法
US20210202747A1 (en) Semiconductor device and method
TW202145583A (zh) 互連結構、半導體結構以及製造半導體結構的方法
CN113228279B (zh) 用于形成半导体结构的方法
US12052868B2 (en) Ladder annealing process for increasing polysilicon grain size in semiconductor device
CN112071858B (zh) 三维存储器及其制备方法
CN110660726B (zh) 半导体装置及其形成方法
US12414326B2 (en) Thin film transistor featuring variable thickness glue layer with tapered end
US20250366125A1 (en) Structure and formation method of semiconductor device with epitaxial structure
TW202546916A (zh) 半導體裝置結構及其形成方法
TW202240701A (zh) 半導體裝置的形成方法
CN120018549A (zh) 一种半导体器件及其制备方法