[go: up one dir, main page]

CN111986999A - 形成半导体器件的方法 - Google Patents

形成半导体器件的方法 Download PDF

Info

Publication number
CN111986999A
CN111986999A CN202010199511.6A CN202010199511A CN111986999A CN 111986999 A CN111986999 A CN 111986999A CN 202010199511 A CN202010199511 A CN 202010199511A CN 111986999 A CN111986999 A CN 111986999A
Authority
CN
China
Prior art keywords
film
layer
hbn
boron nitride
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010199511.6A
Other languages
English (en)
Other versions
CN111986999B (zh
Inventor
陈则安
褚志彪
李连忠
张文豪
曾建智
温诏凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111986999A publication Critical patent/CN111986999A/zh
Application granted granted Critical
Publication of CN111986999B publication Critical patent/CN111986999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P14/2921—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/24—
    • H10P14/2923—
    • H10P14/3216—
    • H10P14/3241—
    • H10P14/3246—
    • H10P14/3256—
    • H10P14/3258—
    • H10P14/3416—
    • H10P14/3436—
    • H10P14/3458—
    • H10P14/36—
    • H10P14/38—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/165—Tunnel injectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10P14/3452—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施例涉及形成半导体器件的方法，包括在第一衬底上方沉积铜层，对铜层进行退火，在铜层上沉积六方氮化硼(hBN)膜，以及从铜层去除hBN膜。可以将hBN膜转移至第二衬底。

Description

形成半导体器件的方法
技术领域
本发明的实施例涉及形成半导体器件的方法。
背景技术
在集成电路的最近发展中，对二维(2D)半导体电子器件进行了研究。2D晶体管可以包括2D沟道，其包括具有原子级厚度的沟道，沟道形成在两个绝缘体层之间。然而，在物理晶圆上实现2D晶体管遇到了问题。例如，在以前的研究工作中，研究了六方氮化硼(hBN)膜作为绝缘体的应用。然而，先前的hBN膜是多晶的，这导致了2D晶体管的性能下降。
发明内容
本发明的实施例提供了一种形成半导体器件的方法，包括：在第一衬底上方沉积铜层；对铜层进行退火；在铜层上沉积六方氮化硼(hBN)膜；以及从铜层去除六方氮化硼膜。
本发明的另一实施例提供了一种形成半导体器件的方法，包括：在第一衬底上形成单晶铜层；在单晶铜层上方沉积第一单晶六方氮化硼(hBN)膜；将第一单晶六方氮化硼膜转移至第二衬底上；在第一单晶六方氮化硼膜上方形成过渡金属硫族化合物(TMD)层；在过渡金属硫族化合物层上方转移第二单晶六方氮化硼膜；以及形成晶体管，晶体管包括作为沟道的过渡金属硫族化合物层。
本发明的又一实施例提供了一种形成半导体器件的方法，包括：在铜层上方沉积第一单晶六方氮化硼(hBN)膜；形成位于第一单晶六方氮化硼膜上方并且与第一单晶六方氮化硼膜接触的保护层；执行电化学分层工艺以从铜层分离第一单晶六方氮化硼膜和保护层；将第一单晶六方氮化硼膜和保护层粘附至衬底，第一单晶六方氮化硼膜与衬底接触；以及从第一单晶六方氮化硼膜去除保护层。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图3示出了根据一些实施例的六方氮化硼(hBN)膜形成的中间阶段的立体图。
图4至图8示出了根据一些实施例的hBN膜的转移的中间阶段的立体图。
图9至图16示出了根据一些实施例的形成基于hBN膜晶体管的中间阶段的截面图。
图17示意性地示出了根据一些实施例的过渡金属硫族化合物(TMD)的单层。
图18示出了根据一些实施例的用于形成hBN膜和基于hBN膜晶体管的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
根据一些实施例提供了一种六方氮化硼(hBN)膜及其形成方法。提供了形成基于hBN膜晶体管和相应器件的方法。讨论了一些实施例的一些变型。本文所讨论的实施例提供示例以使得能够进行或使用本公开的主题，以及本领域普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。在各种视图和说明性实施例中，使用相同的附图标记来表示相同的元件。尽管方法实施例可以被讨论为以特定顺序执行，但是可以以任何逻辑顺序执行其他方法实施例。根据本公开的一些实施例，在蓝宝石衬底上形成具有(111)表面取向的铜(Cu)膜(层)。所沉积的铜膜可以是多晶膜。对多晶铜膜进行退火，以将多晶结构转变为单晶结构。然后在单晶铜膜上生长单晶hBN膜。单晶hBN膜可以被转移至衬底，并且可以在hBN膜上形成或转移过渡金属硫族化合物(TMD)层。基于TMD层和hBN膜可以形成晶体管。
图1至图3示出了根据本发明的一些实施例的形成hBN膜的中间阶段的立体图。相应的工艺也示意性地反映在图18所示的工艺流程200中。
参考图1，提供衬底20。根据本公开的一些实施例，衬底20包括蓝宝石衬底或者是蓝宝石衬底。蓝宝石衬底20可以是c平面(c-plane)蓝宝石衬底(有时称为c蓝宝石衬底)。根据可选的实施例，可采用具有其它平面(诸如M平面、R平面或A平面)的衬底。衬底20可以是晶圆的形式，并且可以具有圆形的顶视形状或矩形的顶视图形状。衬底20的直径可以是3英寸、12英寸或更大。根据本公开的一些实施例，蓝宝石衬底20是单晶衬底。
参考图2，铜膜22沉积在衬底20上。，相应的工艺在图18所示的工艺流程中示出为工艺202。根据一些实施例，通过溅射或类似方法实现沉积。在沉积期间，氩可用作工艺/溅射气体。工艺气体的压力可以在约0.05mTorr和约3mTorr之间。所得到的铜膜22优选具有良好的晶体结构。因此，为了获得良好的晶体结构沉积速率被控制为不是太高。否则，可能形成非晶结构。另一方面，由于沉积在高温下执行，沉积的铜可能蒸发。如果沉积速率太低，则蒸发速率可能超过沉积率，并且铜层的厚度不会随着沉积的进行而增加，相反地铜层的厚度可能净减少。根据一些实施例，选择沉积速率低于约5nm，并且可以在约0.05nm到约5nm之间的范围内。此外，铜膜22的厚度T1被控制在一定范围内。应当理解，随着铜膜22的厚度T1的增加，铜膜22中倾向于产生更多的晶粒，这意味着晶粒尺寸变得越来越小，因此，与铜膜22的下部相比，新生长的铜膜22的上部的质量降低。另一方面，如果铜膜22太薄，在随后的诸如退火等高温工艺中，铜膜22的蒸发可能导致铜膜22太薄。根据一些实施例，厚度T1被选择在约400nm到约600nm之间的范围内。
可以通过使用氩从铜靶上溅射铜来执行铜膜22的沉积。此外，可以在沉积铜膜22期间添加氢气(H2)作为工艺气体。添加氢气可以防止铜膜22的不期望的氧化。在沉积期间，工艺气体的压力可以在1托至500托之间。衬底20的温度被选择在一定范围内。实验结果表明，当温度太低时，铜膜22可能不具有晶体结构或者铜膜22的晶体结构质量太低。换言之，如果沉积温度太低，铜膜22的晶粒尺寸可能变得太小或铜膜22可能变成非晶态。例如，当温度低于900℃时，相邻晶粒中的晶体结构的取向可以相对于彼此旋转(60度)，并且因此具有不同的取向。因此，在相邻晶粒之间产生边界。另一方面，如果生长温度太高(诸如高于约1100℃)，铜膜22可能在沉积的同时蒸发。此外，太高的温度也会破坏晶体结构，例如导致铜膜22至少部分熔化。因此，选择衬底20的温度在约900℃至约1100℃之间。
由于沉积铜膜22可以具有多晶结构。然后执行退火工艺(由箭头23表示)以将铜膜22的多晶结构转变为单晶结构。相应的工艺在图18所示的工艺流程中示出为工艺204。根据一些实施例，退火工艺在以氢气(H2)作为工艺气体的腔室中进行。使用氢气作为退火气体可以将铜膜22的任何氧化部分还原成元素铜，并且可以防止铜膜22的氧化。退火温度可以在500℃至1100℃之间的范围内，实验结果还表明，当退火温度太低(诸如低于约500℃)时，结构转变的效果不理想，或者退火时间太长而无法将多晶结构完全转变为单晶结构。另一方面，如果退火温度太高(诸如高于约1100℃)，铜膜22可能随着退火工艺的进行而蒸发。此外，太高的温度导致晶体结构的破坏，例如导致铜膜22至少部分熔化。
如上所述，为了有效地将多晶铜膜22转变为单晶，退火温度优选为高(但不要过高)。这可能导致铜的蒸发和铜膜22的厚度减小。为了减少蒸发，铜膜22在退火期间面朝下放置(如图2所示)，这意味着在退火期间衬底20位于铜膜22上方。这允许提高退火温度同时保持蒸发速率不变。此外，腔室压力的增加也可以减少蒸发。根据本公开的一些实施例，在退火期间，工艺气体的压力在约760托至约0.1托之间的范围内。退火时间可以在10分钟至480分钟之间的范围内。
在退火工艺之后，铜膜22可以具有单晶膜。铜膜22的表面取向可以是(111)方向。在整个描述中，具有(111)表面取向的铜膜可选地称为Cu(111)膜。应当理解，具有(111)表面取向的铜膜22具有低表面能，并且因此相对容易形成单晶Cu(111)膜。此外，Cu(111)膜的晶格常数接近随后形成的hBN膜的晶格常数，因此生长在Cu(111)膜上的hBN膜可以具有较少的缺陷。因此，选择衬底20的材料、衬底20的表面取向和用于形成铜膜22的工艺条件，使得在随后形成的hBN膜中可以产生(111)表面取向。
参考图3，沉积hBN膜24。相应的工艺在图18所示的工艺流程中示出为工艺206。hBN膜24具有蜂窝结构。根据本公开的一些实施例，使用诸如化学气相沉积(CVD)、低压化学气相沉积(LPCVD)等的沉积方法沉积hBN膜24。工艺气体(前体)可以包括氢气(H2)和诸如氨硼烷(BH3N)、硼砂锌(B3H6N3)等的另一种前体。在沉积期间，衬底20的温度可在约900℃至约1080℃之间的范围内。前体的温度可在约60℃至约130℃之间的范围内。沉积时间可以在约5分钟至约180分钟之间的范围内。
根据一些实施例，在hBN膜24的沉积期间，铜膜22的暴露的铜原子充当催化剂以活化BH3N分子，从而使得能够在铜膜22上生长氮化硼单层。当暴露的铜膜22的部分被氮化硼单层覆盖时，由于不存在充当催化剂的暴露的铜原子，因此难以在已经沉积的氮化硼单层上沉积更多的氮化硼。因此，可以沉积hBN膜24的单层，并且沉积可以是自停止的。根据一些实施例，单层hBN膜24的厚度T2在约
Figure BDA0002418863630000061
至约
Figure BDA0002418863630000062
之间的范围内。根据可选的实施例，当使用不同的沉积方法和/或工艺条件时，hBN膜24的厚度可继续增长。例如，增加相应工艺室中的压力可使hBN膜24随时间生长同时仍保持单晶结构。因此，根据一些实施例，hBN膜24可包括多个hBN单层，并且厚度T2可在约
Figure BDA0002418863630000063
至约
Figure BDA0002418863630000064
之间的范围内。
由于hBN膜24生长在单晶铜膜22上，因此在适当的沉积工艺条件下，由于沉积可以形成具有单晶结构的hBN膜24。单晶hBN膜24有利于诸如晶体管的器件的形成。例如，如果晶体管77中的hBN膜24或hBN膜50(图16)具有多晶结构，当载流子(诸如电子)在hBN膜24和hBN膜50之间的沟道材料44中流动时，在hBN膜24和hBN膜50的多晶结构的晶粒的边界处发生载流子散射，导致所得晶体管的性能下降。因此，具有单晶结构是有利的有利于基于hBN膜24形成的所得器件。
在形成hBN膜24之后，hBN膜24可以被转移到晶圆上并且可以用于形成诸如晶体管的集成电路。相应的转移过程如图4至图8所示。相应的工艺也示出在图18所示的工艺流程中。图4示出了将hBN膜24转移到晶圆上的准备。参考图4，在hBN膜24上形成保护膜26。保护膜26具有保护hBN膜24在转移期间免受损坏的功能。相应的工艺在图18所示的工艺流程中示出为工艺208。根据一些实施例，保护膜26包括可流动形式的聚甲基丙烯酸甲酯(PMMA)，并且例如使用旋涂被涂覆在hBN膜24上。涂覆的PMMA膜26被固化和凝固。根据可选的实施例，还可以使用可提供保护的其他类型的可流动和可固化材料或干膜。然后，在PMMA膜26上覆盖热释放带28。相应的工艺在图18所示的工艺流程中示出为工艺210。热释放带28可以由在热条件或其他条件(诸如辐射)下可能失去粘合性的材料形成。在整个描述中，包括衬底20、铜膜22、hBN膜24、PMMA膜26和热释放带28的结构被称为复合晶圆30。
接下来，如图5所示，执行电化学分层工艺以将铜膜22从hBN膜24分离。相应的工艺在图18所示的工艺流程中示出为工艺212。通过将复合晶圆30放置在电化学溶液34中来执行电化学分层工艺，电化学溶液34包含在容器36中。根据一些实施例，电化学溶液34包含作为电解质的NaOH水溶液、或者可以包含其他类型的化学品(例如K2SO4、四甲基氢氧化铵(TMAH)等)的水溶液。电化学溶液34中NaOH的浓度可在约0.2mol/L至约5mol/L之间的范围内。根据一些实施例，金属板32用作阳极，复合晶圆30用作阴极。根据本公开的一些实施例，金属板32(阳极)可以由铂或包含铂或其他类型的金属形成。阳极和阴极分别连接到电压源38的正端和负端。电压源38的负端电连接到复合晶圆30中的铜膜22。
在电化学分层工艺中，电化学分层溶液34从复合晶圆30的边缘向中心渗透，并且从渗透的电化学分层溶液34的水中产生氢气气泡。此外，在铜膜22和hBN膜24之间产生氢气气泡。因此，铜膜22与hBN膜24分离。电化学分层工艺的持续时间与多种因素有关，包括复合晶圆30的尺寸、施加的电压等。例如，增加电压V可以增加分离速率。然而，太高的电压V可以导致产生诸如hBN膜24从保护层26分层的缺陷，从而导致hBN膜24的损坏。另一方面，如果电压太低，则分离速率太低，并且复合晶圆30长时间暴露在电化学分层溶液34中也导致复合晶圆30中的诸如hBN膜24的层的损坏。根据一些实施例，电压V在约1V至约10V之间的范围内，并且也可以在约3V至约5V之间的范围内。
如图5所示的电化学分层工艺导致复合晶圆30分离为两个晶圆部分30A和30B，如图5和图6所示。晶圆部分30A包括衬底20和铜膜24，并且晶圆部分30B包括hBN膜24、保护层26和热释放带28。在此阶段，由于hBN膜24和保护层26都是薄的，所以热释放带28具有防止晶圆部分30B折叠的功能。晶圆部分30A中的衬底20未损坏。因此，例如通过蚀刻去除铜膜22衬底20可以被再次使用。所得的衬底20可以被再次使用以执行如图2至图6所示的工艺。
参考图7，晶圆部分30B粘附至衬底40。衬底40可以在晶圆42中，晶圆42包括衬底40并且可以包括或不包括其它层。相应的工艺在图18所示的工艺流程中示出为工艺214。根据一些实施例，hBN膜24与晶圆42中的衬底40物理接触，并且因此粘附至衬底40。根据另一个实施例，hBN膜24与衬底40的表面材料物理接触，其中表面材料可以例如是半导体材料，诸如硅、介电材料(诸如氧化硅、氮化硅)等。衬底40可以是半导体衬底，诸如可以是掺杂(例如，使用p型或n型掺杂剂)或非掺杂的块状半导体衬底、绝缘体上半导体(SOI)衬底等。根据一些实施例，半导体衬底40的半导体材料可包括硅、锗或包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体。半导体衬底40还可以由合金半导体形成或包括合金半导体，合金半导体包括SiGe，GaAsP，AlInAs，AlGaAs，GaInAs，GaInP和/或GaInAsP；或其组合。
在随后的工艺中，去除热释放带28和保护层26。相应的工艺在图18所示的工艺流程中示出为工艺216和218。根据本公开的一些实施例，例如，通过在约160℃到约200℃之间范围的温度烘烤图7所示的结构来去除热释放带28，使得热释放带28失去粘合性并且因此可以从保护层26被去除。可以通过将如图7所示的结构放置在热板上(未显示)来执行烘烤。接下来，例如通过蚀刻或溶解来去除保护层26。根据保护层26由PMMA形成的一些实施例，通过将结构浸入热丙酮中例如约30分钟至约50分钟范围内的一段时间来去除保护层26。热丙酮的温度可以在约30℃至约100℃之间的范围内。
如图8所示，在去除保护层26后，暴露出hBN膜24。应当理解，hBN膜24是结晶膜，而与下面的材料(诸如衬底40)的材料和晶格结构无关。这比在衬底40或晶圆42的其它表面层上生长hBN膜有利，因为不可能从晶圆42生长单晶hBN膜。这是由于多种限制，诸如生长hBN膜的下面的层是否为单晶、hBN和下面的层的晶格常数是否相互匹配等。
图9至图16示出了形成2D器件的中间阶段的截面图，根据一些实施例2D器件是晶体管。相应的工艺也如图18所示的工艺流程中所示。图9示出了图8所示结构包括hBN膜24和衬底40的结构的截面图。
参考图10，TMD层44被转移到hBN膜24上或者形成在hBN膜24上。相应的工艺在图18所示的工艺流程中示出为工艺220。根据本公开的一些实施例，TMD层44包括过渡金属和VIA族元素的化合物。过渡金属可以包括钨(W)、钼(Mo)、钛等。VIA族元素可以是硫(S)、硒(Se)、碲(Te)等。例如，TMD层44可以包括MoS2、MoSe2、WS2、WSe2等。
TMD层44可以是单层或者可以包括几个单层。图17示出了根据一些示例性实施例的示例性TMD的单层的示意图。在图17中，过渡金属原子46在中间形成层，VIA族原子48形成在原子46的层上方的第一层和在原子46的层下面的第二层。根据一些实施例，原子46可以是W原子、Mo原子或Ti原子，并且原子48可以是S原子、Se原子或Te原子。在所示的示例性实施例中，原子46中的每一个与四个原子48结合，并且原子48中的每一个与两个原子46结合。在整个描述中，所示的交叉结合层(包括一个原子46的层和两个原子48的层组合)被称为TMD的单层。
回到参考图10，根据本公开的一些实施例，TMD层44具有单晶结构，单晶结构具有单个单层(图17)。根据本公开可选的实施例，TMD层44包括若干个单层(诸如两层至五层)，并且因此被称为具有多层结构。在多层结构中，有若干个堆叠的单层(图17)。根据一些实施例，为了改进所得的晶体管的栅极控制，多层中的单层的总数较小，其中栅极控制反映栅极控制所得晶体管的沟道的能力。在一些示例性实施例中，多层中的单层的总数可以小于约5。根据本公开可选的实施例，总数可以大于5。根据一些示例性实施例，TMD层44的厚度T3可以在约0.5nm至约5nm之间的范围内。
可以使用CVD、利用MoO3和S作为工艺气体并且N2作为载气来沉积TMD层44。根据可选的实施例，使用PECVD或其他可应用的方法。根据一些示例性实施例，形成温度可以在约600℃至约700℃之间的范围内，并且可以使用更高或更低的温度。控制工艺条件以达到所需的单层的总数。根据可选的实施例，TMD层44形成在另一个衬底上，然后被转移到hBN膜24上。
图11示出了在TMD层44上方转移另一个hBN膜50。相应的工艺在图18所示的工艺流程中示出为工艺222。根据一些实施例，hBN膜50可以与TMD层44物理接触。可以使用与图1至图3所示基本上相同的工艺来形成hBN膜50，因此hBN膜50的材料和特性可以与hBN膜24的材料和特性基本上相同。hBN膜50也可以是单晶层并且可以是单层。可选的，hBN膜50可以包括多个氮化硼单层。在使用图1至图3所示的工艺形成hBN膜50之后，执行图4至图8所示的工艺以将hBN膜50转移到TMD层44上。
在随后的工艺中，图案化hBN膜50、TMD层44和可能的hBN膜24，并且图案化的部分用于形成2D晶体管。假定hBN膜50、TMD层44和可能的hBN膜24在随后的图中所示表示剩余的图案化的部分。在随后讨论的示例性的2D晶体管形成工艺中，以栅极最后工艺为示例，其中在形成层间电介质之后形成(替换)栅极堆叠件。应当理解，还可以形成第一栅极工艺，其中在形成层间电介质之前形成晶体管的栅极堆叠件。
图12示出了栅极堆叠件58的形成。相应的工艺在图18所示的工艺流程中示出为工艺224。栅极堆叠件58可以包括栅极电介质54和在栅极电介质54上方的栅电极56。根据一些实施例，栅极堆叠件58是在后续工艺中被替换栅极堆叠件替换的伪栅极堆叠件。根据一些实施例，相应的栅极电介质54可以由氧化硅形成或者包括氧化硅，并且相应的栅电极56可以由多晶硅形成或者包括多晶硅。根据可选的实施例，其中栅极堆叠件58不是伪栅极堆叠件并且作为最终2D晶体管的栅极堆叠件58，相应的栅极电介质54可以由氧化硅和高k介电层形成或者包括氧化硅和高k介电层，并且相应的栅电极56可以由多晶硅、金属或金属化合物形成或者包括多晶硅、金属或金属化合物。相应的形成栅极堆叠件58包括沉积相应的层、然后在沉积的层上执行图案化工艺。执行图案化可以不图案化hBN膜50，以使得hBN膜50可以用作覆盖层，覆盖层保护下面的TMD层44免受所涉及的多种工艺(诸如清洁工艺)引起的损害。
图13示出了形成栅极间隔件60、蚀刻停止层(ESL)62和在ESL 62上方的层间电介质(ILD)64。相应的工艺在图18所示的工艺流程中示出为工艺226。栅极间隔件60可以由氧化硅、氮化硅、氮氧化硅、其复合层和/或其组合形成。ESL 62可以由碳化硅、氮化硅、氧氮化硅、碳氮化硅或其多层形成，或者包括碳化硅、氮化硅、氧氮化硅、碳氮化硅或其多层。此外，根据一些实施例，ILD 64包括氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、氟掺杂硅酸盐玻璃(FSG)等。可以使用旋涂、可流动化学气相沉积(FCVD)等来形成ILD64。根据本公开可选的实施例，使用诸如PECVD、低压化学气相沉积(LPCVD)等的沉积方法形成ILD 64。
图14示出了用替换栅极70替换图13中栅极堆叠件58(如果它是伪栅极堆叠件)的工艺。相应的工艺在图18所示的工艺流程中示出为工艺228。工艺包括执行蚀刻工艺以去除图13中的伪栅极堆叠件58、沉积延伸至通过去除伪栅极堆叠件58留下的沟槽内的共形栅极介电层、在共形栅极介电层上沉积一个或多个导电层、以及执行平坦化工艺以去除共形栅极介电层和导电层的多余部分。所得的栅极电介质66可以包括选自HfO2、HfSiOx、HfZrOx、Al2O3、TiO2、LaOx、BaSrTiOx(BST)、PbZrxTiyOz(PZT)、其多层和/或其组合的高k介电材料。所得的栅电极68可以包括金属，诸如镍(Ni)、钯(Pd)、钪(Sc)、钛(Ti)或其合金。栅极电介质66和栅电极的形成方法可以包括CVD、PECVD、ALD等。根据一些实施例，凹进替换栅极70以形成平坦化的介电硬掩模72以使得其顶面可以与ILD64的顶面共面。
参考图15，形成源极区和漏极区(以下称为源极/漏极区)76以穿透ILD 64和ESL62。相应的工艺在图18所示的工艺流程中示出为工艺230。根据一些实施例，源极/漏极区76由选自钨、钴、钯(Pd)、银(Ag)、镍、镍、金(Au)、钛(Ti)、钆(Gd)或其合金的导电材料形成，或者包括选自钨、钴、钯(Pd)、银(Ag)、镍、镍、金(Au)、钛(Ti)、钆(Gd)或其合金的导电材料。形成可以包括蚀刻ILD 64和ESL 62(以及可能的下面的层)以形成开口、将导电材料填充到各个开口中、然后执行诸如化学机械抛光(CMP)工艺或机械研磨工艺的平面化工艺以去除ILD64上方的导电材料的多余部分。源极/漏极区76可以包括或者不包括由钛、氮化钛、钽、氮化钽等形成的阻挡层。
根据一些实施例，源极/漏极区76具有落在hBN膜50的顶面上的底部，并且因此与hBN膜50的顶面接触。由于hBN膜50很薄(例如，几纳米或更薄的尺度)，所以载流子可以隧穿hBN膜50到达TMD层44。因此，尽管在源极/漏极区76和TMD层44之间存在hBN膜50(其是介电层)，但是载流子(诸如电子)可以从源极区76流入沟道区并且然后通过穿隧进入漏极区76。根据可选的实施例，源极/漏极区76可以穿透ILD 64、ESL 62和hBN膜50以与TMD层44的顶面物理接触。根据又可选的实施例，源极/漏极区76可以穿透ILD 64、ESL 62、hBN膜50和TMD层44，以使得在源极/漏极区76的侧壁和TMD层44之间形成侧面接触。虚线76'表示当源极/漏极区76穿透TMD层44时源极/漏极区76的延伸部分的侧壁。由此形成晶体管77。
图16示出了在ILD 64上方并且与ILD 64接触的接触件蚀刻停止层(CESL)78、以及在CESL 78上方并且与CESL 78接触的ILD 80的形成。相应的工艺在图18所示的工艺流程中示出为工艺232。ILD 80和CESL 78的材料和形成方法可以分别是选自ILD 64和ESL 62的候选材料和形成方法。形成栅极接触插塞82和源极/漏极接触插塞84以分别电连接到栅电极68和源极/漏极区76。相应的工艺在图18所示的工艺流程中示出为工艺234。根据本公开的一些实施例，栅极接触插塞82和源极/漏极接触插塞84由选自钨、铝、铜、钛、钽、氮化钛、氮化钽、其合金和/或其多层的导电材料形成。
根据本公开的一些实施例，hBN膜24和hBN膜50都是单晶层，hBN膜24和hBN膜50将TMD层44夹在中间。栅电极68正下方的(TMD层44的)部分44’用作晶体管77的沟道。hBN膜24和hBN膜50的晶体结构有利于晶体管77的性能。如果hBN膜24和hBN膜50是多晶层，则将存在晶粒和晶粒之间的边界。边界可以引起载流子散射，并且如果hBN膜24和hBN膜50不是单晶层，则晶体管77的性能将降低。如果hBN膜24和hBN膜50是非晶层，则散射会更差。通过预形成并且转移单晶hBN膜24和hBN膜50，可能在hBN膜24和hBN膜50中都具有良好的单晶结构。否则，如果hBN膜24生长在衬底20上，则由于晶格失配而难以具有单晶结构。此外，难以在TMD层44上生长单晶hBN膜50。
本公开的实施例具有一些有利的特征。通过形成单晶铜膜，形成用于在其上生长单晶hBN膜的良好基底结构。在铜膜上进行的退火工艺保证了单晶结构的形成。形成的单晶hBN层可以被转移至用于形成2D器件的半导体器件。此外，根据本公开的实施例的方法对于形成具有多个TMD层的晶体管是极好的，因为较低层中的缺陷不会传播到相应的上层。另外，可以以晶圆级规模形成单晶hBN膜，使得大规模生产集成电路成为可能。
根据本公开的一些实施例，一种方法包括在第一衬底上方沉积铜层；对铜层进行退火；在铜层上沉积hBN膜；以及从铜层去除hBN膜。在一个实施例中，将铜层沉积为具有多晶结构，并且在退火之后，多晶结构转变为单晶结构。在一个实施例中，将铜层沉积为具有(111)表面平面。在一个实施例中，用朝下的铜层并且用位于铜层上方的第一衬底执行退火。在一个实施例中，从铜层去除hBN膜包括：形成位于hBN膜上方并且与hBN膜接触的保护层；形成位于保护层上的热释放带；以及将hBN膜从铜层分离。在一个实施例中，方法还包括在将hBN膜从铜层分离之后，将hBN膜粘附至第二衬底。在一个实施例中，方法还包括：在第二衬底上的hBN膜上方沉积或转移过渡金属硫族化合物(TMD)层；以及在TMD层上方转移附加的hBN膜。在一个实施例中，通过电化学分层将hBN膜从铜层分离。
根据本公开的一些实施例，一种方法包括在第一衬底上形成单晶铜层；在单晶铜层上方沉积第一单晶hBN膜；将第一单晶hBN膜转移至第二衬底上；在第一单晶hBN膜上方形成过渡金属硫族化合物(TMD)层；在TMD层上方转移第二单晶hBN膜；以及形成晶体管，晶体管包括作为沟道的TMD层。在一个实施例中，形成晶体管包括：形成位于第二单晶hBN膜上方并且与第二单晶hBN膜接触的源极/漏极区，其中，源极/漏极区通过第二单晶hBN膜与TMD层物理分离。在一个实施例中，形成晶体管包括：形成具有第一侧壁的源极/漏极区，第一侧壁与第二单晶hBN膜的第二侧壁和TMD层的第三侧壁接触。在一个实施例中，沉积第一单晶hBN膜是自停止的，并且第一单晶hBN膜是单层膜。在一个实施例中，形成单晶铜层包括：沉积多晶铜层；以及执行退火工艺以将多晶铜层转变为单晶铜层。在一个实施例中，在约2500℃至约1100℃之间范围内的温度下执行退火工艺。
根据本公开的一些实施例，一种方法包括：在铜层上方沉积第一单晶六方氮化硼(hBN)膜；形成位于第一单晶hBN膜上方并且与第一单晶hBN膜接触的保护层；执行电化学分层工艺以从铜层分离第一单晶hBN膜和保护层；将第一单晶hBN膜和保护层粘附至衬底，第一单晶hBN膜与衬底接触；以及从第一单晶hBN膜去除保护层。在一个实施例中，铜层的厚度在400nm至600nm之间的范围内。在一个实施例中，铜层具有单晶结构，第一单晶hBN膜沉积在铜层的(111)表面上。在一个实施例中，方法还包括：沉积多晶铜层；以及执行退火工艺以将多晶铜层转变为具有单晶结构的铜层。在一个实施例中，在约500℃至约1100℃之间范围内的温度下执行退火工艺。在一个实施例中，第一单晶hBN膜是单层hBN膜。
上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (10)

1.一种形成半导体器件的方法，包括：
在第一衬底上方沉积铜层；
对所述铜层进行退火；
在所述铜层上沉积六方氮化硼(hBN)膜；以及
从所述铜层去除所述六方氮化硼膜。
2.根据权利要求1所述的形成半导体器件的方法，其中，将所述铜层沉积为具有多晶结构，并且在所述退火之后，所述多晶结构转变为单晶结构。
3.根据权利要求1所述的形成半导体器件的方法，其中，将所述铜层沉积为具有(111)表面平面。
4.根据权利要求1所述的形成半导体器件的方法，其中，用朝下的所述铜层并且用位于所述铜层上方的所述第一衬底执行所述退火。
5.根据权利要求1所述的形成半导体器件的方法，其中，从所述铜层去除所述六方氮化硼膜包括：
形成位于所述六方氮化硼膜上方并且与所述六方氮化硼膜接触的保护层；
形成位于所述保护层上的热释放带；以及
将所述六方氮化硼膜从所述铜层分离。
6.根据权利要求5所述的形成半导体器件的方法，还包括：
在将所述六方氮化硼膜从所述铜层分离之后，将所述六方氮化硼膜粘附至第二衬底。
7.根据权利要求6所述的形成半导体器件的方法，还包括：
在所述第二衬底上的所述六方氮化硼膜上方沉积或转移过渡金属硫族化合物(TMD)层；以及
在所述过渡金属硫族化合物层上方转移附加的六方氮化硼膜。
8.根据权利要求5所述的形成半导体器件的方法，其中，通过电化学分层将所述六方氮化硼膜从所述铜层分离。
9.一种形成半导体器件的方法，包括：
在第一衬底上形成单晶铜层；
在所述单晶铜层上方沉积第一单晶六方氮化硼(hBN)膜；
将所述第一单晶六方氮化硼膜转移至第二衬底上；
在所述第一单晶六方氮化硼膜上方形成过渡金属硫族化合物(TMD)层；
在所述过渡金属硫族化合物层上方转移第二单晶六方氮化硼膜；以及
形成晶体管，所述晶体管包括作为沟道的所述过渡金属硫族化合物层。
10.一种形成半导体器件的方法，包括：
在铜层上方沉积第一单晶六方氮化硼(hBN)膜；
形成位于所述第一单晶六方氮化硼膜上方并且与所述第一单晶六方氮化硼膜接触的保护层；
执行电化学分层工艺以从所述铜层分离所述第一单晶六方氮化硼膜和所述保护层；
将所述第一单晶六方氮化硼膜和所述保护层粘附至衬底，所述第一单晶六方氮化硼膜与所述衬底接触；以及
从所述第一单晶六方氮化硼膜去除所述保护层。
CN202010199511.6A 2019-05-23 2020-03-20 形成半导体器件的方法 Active CN111986999B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962852019P 2019-05-23 2019-05-23
US62/852,019 2019-05-23
US16/594,853 2019-10-07
US16/594,853 US11289582B2 (en) 2019-05-23 2019-10-07 Single-crystal hexagonal boron nitride layer and method forming same

Publications (2)

Publication Number Publication Date
CN111986999A true CN111986999A (zh) 2020-11-24
CN111986999B CN111986999B (zh) 2024-10-29

Family

ID=73052564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010199511.6A Active CN111986999B (zh) 2019-05-23 2020-03-20 形成半导体器件的方法

Country Status (5)

Country Link
US (1) US11289582B2 (zh)
KR (1) KR102378230B1 (zh)
CN (1) CN111986999B (zh)
DE (1) DE102019127654A1 (zh)
TW (1) TWI737171B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522392B2 (en) * 2017-05-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
US11264419B2 (en) * 2019-12-30 2022-03-01 Omnivision Technologies, Inc. Image sensor with fully depleted silicon on insulator substrate
US12266712B2 (en) 2020-12-23 2025-04-01 Intel Corporation Transition metal dichalcogenide nanosheet transistors and methods of fabrication
US12400854B2 (en) * 2022-05-16 2025-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for manufacturing transistors
US12199177B1 (en) * 2024-07-11 2025-01-14 Globalfoundries U.S. Inc. High-electron-mobility transistors with inactive gate blocks

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110045282A1 (en) * 2009-08-18 2011-02-24 Jeffry Kelber Graphene/(multilayer) boron nitride heteroepitaxy for electronic device applications
US20140252415A1 (en) * 2013-03-11 2014-09-11 U.S. Army Research Laboratory Attn: Rdrl-Loc-I High mobility, thin film transistors using semiconductor/insulator transition-metaldichalcogenide based interfaces
KR20140115868A (ko) * 2013-03-22 2014-10-01 국립대학법인 울산과학기술대학교 산학협력단 저압 화학기상증착방법을 이용한 단일층의 육방정계 질화붕소의 제조방법
US20150086460A1 (en) * 2013-09-24 2015-03-26 Korea Institute Of Science And Technology Method for producing hexagonal boron nitride film using borazine oligomer as a precursor
KR101692514B1 (ko) * 2015-09-21 2017-01-03 한국과학기술연구원 기재 위에 대면적, 단결정, 단일층의 h-BN 박막을 형성하는 방법 및 그로부터 제조된 h-BN 박막 적층체
US20170170260A1 (en) * 2015-12-10 2017-06-15 Massachusetts Institute Of Technology Universal Methodology to Synthesize Diverse Two-Dimensional Heterostructures
US20170268123A1 (en) * 2016-03-17 2017-09-21 Korea Research Institute Of Standards And Science Apparatus for manufacturing large scale single crystal monolayer of hexagonal boron nitride and method for manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253451A (ja) * 2005-03-11 2006-09-21 Alps Electric Co Ltd 磁気検出素子
WO2011127258A1 (en) * 2010-04-07 2011-10-13 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
CN102849961B (zh) * 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
US9219111B2 (en) 2011-09-05 2015-12-22 Nippon Telegraph And Telephone Corporation Nitride semiconductor structure and method of preparing the same
KR101878746B1 (ko) 2011-12-06 2018-07-17 삼성전자주식회사 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자
CN104471944B (zh) * 2012-07-18 2018-01-09 索尼公司 图像处理装置和方法
EP2991754B1 (en) * 2013-05-01 2019-10-16 Koninklijke Philips N.V. Method of manufacturing a partially freestanding two-dimensional crystal film and device comprising such a film
WO2014182540A1 (en) 2013-05-09 2014-11-13 Sunedison Semiconductor Pte. Ltd. Direct and sequential formation of monolayers of boron nitride and graphene on substrates
JP6938468B2 (ja) * 2015-09-08 2021-09-22 マサチューセッツ インスティテュート オブ テクノロジー グラフェンベースの層転写のためのシステム及び方法
KR20170100984A (ko) 2016-02-26 2017-09-05 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 및 그 제조방법
KR20180004551A (ko) 2016-07-04 2018-01-12 포항공과대학교 산학협력단 금속 기판 패터닝을 통한 질화붕소 화합물 반도체의 선택적 영역 성장 방법
US11339499B2 (en) * 2018-10-08 2022-05-24 Korea Institute Of Science And Technology Method for epitaxial growth of single crystalline heterogeneous 2D materials and stacked structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110045282A1 (en) * 2009-08-18 2011-02-24 Jeffry Kelber Graphene/(multilayer) boron nitride heteroepitaxy for electronic device applications
US20140252415A1 (en) * 2013-03-11 2014-09-11 U.S. Army Research Laboratory Attn: Rdrl-Loc-I High mobility, thin film transistors using semiconductor/insulator transition-metaldichalcogenide based interfaces
KR20140115868A (ko) * 2013-03-22 2014-10-01 국립대학법인 울산과학기술대학교 산학협력단 저압 화학기상증착방법을 이용한 단일층의 육방정계 질화붕소의 제조방법
US20150086460A1 (en) * 2013-09-24 2015-03-26 Korea Institute Of Science And Technology Method for producing hexagonal boron nitride film using borazine oligomer as a precursor
KR101692514B1 (ko) * 2015-09-21 2017-01-03 한국과학기술연구원 기재 위에 대면적, 단결정, 단일층의 h-BN 박막을 형성하는 방법 및 그로부터 제조된 h-BN 박막 적층체
US20170170260A1 (en) * 2015-12-10 2017-06-15 Massachusetts Institute Of Technology Universal Methodology to Synthesize Diverse Two-Dimensional Heterostructures
US20170268123A1 (en) * 2016-03-17 2017-09-21 Korea Research Institute Of Standards And Science Apparatus for manufacturing large scale single crystal monolayer of hexagonal boron nitride and method for manufacturing the same

Also Published As

Publication number Publication date
US20200373409A1 (en) 2020-11-26
KR102378230B1 (ko) 2022-03-25
DE102019127654A1 (de) 2020-11-26
TWI737171B (zh) 2021-08-21
CN111986999B (zh) 2024-10-29
TW202044581A (zh) 2020-12-01
KR20200135716A (ko) 2020-12-03
US11289582B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
US11581185B2 (en) Field effect transistor using transition metal dichalcogenide and a method for forming the same
CN111986999B (zh) 形成半导体器件的方法
US9768313B2 (en) Devices having transition metal dichalcogenide layers with different thicknesses and methods of manufacture
US20240387642A1 (en) Transistor, manufacturing method of semiconductor device, and manufacturing method of hbnc layer
US20240387728A1 (en) Semiconductor device and method
US11488959B2 (en) Gate-all-around semiconductor device with dielectric-all-around capacitor and method for fabricating the same
US12513946B2 (en) Method for forming a semiconductor device having a 2-D material channel over a substrate
CN110838523A (zh) 半导体元件
CN113228279A (zh) 用于形成半导体结构的方法
CN119542142A (zh) 半导体器件制造的方法及集成电路结构
CN113228282B (zh) 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺
TWI789761B (zh) 半導體元件與其製造方法
US20220352183A1 (en) Semiconductor memory structure and method for forming the same
US12414326B2 (en) Thin film transistor featuring variable thickness glue layer with tapered end
US20240363343A1 (en) Semiconductor device with two-dimensional materials and forming method thereof
US20250366125A1 (en) Structure and formation method of semiconductor device with epitaxial structure
CN110660726B (zh) 半导体装置及其形成方法
TWI685970B (zh) 半導體結構
TW202326805A (zh) 半導體元件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant