[go: up one dir, main page]

TWI735045B - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TWI735045B
TWI735045B TW108135400A TW108135400A TWI735045B TW I735045 B TWI735045 B TW I735045B TW 108135400 A TW108135400 A TW 108135400A TW 108135400 A TW108135400 A TW 108135400A TW I735045 B TWI735045 B TW I735045B
Authority
TW
Taiwan
Prior art keywords
layer
electronic component
substrate
dielectric layer
opening
Prior art date
Application number
TW108135400A
Other languages
English (en)
Other versions
TW202121612A (zh
Inventor
傅志傑
Original Assignee
大陸商宏啟勝精密電子（秦皇島）有限公司
大陸商鵬鼎控股（深圳）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商宏啟勝精密電子（秦皇島）有限公司, 大陸商鵬鼎控股（深圳）股份有限公司 filed Critical 大陸商宏啟勝精密電子（秦皇島）有限公司
Publication of TW202121612A publication Critical patent/TW202121612A/zh
Application granted granted Critical
Publication of TWI735045B publication Critical patent/TWI735045B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H10W74/10—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝結構，包括：介質層；至少一內層線路層，內埋於所述介質層中；至少二外層線路層，位於所述至少一內層線路層的二側並與所述介質層結合；及至少一電子元件，內埋於所述介質層中；每一內層線路層包括至少二間隔設置的支撐墊，且每一支撐墊包括本體及自所述本體的周緣向外延伸的凸伸部，所述封裝結構還包括至少二間隔設置的定位柱，且每一定位柱對應連接一所述本體，每一電子元件位於至少二所述定位柱之間且每一電子元件的一端與至少二所述支撐墊的凸伸部接觸，使得所述電子元件封裝精准。本發明還有必要提供一種封裝結構的製造方法。

Description

封裝結構及其製造方法
本發明涉及封裝領域，尤其涉及一種封裝結構及其製造方法。
習知的內埋元件的封裝製程中，在電子元件內埋時，使用可剝離膠層支撐電子元件，在封裝了電子元件背離可剝離膠層的一側之後撕除可剝離膠層，而後再封裝另一側。上述封裝製程需貼膠再撕膠，且步驟繁瑣且容易遺留殘膠。
有鑑於此，有必要提供一種製程簡單且封裝精准的封裝結構的製造方法。
還有必要提供一種封裝結構。
一種封裝結構的製造方法，其包括以下步驟： 提供一基板，包括絕緣層及設置於所述絕緣層一側的第一金屬層； 在所述基板上開設至少二個間隔設置的凹槽，每一凹槽穿過所述第一金屬層及部分所述絕緣層； 對應所述凹槽形成定位柱以填充所述凹槽，並對所述基板進行線路製作形成內層線路基板，其中，所述第一金屬層對應形成第一內層線路層，所述第一內層線路層包括至少二個間隔設置的支撐墊，且每一支撐墊包括本體及自所述本體的周緣向外延伸的凸伸部，所述本體與所述定位柱對應； 開設至少一貫穿所述內層線路基板的開口，每一開口至少露出二個支撐墊的凸伸部的部分區域； 將電子元件置於所述開口中並藉由所述凸伸部支撐以形成中間體； 在所述中間體的相對二側分別形成第一外層線路基板及第二外層線路基板以封裝所述電子元件，從而獲得所述封裝結構。
進一步地，在步驟“開設至少一貫穿所述內層線路基板的開口”中，還包括：每個定位柱背離對應的支撐墊的表面的部分區域自所述開口露出。
進一步地，所述基板還包括設置於所述絕緣層背離所述第一金屬層的一側的第二金屬層，在步驟“對應所述凹槽形成定位柱以填充所述凹槽，並對所述基板進行線路製作形成內層線路基板”中，還包括：所述第二金屬層對應形成第二內層線路層。
進一步地，所述電子元件朝向或/及背離所述第一內層線路層的一側設置至少一連接端子，所述電子元件藉由所述連接端子與所述第一外層線路基板或/及所述第二外層線路基板電連接。
進一步地，所述第一外層線路基板包括第一介質層及第一外層線路層，所述第一介質層與所述第一內層線路層結合並填充所述開口，所述第一外層線路層設置於所述第一介質層背離所述第一內層線路層的一側。
進一步地，所述第二外層線路基板包括第二介質層及第二外層線路層，所述第二介質層與所述內層線路基板背離所述第一內層線路層的一側結合並填充所述開口，所述第二外層線路層設置於所述第二介質層背離所述內層線路基板的一側。
進一步地，自所述本體的周緣朝不同方向延伸的所述凸伸部的長度相同或不相同。
一種封裝結構，包括： 介質層； 至少一內層線路層，內埋於所述介質層中； 至少二外層線路層，位於所述至少一內層線路層的二側並與所述介質層結合；及 至少一電子元件，內埋於所述介質層中； 每一內層線路層包括至少二間隔設置的支撐墊，且每一支撐墊包括本體及自所述本體的周緣向外延伸的凸伸部，所述封裝結構還包括至少二間隔設置的定位柱，且每一定位柱對應連接一所述本體，每一電子元件位於至少二所述定位柱之間且每一電子元件的一端與至少二所述支撐墊的凸伸部接觸。
進一步地，自所述本體的周緣朝不同方向延伸的所述凸伸部的長度相同或不相同。
進一步地，所述電子元件朝向或/及背離與所述電子元件接觸的所述內層線路層的一側設置至少一連接端子，所述電子元件藉由所述連接端子與所述外層線路層電連接。
本發明的封裝結構的製造方法，在安裝所述電子元件時，利用從所述開口露出的凸伸部支撐所述電子元件，以取代傳統的可剝離膠層支撐所述電子元件，從而避免了去除所述可剝離膠層時存在的殘膠的問題，省略了貼膠撕膠的步驟；利用從所述開口露出的凸伸部支撐所述電子元件還能夠在所述安裝有所述電子元件所述內層線路基板的二側同時進行封裝，簡化封裝流程，同時避免封裝時因二次壓合產生的預浸線(prepreg line)。其次，所述電子元件裝設於至少二個定位柱之間，在封裝所述電子元件時定位所述電子元件，從而提高所述電子元件的封裝精度。
下面將結合本發明實施例中的圖式，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅係本發明一部分實施例，而不係全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，均屬於本發明保護的範圍。
除非另有定義，本文所使用的所有的技術及科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。本文中在本發明的說明書中所使用的術語只係為了描述具體的實施例的目的，不係旨在於限制本發明。
請參閱圖1至圖7，本發明一較佳實施方式的封裝結構的製造方法，其包括以下步驟：
步驟S1，請參閱圖1，提供一基板10，所述基板10包括依次層疊設置的第一金屬層11、絕緣層13及第二金屬層15。
在本實施方式中，所述絕緣層13可選自但不僅限於聚丙烯、環氧樹脂、聚氨酯、酚醛樹脂、脲醛樹脂、三聚氰胺-甲醛樹脂、液晶聚合物、聚醯亞胺、聚醚醚酮、聚對苯二甲酸乙二醇酯及聚萘二甲酸乙二醇酯等中的至少一種。
在其他實施方式中，所述基板10還可為單面板或者多層板。
步驟S2，請參閱圖2，在所述基板10上開設至少二個間隔設置的凹槽16，每一凹槽16穿過所述第一金屬層11及部分所述絕緣層13。
具體的，每一凹槽16包括貫穿所述第一金屬層11的第一部分161及自所述絕緣層13設有所述第一金屬層11的表面朝背離所述第一金屬層11延伸的第二部分163。
在本實施方式中，所述凹槽16可藉由但不僅限於鐳射切割、盲撈等方式形成。
步驟S3，請參閱圖3，對應所述凹槽16形成定位柱20以填充所述凹槽16，並對所述基板10進行線路製作形成內層線路基板10a，其中，所述第一金屬層11對應形成第一內層線路層110，所述第二金屬層15對應形成第二內層線路層150，所述第一內層線路層110包括至少二個間隔設置的支撐墊113，且每一支撐墊113包括本體113a及自所述本體113a的周緣向外延伸的凸伸部113b，所述本體113a與所述定位柱20對應。
在本實施方式中，所述定位柱20藉由電鍍形成，所述定位柱20填滿所述凹槽16。在其他實施方式中，所述定位柱20還可藉由氣相沉積等其他方式形成。
自所述本體113a的周緣朝不同方向延伸的所述凸伸部113b的長度可相同也可不相同。
步驟S4，請參閱圖4，開設至少一貫穿所述內層線路基板10a的開口101，每一開口101至少露出二個支撐墊113的凸伸部113b的部分區域。
在本實施方式中，每個定位柱20背離對應的支撐墊113的表面的部分區域自所述開口101露出。
步驟S5，請參閱圖5，將電子元件30置於所述開口101中，並藉由所述凸伸部113b支撐，從而形成中間體200。
在本實施方式中，所述電子元件30朝向所述內層線路層110的一側設置至少一連接端子31。所述連接端子31位於支撐所述電子元件30的所述凸伸部113b之間。
在其他實施方式中，所述連接端子31還可設置於所述電子元件30背離所述第一內層線路層110的一側。
步驟S6，請參閱圖6，在所述中間體200的相對二側分別形成第一外層線路基板40及第二外層線路基板50，以封裝所述電子元件30，從而獲得封裝結構100。
在本實施方式中，所述形成於第一內層線路層110上的第一外層線路基板40與所述電子元件30電連接。
在其他實施方式中，所述第二外層線路基板50與所述電子元件30電連接。
在本實施方式中，所述第一外層線路基板40包括第一介質層41及第一外層線路層43。所述第一介質層41與所述第一內層線路層110結合，並填充所述開口101。所述第一外層線路層43設置於所述第一介質層41背離所述第一內層線路層110的一側，且所述第一外層線路層43與所述連接端子31電連接。
所述第二外層線路基板50包括第二介質層51及第二外層線路層53，所述第二介質層51與所述內層線路基板10a背離所述第一內層線路層110的一側結合，所述第二外層線路層53設置於所述第二介質層51背離所述內層線路基板10a的一側。
所述第二介質層51還可填充所述開口101。
所述第一介質層41及所述第二介質層51的材質可分別選自但不僅限於聚丙烯、環氧樹脂、聚氨酯、酚醛樹脂、脲醛樹脂、三聚氰胺-甲醛樹脂、液晶聚合物、聚醯亞胺、聚醚醚酮、聚對苯二甲酸乙二醇酯及聚萘二甲酸乙二醇酯等中的至少一種。
在其他實施方式中，所述第一外層線路基板40及所述第二外層線路基板50均還可為雙層線路基板或者多層線路基板。
在本實施方式中，步驟S6中“在所述中間體200的相對二側分別形成第一外層線路基板40及第二外層線路基板50”具體包括：
步驟S61，請參閱圖7，在所述中間體200的相對二側分別壓合第一單面板50a及第二單面板50b。
所述第一單面板50a包括第一介質層41及第一金屬箔43a。所述第一介質層41與所述第一內層線路層110結合，並填充所述開口101。所述第一金屬箔43a設置於所述第一介質層41背離所述第一內層線路層110的一側。
所述第二單面板50b包括第二介質層51及第二金屬箔53a。所述第二戒指層50與所述內層線路基板10a背離所述第一內層線路層110的一側結合，所述第二金屬箔53a設置於所述第二介質層51背離所述內層線路基板10a的一側。
所述第二介質層51還可填充所述開口101。
步驟S62，請參閱圖6，對所述第一單面板50a及所述第二單面板50b進行線路製作，使所述第一金屬箔43a對應形成第一外層線路層43，所述第二金屬箔53a對應形成第二外層線路層53，並且形成至少一導電結構55電連接所述第一外層線路層43及所述連接端子31，從而製得第一外層線路基板40及第二外層線路基板50。
請參閱圖8，本發明還提供一實施方式的封裝結構100，其包括介質層60、至少一內層線路層70、至少二外層線路層80及至少一電子元件30。所述至少一內層線路層70內埋於所述介質層60中，所述至少二外層線路層80位於所述至少一內層線路層70的二側並與所述介質層60結合。每一內層線路層70包括至少二間隔設置的支撐墊71，且每一支撐墊71包括本體713及自所述本體713的周緣向外延伸的凸伸部715。所述封裝結構100還包括至少二間隔設置的定位柱20，且每一定位柱20對應連接一所述本體713。每一電子元件30內埋於所述介質層60中，位於至少二所述定位柱20之間且一端與至少二所述支撐墊71的凸伸部715接觸。所述電子元件30與所述外層線路層80電連接。
在本實施方式中，所述介質層60可選自但不僅限於聚丙烯、環氧樹脂、聚氨酯、酚醛樹脂、脲醛樹脂、三聚氰胺-甲醛樹脂、液晶聚合物、聚醯亞胺、聚醚醚酮、聚對苯二甲酸乙二醇酯及聚萘二甲酸乙二醇酯等中的至少一種。
自所述本體713的周緣朝不同方向延伸的所述凸伸部715的長度可相同也可不相同。
所述封裝結構100還包括設置於所述電子元件30朝向及/或背離與所述電子元件30接觸的所述內層線路層70的一側的至少一連接端子31，所述連接端子31與所述外層線路層80連接。
本實施方式中，所述連接端子31位於支撐所述電子元件30的所述凸伸部715之間。
本發明的封裝結構的製造方法，在安裝所述電子元件30時，利用從所述開口101露出的凸伸部113b（715）支撐所述電子元件30，以取代傳統的可剝離膠層支撐所述電子元件30，從而避免了去除所述可剝離膠層時存在的殘膠的問題，省略了貼膠撕膠的步驟；利用從所述開口101露出的凸伸部113b（715）支撐所述電子元件30還能夠在所述安裝有所述電子元件30所述內層線路基板10a的二側同時進行封裝，簡化封裝流程，同時避免封裝時因二次壓合產生的預浸線(prepreg line)。其次，所述電子元件30裝設於至少二個定位柱20之間，在封裝所述電子元件30時定位所述電子元件30，從而提高所述電子元件30的封裝精度。
以上所述，僅係本發明的較佳實施方式而已，並非對本發明任何形式上的限制，雖然本發明已係較佳實施方式揭露如上，並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施方式，但凡係未脫離本發明技術方案內容，依據本發明的技術實質對以上實施方式所做的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
封裝結構 100
基板 10
第一金屬層 11
絕緣層 13
第二金屬層 15
凹槽 16
第一部分 161
第二部分 163
定位柱 20
內層線路基板 10a
第一內層線路層 110
第二內層線路層 150
支撐墊 113、71
本體 113a、713
凸伸部 113b、715
開口 101
電子元件 30
中間體 200
連接端子 31
第一外層線路基板 40
第二外層線路基板 50
第一介質層 41
第一外層線路層 43
第二介質層 51
第二外層線路層 53
第一單面板 50a
第二單面板 50b
第一金屬箔 43a
第二金屬箔 53a
導電結構 55
介質層 60
內層線路層 70
外層線路層 80
圖1為本發明提供的一實施方式的基板的截面示意圖。
圖2為在圖1所示的基板上形成凹槽的截面示意圖。
圖3為本發明提供的一實施方式的內層線路基板的截面示意圖。
圖4為在圖3所示的內層線路基板上形成開口的截面示意圖。
圖5為在圖4所示的內層線路基板上安裝電子元件形成中間體的截面示意圖。
圖6為封裝圖5所示的電子元件獲得的封裝結構的截面示意圖。
圖7為在圖5所示的中間體上壓合第一單面板及第二單面板的截面示意圖。
圖8為本發明提供的一實施方式的封裝結構的截面示意圖。
無
封裝結構 100
定位柱 20
支撐墊 71
本體 713
凸伸部 715
電子元件 30
連接端子 31
介質層 60
內層線路層 70
外層線路層 80

Claims (10)

  1. 一種封裝結構的製造方法，其包括以下步驟： 提供一基板，包括絕緣層及設置於所述絕緣層一側的第一金屬層； 在所述基板上開設至少二個間隔設置的凹槽，每一凹槽穿過所述第一金屬層及部分所述絕緣層； 對應所述凹槽形成定位柱以填充所述凹槽，並對所述基板進行線路製作形成內層線路基板，其中，所述第一金屬層對應形成第一內層線路層，所述第一內層線路層包括至少二個間隔設置的支撐墊，且每一支撐墊包括本體及自所述本體的周緣向外延伸的凸伸部，所述本體與所述定位柱對應； 開設至少一貫穿所述內層線路基板的開口，每一開口至少露出二個支撐墊的凸伸部的部分區域； 將電子元件置於所述開口中並藉由所述凸伸部支撐以形成中間體； 在所述中間體的相對二側分別形成第一外層線路基板及第二外層線路基板以封裝所述電子元件，從而獲得所述封裝結構。
  2. 如申請專利範圍第1項所述的封裝結構的製造方法，其中，在步驟“開設至少一貫穿所述內層線路基板的開口”中，還包括：每個定位柱背離對應的支撐墊的表面的部分區域自所述開口露出。
  3. 如申請專利範圍第1項所述的封裝結構的製造方法，其中，所述基板還包括設置於所述絕緣層背離所述第一金屬層的一側的第二金屬層，在步驟“對應所述凹槽形成定位柱以填充所述凹槽，並對所述基板進行線路製作形成內層線路基板”中，還包括：所述第二金屬層對應形成第二內層線路層。
  4. 如申請專利範圍第1項所述的封裝結構的製造方法，其中，所述電子元件朝向或/及背離所述第一內層線路層的一側設置至少一連接端子，所述電子元件藉由所述連接端子與所述第一外層線路基板或/及所述第二外層線路基板電連接。
  5. 如申請專利範圍第1項所述的封裝結構的製造方法，其中，所述第一外層線路基板包括第一介質層及第一外層線路層，所述第一介質層與所述第一內層線路層結合並填充所述開口，所述第一外層線路層設置於所述第一介質層背離所述第一內層線路層的一側。
  6. 如申請專利範圍第1項所述的封裝結構的製造方法，其中，所述第二外層線路基板包括第二介質層及第二外層線路層，所述第二介質層與所述內層線路基板背離所述第一內層線路層的一側結合並填充所述開口，所述第二外層線路層設置於所述第二介質層背離所述內層線路基板的一側。
  7. 如申請專利範圍第1項所述的封裝結構的製造方法，其中，自所述本體的周緣朝不同方向延伸的所述凸伸部的長度相同或不相同。
  8. 一種封裝結構，包括： 介質層； 至少一內層線路層，內埋於所述介質層中； 至少二外層線路層，位於所述至少一內層線路層的二側並與所述介質層結合；及 至少一電子元件，內埋於所述介質層中； 其改良在於，每一內層線路層包括至少二間隔設置的支撐墊，且每一支撐墊包括本體及自所述本體的周緣向外延伸的凸伸部，所述封裝結構還包括至少二間隔設置的定位柱，且每一定位柱對應連接一所述本體，每一電子元件位於至少二所述定位柱之間且每一電子元件的一端與至少二所述支撐墊的凸伸部接觸。
  9. 如申請專利範圍第8項所述的封裝結構，其中，自所述本體的周緣朝不同方向延伸的所述凸伸部的長度相同或不相同。
  10. 如申請專利範圍第8項所述的封裝結構，其中，所述電子元件朝向或/及背離與所述電子元件接觸的所述內層線路層的一側設置至少一連接端子，所述電子元件藉由所述連接端子與所述外層線路層電連接。
TW108135400A 2019-09-24 2019-09-30 封裝結構及其製造方法 TWI735045B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/107510 2019-09-24
PCT/CN2019/107510 WO2021056181A1 (zh) 2019-09-24 2019-09-24 封装结构及其制造方法

Publications (2)

Publication Number Publication Date
TW202121612A TW202121612A (zh) 2021-06-01
TWI735045B true TWI735045B (zh) 2021-08-01

Family

ID=75165378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135400A TWI735045B (zh) 2019-09-24 2019-09-30 封裝結構及其製造方法

Country Status (4)

Country Link
US (1) US11375619B2 (zh)
CN (1) CN112840451B (zh)
TW (1) TWI735045B (zh)
WO (1) WO2021056181A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115484755A (zh) * 2021-06-16 2022-12-16 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法及电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200711037A (en) * 2005-01-11 2007-03-16 Freescale Semiconductor Inc Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
TW201011883A (en) * 2008-09-15 2010-03-16 Powertech Technology Inc Semiconductor package having isolated inner lead
TW201421623A (zh) * 2012-11-21 2014-06-01 力成科技股份有限公司 平面柵格陣列封裝構造及其基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
EP1806957B1 (en) 2004-10-29 2010-08-18 Murata Manufacturing Co., Ltd. Multilayer substrate incorporating chip type electronic component and production method therefor
TWI240390B (en) * 2004-12-09 2005-09-21 Phoenix Prec Technology Corp Semiconductor package structure and method for fabricating the same
CN102244018B (zh) * 2010-05-14 2013-08-28 深南电路有限公司 芯片埋入式印刷电路板的制造方法
CN202231960U (zh) * 2011-08-10 2012-05-23 深南电路有限公司 电子元件埋入式电路板
US20130044448A1 (en) 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
JP5715009B2 (ja) 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
KR102194718B1 (ko) * 2014-10-13 2020-12-23 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
CN105655258B (zh) * 2014-11-14 2018-07-13 欣兴电子股份有限公司 嵌入式元件封装结构的制作方法
KR102253472B1 (ko) * 2015-03-13 2021-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6789886B2 (ja) * 2017-06-09 2020-11-25 株式会社東芝 電子装置
JP7231428B2 (ja) * 2019-02-12 2023-03-01 日本ピラー工業株式会社 高周波回路基板の製造方法、及び高周波回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200711037A (en) * 2005-01-11 2007-03-16 Freescale Semiconductor Inc Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
TW201011883A (en) * 2008-09-15 2010-03-16 Powertech Technology Inc Semiconductor package having isolated inner lead
TW201421623A (zh) * 2012-11-21 2014-06-01 力成科技股份有限公司 平面柵格陣列封裝構造及其基板

Also Published As

Publication number Publication date
CN112840451B (zh) 2022-10-18
CN112840451A (zh) 2021-05-25
US20210368626A1 (en) 2021-11-25
WO2021056181A1 (zh) 2021-04-01
TW202121612A (zh) 2021-06-01
US11375619B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
JP4592751B2 (ja) プリント配線基板の製造方法
US9190386B2 (en) Substrate, chip package and method for manufacturing substrate
US9852973B2 (en) Manufacturing method of chip package and package substrate
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
TWI548043B (zh) 封裝結構及其製法
TWI624018B (zh) 封裝結構及其製法
JP2013030593A (ja) 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
US9899235B2 (en) Fabrication method of packaging substrate
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
US10403567B2 (en) Fabrication method of electronic package
TWI611523B (zh) 半導體封裝件之製法
TWI758756B (zh) 封裝載板及其製作方法
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
TWI735045B (zh) 封裝結構及其製造方法
TWI850661B (zh) 封裝結構及其製備方法
TW201624631A (zh) 封裝結構及其製法
TWI741319B (zh) 封裝結構及其製造方法
US9905503B2 (en) Package stucture and method of fabricating the same
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
US20220279655A1 (en) Packaging structure
TW201616928A (zh) 內埋式元件封裝結構的製作方法
TW202549084A (zh) 電子封裝件及其製法
JP2016157719A (ja) 配線基板の製造方法
JP2017022151A (ja) 多層配線基板及びその製造方法