[go: up one dir, main page]

TWI734351B - 積體晶片及其製造方法 - Google Patents

積體晶片及其製造方法 Download PDF

Info

Publication number
TWI734351B
TWI734351B TW109101828A TW109101828A TWI734351B TW I734351 B TWI734351 B TW I734351B TW 109101828 A TW109101828 A TW 109101828A TW 109101828 A TW109101828 A TW 109101828A TW I734351 B TWI734351 B TW I734351B
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
bottom electrode
conductive
active metal
Prior art date
Application number
TW109101828A
Other languages
English (en)
Other versions
TW202046454A (zh
Inventor
張富宸
涂國基
朱文定
黃楚傑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202046454A publication Critical patent/TW202046454A/zh
Application granted granted Critical
Publication of TWI734351B publication Critical patent/TWI734351B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H10W20/035—
    • H10W20/074—
    • H10W20/089—
    • H10W20/098—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本申請的各種實施例涉及一種電阻式隨機存取記憶體(RRAM)單元，RRAM單元包括阻障層以在RRAM單元的操作期間約束金屬陽離子的移動。在一些實施例中，RRAM單元更包括底部電極、頂部電極、切換層和活性金屬層。切換層、阻障層和活性金屬層堆疊在底部電極和頂部電極之間，並且阻障層在切換層與活性金屬層之間。阻障層是導電的，並且其間的晶格常數小於活性金屬層的晶格常數。

Description

積體晶片及其製造方法
本揭露係有關於一種積體晶片及其製造方法，特別有關於一種電阻式隨機存取記憶體及其製造方法。
許多現代電子設備包括非揮發性記憶體。非揮發性記憶體是能夠在沒有電力的情況下儲存資料的電子記憶體。用於下一代非揮發性記憶體的一些有希望的候選者包括電阻式隨機存取記憶體(RRAM)。RRAM具有相對簡單的結構，並且與互補金氧半導體(CMOS)邏輯製造製程兼容。
根據本揭露的一些實施例的一種積體晶片，包括基板以及電阻式隨機存取記憶體(RRAM)單元。RRAM單元覆蓋基板，其中RRAM單元包括底部電極和頂部電極，並且更包括切換層、阻障層，以及堆疊在底部電極與頂部電極之間的活性金屬層，其中阻障層是導電的並且位於切換層與活性金屬層之間，並且其中阻障層的晶格常數小於活性金屬層的晶格常數。
根據本揭露的一些實施例的一種積體晶片，包括底部電極、介電層、阻障層、鋁層以及頂部電極。介電層 覆蓋底部電極；阻障層覆蓋介電層，其中阻障層包含鉭；鋁層覆蓋阻障層；頂部電極覆蓋鋁層；底部電極和頂部電極、介電層、阻障層和鋁層限定一記憶體單元。
根據本揭露的一些實施例的一種積體晶片的製造方法，包括以下步驟：在導電線上沉積底部電極層並將底部電極層電耦合到導電線；在底部電極層上沉積介電層；在介電層上沉積導電阻障層；在導電阻障層上沉積金屬層，金屬層的密度比導電阻障層小；在金屬層上沉積頂部電極層，頂部電極層相對於金屬層對氧具有低反應性；圖案化底部電極層和頂部電極層、介電層、導電阻障層和金屬層以形成一記憶體單元。
100:剖視圖
102:RRAM單元
104:阻障層
104l:下部阻障層
104u:上部阻障層
106:底部電極
106b:底部電極主體
106b1:第一底部電極主體區段
106b2:第二底部電極主體區段
106l:底部電極襯墊
108:頂部電極
110:切換層
112:活性金屬層
114:金屬絲
116:金屬原子
200A:剖視圖
200B:剖視圖
202:金屬陽離子
300:剖視圖
400A:剖視圖
400B:剖視圖
400C:剖視圖
400D:剖視圖
400E:剖視圖
400F:剖視圖
402:互連結構
404:線
404b:底部電極線
404t:頂部電極線
406:通孔
406t:頂部電極通孔
408:硬掩模
410:底部電極通孔
412:側壁間隔物結構
414:金屬間介電質(IMD)層
416:通孔介電層
418:蝕刻終止層
420:IMD襯墊
500A:剖視圖
500B:剖視圖
502:1T1R單元
504:汲極區
506:汲極側導電路徑
508:基板
508b:塊
510:溝槽隔離結構
512:存取電晶體
514:層間介電質(ILD)層
516:外周區域
518:外圍設備
520:源極/汲極區
524:源極區
526:閘極介電層
528:閘電極
600:頂部佈局
602:RRAM陣列
700:剖視圖
800:剖視圖
900:剖視圖
902:通孔開口
904:光阻劑掩模
1000:剖視圖
1002:襯墊層
1004:第一導電層
1100:剖視圖
1102:第二導電層
1200:剖視圖
1202:切換層
1204:阻障層
1206:活性金屬層
1208:第三導電層
1210:硬掩模層
1300:剖視圖
1302:光阻劑掩模
1400:剖視圖
1500:剖視圖
1700:剖視圖
1800:方塊圖
1802:方塊
1804:方塊
1806:方塊
1808:方塊
1810:方塊
1812:方塊
1814:方塊
1900:剖視圖
2000:剖視圖
2002:記憶體單元開口
2004:光阻劑掩模
2100:剖視圖
2102:第一導電層
2104:第二導電層
2200:剖視圖
2300:剖視圖
2400:方塊圖
2402:方塊
2404:方塊
2406:方塊
2408:方塊
2410:方塊
2412:方塊
2414:方塊
A:線
B:線
BL:位元線
SL:源極線
WL:字線
Tam、Tb、Ts、Te:厚度
當結合附圖閱讀時，從以下詳細描述可以最好地理解本揭露的各方面。應注意，根據行業中的標準實踐，各種特徵未按比例繪製。實際上，為了論述的清楚性，可以任意地增大或縮小各種特徵的尺寸。
第1圖繪示包括阻障層的電阻式隨機存取記憶體(RRAM)單元的一些實施例的剖視圖。
第2A圖和第2B圖繪示在分別溶解金屬絲(metal filament)和形成金屬絲時，第1圖的RRAM單元的一些實施例的剖視圖。
第3圖繪示第1圖的RRAM單元的一些實施例的剖視圖，其中阻障層是多層膜。
第4A圖至第4F繪示第1圖的RRAM單元的各種實施例的剖視圖，其中該RRAM單元處於積體電路晶片的互連結構中。
第5A圖和第5B繪示RRAM單元的一些實施例的剖視圖，其中該RRAM單元包括單獨的阻障層並且與單獨的單電晶體單電阻器(1T1R)單元整合。
第6圖繪示第5A圖和第5B圖的積體電路晶片的一些實施例的頂部佈局。
第7圖至第17圖繪示用於形成包括單獨的阻障層並與1T1R單元整合的RRAM單元的方法的一些實施例的剖視圖。
第18圖繪示第7圖至第17圖的方法的一些實施例的方塊圖。
第19圖至第23圖繪示第7圖至第17圖的方法的一些替代實施例的一系列剖視圖，其中利用第4F圖中的RRAM單元實施例執行該方法。
第24圖繪示第19圖至第23圖的方法的一些實施例的方塊圖。
本揭示案提供了用於實施本揭示案的不同特徵的許多不同實施例或實例。以下描述部件和佈置的特定實例以簡化本揭示案。當然，該等僅僅是實例，而並且旨在為限制性的。例如，在以下描述中在第二特徵上方或之上形成第一特徵可以包括第一特徵和第二特徵形成為直接接觸的實 施例，並且亦可以包括可以在第一特徵與第二特徵之間形成額外特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本揭露可以在各種實例中重複參考數字及/或字母。該重複是為了簡單和清楚的目的，並且本身並不表示所論述的各種實施例及/或配置之間的關係。
此外，在此可以使用空間相對術語，諸如「下方」、「以下」、「下部」、「上方」、「上部」等來簡化描述，以描述如圖中所示的一個元件或特徵與另一元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置/元件的不同取向。裝置可以以其他方式取向(旋轉90度或在其他方向上)，並且可以類似地相應解釋在此使用的空間相對描述詞。
在一些實施例中，電阻式隨機存取記憶體(RRAM)單元包括底部電極、覆蓋該底部電極的切換層、覆蓋該切換層的活性金屬層，以及覆蓋該活性金屬層的頂部電極層。在形成RRAM單元期間，從頂部電極向底部電極施加具有正極性的形成電壓。該形成電壓誘發活性金屬層中金屬的氧化，並因此導致金屬陽離子。此外，來自形成電壓的電場使金屬陽離子朝向底部電極遷移。在底部電極處開始，金屬陽離子被還原以逐漸生長從底部電極延伸到頂部電極的金屬絲。在RRAM單元的操作期間，從頂部電極向底部電極施加具有負極性的復位電壓和具有正極性的設定電壓，以分別將切換層復位到高電阻狀態(HRS)和將切換層設定到低電阻狀態(LRS)。復位電壓反轉上述成形製程以部分 地溶解金屬絲，而設定電壓根據上述成形製程使金屬絲再成形。
在至少活性金屬層是鋁或包含鋁的實施例中，耐久性可能較差。HRS和LRS之間的電阻差將隨著越來越多的設定/復位循環而降級，直到HRS和LRS基本上相同。此類降級是由於與在轉變為HRS時離開切換層相比，更多的金屬陽離子在轉變為LRS時進入切換層。隨著時間的推移，此會使金屬絲積聚，並且變得越來越難以在預定的時序約束及/或預定的工作電壓內轉變為HRS。因此，HRS和LRS最終變得基本上相同，並且RRAM單元最終失效。
本申請的各種實施例涉及一種RRAM單元，該RRAM單元包括阻障層以在RRAM單元的操作期間約束金屬陽離子的移動。在一些實施例中，RRAM單元更包括底部電極、切換層、活性金屬層和頂部電極。切換層、阻障層和活性金屬層堆疊在底部電極與頂部電極之間。阻障層覆蓋在切換層上，並且活性金屬層覆蓋在切換層上。此外，阻障層被配置為減慢金屬離子在從HRS切換到LRS時從活性金屬層穿過阻障層的移動。例如，阻障層的晶格常數可以小於活性金屬層的晶格常數。作為另一個實例，阻障層的密度可以大於活性金屬層的密度。
藉由在切換層與活性金屬層之間佈置阻障層，可以增加切換循環可靠性(亦即，耐久性)。例如，在活性金屬層是鋁或包含鋁的情況下，鉭或氮化鉭阻障層可以減少在轉變為LRS時進入切換層的金屬陽離子的數目。然而，其他 材料亦為合適的。藉由減少進入切換層的金屬陽離子的數目，金屬絲隨時間的積聚變慢，因此切換循環可靠性(亦即，耐久性)增加。
另外，藉由在切換層與活性金屬層之間佈置阻障層，可以減小形成電壓、設定電壓和復位電壓。例如，在阻障層包含鉭或氮化鉭並且切換層包含氮或氧的情況下，鉭或氮化鉭可以遷移到切換層並且可以與氮或氧反應。然而，其他材料亦為合適的。遷移和反應可能增加洩漏並因此可能降低形成電壓、設定電壓和復位電壓。例如，形成電壓可以降低約30%或一些其他合適的百分比。藉由降低形成電壓、設定電壓和復位電壓，可以降低功耗。此外，可以減少形成失效位元的數目。
參考第1圖，提供了包括阻障層104的RRAM單元102的一些實施例的剖視圖100。如下文更詳細論述的，阻障層104在RRAM單元102的設定和復位操作期間約束金屬陽離子(未繪示)的移動，以增強RRAM單元102的耐久性。RRAM單元102可以例如與積體電路(IC)晶片中的其他設備整合及/或可以例如是陽離子型RRAM單元或一些其他合適類型的RRAM單元。應注意，陽離子型RRAM單元有時被稱為可編程金屬化單元(PMC)或導電橋接隨機存取記憶體(CBRAM)單元。
底部電極106、頂部電極108、切換層110和活性金屬層112與阻障層104堆疊以限定RRAM單元102。切換層110覆蓋底部電極106，並且阻障層104覆蓋切換層 110。此外，活性金屬層112覆蓋阻障層104，並且頂部電極108覆蓋活性金屬層112。在一些實施例中，阻障層104是或包含鉭或氮化鉭，並且活性金屬層112是或包含鋁。然而，其他材料亦為合適的。例如，活性金屬層112可以是銅、銀，或一些其他合適的金屬。
在RRAM單元102的操作期間，重複形成和溶解切換層110中的金屬絲114。在形成金屬絲114時，活性金屬層112氧化以形成金屬陽離子。此外，金屬陽離子穿過阻障層104遷移到切換層110並且還原成限定金屬絲114的金屬原子116。在溶解金屬絲114時，金屬絲114氧化以形成金屬陽離子。此外，金屬陽離子穿過阻障層104遷移到活性金屬層112並且還原到活性金屬層112中。形成和溶解金屬絲114可以例如分別將RRAM單元102改變為LRS和HRS。
藉由在切換層110與活性金屬層112之間佈置阻障層104，可以增加切換循環可靠性(亦即，耐久性)。例如，阻障層104可以減少在轉變為LRS時進入切換層110的鋁陽離子的數目。換言之，阻障層104減慢了鋁陽離子在轉變為LRS時進入切換層110的速率(相對於沒有阻障層的相同RRAM單元)。藉由減少進入切換層110的金屬陽離子的數目，金屬絲114隨時間的積聚變慢，因此切換循環可靠性(亦即，耐久性)增加。另外，藉由在切換層110與活性金屬層112之間佈置阻障層104，可以減小形成電壓、設定電壓和復位電壓。例如，來自阻障層104的材料可以遷移到切換 層110並且可以與切換層110反應。遷移和反應可能增加洩漏並因此可能降低形成電壓、設定電壓和復位電壓。此繼而可以降低功耗和形成失效位元的數目。
底部電極106和頂部電極108以及活性金屬層112是導電的。然而，與活性金屬層112相比，底部電極106和頂部電極108是電化學惰性的。換言之，與底部電極106和頂部電極108相比，活性金屬層112具有電化學活性。因此，與活性金屬層112相比，底部電極106和頂部電極108與氧的反應性較低，因此依賴於比活性金屬層112更大的能量來進行氧化。例如，底部電極106和頂部電極108可以依賴於5或更大的電子伏特(eV)來進行氧化，而活性金屬層112可以依賴於3或更低的eV來進行氧化。然而，其他eV值亦為合適的。
在一些實施例中，底部電極106和頂部電極108是或包含氮化鈦、氮化鉭、一些其他合適的導電材料，或前述的任何組合。此外，在一些實施例中，底部電極106和頂部電極108是或包含鉑及/或一些其他合適的貴金屬。在一些實施例中，底部電極106和頂部電極108具有約1-10奈米(nm)、約1-5nm或約5-10nm的電極厚度Te。然而，其他厚度亦為合適的。在一些實施例中，電極厚度Te是相同的。在其他實施例中，電極厚度Te是不同的。在一些實施例中，活性金屬層112是或包含鋁及/或一些其他合適的金屬。在一些實施例中，活性金屬層112的活性金屬厚度Tam為約10-500nm，約10-255nm，或約255-500nm。然而，其 他厚度亦為合適的。若活性金屬層112太薄(例如，小於約10nm或一些其他合適的值)，則活性金屬層112可能不能在切換層110中充分地供應金屬絲。若活性金屬層112太厚(例如，大於約500nm或一些其他合適的值)，則活性金屬層112上的電壓降可能較高並且因此可靠性可能較差。另外或替代地，若活性金屬層112太厚(例如，大於約500nm或一些其他合適的值)，則活性金屬層112可能使得使用現有製程進行整合更加困難。
切換層110和阻障層104分別是介電質的和導電的。此外，切換層110和阻障層104分別是電解質和用於由活性金屬層112的氧化產生的金屬陽離子的阻障層。例如，在活性金屬層112是或包含鋁的情況下，切換層110和阻障層104分別是電解質和用於由活性金屬層112的氧化產生的鋁陽離子的阻障層。
在一些實施例中，切換層110是或包含氧化矽(例如，SiO2)、氧化鉿(例如，HfO2)、氮化矽(例如，SiNx)、氧化鋁(例如，Al2O3)、氧化鋯(例如，ZrO2)、一些其他合適的介電質，或前述的任何組合。在一些實施例中，切換層110的切換厚度Ts或約1-50nm、約1-25nm，或約25-50nm。然而，其他厚度亦為合適的。
在一些實施例中，阻障層104具有比活性金屬層112更小的晶格常數及/或更大的密度，因此更難以將來自活性金屬層112的金屬陽離子擴散或以其他方式移動穿過阻障層104。例如，活性金屬層112的密度可小於約5克/ 立方厘米(g/cm3)(例如，約2.7g/cm3或一些其他合適的值)，而阻障層104的密度可大於約10g/cm3(例如，約16.69g/cm3、約13.7g/cm3，或一些其他合適的值)。作為另一實例，活性金屬層112的晶格常數可大於約385(例如，約404.95或一些其他合適的值)，而阻障層104的晶格常數可小於約350(例如，約330.13或一些其他合適的值)。然而，其他密度值和晶格常數值亦為合適的。藉由使金屬陽離子更難以移動穿過阻障層104，相對於沒有阻障層104的相同RRAM單元，金屬陽離子移動穿過阻障層104的速率降低。在一些實施例中，阻障層104是或包含鉭、氮化鉭、一些其他合適的阻擋材料，或前述的任何組合。
在一些實施例中，阻障層104的阻障層厚度Tb為約1-10nm、約1-5nm，或約5-10nm。然而，其他厚度亦為合適的。若阻障層104太薄(例如，小於約1nm或一些其他合適的值)，則阻障層104可能不能減慢金屬陽離子穿過阻障層104的遷移，並且因此可能無法增強RRAM單元102的耐久性。另一方面，若阻障層104太厚(例如，大於10nm或一些其他合適的值)，則阻障層104可以完全阻擋或過度減慢金屬陽離子穿過阻障層104的遷移，從而防止在LRS與HRS之間切換及/或改變RRAM單元102的操作。例如，RRAM單元102可以從陽離子型RRAM改變為缺陷型RRAM，並且因此可以具有不同的電氣和效能特性。作為另一個實例，形成電壓可能過高，從而增加了功耗和失效的可能性。另外或替代地，若阻障層104太厚(例如，10nm 或一些其他合適的值)，則阻障層104可能使得使用現有製程進行整合更加困難。在一些實施例中，阻障層厚度Tb與活性金屬厚度Tam的比率為約1：1-500、約1：1-250、約1：250-500，或一些其他合適的比率。此外，在一些實施例中，阻障層厚度Tb與切換厚度Ts的比率為約1：0.1-50、約1：0.1-25、約1：0.5-50，或一些其他合適的比率。在一些實施例中，阻障層104的總厚度變化(TTV)小於約1埃、2埃，或一些其他合適的值。TTV是阻障層厚度Tb的最大值與阻障層厚度Tb的最小值之間的差。若TTV太大(例如，大於約2埃或一些其他合適的值)，則RRAM單元102上的電場均勻性可能較低。此繼而可以降低RRAM單元102的批量製造產量及/或可以使RRAM單元102的效能降級。另外或替代地，若TTV太大(例如，大於約2埃或一些其他合適的值)，則阻障層104的各部分可能太薄(例如，小於約1nm或一些其他合適的值)。如上所述，若阻障層104太薄，則阻障層104可能不能減慢金屬陽離子穿過阻障層104的遷移。
參考第2A圖，提供了在將RRAM單元102復位到HRS時RRAM單元102的一些實施例的剖視圖200A。從頂部電極108向底部電極106施加具有負極性的復位電壓。例如，當頂部電極108接地時，將正電壓施加到底部電極106。復位電壓誘發金屬絲114的氧化，該氧化從金屬絲114的頂部開始並朝向金屬絲114的底部延伸。隨著氧化的進行，金屬絲114的金屬原子116轉變為金屬陽離子202。此外，由復位電壓產生的電場使金屬陽離子202穿過阻障層 104遷移到活性金屬層112，並且還原成活性金屬層112的金屬原子。因此，金屬絲114隨時間推移溶解，該溶解在阻障層104處開始並延伸到底部電極106。
參考第2B圖，提供了在將RRAM單元設置為LRS時，RRAM單元102的一些實施例的剖視圖200B。從頂部電極108向底部電極106施加具有正極性的設定電壓。例如，當底部電極106接地時將正電壓施加到頂部電極108。設定電壓誘發活性金屬層112的氧化，並因此將活性金屬層112的金屬原子轉化為金屬陽離子202。此外，由設定電壓產生的電場使金屬陽離子202穿過阻障層104朝向底部電極106遷移，並且還原成限定金屬絲114的金屬原子116。若金屬絲114存在，則金屬陽離子202在金屬絲114的頂部處還原成金屬原子116，並且若金屬絲114尚不存在，則金屬陽離子202在底部電極106的頂部處還原成金屬原子116。因此，金屬絲114隨時間推移生長，該生長在底部電極106處開始並延伸到阻障層104。
在一些實施例中，在第2B圖的設定期間，包括阻障層104減少了遷移到切換層110中的金屬陽離子202的數目，及/或降低了進入切換層110的遷移速率。例如，當阻障層104是或包含鉭或氮化鉭並且活性金屬層112是或包含鋁時，可能出現此類實施例。然而，其他材料亦為合適的。藉由減少遷移到切換層110中的金屬陽離子202的數目，金屬絲114可以更薄並且耐久性可以增強。
在第2B圖的設定期間遷移到切換層110中的金屬陽離子202的數目可以大於在第2A圖的復位期間遷移出切換層110的金屬陽離子202的數目。隨著時間的推移，此可能導致LRS中的金屬絲114的擴大，由此可能變得越來越難以在預定時序約束及/或預定操作電壓內轉變為HRS。由於金屬絲的該擴大，HRS和LRS最終會聚並且RRAM單元102最終失效。包括阻障層104減少了遷移進出切換層110的金屬陽離子202的數目，從而延長了失效之前的時間並因此增加了RRAM單元102的耐久性。
參考第3圖，提供了第1圖的RRAM單元102的一些實施例的剖視圖300，其中阻障層104是多層膜。在一些實施例中，阻障層104包括下部阻障層104l和覆蓋下部阻障層104l的上部阻障層104u。下部阻障層104l可以例如是或包含鉭，而上部阻障層104u可以例如是或包含氮化鉭，或反之亦然。然而，其他材料亦為合適的。
參考第4A圖，提供了第1圖的RRAM單元102的一些實施例的剖視圖400A，其中RRAM單元102位於積體電路晶片的互連結構402中並且RRAM單元102的底部電極106具有T形輪廓。RRAM單元102位於頂部電極線404t和頂部電極通孔406t的下面，並且亦覆蓋底部電極線404b。
頂部電極通孔406t從頂部電極線404t向下延伸到頂部電極108。在一些實施例中(如圖所示)，頂部電極通孔406t延伸穿過頂部電極108頂上的硬掩模408。在替代實施例中，省略硬掩模408。硬掩模408可以是或包含例如 氮化矽及/或一些其他合適的介電質。在一些實施例中，頂部電極通孔406t和頂部電極線404t是不同的材料及/或彼此獨立。在替代實施例中，頂部電極通孔406t和頂部電極線404t是相同的材料及/或整合在一起。頂部電極線404t、底部電極線404b和頂部電極通孔406t可以是或包含例如銅、鋁銅、一些其他合適的金屬，或前述的任何組合。
底部電極106向下突出到底部電極線404b，從而限定底部電極通孔410並將底部電極106電耦合到底部電極線404b。底部電極106包括底部電極主體106b和底部電極襯墊106l，底部電極襯墊106l覆蓋底部電極主體106b的下側。在一些實施例中，底部電極襯墊106l是黏合層，用以增強形成底部電極主體106b的層的沉積。此外，在一些實施例中，底部電極襯墊106l是擴散阻障層，用以防止底部電極線404b的材料擴散到底部電極主體106b。底部電極襯墊106l可以是或包含例如氮化鉭、氮化鈦、鉭、一些其他合適的材料，或前述的任何組合。底部電極主體106b可以是或包含例如鉑及/或一些其他合適的導電材料。
在替代實施例中，省略了底部電極襯墊106l。在此類替代實施例中，底部電極106可以是整個底部電極106中的單一導電材料。例如，底部電極106可以是或包含氮化鉭、氮化鈦、一些其他合適的導電材料，或前述的任何組合。當使用化學機械拋光(CMP)形成底部電極106時，形成單一導電材料的底部電極106改善了沿著底部電極106的頂表面的平坦度，因為底部電極106整體具有單一硬度並且 因此整體具有單個一去除率。此繼而改善了RRAM單元102上的電場均勻性。
介電質結構圍繞RRAM單元102、以及頂部電極線404t、頂部電極通孔406t和底部電極線404b。介電質結構包括沿著頂部電極108的頂表面的硬掩模408，並且更包括在RRAM單元102的側壁上的側壁間隔物結構412。側壁間隔物結構412位於RRAM單元102的相對側上，並且可以是或包含例如氮化矽及/或一些其他合適的介電質。在一些實施例中，硬掩模408和側壁間隔物結構412是或包含相同的材料。另外，介電質結構包含複數個金屬間介電質(IMD)層414、通孔介電層416、蝕刻終止層418，以及IMD襯墊420。
IMD層414分別圍繞底部電極線404b和頂部電極線404t，並且通孔介電層416、蝕刻終止層418和IMD襯墊420堆疊在IMD層414之間。通孔介電層416圍繞在RRAM單元102與底部電極線404b之間的底部電極通孔410。蝕刻終止層418覆蓋通孔介電層416並沿著側壁間隔物結構412和硬掩模408纏繞RRAM單元102的頂部。IMD襯墊420襯於蝕刻終止層418的頂部，並將蝕刻終止層418與IMD層414中的一個相鄰IMD層414分開。IMD層414可以是或包含例如極低介電常數介電質及/或一些其他合適的介電質。蝕刻終止層418及/或通孔介電層416可以是或包含例如碳化矽及/或一些其他合適的介電質。IMD襯墊420可 以是或包含例如原矽酸四乙酯(TEOS)氧化物及/或一些其他合適的介電質。
參考第4B圖，提供了第4A圖的RRAM單元102的一些替代實施例的剖視圖400B，其中側壁間隔物結構412覆蓋阻障層104。此外，側壁間隔物結構412分別襯於活性金屬層112和頂部電極108的側壁，而不分別襯於阻障層104、切換層110和底部電極106的側壁。
參考第4C圖，提供了第4B圖的RRAM單元102的一些替代實施例的剖視圖400C，其中側壁間隔物結構412進一步襯於阻障層104的側壁。
參考第4D圖，提供了第4A圖的RRAM單元102的一些替代實施例的剖視圖400D，其中RRAM單元102在底部電極通孔410處縮進並且沒有底部電極襯墊106l(參見第4A圖)。在替代實施例中，RRAM單元102更包括位於底部電極通孔410處的底部電極襯墊106l。
參考第4E圖，提供了第4A圖的RRAM單元102的一些替代實施例的剖視圖400E，其中省略了底部電極通孔410並且RRAM單元102直接在底部電極線404b上。此外，底部電極106和頂部電極108、阻障層104、切換層110和活性金屬層112具有U形輪廓，並且省略了第4A圖中的若干特徵。該等省略的特徵包括側壁間隔物結構412、硬掩模408、蝕刻終止層418和IMD襯墊420。如下所示，RRAM單元102可以用單一光微影/蝕刻製程形成，從而降低成本。在替代實施例中，底部電極106和頂部電極108、阻障 層104、切換層110和活性金屬層112具有V形輪廓或一些其他合適的輪廓。
參考第4F圖，提供了第4A圖的RRAM單元102的一些替代實施例的剖視圖400F，其中底部電極襯墊106l的頂表面相對於通孔介電層416的頂表面凹陷距離D。如下所述，使底部電極襯墊106l的頂表面凹陷可以允許底部電極106的頂表面處的平面性增加，因此可以允許RRAM單元102上的電場均勻性增加。
當使用第1圖中的RRAM單元102的實施例說明第4A圖至第4F圖時，可以替代地使用第3圖中的RRAM單元102的實施例。亦即，第4A圖至第4F圖的阻障層104可以是如第3圖所示的多層膜。
參考第5A圖，提供了RRAM單元102的一些實施例的剖視圖500A，其中RRAM單元102包括單獨的阻障層104並且與單獨的單電晶體單電阻器(1T1R)單元502一起整合在積體電路晶片中。RRAM單元102可以例如各自如它們在第4A圖中的對應物所示和所述。1T1R單元502包括單獨的汲極區504和單獨的汲極側導電路徑506。
汲極區504是基板508的摻雜區，並且具有與基板508的塊508b相反的摻雜類型。例如，汲極區504可以是N型，並且基板508的塊508b可以是P型，反之亦然。在替代實施例中，汲極區504位於基板508的阱區(未繪示)上，並且具有與該阱區相反的摻雜類型。此外，汲極區504藉由溝槽隔離結構510彼此電隔離，並且部分地限定用於單獨選 擇RRAM單元102的存取電晶體512(部分繪示)。溝槽隔離結構510延伸到基板508的頂部中，並且包含氧化矽及/或一些其他合適的介電質材料。溝槽隔離結構510可以例如是淺溝槽隔離(STI)結構或一些其他合適的溝槽隔離結構。基板508可以例如是體矽基板、絕緣體上矽(SOI)基板，或一些其他合適的半導體基板。
汲極側導電路徑506將汲極區504電耦合到RRAM單元102的底部電極106。此外，汲極側導電路徑506由互連結構402限定，該互連結構402包括複數條線404和複數個通孔406。複數條線404包括頂部電極線404t和底部電極線404b。在一些實施例中，頂部電極線404t對應於由其他RRAM單元(未繪示)共享的位元線BL。複數個通孔406包括頂部電極通孔406t，並且最靠近基板508的通孔406的水平面位於層間介電質(ILD)層514中。線404和通孔406可以是或包含例如銅、鋁、鋁銅、鈦、鎢、氮化鈦、一些其他合適的導電材料，或前述的任何組合。
1T1R單元502側的外周區域516容納外圍設備518(部分繪示)。外圍設備518可以例如是金氧半導體場效應電晶體(MOSFET)或一些其他合適的半導體元件。此外，外圍設備518可以例如是外周區域516處的許多其他外圍設備(未繪示)中的一者。外圍設備518包括在基板508中的一對源極/汲極區520(僅繪示它們中的一者)，並且更包括在源極/汲極區520之間的閘極結構(未繪示)。源極/汲極區520是基板508中的摻雜區，並且具有與基板508的塊 508b相反的摻雜類型。在替代實施例中，源極/汲極區520位於基板508的阱區(未繪示)上並且具有與阱區相反的摻雜類型。
參考第5B圖，沿著與截取第5A圖的剖視圖500A所沿的軸線正交的軸線提供第5A圖的積體電路晶片的一些實施例的剖視圖500B。1T1R單元502包括單獨的RRAM單元102、單獨的汲極側導電路徑506、單獨的存取電晶體512，以及單獨的源極側導電路徑522。RRAM單元102可以例如各自如它們在第4A圖中的對應物所示和所述。
存取電晶體512位於基板508上，在基板508與互連結構402之間。此外，存取電晶體512藉由溝槽隔離結構510彼此電隔離。存取電晶體512包括單獨的汲極區504、單獨的源極區524、單獨的閘極介電層526，以及單獨的閘電極528。閘電極528分別覆蓋閘極介電層526並限定字線WL。汲極區504和源極區524是基板508的摻雜區，並且具有與基板508的塊508b相反的摻雜類型。在替代實施例中，汲極區504和源極區524位於基板508的阱區(未繪示)上，並且具有與阱區相反的摻雜類型。汲極區504分別與閘電極528的汲極側接界，並且源極區524分別與閘電極528的源極側接界。
汲極側導電路徑506將汲極區504電耦合到RRAM單元102的底部電極106，並且源極側導電路徑522將源極區524電耦合到源極線SL。汲極側導電路徑506和源 極側導電路徑522由互連結構402中的複數根線404和複數個通孔406限定。
儘管第5A圖和第5B圖使用第4A圖中的RRAM單元實施例進行了說明，但是可以替代地使用第1圖、第3圖和第4B圖至第4F圖中的任一者中的RRAM單元實施例。例如，第5A圖和第5B圖的RRAM單元102可以各自如第4B圖中所示，並且可以因此具有覆蓋阻障層104的單獨側壁間隔物結構412。
參考第6圖，提供了第5A圖和第5B圖的積體電路晶片的一些實施例的頂部佈局600。第5A圖和第5B圖的剖視圖500A、500B可以例如分別沿著線A和B或其他合適的位置截取。積體電路晶片包括複數個行和複數個列中的複數個RRAM單元102，從而限定RRAM陣列602。RRAM單元102可以例如如在第1圖、第3圖、第4A圖至第4F圖、第5A圖和第5B圖中的任一者中所示和所述。外圍設備518在積體電路晶片的外周區域516處圍繞RRAM陣列602。外圍設備518可以例如是或包括電晶體及/或其他合適的半導體元件。此外，外圍設備518可以例如實施讀/寫電路及/或用於操作RRAM單元102的其他合適的電路。
參考第7圖至第17圖，提供了用於形成RRAM單元的方法的一些實施例的一系列剖視圖700-1700，其中提供了包括單獨的阻障層並且與1T1R單元一起整合在積體電路晶片中的RRAM單元。剖視圖700-1700可以例如沿著第6圖中的線A或一些其他合適的位置截取。此外，剖視圖 700-1700可以例如對應於第5A圖，並且因此可以例如如第5A圖和第5B圖的積體電路晶片所示和所述。
如第7圖的剖視圖700所示，形成了溝槽隔離結構510，該溝槽隔離結構510延伸到基板508的頂部中。溝槽隔離結構510單獨地圍繞並劃分基板508的正在形成1T1R單元502的區域。此外，溝槽隔離結構510圍繞並劃分積體電路晶片的外周區域516。用於形成溝槽隔離結構510的製程可以例如包括：1)圖案化基板508以形成溝槽，其中形成溝槽隔離結構510的頂部佈局；以及2)用氧化物及/或一些其他合適的介電質填充該溝槽。然而，其他製程亦是合適的。
亦藉由第7圖的剖視圖700所示，在基板508上形成複數個半導體元件。該複數個半導體元件包括獨立於正在形成的1T1R單元502並且分別在正在形成的1T1R單元502處的存取電晶體512。此外，複數個半導體元件包括位於積體電路晶片的外周區域516處的外圍設備518。存取電晶體512包括基板508中的單獨汲極區504和單獨源極區(未繪示)，從而覆蓋基板508的塊508b。此外，存取電晶體512包括單獨的閘極結構(未繪示)。閘極結構具有分別與汲極區504接界的單獨汲極側，並且亦具有分別與源極區接界的單獨源極側。外圍設備518包括在基板508中的覆蓋基板508的塊508b的一對源極/汲極區520(僅繪示它們中的一者)，並且更包括在該源極/汲極區520之間並與該源極/汲極區520接界的閘極結構(未繪示)。
在一些實施例中，一種用於形成複數個半導體元件的製程包括：1)在基板508上沉積介電層；2)在該介電層上沉積導電層；3)將該介電層和該導電層圖案化為用於存取電晶體512和外圍設備518的閘極結構(未繪示)；以及4)摻雜基板508以形成與閘極結構相鄰的源極/汲極區。源極/汲極區包括存取電晶體512的汲極區504、存取電晶體512的源極區(未繪示)，以及外圍設備518的源極/汲極區520。然而，其他製程亦是合適的。
亦藉由第7圖的剖視圖700圖示，互連結構402部分地形成在半導體元件(例如，存取電晶體512和外圍設備518)上並且與該等半導體元件電耦合。互連結構402包括介電質結構，並且更包括堆疊在介電質結構中的複數條線404和複數個通孔406。介電質結構包括ILD層514和在該ILD層514上方的複數個IMD層414。該複數條線404包括沿著互連結構402的頂表面的複數條底部電極線404b。底部電極線404b獨立於正在形成的1T1R單元502並且分別在正在形成的1T1R單元502處。此外，底部電極線404b分別藉由下面的線和通孔與存取電晶體512的汲極區504電耦合。
在一些實施例中，用於部分地形成互連結構402的製程包括：1)藉由單鑲嵌製程形成最底部層級的通孔406；2)藉由單鑲嵌製程形成最底部層級的線404；以及3)重複執行雙鑲嵌製程以形成額外的線和通孔層級。然而，其他製程亦是合適的。單鑲嵌製程可以例如包括：1)沉積介電質結構的一部分；2)圖案化該介電質結構的沉積部分以形成 開口，該等開口具有用於正在形成的單層線或通孔的佈局；3)在該等開口中沉積導電層；以及4)對該導電層進行化學機械拋光(CMP)，直到導電層的頂表面與介電質結構的沉積部分的頂表面齊平。雙鑲嵌製程可以例如如單鑲嵌製程所述，區別在於在3)處的圖案化形成開口，該等開口具有正在形成的一層級線和一層級通孔的佈局。然而，其他製程亦適用於單鑲嵌製程和雙鑲嵌製程。
如第8圖的剖視圖800所示，在互連結構402上形成通孔介電層416。應注意，為了附圖緊湊性，在此和後續附圖中省略了互連結構402的下部部分。通孔介電層416可以是或包含例如碳化矽及/或一些其他合適的介電質。此外，可以藉由例如氣相沉積及/或一些其他合適的沉積製程來形成通孔介電層416。
如第9圖的剖視圖900所示，將通孔介電質層416圖案化以形成通孔開口902，該等通孔開口902獨立於正在形成的1T1R單元502並且分別在該等正在形成的1T1R單元502處。通孔開口902延伸穿過通孔介電層416並分別暴露底部電極線404b。例如，可以藉由以下方式執行圖案化：1)使用光微影法在通孔介電層416上形成光阻劑掩模904；2)在適當位置使用光阻劑掩模904對通孔介電層416進行蝕刻；以及3)去除光阻劑掩模904。然而，其他製程亦是合適的。
如第10圖的剖視圖1000所示，將襯墊層1002沉積在通孔介電層416上，襯於並部分地填充通孔開口 902(參見第9圖)。此外，將第一導電層1004沉積在襯墊層1002上，從而覆蓋襯墊層1002並填充通孔開口902。在一些實施例中，襯墊層1002是黏合層，用以增強第一導電層1004與通孔介電層416的黏合。此外，在一些實施例中，襯墊層1002是用於底部電極線404b的材料的擴散阻障層。襯墊層1002可以例如是或包含氮化鉭、氮化鈦，或一些其他合適的材料。第一導電層1004對氧具有低反應性並且是或包含鎢及/或一些其他合適的材料。該低反應性材料可以例如是依賴於5eV或更高以與氧反應的材料。襯墊層1002及/或第一導電層1004可以藉由例如氣相沉積及/或一些其他合適的沉積製程形成。
如第11圖的剖視圖1100所示，對襯墊層1002(參見第10圖)和第一導電層1004(參見第10圖)執行平坦化。該平坦化在通孔開口902中形成底部電極襯墊106l和第一底部電極主體區段106b1(參見第9圖)。底部電極間襯墊106l分別位於第一底部電極主體區段106b1下面並覆蓋第一底部電極主體區段106b1。此外，底部電極襯墊106l和第一底部電極主體區段106b1分別在通孔開口902中限定底部電極通孔410。平坦化可以例如是CMP及/或一些其他合適的平坦化。
亦藉由第11圖的剖視圖1100所示，在底部電極通孔410和通孔介電層416上方沉積第二導電層1102。第二導電層1102對氧具有低反應性。該低反應性材料可以例如是依賴於5eV或更高以與氧反應的材料。此外，第二導電 層1102可以是或包含與第一導電層1004(參見第10圖)相同的材料及/或一些其他合適的低反應性材料。第二導電層1102可以藉由例如氣相沉積及/或一些其他合適的沉積製程形成。
如藉由第12圖的剖視圖1200所示，在第二導電層1102上沉積切換層1202、阻障層1204、活性金屬層1206、第三導電層1208和硬掩模層1210。切換層1202覆蓋第二導電層1102，阻障層1204覆蓋切換層1202，活性金屬層1206覆蓋阻障層1204，第三導電層1208覆蓋活性金屬層1206，並且硬掩模層1210覆蓋第三導電層1208。阻障層1204可以例如藉由物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)或一些其他合適的沉積製程來沉積。例如，可以藉由PVD、CVD或一些其他合適的沉積製程來沉積活性金屬層1206。切換層1202、第三導電層1208和硬掩模層1210可以例如藉由氣相沉積及/或一些其他合適的沉積製程來沉積。
切換層1202和阻障層1204分別是介電質的和導電的。此外，切換層1202和阻障層1204分別是電解質和由活性金屬層1206的氧化而產生的金屬陽離子的阻障層。在一些實施例中，阻障層1204具有比活性金屬層1206更小的晶格常數及/或更大的密度，因此更難以將來自活性金屬層1206的金屬陽離子移動穿過阻障層1204。上文關於第1圖的阻障層104描述了非限制性實例。如下所述，減慢金屬陽離子穿過阻障層1204的遷移增強了由阻障層1204形成 的RRAM單元的耐久性。在一些實施例中，阻障層1204是或包含鉭、氮化鉭、一些其他合適的阻擋材料，或前述的任何組合。例如，阻障層1204可以如第1圖的阻障層104所述。
在一些實施例中，阻障層1204的阻障層厚度Tb為約1-10nm、約1-5nm，或約5-10nm。然而，其他厚度亦為合適的。若阻障層1204太薄(例如，小於約1nm或一些其他合適的值)，則阻障層1204可能不能減慢金屬陽離子穿過阻障層1204的遷移。在另一方面，若阻障層1204太厚(例如，大於10nm或一些其他合適的值)，則阻障層1204可以完全阻擋或過度減慢金屬陽離子穿過阻障層1204的遷移。此繼而可以阻礙由阻障層1204形成的RRAM單元進行操作及/或可以使RRAM單元的操作參數移動超出規範。另外或替代地，若阻障層1204太厚(例如，10nm或一些其他合適的值)，則阻障層1204可能使得使用現有製程進行整合更加困難。在一些實施例中，阻障層厚度Tb與活性金屬層1206的活性金屬厚度Tam的比率為約1：1-500、約1：1-250、約1：250-500，或一些其他合適的比率。此外，在一些實施例中，阻障層厚度Tb與切換層1202的切換厚度Ts的比率為約1：0.1-50、約1：0.1-25、約1：0.5-50，或一些其他合適的比率。在一些實施例中，阻障層1204的TTV小於約1埃、2埃，或一些其他合適的值。若TTV太大(例如，大於約2埃或一些其他合適的值)，則從阻障層1204形成的RRAM單元上的電場均勻性可能較低。此可繼而降低批量製造產量及/或使RRAM電池的效能降級。另外或替代地， 若TTV太大(例如，大於約2埃或一些其他合適的值)，則阻障層1204的各部分可能太薄(例如，小於約1nm或一些其他合適的值)。如上所述，若阻障層1204太薄，則阻障層1204可能不能減慢金屬陽離子穿過阻障層1204的遷移。
活性金屬層1206是具有電化學活性的並且相對於第三導電層1208具有對氧的高反應性。此類高反應性材料可以例如為依賴於3eV或更低以與氧反應的材料。在一些實施例中，活性金屬層1206是或包含鋁及/或一些其他合適的材料。與活性金屬層1206相比，第三導電層1208具有對氧的低反應性。該低反應性材料可以例如是依賴於5eV或更高以與氧反應的材料。此外，第三導電層1208可以是或包含與第二導電層1102相同的材料，與第一導電層1004相同的材料(參見第10圖)，或一些其他合適的低反應性材料。
如藉由第13圖的剖視圖1300所示，將硬掩模層1210(參見第12圖)圖案化以形成獨立於正在形成的1T1R單元502並且分別在該等正在形成的1T1R單元502處的硬掩模408。如下所示，硬掩模408單獨地具有用於1T1R單元502的RRAM單元的圖案。例如，可以藉由以下方式執行圖案化：1)使用光微影法在硬掩模層1210上形成光阻劑掩模1302；2)在適當位置使用光阻劑掩模1302對硬掩模層1210執行蝕刻；以及3)去除光阻劑掩模1302。然而，其他製程亦是合適的。
如藉由第14圖的剖視圖1400所示，在適當位置使用硬掩模408對第二導電層1102(參見第13圖)、切換層1202(參見第13圖)、阻障層1204(參見第13圖)、活性金屬層1206(參見第13圖)和第三導電層1208(參見第13圖)執行蝕刻。該蝕刻將硬掩模408的圖案轉印到下面的層，以形成獨立於1T1R單元502並且分別在1T1R單元502處的RRAM單元102。RRAM單元102包括單獨的頂部電極108、單獨的活性金屬層112、單獨的阻障層104、單獨的切換層110和單獨的底部電極106。單獨的頂部電極108由第三導電層1208形成，單獨的活性金屬層112由活性金屬層1206形成，單獨的阻障層104由阻障層1204形成，單獨的切換層110由切換層1202形成，並且單獨的底部電極106部分地由第二導電層1102形成。單獨的底部電極106包括底部電極襯墊106l和第一底部電極主體區段106b1。此外，單獨的底部電極106包括由第二導電層1102形成的第二底部電極主體區段106b2。
藉由在單獨的切換層110與單獨的活性金屬層112之間佈置單獨的阻障層104，可以增加切換循環可靠性。例如，在RRAM單元102的活性金屬層112是或包含鋁並且RRAM單元102的阻障層104是或包含鉭或氮化鉭的情況下，阻障層104可以減少在設定RRAM單元102時進入切換層110的鋁陽離子的數目。如上所述，切換層110中的絲隨著時間的推移而積聚並因此變厚(亦即，加厚)。此繼而最終會導致失效。藉由減少進入切換層110的鋁陽離子的數 目，RRAM單元102的絲積聚或變厚的速度降低，因此耐久性增加。
如藉由第15圖的剖視圖1500所示，在RRAM單元102的側壁上形成側壁間隔物結構412。側壁間隔物結構412可以例如藉由以下方式形成：1)在RRAM單元102上沉積第一介電層；2)在該第一介電層上沉積第二介電層；3)回蝕該第一和第二介電層以去除介電層的橫向而非豎直的區段。然而，其他製程亦是合適的。第一介電層可以例如為氧化矽及/或一些其他合適的介電質，而第二介電質層可以例如為氮化矽及/或一些其他合適的介電質。應注意，側壁間隔物結構412的散列不變，以說明不同的材料。
亦藉由第15圖的剖視圖1500所示，將蝕刻終止層418、IMD襯墊420和IMD層414沉積在RRAM單元102和側壁間隔物結構412上。蝕刻終止層418、IMD襯墊420和IMD層414可以例如藉由氣相沉積及/或一些其他合適的沉積製程形成。
如藉由第16圖的剖視圖1600所示，複數條額外線404和複數個額外通孔406形成在RRAM單元102上，凹入RRAM單元102上方的IMD層414中。複數條額外線404包括分別覆蓋RRAM單元102的頂部電極線404t，並且複數個額外通孔406包括從頂部電極線404t延伸到RRAM單元102的頂部電極通孔406t。成形可例如包括：1)圖案化IMD層414、蝕刻終止層418和IMD襯墊420以形成用於額外線404和額外通孔406的開口；2)在該等開口中沉積導電層； 以及3)對該導電層執行CMP，直到導電層的頂表面與IMD層414齊平。然而，其他製程亦是合適的。
如藉由第17圖的剖視圖1700所示，形成獨立於切換層110並且分別在該等切換層110中的金屬絲114。形成可例如包括在每個RRAM單元102上施加形成電壓。例如，RRAM單元102的底部電極106可以接地，而頂部電極108被偏置。然而，用於形成金屬絲114的其他製程亦為合適的。在一些實施例中，藉由在單獨的切換層110與單獨的活性金屬層112之間佈置單獨的阻障層104，降低了形成電壓。例如，形成電壓可以降低約20-40%、約20-30%、約30-40%、約30%，或一些其他合適的值。然而，其他百分比亦為合適的。藉由降低形成電壓，降低了功耗並減少了形成失效位元。
儘管關於方法描述了第7圖至第17圖，但是應當理解第7圖至第17圖中所示的結構不限於該方法，而是可以單獨地與該方法分開。儘管第7圖至第17圖被描述為一系列動作，但是應當理解在其他實施例中可以改變動作的次序。儘管第7圖至第17圖繪示並描述為一組特定動作，但是在其他實施例中可以省略所繪示及/或描述的一些動作。此外，在其他實施例中可以包括未繪示及/或描述的動作。儘管第7圖至第17圖繪示利用第5A圖中的RRAM單元102的實施例的方法，但是該方法的替代實施例可以利用第4A圖至第4F圖中的任何一者或組合中的RRAM單元102的實施例來執行。
在一些實施例中，為了利用第4B圖中的RRAM單元102的實施例執行該方法，使第14圖中的蝕刻在阻障層1204處停止。此形成了單獨的頂部電極108和單獨的活性金屬層112，該等單獨的頂部電極108和該等單獨的活性金屬層112各自的實例在第4B圖中繪示。隨後如第15圖所述形成側壁間隔物結構412。此外，使用硬掩模408和側壁間隔物結構412作為掩模，選擇性地對阻障層1204、切換層1202和第二導電層1102執行額外蝕刻。在第15圖的形成側壁間隔物結構412和第15圖的沉積蝕刻終止層418之間執行額外蝕刻。該額外蝕刻形成單獨的阻障層104、單獨的切換層110和單獨的底部電極106，該等單獨的阻障層104、單獨的切換層110和單獨的底部電極106各自的實例在第4B圖中繪示。在額外蝕刻之後，該方法如上所述從第15圖的沉積蝕刻終止層418前進。
在一些實施例中，以與上文關於第4B圖的RRAM單元102的實施例所述的相同方式，利用第4C圖的RRAM單元102的實施例來執行該方法，不同之處在於第14圖中的蝕刻在切換層1202上停止。在一些實施例中，藉由省略第10圖中的動作並省略第11圖中的平坦化，利用第4D圖中的RRAM單元102的實施例執行該方法。
在一些實施例中，為了利用第4F圖中的RRAM單元102的實施例執行該方法，在第10圖的沉積襯墊層1002與沉積第一導電層1004之間執行回蝕。該回蝕形成底部電極襯墊106l，該底部電極襯墊106l的頂表面相對於通 孔介電層416的頂表面凹陷。該底部電極襯墊106l的實例在第4F圖中繪示。在回蝕之後，該方法如上所述從沉積第一導電層1004前進。因為底部電極襯墊106l的頂表面是凹陷的，所以第11圖中的平坦化不會到達底部電極襯墊106l，並且底部電極通孔410的頂表面具有單一硬度。因為底部電極通孔410的頂表面具有單一硬度，所以在底部電極通孔410的頂表面處的平坦化更均勻，並且由底部電極通孔410產生的電場更均勻。
參考第18圖，繪示第7圖至第17圖的方法的一些實施例的方塊圖1800。
在1802處，在基板上部分地形成互連結構，其中該互連結構包括底部電極線。參見例如第7圖。
在1804處，在互連結構上形成通孔介電層。參見例如第8圖。
在1806處，形成底部電極通孔，該底部電極通孔延伸穿過通孔介電層到達底部電極線。參見例如第9圖至第11圖。
在1808處，在通孔介電層和底部電極通孔上形成多層記憶體膜，其中該多層記憶體膜包括切換層、活性金屬層，以及在切換層與活性金屬層之間的阻障層。參見例如第12圖。
在1810處，對多層記憶體膜進行圖案化，以形成覆蓋底部電極線並電耦合到該底部電極線的記憶體單元。參見例如第13圖和第14圖。
在1812處，在記憶體單元周圍完成互連結構。參見例如第15圖和第16圖。
在1814處，在記憶體單元上施加形成電壓以在切換層中形成金屬絲，其中阻障層減慢在形成金屬絲時金屬陽離子從活性金屬層到切換層的遷移。參見例如第17圖。
儘管第18圖的方塊圖1800在本文中被繪示和描述為一系列動作或事件，但是應當理解，該等動作或事件的繪示次序不應被解釋為限制意義。例如，一些動作可以以不同的次序發生及/或與除了本文所繪示及/或描述的動作或事件之外的其他動作或事件同時發生。此外，可能不需要所有繪示的動作來實施本文描述的一個或多個方面或實施例，並且本文描繪的一個或多個動作可以在一個或多個分開的動作及/或階段中進行。
參考第19圖至第23圖，提供了第7圖至第17圖的方法的一些替代實施例的一系列剖視圖1900-2300，其中利用第4F圖中的RRAM單元102的實施例執行該方法。與第7圖至第17圖的剖視圖700-1700一樣，剖視圖1900-2300可以例如沿著第6圖中的線A或一些其他合適的位置截取。
如第19圖的剖視圖1900所示，部分地形成互連結構402。互連結構402包括介電質結構、複數條線404，以及複數個通孔(未繪示)。介電質結構包括複數個IMD層414，並且更包括在IMD層414之間的通孔介電層416。此外，線404與通孔交替地堆疊在介電質結構中以限定導電路 徑。互連結構402可以例如部分地如第7圖中所示和所述地形成。
應注意，為了附圖緊湊性，僅繪示互連結構402的上部部分。互連結構402的其餘部分可以例如如第7圖所示。進一步應注意，即使未繪示，互連結構402亦覆蓋基板和半導體元件並與該基板和半導體元件電耦合。基板及/或半導體元件可以例如如第7圖所示。此外，基板及/或半導體元件可以例如如第7圖所述地形成。
如第20圖的剖視圖2000所示，將通孔介電層416和該通孔介電層416頂上的IMD層414圖案化以形成記憶體單元開口2002，該等記憶體單元開口2002獨立於正在形成的1T1R單元502並且分別在該等正在形成的1T1R單元502處。例如，可以藉由以下方式執行圖案化：1)使用光微影法形成光阻劑掩模2004；2)在適當位置使用光阻劑掩模2004對通孔介電層416和IMD層414進行蝕刻；以及3)去除光阻劑掩模2004。然而，其他製程亦是合適的。
如第21圖的剖視圖2100所示，沉積第一導電層2102、切換層1202、阻障層1204、活性金屬層1206和第二導電層2104，從而襯於記憶體單元開口2002(參見第20圖)。第一導電層2102和第二導電層2104相對於活性金屬層1206對氧具有低反應性。該低反應性材料可以例如是依賴於5eV或更高以與氧反應的材料。切換層1202、阻障層1204和活性金屬層1206可以例如如關於第12圖所述。
阻障層1204可以例如藉由PVD、CVD、ALD或一些其他合適的沉積製程沉積。例如，可以藉由PVD、CVD或一些其他合適的沉積製程來沉積活性金屬層1206。切換層1202、第一導電層2102和第二導電層2104可以例如藉由氣相沉積及/或一些其他合適的沉積製程來沉積。
如藉由第22圖的剖視圖2200所示，對第一導電層2102(參見第21圖)、切換層1202(參見第21圖)、阻障層1204(參見第21圖)、活性金屬層1206(參見第21圖)和第二導電層2104(參見第21圖)執行平坦化，以形成RRAM單元102，該等RRAM單元102獨立於1T1R單元502並且分別在該等1T1R單元502處。RRAM單元102包括單獨的頂部電極108、單獨的活性金屬層112、單獨的阻障層104、單獨的切換層110和單獨的底部電極106。單獨的頂部電極108由第二導電層2104形成，單獨的活性金屬層112由活性金屬層1206形成，單獨的阻障層104由阻障層1204形成，單獨的切換層110由切換層1202，並且單獨的底部電極106由第一導電層2102形成。平坦化可以例如是或包括CMP或一些其他合適的平坦化。
因為平坦化藉由第20圖的選擇性蝕刻將圖案轉印到RRAM單元102的各個層，所以RRAM單元102可以藉由單一光微影/蝕刻製程形成。此與用於形成第7圖至第17圖的RRAM單元102的多個光微影/蝕刻製程不同。藉由減少光微影/蝕刻製程的次數，降低了成本。
如藉由第23圖的剖視圖2300所示，將IMD層414沉積在RRAM單元102上。IMD層414可以例如藉由氣相沉積及/或一些其他合適的沉積製程形成。
亦藉由第23圖的剖視圖2300所示，複數條額外線404和複數個額外通孔406形成在RRAM單元102上，凹入RRAM單元102上方的IMD層414中。複數條額外線404和複數個額外通孔406可以例如如第16圖所述形成。
亦藉由第23圖的剖視圖2300所示，形成獨立於切換層110並且分別在該等切換層110中的金屬絲114。可以例如如第17圖所述進行成形。
儘管關於方法描述了第19圖至第23圖，但是應當理解第19圖至第23圖中所示的結構不限於該方法，而是可以單獨地與該方法分開。儘管第19圖至第23圖被描述為一系列動作，但是應當理解在其他實施例中可以改變動作的次序。儘管第19圖至第23圖圖示並描述為一組特定的動作，但是在其他實施例中可以省略所圖示及/或描述的一些動作，並且可以包括未圖示及/或描述的動作。
參考第24圖，繪示第19圖至第23圖的方法的一些替代實施例的方塊圖2400。
在2402處，在基板上部分地形成互連結構，其中該互連結構包括底部電極線。參見例如第19圖。
在2404處，在互連結構上堆疊形成通孔介電層和IMD層。參見例如第19圖。
在2406處，圖案化通孔介電層和IMD層，以形成覆蓋和暴露底部電極線的記憶體單元開口。參見例如第20圖。
在2408處，在IMD層上形成多層記憶體膜並填充記憶體單元開口，其中該多層記憶體膜包括切換層、活性金屬層，以及在該切換層與該活性金屬層之間的阻障層。參見例如第21圖。
在2410處，對多層記憶體膜執行平坦化，直到該多層記憶體膜的頂表面與IMD層的頂表面大致齊平。參見例如第22圖。
在2412處，在記憶體單元周圍完成互連結構。參見例如第23圖。
在2414處，在記憶體單元上施加形成電壓以在切換層中形成金屬絲，其中阻障層減慢在形成金屬絲時金屬陽離子從活性金屬層到切換層的遷移。參見例如第23圖。
儘管第24圖的方塊圖2400在本文中被繪示和描述為一系列動作或事件，但是應當理解，該等動作或事件的繪示次序不應被解釋為限制意義。例如，一些動作可以以不同的次序發生及/或與除了本文所繪示及/或描述的動作或事件之外的其他動作或事件同時發生。此外，可能不需要所有繪示的動作來實施本文描述的一個或多個方面或實施例，並且本文描繪的一個或多個動作可以在一個或多個分開的動作及/或階段中進行。
在一些實施例中，本申請提供了一種積體晶片，積體晶片包括：基板；以及覆蓋基板的RRAM單元，其中RRAM單元包括底部電極和頂部電極，並且更包括切換層、阻障層，以及堆疊在底部電極與頂部電極之間的活性金屬層，其中阻障層是導電的並且在切換層與活性金屬層之間，並且其中阻障層的晶格常數小於活性金屬層的晶格常數。在一些實施例中，活性金屬層包含鋁，並且其中阻障層包含鉭。在一些實施例中，阻障層的密度比活性金屬層大。在一些實施例中，活性金屬層包含主元素，其中積體晶片在切換層中包括導電絲，並且其中導電絲基本上由主元素組成。在一些實施例中，導電絲從底部電極向上延伸並終止於阻障層下方間隔開的位置處。在一些實施例中，阻障層和活性金屬層分別具有阻障層寬度和活性金屬寬度，其中阻障層寬度大於活性金屬寬度。在一些實施例中，積體晶片更包括：線；以及覆蓋線的通孔介電層，其中阻障層覆蓋通孔介電層的頂表面並且在線處具有凹槽，其中凹槽延伸到通孔介電層的頂表面下方的某一位置。在一些實施例中，底部電極和頂部電極以及阻障層均具有U形輪廓。
在一些實施例中，本申請提供了一種積體晶片，積體晶片包括：底部電極；覆蓋底部電極的介電層；覆蓋介電層的阻障層，其中阻障層包含鉭；覆蓋阻障層的鋁層；以及覆蓋鋁層的頂部電極；其中底部電極和頂部電極、介電層、阻障層和鋁層限定記憶體單元。在一些實施例中，阻障層基本上由鉭組成。在一些實施例中，積體晶片更包括介電層中 的鋁絲，其中鋁絲從底部電極向上延伸到阻障層。在一些實施例中，阻障層包括：鉭層；以及覆蓋鉭層的氮化鉭層。在一些實施例中，積體晶片更包括：位於底部電極下面的線；以及在線與記憶體單元之間的通孔介電層，其中底部電極具有覆蓋通孔介電層並且穿過通孔介電層突出到線的T形輪廓。在一些實施例中，底部電極包括：導電主體；以及覆蓋導電主體的下側的導電襯墊，其中導電襯墊的頂表面相對於通孔介電層的頂表面凹陷。
在一些實施例中，本申請提供了一種方法，方法包括：將底部電極層沉積在導電線上並電耦合到導電線；在底部電極層上沉積介電層；在介電層上沉積導電阻障層；在導電阻障層上沉積金屬層，其中金屬層的密度小於導電阻障層；在金屬層上沉積頂部電極層，其中相對於金屬層，頂部電極層對氧具有低反應性；以及圖案化底部電極層和頂部電極層、介電層、導電阻障層和金屬層以形成記憶體單元。在一些實施例中，方法更包括在記憶體單元上施加形成電壓，其中施加導致金屬陽離子穿過導電阻障層從金屬層遷移到介電層，並且其中在施加形成電壓時，導電阻障層層減慢金屬陽離子穿過導電阻障層的遷移速率。在一些實施例中，圖案化包括：在頂部電極層上形成掩模；以及在適當位置使用掩模對頂部電極層和金屬層執行蝕刻。在一些實施例中，蝕刻在導電阻障層上停止，並且其中圖案化更包括：在掩模的側壁上形成側壁間隔物結構；以及在適當位置使用掩模和側壁間隔物結構對導電阻障層、介電層和底部電極層進行第 二蝕刻。在一些實施例中，方法更包括：沉積第二介電層，第二介電層覆蓋導電線；以及圖案化第二介電層以形成開口，開口覆蓋並暴露導電線，其中沉積底部和頂部電極層、介電層、導電阻障層和金屬層，從而覆蓋第二介電層並襯於開口，並且其中對底部電極層和頂部電極層、介電層、導電阻障層和金屬層進行圖案化包括對底部電極層和頂部電極層以及導電阻障層進行平坦化。在一些實施例中，方法更包括：沉積第二介電層，第二介電層覆蓋導電線；圖案化第二介電層以形成開口，開口覆蓋並暴露導電線；沉積第二底部電極層，第二底部電極層覆蓋第二介電層並填充開口；對第二底部電極層進行平坦化，其中在平坦化之後，在第二底部電極層和第二介電質層上沉積底部電極層。
先前概述了若干實施例的特徵，使得本領域技藝人士可以更好地理解本揭露的各方面。本領域技藝人士應當理解，他們可以容易地使用本揭露之一實施例作為設計或修改其他製程和結構的基礎，以實現與本文介紹的實施例相同的目的及/或實現與本文介紹的實施例相同的優點。本領域技藝人士亦應當認識到，此類等同構造不脫離本揭露之一實施例的精神和範圍，並且在不脫離本揭露之一實施例的精神和範圍的情況下，他們可以在本文中進行各種改變、替換和變更。
100:剖視圖
102:RRAM單元
104:阻障層
106:底部電極
108:頂部電極
110:切換層
112:活性金屬層
114:金屬絲
116:金屬原子
Tam、Tb、Ts、Te:厚度

Claims (10)

  1. 一種積體晶片，包括：一基板；以及一電阻式隨機存取記憶體(RRAM)單元，該RRAM單元覆蓋該基板，其中該RRAM單元包括一底部電極和一頂部電極，並且更包括一切換層、一阻障層，以及堆疊在該底部電極與該頂部電極之間的一活性金屬層，其中該阻障層是導電的並且位於該切換層與該活性金屬層之間，其中該阻障層的一晶格常數小於該活性金屬層的一晶格常數，其中該RRAM單元被配置用以在該切換層中重複形成和溶解一導電絲，其中該阻障層被配置用以在形成該導電絲的同時減慢來自該活性金屬層的複數個金屬陽離子進入該切換層的一速率，其中該導電絲由該些金屬陽離子形成，並且其中該些金屬陽離子和該活性金屬層共享一共同的金屬元素。
  2. 如請求項1所述之積體晶片，其中該活性金屬層包含鋁，並且其中該阻障層包含鉭。
  3. 如請求項1所述之積體晶片，其中該阻障層的密度比該活性金屬層大。
  4. 如請求項1所述之積體晶片，其中該活性金屬層包含一主元素，並且其中該導電絲在該切換層中，其中該導電絲基本上由該主元素組成。
  5. 一種積體晶片，包括：一底部電極；一介電層，該介電層覆蓋該底部電極；一阻障層，該阻障層覆蓋該介電層，其中該阻障層包含鉭；一鋁絲，該鋁絲在該介電層中，其中該鋁絲從該底部電極向上延伸到該阻障層；一鋁層，該鋁層覆蓋該阻障層；以及一頂部電極，該頂部電極覆蓋該鋁層；其中該底部電極和該頂部電極、該介電層、該阻障層和該鋁層限定一記憶體單元。
  6. 如請求項5所述之積體晶片，更包括：一線，該線覆蓋該底部電極；以及一通孔介電層，該通孔介電層在該線與該記憶體單元之間，其中該底部電極具有一T形輪廓，該T形輪廓覆蓋該通孔介電層並穿過該通孔介電層突出到該線。
  7. 如請求項6所述之積體晶片，其中該底部電極包括：一導電體；以及一導電襯墊，該導電襯墊覆蓋該導電體的一下側，其中該導電襯墊的一頂表面相對於該通孔介電層的一頂表面凹陷。
  8. 一種積體晶片的製造方法，包括：在一導電線上沉積一底部電極層並將該底部電極層電耦合到該導電線；在該底部電極層上沉積一介電層；在該介電層上沉積一導電阻障層；在該導電阻障層上沉積一金屬層，其中該金屬層的一密度比該導電阻障層小；在該金屬層上沉積一頂部電極層，其中該頂部電極層相對於該金屬層對氧具有低反應性；以及圖案化該底部電極層和該頂部電極層、該介電層、該導電阻障層和該金屬層以形成一記憶體單元。
  9. 如請求項8所述之方法，更包括：在該記憶體單元上施加一形成電壓，其中該施加導致多個金屬陽離子穿過該導電阻障層從該金屬層遷移到該介電層，並且其中在施加該形成電壓時，該導電阻障層減慢該些金屬陽離子穿過該導電阻障層的一遷移速率。
  10. 如請求項8所述之方法，其中該圖案化包括：在該頂部電極層上形成一掩模；以及在適當位置使用該掩模對該頂部電極層和該金屬層執行一蝕刻。
TW109101828A 2019-06-07 2020-01-17 積體晶片及其製造方法 TWI734351B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/434,414 US10950784B2 (en) 2019-06-07 2019-06-07 RRAM with a barrier layer
US16/434,414 2019-06-07

Publications (2)

Publication Number Publication Date
TW202046454A TW202046454A (zh) 2020-12-16
TWI734351B true TWI734351B (zh) 2021-07-21

Family

ID=73459854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101828A TWI734351B (zh) 2019-06-07 2020-01-17 積體晶片及其製造方法

Country Status (5)

Country Link
US (3) US10950784B2 (zh)
KR (1) KR102255723B1 (zh)
CN (1) CN112054118B (zh)
DE (1) DE102019116329B4 (zh)
TW (1) TWI734351B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151672B (zh) * 2019-06-28 2023-07-25 北京时代全芯存储技术股份有限公司 积层体的制造方法
US11183503B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
KR102674105B1 (ko) * 2019-12-12 2024-06-12 에스케이하이닉스 주식회사 가변 저항 소자를 포함하는 반도체 장치
KR102793900B1 (ko) 2020-04-27 2025-04-11 에스케이하이닉스 주식회사 강유전 소자 및 이를 포함하는 크로스 포인트 어레이 장치
KR102567759B1 (ko) * 2021-07-12 2023-08-17 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
US20230134560A1 (en) * 2021-10-29 2023-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier to mitigate direct-shortage leakage in conductive bridging ram (cbram)
US20230276720A1 (en) * 2022-02-25 2023-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for forming the same
US11728227B1 (en) 2022-05-13 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure and test method thereof
CN115207215B (zh) * 2022-07-21 2025-01-14 杭州知存算力科技有限公司 半导体器件及其制造方法
CN115472740A (zh) * 2022-09-22 2022-12-13 中国电子科技集团公司第五十八研究所 一种兼容于铜互连工艺的阻变存储器工艺集成方法
US12477963B2 (en) * 2022-09-29 2025-11-18 Tetramem Inc. CMOS-compatible resistive random-access memory devices with a via device structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255884A1 (en) * 2005-05-11 2006-11-16 Seiko Epson Corporation Lamb wave type high frequency device
US20140268998A1 (en) * 2013-03-14 2014-09-18 Crossbar, Inc. Rram with dual mode operation
US9793323B1 (en) * 2016-07-11 2017-10-17 Macronix International Co., Ltd. Phase change memory with high endurance

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376787B1 (en) * 2000-08-24 2002-04-23 Texas Instruments Incorporated Microelectromechanical switch with fixed metal electrode/dielectric interface with a protective cap layer
EP1280198A2 (en) * 2001-07-18 2003-01-29 Matsushita Electric Industrial Co., Ltd. Semiconductor memory and method for fabricating the same
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
JP2005037762A (ja) * 2003-07-17 2005-02-10 Sun Tec Kk 光学素子、波長可変光フィルタ、光アドドロップモジュールおよび波長可変光源
US7749893B2 (en) * 2006-12-18 2010-07-06 Lam Research Corporation Methods and systems for low interfacial oxide contact between barrier and copper metallization
DE102007057753A1 (de) * 2007-11-30 2009-06-10 Qimonda Ag Resistives Speicherelement
US8409915B2 (en) * 2010-09-20 2013-04-02 Micron Technology, Inc. Methods of forming memory cells
US8716059B2 (en) * 2012-02-02 2014-05-06 Micron Technology, Inc. Combined conductive plug/conductive line memory arrays and methods of forming the same
US9431604B2 (en) * 2012-12-14 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) and method of making
KR102196949B1 (ko) * 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
TWI508341B (zh) * 2014-04-02 2015-11-11 Winbond Electronics Corp 電阻式隨機存取記憶體及其製造方法
US10319908B2 (en) * 2014-05-01 2019-06-11 Crossbar, Inc. Integrative resistive memory in backend metal layers
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
JP6430306B2 (ja) * 2015-03-19 2018-11-28 東芝メモリ株式会社 不揮発性記憶装置
JP6433860B2 (ja) * 2015-08-06 2018-12-05 東芝メモリ株式会社 記憶装置
US9812502B2 (en) * 2015-08-31 2017-11-07 Toshiba Memory Corporation Semiconductor memory device having variable resistance elements provided at intersections of wiring lines
US9595564B1 (en) * 2015-09-10 2017-03-14 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
US10516106B2 (en) * 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
KR20190005665A (ko) * 2017-07-07 2019-01-16 에스케이하이닉스 주식회사 저항 변화 메모리 소자
US10573811B2 (en) 2017-08-02 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls
CN109671736B (zh) * 2017-10-13 2022-09-27 联华电子股份有限公司 半导体结构及其制作方法
US10804464B2 (en) * 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer
CN116615086A (zh) * 2018-10-31 2023-08-18 联华电子股份有限公司 半导体元件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255884A1 (en) * 2005-05-11 2006-11-16 Seiko Epson Corporation Lamb wave type high frequency device
US20140268998A1 (en) * 2013-03-14 2014-09-18 Crossbar, Inc. Rram with dual mode operation
US9793323B1 (en) * 2016-07-11 2017-10-17 Macronix International Co., Ltd. Phase change memory with high endurance

Also Published As

Publication number Publication date
DE102019116329A1 (de) 2020-12-10
CN112054118B (zh) 2024-07-09
US10950784B2 (en) 2021-03-16
US11611038B2 (en) 2023-03-21
TW202046454A (zh) 2020-12-16
US20230217842A1 (en) 2023-07-06
KR20200140993A (ko) 2020-12-17
US20200388755A1 (en) 2020-12-10
US20210184114A1 (en) 2021-06-17
KR102255723B1 (ko) 2021-05-27
CN112054118A (zh) 2020-12-08
DE102019116329B4 (de) 2025-07-17

Similar Documents

Publication Publication Date Title
TWI734351B (zh) 積體晶片及其製造方法
KR102371571B1 (ko) 메모리 다이를 통한 로직 신호 라우팅을 갖는 3차원 메모리 디바이스 및 그의 제조 방법들
CN113169183B (zh) 包含接合到支撑管芯的两侧的存储器管芯的三维半导体芯片及其制造方法
CN112151673B (zh) Rram、集成芯片及其形成方法
CN111092153B (zh) 集成芯片及其形成方法
JP2008277543A (ja) 不揮発性半導体記憶装置
TW202118107A (zh) 記憶單元、其製造方法和記憶元件
TWI791158B (zh) 記憶胞、記憶體器件及用於形成記憶體器件的方法
KR20160052755A (ko) 개선된 평탄화 균일도를 갖는 반도체 소자 및 구조물을 형성하는 방법, 및 최종 구조물 및 반도체 소자
TW202135063A (zh) 記憶體裝置、積體晶片及其形成方法
TWI789603B (zh) 積體晶片及用於形成其的方法
CN112992917A (zh) 集成芯片
TWI836425B (zh) 積體晶片結構及其形成方法
CN121357899A (zh) 阻变存储装置及其制造方法
CN119835935A (zh) 半导体器件和制造半导体器件的方法
TW202439458A (zh) 半導體裝置及其形成方法
WO2023245728A1 (zh) 半导体结构及其制造方法、存储器及其操作方法
CN113299685A (zh) 具有低单元泄露的高密度存储器器件及其形成方法
CN121240460A (zh) 集成芯片及其制造方法
KR20070063811A (ko) 상변환 기억 소자 및 그의 제조방법
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법
KR20080100114A (ko) 상변화 기억 소자의 제조방법