[go: up one dir, main page]

TWI733292B - 積體電路及其形成方法 - Google Patents

積體電路及其形成方法 Download PDF

Info

Publication number
TWI733292B
TWI733292B TW108148220A TW108148220A TWI733292B TW I733292 B TWI733292 B TW I733292B TW 108148220 A TW108148220 A TW 108148220A TW 108148220 A TW108148220 A TW 108148220A TW I733292 B TWI733292 B TW I733292B
Authority
TW
Taiwan
Prior art keywords
gate
layer
area
region
polysilicon
Prior art date
Application number
TW108148220A
Other languages
English (en)
Other versions
TW202107545A (zh
Inventor
林孟漢
邱德馨
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202107545A publication Critical patent/TW202107545A/zh
Application granted granted Critical
Publication of TWI733292B publication Critical patent/TWI733292B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6892—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/0131—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83135—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different gate conductor materials or different gate conductor implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83138—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different shapes or dimensions of their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8314—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having gate insulating layers with different properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H10P30/204—
    • H10P30/21—
    • H10P50/71—
    • H10P52/403—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)

Abstract

本案提供一種積體電路元件，包括複數個金屬閘極及複數個多晶矽閘極，每個金屬閘極具有金屬電極及高介電常數介電質，每個多晶矽閘極具有多晶矽電極及習用(非高介電常數)介電質。多晶矽閘極已經為作為高壓閘極操作進行了改進，此高壓閘極包括厚介電層及大於1μm2的面積。具有此些改進的多晶矽閘極可在10V或更高的閘極電壓下操作，並且可用於嵌入式記憶體元件中。

Description

積體電路及其形成方法
本揭露係有關於一種積體電路(IC)及其形成方法。
積體電路(integrated circuit；IC)製造工業在過去幾十年已經經歷了指數生長。隨著IC發展，功能密度(即，單位晶片面積互連元件的數目)已經增加，同時特徵尺寸已經減小。其他進展包括嵌入式記憶體技術及高介電常數金屬閘極(high-K metal gate；HKMG)技術的引進。嵌入式記憶體技術為同一半導體晶片上具有邏輯元件的記憶體元件的整合。相比於針對不同類型元件使用單獨的晶片，記憶體元件支援邏輯元件的操作並改進效能。高介電常數金屬閘極(HKMG)技術為使用金屬閘電極及高介電常數閘極介電層製造半導體元件。
根據本揭露之一些實施例的一種積體電路(IC)，包括：複數個金屬閘極及複數個多晶矽閘極。複數個 金屬閘極，每個包括金屬電極及高介電常數介電質；複數個多晶矽閘極，每個包括多晶矽電極、通道區域、及從通道區域跨至多晶矽電極的一或多個介電質；其中多晶矽閘極的一或多個介電質中的每一者具有一介電常數，介電常數低於任意高介電常數介電質的介電常數；以及多晶矽閘極中的一或多者為一高壓元件。
根據本揭露之一些實施例的一種積體電路(IC)，包括：半導體基板、記憶體元件、高介電常數金屬閘極以及多晶矽閘極。半導體基板，包括記憶體區域及周邊區域；記憶體元件形成於記憶體區域中；高介電常數金屬閘極形成於周邊區域中；以及多晶矽閘極形成於周邊區域中；其中多晶矽閘極具有一面積，面積大於所述高介電常數金屬閘極的一面積。
根據本揭露之一些實施例的一種積體電路(IC)的形成方法，包括以下步驟：提供半導體基板，半導體基板包括第一區域及第二區域；形成閘極氧化物層於第一區域中；形成多晶矽層於第一區域及第二區域上方，藉此在閘極氧化物層上方形成多晶矽層；形成保護層於多晶矽層上方；掩蔽第一區域；在掩蔽第一區域的情況下，從第二區域選擇性地去除保護層及多晶矽層；形成高介電常數介電層於第一區域及第二區域上方；形成虛設電極層於高介電常數介電層上方；圖案化虛設電極層及高介電常數介電層以在第二區域中形成多個虛設閘極並從第一區域去除虛設電極層及高介電常數介電層；圖案化保護層及多晶矽層以在第一區域中界 定多個多晶矽閘極；鄰近虛設閘極形成多個間隔物；填充鄰近間隔物的一區域；平坦化第一區域及第二區域；從虛設閘極去除虛設電極層以形成多個空隙區域；在第一區域及第二區域上方沉積金屬，藉此金屬填充空隙區域以形成多個高介電常數金屬閘極；以及平坦化第一區域及第二區域以去除多餘金屬。
1:IC元件
2:金屬線
3:介電質
5:ILD1層
7:控制閘電極
9:矽化物墊
11:控制閘極間隔物
13:控制閘極介電質
14:浮動閘電極
15:浮動閘極介電質
17:矽化物墊
18:擦除閘電極
19:擦除閘極介電質
21:輕摻雜記憶體源極/汲極區域
22:選擇閘極介電質
23:選擇閘電極
25:記憶體區域
26:重摻雜記憶體源極/汲極區域
27:佈植記憶體源極/汲極區域
29:ILD0層
30:矽化物墊
31:通孔
33:選擇閘極側壁間隔物
34:矽化物墊
38:第二側壁間隔物
39:間隔物
41:深井佈植
43:基板
45:高壓閘極介電質
46:高壓區域
47:高壓閘電極
49:重摻雜高壓閘極源極/汲極區域
50:輕摻雜高壓源極/汲極區域
51:矽化物墊
57:金屬閘電極
59:深井佈植
62:核心區域
63:輕摻雜HKMG源極/汲極區域
65:重摻雜HKMG源極/汲極區域
68:氧化物介電質
69:高介電常數介電質
70:HKMG閘極
71:高壓閘極
73:分裂式閘極快閃記憶體單
74:通道區域
81:墊氧化物層
82:墊氮化物層
84:氧化物層
85:隔離區域
86:氮化物覆蓋層
87:氧化物覆蓋層
90:記憶體區域
91:周邊區域
200:橫截面視圖
201:墊氧化物層
202:墊氮化物層
203:光阻
300:橫截面視圖
400:橫截面視圖
500:橫截面視圖
600:橫截面視圖
700:橫截面視圖
701:光阻
800:橫截面視圖
900:橫截面視圖
901:浮動閘電極層
902:浮動閘極介電層
903:邊界區域
904:邊界隔離結構
1000:橫截面視圖
1100:橫截面視圖
1101:控制閘極介電層
1102:控制閘電極層
1103:控制閘極硬遮罩層
1105:控制閘極堆疊
1106:下氧化物層
1107:中間氮化物層
1108:上氧化物層
1110:第一氮化物層
1111:氧化物層
1112:第二氮化物層
1200:橫截面視圖
1201:控制閘極硬遮罩
1203:光阻層
1300:橫截面視圖
1400:橫截面視圖
1401:浮動閘極間隔物
1500:橫截面視圖
1501:光阻層
1502:共用源極/汲極縫隙
1600:橫截面視圖
1700:橫截面視圖
1800:橫截面視圖
1801:光阻層
1802:選擇閘極縫隙
1900:橫截面視圖
2000:橫截面視圖
2001:選擇閘電極層
2002:記憶體抗反射塗層
2100:橫截面視圖
2200:橫截面視圖
2201:記憶體選擇閘極硬遮罩層
2300:橫截面視圖
2302:擦除閘極硬遮罩
2400:橫截面視圖
2401:遮罩
2500:橫截面視圖
2600:橫截面視圖
2700:橫截面視圖
2701:記憶體覆蓋層
2702:底部抗反射塗層
2800:橫截面視圖
2900:橫截面視圖
2901:光阻遮罩
3000:橫截面視圖
3100:橫截面視圖
3101:硬遮罩
3400:橫截面視圖
3401:多晶矽電極層
3402:高壓閘極硬遮罩
3403:高壓閘極堆疊
3404:厚閘極氧化物層
3500:橫截面視圖
3501:光阻
3600:橫截面視圖
3601:氧化物層
3602:高介電常數介電層
3603:虛設閘電極層
3604:虛設閘極硬遮罩層
3605:虛設閘極堆疊
3700:橫截面視圖
3701:光阻
3702:虛設閘電極
3703:虛設閘極
3800:橫截面視圖
3801:光阻
3802:高壓閘極硬遮罩
3900:橫截面視圖
4000:橫截面視圖
4001:光阻
4100:橫截面視圖
4101:光阻
4200:橫截面視圖
4201:光阻
4300:橫截面視圖
4400:橫截面視圖
4500:橫截面視圖
4600:橫截面視圖
4700:橫截面視圖
4800:橫截面視圖
4900:橫截面視圖
5000:橫截面視圖
5001:光阻
5002:空隙區域
5100:橫截面視圖
5101:上表面
5102:上表面
5200:橫截面視圖
5201:硬遮罩
5300:製程
5301:動作
5302:動作
5303:動作
5304:動作
5305:動作
5306:動作
5307:動作
5308:動作
5309:動作
5310:動作
5311:動作
5312:動作
5313:動作
5314:動作
5315:動作
5316:動作
5317:動作
5318:動作
5319:動作
5320:動作
5321:動作
5322:動作
5323:動作
5324:動作
5325:動作
5326:動作
5327:動作
5328:動作
5329:動作
5330:動作
5331:動作
5332:動作
5333:動作
5334:動作
5335:動作
5336:動作
5337:動作
5338:動作
5339:動作
5340:動作
5341:動作
5342:動作
5343:動作
5344:動作
5345:動作
5346:動作
5347:動作
5348:動作
5349:動作
5350:動作
5351:動作
5352:動作
當結合附圖閱讀時，根據以下詳細描述可更好地理解本揭露之一實施例之態樣。根據標準行業實務，特徵並未按比例會製。此外，個別圖式內不同特徵的尺寸可相對於另一者任意地增加或減小，以便於說明或提供強調。
第1圖繪示根據本揭露的一些態樣的積體電路(IC)的橫截面視圖。
第2圖至第52圖繪示根據本揭露的一些態樣之IC經歷根據本揭露的一些態樣的製造製程之一系列橫截面視圖。
第53A圖及第53B圖呈現根據本揭露的一些態樣的製造製程的流程圖。
本揭露內容提供許多不同實施例或實例，以用於實施本揭露內容的不同特徵。下文描述組件及排列的特定實例以簡化本揭露內容。當然，此等實例僅為實例且不意欲為限制性。舉例而言，在隨後描述中在第二特徵上方或在第 二特徵上第一特徵的形成可包括第一及第二特徵形成為直接接觸的實施例，以及亦可包括額外特徵可形成在第一及第二特徵之間，使得第一及第二特徵可不直接接觸的實施例。
空間相對用語，諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者，在此為便於描述可用於描述諸圖中所繪示一個元件或特徵與另一(些)元件或(多個)特徵的關係。除圖形中描繪的方向外，此些空間相對用語意圖是包含元件或設備在使用或操作中的不同方向。元件或設備可為不同朝向(旋轉90度或在其他的方向)及在此使用的空間相對的描述詞可因此同樣地解釋。術語「第一」、「第二」、「第三」、「第四」等僅為通用識別字，並且因而在不同實施例中可互換。例如，當元件(例如，開口)在一些實施例中可稱為「第一元件」時，元件在其他實施例中可稱為「第二元件」。
本揭露之一實施例提供結構及製造製程，用於將高壓元件併入具有HKMG的元件內，此HKMG包括具有嵌入式記憶體的元件。具有嵌入式記憶體的元件可為分裂式閘極快閃記憶體元件。在分裂式閘極快閃記憶體元件中，記憶體單元陣列設置於半導體基板中或上方。周邊電路系統，包括諸如位址解碼器及/或讀寫電路系統及/或微控制器的邏輯元件，佈置在記憶體陣列外並可控制記憶體單元的操作及/或執行其他任務。具有隔離結構的隔離區域將記憶體陣列與周邊電路系統分隔。
本揭露之一實施例特別涉及利用置換閘極製程或閘極最後製程形成的HKMG元件，此製程為在退火源極/汲極區域之後沉積HKMG電極的金屬的製程。使用在初始閘極形成之後進行的自對準製程，來摻雜源極/汲極區域。基板摻雜之後進行退火，其可為在1000℃處至少5秒的熱處理。高介電常數介電質及金屬閘電極在退火的熱處理下交互作用，其改變了HKMG閘極的閾電壓。置換閘極製程藉由摻雜源極/汲極區域來控制HKMG閘極的閾電壓，摻雜源極/汲極區域藉由對虛設閘極對準來實現。虛設閘極具有虛設電極(其可為多晶矽)，其由退火後的期望閘極金屬來替換。
在置換閘極製程中，沉積金屬以填充由去除虛設閘電極而空置的區域。在此金屬沉積之後進行化學機械研磨(chemical mechanical polishing；CMP)以去除沉積在閘極區域外的金屬。此製程的限制為相比於其他材料，閘極金屬對CMP更加敏感，這導致使金屬閘電極薄化的凹陷。一些此薄化可藉由使基板相對於隔離結構凹陷而抵消。但當閘極面積增大時薄化變得更加嚴重，其導致金屬閘極區域上的眾所周知的設計極限。彼極限值低於1μm2。彼極限為將高壓元件引進具有HKMG閘極的元件的阻礙。
根據本教示的一些態樣，將高壓元件併入具有HKMG閘極的元件的問題，藉由使用具有厚閘極氧化物的多晶矽閘極來實施高壓元件而解決。多晶矽閘極使用與高介電常數介電質不同的習用介電質。形成高介電常數介電質及習用介電質閘極兩者的問題，藉由包括以下步驟的製程來解 決：形成厚閘極氧化物，沉積多晶矽電極層，用硬遮罩覆蓋多晶矽電極層，從預期的HKMG閘極之區域蝕刻掉所述層，沉積虛設閘極堆疊，圖案化虛設閘極，圖案化多晶矽閘極，鄰近虛設閘極形成間隔物，摻雜對準至間隔物的源極/汲極區域，以及繼續置換閘極製程。此製程允許從多晶矽閘極區域蝕刻高介電常數介電質，而不損害厚氧化物。
第1圖提供根據本教示的一些態樣的IC元件1的選定部分的橫截面視圖。此些部分包括記憶體區域25的部分、高壓區域46的部分、及核心區域62的部分，其全部形成於基板43上。高壓區域46包括高壓閘極71，核心區域62包括高介電常數金屬閘極70，以及記憶體區域25包括分裂式閘極快閃記憶體單元73。儘管IC元件1包括分裂式閘極快閃記憶體單元73以及本揭露之一實施例的製程與嵌入快閃記憶體相容，但本揭露之一實施例適於沒有嵌入式記憶體的IC元件。
高電壓閘極71為可在高閘極電壓下操作的元件。高閘極電壓可為大於5V的電壓。在此些教示的一些中，高電壓閘極71可在10V或更高的閘極電壓下操作。在此些教示的一些中，高電壓閘極71可在20V或更高的閘極電壓下操作。
高壓閘極71具有厚氧化物層，其形成高壓閘極介電質45的全部或部分。高壓閘極介電質45可具有100Å或更大的厚度。在此些教示的一些中，高壓閘極介電質45可具有300Å或更大的厚度。在此些教示的一些中，高壓閘極 介電質45可具有500Å或更大的厚度。高壓閘極介電質45可包括一或多個介電質層。在高壓閘極介電質45直接下方的基板43的區域為高壓閘極71的通道區域74。高壓閘極介電質45包括通道區域74與高壓閘電極47之間的所有層。根據本教示的一些，高壓閘極介電質45中沒有一層為高介電常數介電質。高介電常數介電質為具有大於約7的介電常數的介電質。IC元件1亦可包括低壓閘極(諸如5V閘極)，其具有與高壓閘極71相同或類似的介電質及電極組成物，但具有更薄的閘極氧化物。
高壓閘極71具有多晶矽或類似物的高壓閘電極47。高壓閘電極47可具有任何適當的厚度。在此些教示的一些中，高壓閘電極47的厚度範圍為300Å至1000Å。高壓閘極71可為大面積元件。大面積元件為具有大於1μm2面積的元件，即面積為高壓閘電極47的面積。在此些教示的一些中，高壓閘極71可具有3μm2或更大的閘極面積。在此些教示的一些中，高壓閘極71具有8μm2或更大的閘極面積。
高壓閘極71可形成於深井佈植41上方。輕摻雜高壓閘極源極/汲極區域50及重摻雜高壓閘極源極/汲極區域49可為高壓閘極71提供源極/汲極區域，並且可分別對準至間隔物38及間隔物39。重摻雜高壓閘極源極/汲極區域49可在其表面具有矽化物墊51。矽化物墊34亦可形成於高壓閘電極47上方。
HKMG閘極70包括高介電常數介電質69及金屬閘電極57。高介電常數介電質可為金屬氧化物或以下各者的矽酸鹽：鉿(Hf)、鋁(Al)、鋯(Zr)、鑭(La)、鎂(Mg)、鋇(Ba)、鈦(Ti)、鉛(Pb)等。高介電常數介電質的實例包括TiO2、HfZrO、Ta2O3、HfSiO4、ZrO2及ZrSiO2等。高介電常數介電質69可具有範圍在約4Å至約100Å的厚度。在此些教示的一些中，高介電常數介電質69可具有範圍在約5Å至約25Å的厚度。高介電常數介電質69可藉由氧化物介電質68與基板43分隔。氧化物介電質68為非高介電常數介電質。IC元件1可包括具有不同厚度氧化物介電質68的各種HKMG閘極70。一些HKMG閘極可具有厚度範圍在約5Å至約25Å的氧化物介電質68。其他HKMG閘極可具有厚度範圍在約25Å至約300Å的氧化物介電質68。
金屬閘電極57的上表面可相對於基板43以上的距離與高壓閘電極47的上表面對準。金屬閘電極57可具有任何適當的厚度。在此些教示的一些中，金屬閘電極57的厚度範圍為300Å至2000Å。HKMG閘極70可具有小於高壓閘極71的面積。HKMG閘極70具有小於1μm2的閘極面積。
HKMG閘極70可形成於深井佈植59上方。輕摻雜HKMG源極/汲極區域63及重摻雜HKMG源極/汲極區域65可為HKMG閘極70提供源極/汲極區域，並且可分別對準至側壁間隔物39及第二側壁間隔物38。重摻雜HKMG源極/汲極區域65可在其表面具有矽化物墊51。HKMG閘極70可 藉由閘極最後製程而形成。因此，HKMG閘極70尚未經歷退火重摻雜HKMG源極/汲極區域65中的佈植所要求的條件。若HKMG閘極70經歷過此種條件，則高介電常數介電質69及金屬閘電極57將以改變HKMG閘極70的閾電壓的方式來交互作用。
分裂式閘極快閃記憶體單元73包括藉由浮動閘極介電質15與基板43分隔的浮動閘電極14，藉由控制閘極介電質13與浮動閘電極14分隔的控制閘電極7，藉由擦除閘極介電質19與基板43分隔的擦除閘電極18，以及藉由選擇閘極介電質22與基板43及浮動閘電極14分隔的選擇閘電極23。重摻雜記憶體源極/汲極區域26藉由對準至選擇閘極側壁間隔物33的摻雜而形成於基板43中。
不同金屬化層可形成於分裂式閘極快閃記憶體單元73、HKMG閘極70及高壓閘極71上方。此些包括第一金屬化層，第一金屬層包括形成於介電質3中的金屬線2。介電質3可為低介電常數介電質。附加金屬化層可形成於示出的金屬化層上方。金屬化層藉由通孔31耦接至源極/汲極區域。通孔31穿過介電層，介電層包括：在分裂式閘極快閃記憶體單73、HKMG閘極70、及高壓閘極71的高度處的ILD0層29，及在分裂式閘極快閃記憶體單元73、HKMG閘極70、及高壓閘極71上方的ILD1層5。
基板43為半導體及可為或另外包括例如塊材矽基板、SOI基板、第III-V族基板、及另一適當半導體基 板。基板43亦可為二元半導體基板(例如，GaAs)、三元半導體基板(例如，AlGaAs)、高階半導體基板。
第2圖至第44圖提供一系列橫截面視圖600至4400，其繪示根據本揭露之一實施例的積體電路元件在根據本揭露之一實施例的製造製程之各個階段。儘管第2圖至第44圖關於一系列動作描述，但應理解，在一些情況下此些動作的順序可改變，且此系列動作適於除繪示結構外的結構。在一些實施例中，可全部或部分地省去此些動作中的一些。此外，第2圖至第44圖關於一系列動作描述，應理解第2圖至第44圖中繪示的結構並不限於製造方法，而是可單獨作為與此方法分隔的結構。
第2圖提供橫截面視圖200，繪示在基板43上方形成墊氧化物層201及墊氮化物層202的初始步驟。光阻203可經形成及圖案化以在周邊區域91中覆蓋墊氮化物層202。如第3圖的橫截面視圖300繪示，光阻203可用以從記憶體區域90選擇性地蝕刻墊氮化物層202。如第3圖的橫截面視圖300進一步繪示，在剝離光阻203之後，可進行氧化製程以使基板43在記憶體區域90中凹陷。使基板43在區域90中凹陷允許分裂式閘極快閃記憶體單元73的頂部與HKMG閘極70及高壓閘極71的頂部對準，儘管分裂式閘極快閃記憶體單元73具有更大的高度。氧化製程產生氧化物層84。氧化製程可為濕式氧化製程。另外，氧化可利用乾式氧化、蒸汽氧化、或其他一些適當製程來完成。
氧化物層84可薄化以接近墊氧化物層201的厚度，如第4圖的橫截面視圖400繪示。原始墊氧化物層201及墊氮化物層202可隨後剝離並替換為墊氧化物層81及墊氮化物層82，如第5圖的橫截面視圖500繪示。隔離區域85可隨後藉由以下步驟而形成：放設圖案化遮罩，蝕刻穿透墊氧化物層81、墊氮化物層82並進入基板43，藉由沉積氧化物或氧化物前驅物而形成隔離區域85的氧化物。在形成氧化物之後，化學機械研磨(CMP)可用以產生由第5圖的橫截面視圖500示出的水平表面。
如第6圖的橫截面視圖600繪示，隨後可形成氮化物覆蓋層86及氧化物覆蓋層87。氧化物覆蓋層87可為光阻保護氧化物，或一些其他適當種類的氧化物。不包括氮化物覆蓋層86或氧化物覆蓋層87的替代處理亦是可行的。
如第7圖的橫截面視圖700繪示，從記憶體區域90去除墊層時，光阻701可用以保護周邊區域。隨後可剝離光阻701，之後沉積浮動閘極介電層902及浮動閘電極層901，然後執行CMP以從周邊區域91去除此些層及氧化物覆蓋層87，如第8圖的橫截面視圖800繪示。浮動閘極介電層902可為任何適當的介電層。浮動閘極介電層902可生長於基板43上或沉積於基板43上。浮動閘電極層901可共形地沉積於浮動閘極介電層902上，並可為摻雜多晶矽等。浮動閘電極層901可藉由CVD、PVD、濺射等形成。
如第9圖的橫截面視圖900繪示，可隨後進行蝕刻製程以將浮動閘電極層901減小至要求厚度。此回蝕可利 用氫氟酸(HF)浸泡等來完成。第9圖繪示藉由具有邊界隔離結構904的邊界區域903分隔開的記憶體區域90及周邊區域91。第9圖亦識別記憶體區域25，其為記憶體區域90內的示例性區域。第9圖進一步識別高壓區域46及核心區域62，其為周邊區域91內經歷不同類型處理的兩個示例性區域。第10圖繪示對應於第9圖的橫截面視圖900的橫截面視圖1000，不同之處在於它僅關注這三個方面，隨後的橫截面視圖也是如此。
如第11圖的橫截面視圖1100繪示，控制閘極堆疊1105可形成於浮動閘電極層901上方。控制閘極堆疊1105包括控制閘極介電層1101、控制閘電極層1102、及控制閘極硬遮罩層1103。控制閘極介電層1101可包括氧化物、氮化物、另一適當介電質等中的一或多層。控制閘極介電層1101可包括多層不同介電層。在一些實施例中，控制閘極介電層1101包括：具有下氧化物層1106的ONO膜、覆蓋下氧化物層1106的中間氮化物層1107、及覆蓋中間氮化物層1107的上氧化物層1108。控制閘極介電層1101可藉由CVD、PVD、另一適當沉積製程、上述任意組合等形成。
控制閘極介電層1101非常薄。下氧化物層1106可具有範圍在10至100埃的厚度。在一些實施例中，下氧化物層1106可具有範圍在20至50埃，例如約40埃的厚度。中間氮化物層1107可具有範圍在25至200埃的厚度。在一些實施例中，中間氮化物層1107可具有範圍在50至100埃，例如約80埃的厚度。上氧化物層1108可具有範圍在10至 100埃的厚度。在一些實施例中，上氧化物層1108具有範圍在20至50埃，例如約40埃的厚度。在一些實施例中，控制閘極介電層1101的總厚度範圍在25至400埃。在一些實施例中，控制閘極介電層1101的總厚度範圍在50至200埃。
控制閘電極層1102可共形地形成並且可由摻雜多晶矽等形成。在一些實施例中，形成控制閘電極層1102的製程包括以下步驟：沉積材料，將摻雜劑佈植進材料中，以及退火以活化摻雜劑。控制閘電極層1102的材料可藉由CVD、PVD或另一適當沉積製程而沉積。在一些實施例中，控制閘電極層1102具有範圍在600至2000埃的厚度。在一些實施例中，控制閘電極層1102具有範圍在300至1000埃的厚度。在一些實施例中，控制閘電極層1102具有約600埃的厚度。
控制閘極硬遮罩層1103可包括多層不同材料。控制閘極硬遮罩層1103可包括氧化物、氮化物、或其他適當材料。在一些實施例中，控制閘極硬遮罩層1103包括第一氮化物層1110上方的氧化物層1111。在一些實施例中，此些層的厚度範圍為100至3000埃。在一些實施例中，此些層的厚度範圍為例如200至700埃。在一些實施例中，此些層為約400埃厚。在一些實施例中，控制閘極硬遮罩層1103進一步包括氧化物層1111上方的第二氮化物層1112。控制閘極硬遮罩層1103可藉由CVD、PVD、另一適當沉積製程、上述任意組合等形成。
如第12圖的橫截面視圖1200繪示，可執行選擇性蝕刻以從記憶體區域25去除控制閘極堆疊1105的部分，藉此在浮動閘極層901上方形成控制閘極硬遮罩1201、控制閘電極7、及控制閘極介電質13。在一些實施例中，執行選擇性蝕刻的製程包括形成並圖案化光阻層1203。光阻層1203可經圖案化以覆蓋高壓區域46、核心區域62、及記憶體區域25的部分形成控制閘電極7的負影像。在光阻層1203就位的情況下可應用蝕刻製程，直到暴露浮動閘電極層901。隨後可剝離光阻層1203。
如第13圖的橫截面視圖1300繪示，可鄰近控制閘極硬遮罩1201形成控制閘極間隔物11。控制閘極間隔物11覆蓋控制閘電極7的側壁。控制閘極間隔物11可藉由沉積間隔物材料層，之後蝕刻而形成。控制閘極間隔物11可具有任何適當的組成物。控制閘極間隔物11可包括氧化物、氮化物、另一適當介電質等的一或多層。在一些實施例中，控制閘極間隔物11包括ONO膜，例如下氧化物層、中間氮化物層及上氧化物層。間隔物材料可藉由CVD、PVD或另一適當沉積製程而沉積。蝕刻製程可包括電漿蝕刻或選擇性地去除間隔物材料相對於垂直面最薄位置的任何其他適當蝕刻製程。為便於說明，控制閘極間隔物11被示為具有垂直側壁。間隔物形成的蝕刻製程可產生圓角及光滑錐形側壁。
如第14圖的橫截面視圖1400繪示，可對浮動閘電極層901及浮動閘極介電層902執行蝕刻(見第13圖)以 形成浮動閘電極14及浮動閘極介電質15。控制閘極間隔物11及控制閘極硬遮罩1201可充當用於此蝕刻的遮罩。如第14圖的橫截面視圖1400繪示，可在浮動閘電極14及控制閘極間隔物11的側壁上形成浮動閘極間隔物1401。浮動閘極間隔物1401可為氧化物、另一適當介電質等。形成浮動閘極間隔物1401的製程可包括以下步驟：在如第14圖的橫截面視圖1400繪示的結構上方沉積浮動閘極間隔物層，之後進行電漿蝕刻或選擇性去除浮動閘極間隔物層相對於垂直面最薄之處的任何其他適當蝕刻製程。浮動閘極間隔物層可藉由CVD、PVD或另一適當沉積製程而共形地沉積。
如第15圖的橫截面視圖1500繪示，輕摻雜記憶體源極/汲極區域21可形成於基板43中，橫向位於浮動閘電極14之間。形成輕摻雜記憶體源極/汲極區域21的製程可包括以下步驟：形成並圖案化光阻層1501，光阻層1501覆蓋高壓區域46、核心區域62、及記憶體區域25在共用源極/汲極縫隙1502之外的部分。在光阻層1501就位的情況下，可執行離子佈植或另一適當摻雜製程。光阻層1501可使用光微影來圖案化。
如第16圖的橫截面視圖1600繪示，可去除共用源極/汲極縫隙1502內的浮動閘極間隔物1401。用於去除浮動閘極間隔物1401的製程可包括在光阻層1501就位的情況下進行蝕刻。此後可剝離光阻層1501。
如第17圖的橫截面視圖1700繪示，可形成擦除閘極介電質19，以覆蓋記憶體源極/汲極區域21及浮動閘電 極14的線側壁及共用源極/汲極縫隙1502內的控制閘極間隔物11。擦除閘極介電質19可由氧化物、氮化物或另一適當介電質形成。形成擦除閘極介電質19的製程可包括高溫氧化(high temperature oxidation；HTO)、原位蒸汽產生(in situ steam generation；ISSG)氧化、另一適當沉積或生長製程、上述任意組合等。在一些實施例中，藉由氧化物沉積製程及之後執行氧化物生長製程，來形成擦除閘極介電質19。在一些實施例中，由於記憶體源極/汲極區域21中的離子佈植，擦除閘極介電質19形成彎曲或球狀面輪廓。記憶體源極/汲極區域21的中央區域接收更大劑量的摻雜劑，並且因而比記憶體源極/汲極區域21的邊緣區域經歷更多的損傷。相比於邊緣區域，氧化物可在中央區域必然更快速地生長。
如第18圖的橫截面視圖1800繪示，可形成光阻層1801以覆蓋高壓區域46、核心區域62、及記憶體區域25在選擇閘極縫隙1802之外的部分，並且用以從選擇閘極縫隙1802內去除浮動閘極間隔物1401及擦除閘極介電質1701(見第17圖的橫截面視圖1700)。如第19圖的橫截面視圖1900繪示，在去除光阻層1801之後，選擇閘極介電質22可隨後形成於選擇閘極縫隙1802中。選擇閘極介電質22可為氧化物、氮化物、另一適當介電質等的一或多層。選擇閘極介電質22可藉由HTO、ISSG氧化、另一適當沉積或生長製程、上述任何組合等而形成。
又如第20圖的橫截面視圖2000繪示，可形成選擇閘電極層2001以覆蓋選擇閘極介電質22及高壓區域46、核心區域62及記憶體區域25中的其他結構。選擇閘電極層2001可由摻雜多晶矽等或另一適當導電材料形成，並且可藉由CVD、PVD或另一適當沉積製程而形成。第20圖的橫截面視圖2000亦繪示形成於選擇閘電極層2001上方的記憶體抗反射塗層(antireflective coating；ARC)2002。記憶體ARC 2002可例如藉由旋轉塗佈製程由可流動有機材料而形成，其中基板43的晶圓圍繞其中心而旋轉，而液體ARC塗層在晶圓表面上。由於其可流動性，液體ARC塗層趨向於形成水平面。在旋塗液體ARC塗層之後，可進行烘烤步驟以硬化記憶體ARC 2002。
如第21圖的橫截面視圖2100繪示，可進行製程以去除記憶體ARC 2002(見第20圖)並薄化選擇閘電極層2001。此製程形成擦除閘電極18。可利用蝕刻製程進行去除及薄化，其中記憶體ARC 2002及選擇閘電極層2001具有近似相等的敏感性。可回蝕記憶體ARC 2002直到暴露選擇閘電極層2001，在此之後可一起回蝕選擇閘電極層2001及記憶體ARC 2002直到完全去除記憶體ARC 2002。隨後可回蝕選擇閘電極層2001直到其頂表面與控制閘電極7的頂表面約對齊。蝕刻製程留下具有大體上平坦表面的凹陷選擇閘電極層2001。摻雜劑可佈植進選擇閘電極層2001中，並之後進行退火以活化摻雜劑。
如第22圖的橫截面視圖2200繪示，可在第21圖的橫截面視圖2100繪示的結構上方共形地形成記憶體選擇閘極硬遮罩層2201。記憶體選擇閘極硬遮罩層2201可由氮化物、氧化物或另一適當硬遮罩材料形成。記憶體選擇閘極硬遮罩層2201可藉由CVD、PVD或另一適當沉積製程而形成。
如第23圖的橫截面視圖2300繪示，蝕刻可用以從記憶體選擇閘極硬遮罩層2201(見第22圖)形成選擇閘極硬遮罩2301及擦除閘極硬遮罩2302。選擇閘極硬遮罩2301覆蓋選擇閘電極23。擦除閘極硬遮罩2302覆蓋擦除閘電極18。此蝕刻製程不需要遮罩。此所需結構可藉由去除記憶體選擇閘極硬遮罩層2201相對於垂直面最薄之處而形成。
如第24圖的橫截面視圖2400繪示，可在遮罩2401覆蓋繪示的記憶體區域25的部分之情況下，執行附加蝕刻。此附加蝕刻可終結導電線，此導電線藉由繪示結構在頁面方向上的一些而形成。此蝕刻可薄化高壓區域46及核心區域62上方的控制閘極硬遮罩層1103。
如第25圖的橫截面視圖2500繪示，可在第24圖的橫截面視圖2400繪示的結構上方形成第二ARC 2501。可形成第二ARC 2501，頂表面平坦或大體上平坦。第二ARC 2501可與非選擇性回蝕製程結合使用以凹陷第24圖的橫截面視圖2400繪示的結構的最高部分，以產生第26圖的橫截面視圖2600繪示的結構。回蝕製程可停止於控 制閘極硬遮罩層1103、控制閘極硬遮罩1201、及選擇閘極硬遮罩2301之上或之中。在回蝕製程後，可去除第二ARC 2501，如第26圖的橫截面視圖2600繪示。
如第27圖的橫截面視圖2700繪示，可在第26圖的橫截面視圖2600繪示的結構上方形成記憶體覆蓋層2701，及在記憶體覆蓋層2701上方形成底部抗反射塗層(bottom anti-reflective coating；BARC)2702。記憶體覆蓋層2701可為多晶矽，但可使用另一適當材料。記憶體覆蓋層2701可部分地符合其覆蓋的表面。記憶體覆蓋層2701可藉由CVD、PVD、另一適當沉積製程、上述任意組合等形成。BARC 2702可由液體塗層形成，液體塗層在記憶體覆蓋層2701上方旋塗以提供平坦或大體上平坦的頂表面。在旋塗BARC 2702之後，可進行烘烤步驟以硬化BARC 2702。
如第28圖的橫截面視圖2800繪示，可進行製程以去除BARC 2702(見第24圖)並留下具有凹陷及相對水平表面的記憶體覆蓋層2701。製程可為蝕刻，在此蝕刻下BARC 2702及記憶體覆蓋層2701具有非常類似的蝕刻速率。最初，蝕刻繼續穿透BARC 2702，直到暴露記憶體覆蓋層2701。蝕刻繼續同時地蝕刻BARC 2702及記憶體覆蓋層2701，直到完全去除BARC 2702。此蝕刻製程可留下記憶體覆蓋層2701，此記憶體覆蓋層2701在記憶體區域25上方具有明確的厚度。
如第29圖的橫截面視圖2900繪示，在記憶體區域25中，可在記憶體覆蓋層2701上方形成並圖案化光阻遮罩2901。類似其他光阻遮罩，光阻遮罩2901可藉由包括以下步驟的製程形成：在結構表面上旋塗或以另外方式形成光阻，經由主光罩或其他光微影遮罩將光阻選擇性地暴露於光，以及使用化學顯影劑去除暴露或未暴露的部分。在遮罩2901就位的情況下，可執行蝕刻以從高壓區域46及核心區域62去除控制閘電極層1102及控制閘極硬遮罩層1103。蝕刻之後，可去除光阻遮罩2901。類似其他光阻遮罩，光阻2901可藉由全曝光及顯影、蝕刻、灰化、或任何其他適當去除製程而去除。如第30圖的橫截面視圖3000繪示，可執行附加蝕刻以從高壓區域46及核心區域62去除控制閘極介電層1101及氮化物覆蓋層86。
如第31圖的橫截面視圖3100繪示，可在記憶體區域25、高壓區域46及核心區域62上方形成硬遮罩3101。硬遮罩3101可為氮化矽、氧化物等。如第32圖的橫截面視圖3200繪示，可形成並圖案化光阻3201以覆蓋記憶體區域25及核心區域62，同時從高壓區域46去除硬遮罩3101、墊氧化物層81、及墊氮化物層82。如第33圖的橫截面視圖3300繪示，可去除光阻3201，及離子佈植用以在高壓區域46中形成深井佈植41。
如第34圖的橫截面視圖3400繪示，隨後可形成高壓閘極堆疊3403。高壓閘極堆疊3403包括厚閘極氧化物層3404、多晶矽電極層3401、及高壓閘極硬遮罩3402。厚 閘極氧化物層3404可藉由濕式或乾式氧化製程而從基板43生長。或者，厚閘極氧化物層3404可藉由CVD等沉積。厚閘極氧化物層3404亦可藉由氧化生長及沉積的組合而形成。多晶矽電極層3401可藉由CVD沉積。在高壓區域46外，多晶矽電極層3401可沉積於硬遮罩3101上方，其可便於稍後從此些其他區域去除多晶矽電極層3401。在一些實施例中，摻雜劑可佈植進多晶矽電極層3401中，並之後進行退火以活化摻雜劑。光阻遮罩可用以允許摻雜劑類型在N型與P型之間變化，或以另外方式允許不同區域及元件類型中摻雜不同。高壓閘極硬遮罩3402可形成於多晶矽電極層3401上方，並可由氮化物、氧化物、多晶矽等形成。
如第35圖的橫截面視圖3500繪示，在用光阻3501掩蔽住記憶體區域25及高壓區域46後，可從核心區域62去除高壓閘極硬遮罩3402、硬遮罩3101、多晶矽電極層3401、墊氧化物層81及墊氮化物層82。如第35圖的橫截面視圖3500進一步繪示，隨後可進行離子佈植及退火以在核心區域62中形成深井佈植59。
如第36圖的橫截面視圖3600繪示，可在去除光阻3501之後，在第35圖的橫截面視圖3500繪示的結構上方形成虛設閘極堆疊3605。虛設閘極堆疊3605可包括氧化物層3601、高介電常數介電層3602、虛設閘電極層3603、及虛設閘極硬遮罩層3604。一般地，虛設閘極堆疊介電質可包括任意適當數目及組合的介電層，並且可由在核心區域62中的不同元件之間變化的厚度及/或組成物製成。虛設閘 電極層3603可為多晶矽等或另一適當材料。虛設閘極硬遮罩層3604可為氮化物、氧化物、多晶矽等。虛設閘極堆疊3605的層可藉由CVD、PVD、化學鍍、電鍍、另一適當生長或沉積製程、上述任意組合等而共形地形成。氧化物層3601尤其可在基板43上生長。
如第37圖的橫截面視圖3700繪示，光阻3701可用以界定核心區域62中的虛設閘極3703，同時可從其他位置去除氧化物層3601、高介電常數介電層3602、虛設閘電極層3603、及虛設閘極硬遮罩層3604。此蝕刻從氧化物層3601形成氧化物介電質68、從高介電常數介電層3602形成高介電常數介電質69、及從虛設閘電極層3603形成虛設閘電極3702。此製程可從核心區域62外的區域有效地去除高介電常數介電層3602。高壓閘極硬遮罩3402及多晶矽電極層3401在此處理期間保護厚閘極氧化物層3404。
如第38圖的橫截面視圖3800繪示，光阻3801可經形成、圖案化、及隨後用以掩蔽核心區域62，同時選擇性地蝕刻高壓閘極堆疊3403以形成高壓閘極71及從記憶體區域25去除高壓閘極堆疊3403。此蝕刻從高壓閘極硬遮罩3402形成高壓閘極硬遮罩3802、從多晶矽電極層3401形成高壓閘電極47、及從厚閘極氧化物層3404形成高壓閘極介電質45。選擇性蝕刻可包括一系列電漿蝕刻，以蝕刻穿透不同層。在此製程結尾處可去除光阻3801。
如第39圖的橫截面視圖3900繪示，隨後可沿高壓閘極71及虛設閘極3703的外側壁形成側壁間隔物39。側 壁間隔物39可為氧化物、氮化物、另一適當介電質、上述任意組合等。側壁間隔物39可藉由沉積間隔物材料，及之後蝕刻以從其中最薄的部分去除間隔物材料，來形成。間隔物材料可藉由CVD、PVD、另一適當沉積製程、上述任意組合等而共形地沉積。間隔物材料可藉由任何適當蝕刻製程來蝕刻以形成側壁間隔物39。
如第40圖的橫截面視圖4000繪示，隨後光阻4001可用以掩蔽高壓區域46及核心區域62，同時從記憶體區域25蝕刻記憶體覆蓋層2701。隨後可佈植摻雜劑以在記憶體區域25中形成記憶體源極/汲極區域27。如第41圖的橫截面視圖4100繪示，隨後光阻4101可用以掩蔽核心區域62及記憶體區域25，同時在高壓區域46中形成輕摻雜高壓汲極區域50。同樣地，如第42圖的橫截面視圖4200繪示，隨後光阻4201可用於記憶體區域25及高壓區域46，同時在核心區域62中形成輕摻雜核心源極/汲極區域63。
如第43圖的橫截面視圖4300繪示，隨後可鄰近高壓閘極71及虛設閘極3703形成第二側壁間隔物38。視情況，可同時鄰近選擇閘電極23形成選擇閘極側壁間隔物33。此些間隔物可藉由共形地沉積間隔物材料及隨後蝕刻，直到材料僅剩下需要間隔物的地方，而形成。
如第44圖的橫截面視圖4400繪示，隨後可分別在記憶體區域25、高壓區域46、及核心區域62中形成重摻雜記憶體源極/汲極區域26、重摻雜高壓閘極源極/汲極區域49、及重摻雜HKMG源極/汲極區域65。在掩蔽不同區域及 子區域的情況下，可以一系列步驟進行摻雜以提供摻雜濃度的範圍及不同元件的類型。在摻雜之後，可執行退火以活化基板43內的摻雜劑。如第44圖的橫截面視圖4400進一步繪示，可進行矽化製程以分別在重摻雜記憶體源極/汲極區域26、重摻雜高壓閘極源極/汲極區域49、及重摻雜HKMG源極/汲極區域65上形成矽化物墊30、矽化物墊51、及矽化物墊67。矽化物可為矽化鎳、矽化鈦、矽化鈷、另一矽化物等，並且可由任何適當矽化製程形成。
如第45圖的橫截面視圖4500繪示，可在第44圖的橫截面視圖4400繪示的結構上方形成接觸蝕刻停止層8及第二ARC 4501。可形成第二ARC 4501，頂表面平坦或大體上平坦。形成第二ARC 4501的製程可包括旋塗有機ARC塗層。如第46圖的橫截面視圖4600繪示，隨後可執行製程以從第44圖的橫截面視圖4400繪示的結構去除上層。此可為CMP製程。然而，在一些實施例中，使用一種製程進行蝕刻來完成去除，對於此製程，被去除的不同材料具有類似的敏感性，藉此上表面保持大體上平坦。適當蝕刻製程可為包括來自碳氟化合物及He蝕刻劑的電漿的乾式蝕刻。
如第47圖的橫截面視圖4700繪示，隨後可去除第二ARC 4501，之後形成ILD0層29，如第48圖的橫截面視圖4800繪示。ILD0層29可為氧化物、低介電常數介電質、另一適當介電質、上述任意組合等。第二ARC 4501可藉由蝕刻或任意其他適當去除製程而去除。形成ILD0層29的製程可包括CVD、PVD、濺射或任意其他適當製程。 如第49圖的橫截面視圖4900繪示，ILD0層29可經平坦化並且其頂表面經凹陷以暴露虛設閘電極3702。平坦化及凹陷可藉由CMP或任意其他適當製程或製程的組合來完成。
如第50圖的橫截面視圖5000繪示，光阻5001可用以覆蓋記憶體區域25及高壓區域46，同時執行蝕刻以去除虛設閘電極3702，從而留下空隙區域5002。如第51圖的橫截面視圖5100繪示，隨後可藉由填充空隙區域5002來形成金屬閘電極57。填充步驟可包括由CVD、PVD、化學鍍、電鍍、或另一適當生長或沉積製程形成的不同金屬的一或多層。在空隙區域5002外沉積或生長的金屬隨後可藉由平坦化來去除。平坦化製程可為CMP等。
如第52圖的橫截面視圖5200繪示，可形成及圖案化硬遮罩5201以覆蓋核心區域62及控制閘電極7，同時分別在選擇閘電極23、擦除閘電極18、及高壓閘電極47上形成矽化物墊9、矽化物墊17、及矽化物墊34。矽化物可為矽化鎳、另一矽化物等，並且可由任何適當矽化製程形成。
可發生附加操作以形成第1圖的結構。此附加操作形成ILD1層5、介電質3、通孔31、及金屬線2。此些可藉由任何適當製程或製程組合形成，此些製程包括例如鑲嵌製程、雙重鑲嵌製程等。
第53A圖及第53B圖提供根據本揭露的一些態樣的製程5300的流程圖，其可用以根據本揭露之一實施例產生積體電路元件。儘管製程5300在本文繪示及描述為一些列動作或事件，但應理解，此等動作或事件的所示順序不 應被解釋為限制意義。例如，除了本文繪示及/或描述的彼等之外，一些動作可以與其他動作不同的順序及/或與其他動作同步地進行。另外，並非所有所示動作對於實施本文描述之一或多個態樣或實施例為必需。此外，本文描繪的動作的一或多個可在一或多個單獨的動作及/或階段中進行。
製程5300開始於動作5301，在如第2圖繪示的基板43上形成墊層，其可為墊氧化物層201及墊氮化物層202。製程5300繼續進行動作5302，從記憶體區域90去除墊氧化物層201及墊氮化物層202，如第3圖繪示。動作5303為在記憶體區域90中凹陷基板43，亦如第3圖所示。
動作5304為去除墊氧化物層201及墊氮化物層202。動作5305為形成新的墊氧化物層81及新的墊氮化物層82，其在第5圖繪示。動作5306為形成隔離區域85，如第8圖繪示。
動作5307為形成氮化物覆蓋層86及氧化物覆蓋層87，如第6圖繪示。動作5308為從記憶體區域90去除氮化物覆蓋層86及氧化物覆蓋層87，如第7圖繪示。動作5309為形成包括浮動閘極介電層902及浮動閘電極層901的浮動閘極堆疊。動作5310為平坦化以從周邊區域91去除浮動閘極，如第8圖繪示。動作5311為將浮動閘電極層901薄化至要求厚度，如第9圖及第10圖繪示。
動作5312為形成包括控制閘極介電層1101、控制閘電極層1102、及控制閘極硬遮罩1103的控制閘極堆疊1105，如第11圖繪示。動作5313為圖案化以界定包括控制 閘極介電質13、控制閘電極7、及控制閘極硬遮罩1201的控制閘極，如第12圖繪示。動作5314為形成控制閘極間隔物11，如第13圖繪示。
動作5315為蝕刻以界定包括浮動閘極介電質15及浮動閘電極14的浮動閘極。動作5316為形成浮動閘極間隔物1401，如第14圖繪示。動作5317為摻雜以在記憶體區域25中提供記憶體源極/汲極區域21，如第15圖繪示。
動作5318為形成擦除閘極介電質19，如第17圖繪示。動作5319為形成選擇閘極介電質22，如第19圖繪示。動作5320為沉積選擇閘電極層2001，如第20圖繪示。動作5321為將選擇閘電極層2001回蝕至約為控制閘電極7的高度以界定擦除閘電極18，如第21圖繪示。
動作5322為形成選擇閘極硬遮罩層2201，如第22圖繪示。動作5323為自對準蝕刻以從選擇閘電極層2001界定選擇閘電極23，如第23圖繪示。動作5324為帶去除蝕刻。這導致在高壓區域46及核心區域62中薄化控制閘極硬遮罩1103，如第24圖繪示。動作5325為形成第二ARC 2501，如第25圖繪示。動作5326為減少記憶體堆疊的高度的平坦化蝕刻，如第26圖繪示。動作5327為沉積記憶體覆蓋層2701及虛設BARC 2702，如第27圖繪示。動作5328為去除虛設BARC 2702的平坦化蝕刻，如第28圖繪示。動作5329為從高壓區域46及核心區域62去除記憶體單元堆疊，如第30圖繪示。
在繼續第53B圖上的流程圖之後，製程5300繼續動作5330，形成硬遮罩3101，如第30圖繪示。動作5330為形成光阻及從高壓區域46去除硬遮罩3101、墊氮化物層82、及墊氧化物層81，如第32圖繪示。動作5331為在高壓區域46中形成深井佈植，如第33圖繪示。
動作5332為形成高壓閘極堆疊3403，如第34圖繪示。高壓閘極堆疊3403包括厚閘極氧化物層3404、多晶矽電極層3401、及高壓閘極硬遮罩3402。如第34圖繪示，此些層中，至少多晶矽電極層3401及高壓閘極硬遮罩3402在記憶體區域25及核心區域62中的硬遮罩3101上方形成。
動作5333為形成光阻3501及從核心區域62去除高壓閘極堆疊3403、硬遮罩3101、墊氮化物層82、及墊氧化物層81，如第35圖繪示。動作5334為在核心區域62中形成深井佈植，亦如第35圖繪示。
動作5335為形成虛設閘極堆疊3605，如第36圖繪示。虛設閘極堆疊3605可包括氧化物層3601、高介電常數介電層3602、虛設電極層3603、及虛設閘極硬遮罩層3604。如第36圖繪示，此些層中，至少高介電常數介電層3602、虛設閘電極層3603、及虛設閘極硬遮罩層3604在高壓區域46及記憶體區域25中的高壓閘極硬遮罩3402上方形成。
動作5336為圖案化以從高壓區域46及記憶體區域25去除虛設閘極堆疊3605，同時在核心區域62中界定 虛設閘極3703，如第37圖繪示。高壓閘極硬遮罩3402可為此製程提供蝕刻停止。
動作5337為圖案化以從記憶體區域25去除高壓閘極堆疊3403，同時在高壓區域46中界定高壓閘極71，如第38圖中繪示。硬遮罩3101可為此製程提供蝕刻停止。
動作5338為鄰近虛設閘極3703及高壓閘極71形成間隔物39，如第39圖繪示。動作5339為從記憶體區域25去除硬遮罩3101及記憶體覆蓋層2701，如第40圖繪示。動作5340為佈植記憶體源極/汲極區域27、輕摻雜高壓源極/汲極區域50、及輕摻雜HKMG源極/汲極區域63，分別如第40圖、第41圖及第42圖繪示。遮罩及摻雜步驟的數目取決於不同源極/汲極摻雜類型及濃度的所要求數目。
動作5341為形成第二側壁間隔物38及選擇閘極側壁間隔物33，如第43圖繪示。可單獨地或同時地形成此些間隔物。動作5342為佈植重摻雜記憶體源極/汲極區域26、重摻雜高壓閘極源極/汲極區域49、及重摻雜HKMG源極/汲極區域65，如第44圖繪示。此外，遮罩及摻雜步驟的數目取決於不同源極/汲極摻雜類型及濃度的要求數目。動作5342為退火。此退火修復由佈植及活化佈植而導致的對基板43的損壞。動作5343為矽化以分別在記憶體區域25、高壓區域46、及核心區域62中形成矽化物墊30、矽化物墊51、及矽化物墊67，如第44圖繪示。
動作5344為從記憶體區域25去除選擇閘極硬遮罩2301、控制閘極硬遮罩1201、及擦除閘極硬遮罩 2302。此舉可藉由沉積第二ARC 4501(如第45圖繪示)及非選擇性蝕刻以凹陷所產生表面(如第46圖繪示)來完成。可隨後去除第二ARC 4501，如第47圖繪示。
動作5345為沉積第一層間介電層，ILD0層29，如第48圖繪示。此動作之後為動作5346，暴露虛設閘電極3702。此動作可藉由平坦化實現，如第49圖繪示。動作5347為去除虛設閘電極3702，如第50圖繪示。
動作5348為針對HKMG閘極70沉積及/或生長金屬。此動作之後為動作5349，進行CMP以去除多餘金屬，僅留下形成金屬電極57的金屬，如第51圖繪示。此CMP可為將在1μm2或更大面積的金屬閘極中導致過度下陷的操作。CMP之後，具有高壓閘極71的上表面5101與HKMG閘極70的上表面5102對準。
動作5350為矽化以分別在選擇閘電極23、擦除閘電極18、及高壓閘電極47上形成矽化物墊9、矽化物墊17、及矽化物墊34，如第52圖繪示。遮罩可用以防止矽化物形成於控制閘電極7上。
動作5351為形成包括通孔31、金屬線2、及ILD1層5的第一金屬互連層，如第1圖繪示。動作5352為附加操作以完成IC元件的形成，包括進一步後段(back-end-of-line；BEOL)處理。應理解，製程5300為置換閘極製程或閘極最後製程。
本教示的一些態樣涉及IC，IC包括複數個金屬閘極及複數個多晶矽閘極，每個金屬閘極具有金屬電極及高 介電常數介電質，每個多晶矽閘極具有多晶矽電極及習用(非高介電常數)介電質。多晶矽閘極為具有厚介電層的高壓閘極。多晶矽閘極可適於在10V或更高的閘極電壓下操作。在此些教示的一些中，多晶矽閘極的介電質比金屬閘極的介電質厚。在此些教示的一些中，多晶矽閘極的面積大於1μm2。在此些教示的一些中，多晶矽閘極的面積大於3μm2。在此些教示的一些中，多晶矽電極的頂表面與金屬電極的頂表面對準。在此些教示的一些中，IC元件包括嵌入式快閃記憶體。在此些教示的一些中，金屬閘極為置換閘極製程的產物。金屬閘極可具有在1000℃下由5秒熱處理改變的閾電壓。
在所述的IC中，多晶矽閘極具有一面積，面積大於所述高介電常數金屬閘極的設計極限。
在所述的IC中，半導體基板在源極及汲極區域中佈植有摻雜劑，源極及汲極區域可操作地與該高介電常數金屬閘極相關聯；源極及汲極區域具有佈植摻雜劑後由退火產生的物理結構；以及高介電常數金屬閘極具有結構，若高介電常數金屬閘極已經受退火步驟，則所述結構將不為可能的。
在所述的IC中，多晶矽閘極包括多晶矽電極、通道區域、及從通道區域跨至多晶矽電極的一或多個介電質；以及多晶矽閘極的一或多個介電質中的每一者具有一介電常數，介電常數低於任意高介電常數介電質的介電常數。
本教示的一些態樣涉及包括半導體基板的IC，半導體基板具有記憶體區域及周邊區域。記憶體元件形成於記憶體區域中，及高介電常數金屬閘極形成於周邊區域中。多晶矽閘極亦形成於周邊區域中。多晶矽閘極具有一面積，此面積大於高介電常數金屬閘極的面積。多晶矽閘極可具有大於高介電常數金屬閘極的設計極限的一面積，其小於1μm2。在此些教示的一些中，在可操作地與高介電常數金屬閘極相關聯的源極及汲極區域中，半導體基板佈植入摻雜劑，及高介電常數金屬閘極具有將由最小熱處理改變的閾電壓，此最小熱處理將使佈植有摻雜劑的半導體基板退火。最小熱處理可大於1000℃下的5秒熱處理。
本教示的一些態樣涉及形成IC的方法，此方法包括以下步驟：在基板的第一區域中形成閘極氧化物層，在基板的第一區域及基板的第二區域中的每一者上方形成多晶矽層，以及在多晶矽層上方形成保護層。在掩蔽第一區域的情況下，從第二區域去除保護層及多晶矽層。隨後在第一區域及第二區域上方形成高介電常數介電層及虛設電極層。隨後圖案化虛設電極層及高介電常數介電層以在第二區域中形成虛設閘極並從第一區域去除虛設電極層及高介電常數介電層。隨後圖案化保護層及多晶矽層以在第一區域中界定多晶矽閘極。鄰近虛設閘極形成間隔物。在填充相鄰間隔物之後，平坦化第一區域及第二區域。接著虛設電極層從虛設閘極去除並且替換為金屬。接著平坦化第一區域及第二區域以去除多餘金屬。
在此些教示的一些中，在圖案化虛設電極層及高介電常數介電層以形成虛設閘極之前，在虛設電極層上方形成硬遮罩。在此些教示的一些中，在形成閘極氧化物層之前，形成硬遮罩並從第一區域選擇性地去除硬遮罩。在此些教示的一些中，在形成間隔物之後佈植源極/汲極區域，及在用金屬替換虛設電極層之前退火佈植區域。在平坦化第一區域及第二區域以去除多餘金屬之後，對多晶矽閘極執行矽化製程。在此些教示的一些中，方法進一步包括在基板的第三區域中形成快閃記憶體元件的步驟。
在所述的方法中，多晶矽閘極每個具有大於1μm2的面積。
在所述的方法中，多晶矽閘極可作為高壓閘極操作。
在所述的方法中，閘極氧化物具有一厚度，該厚度適於10V或更高的閘極電壓。
上文概述若干實施例之特徵或實例，使得熟習此項技術者可更好地理解本揭露之一實施例之態樣。熟習此項技術者應瞭解，可輕易使用本揭露之一實施例作為設計或修改其他製程及結構的基礎，以便實施本文所介紹的實施例或實例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之一實施例的精神及範疇，且可在不脫離本揭露之一實施例的精神及範疇的情況下產生本文的各種變化、替代及更改。
1:IC元件
2:金屬線
3:介電質
5:ILD1層
7:控制閘電極
9:矽化物墊
11:控制閘極間隔物
13:控制閘極介電質
14:浮動閘電極
15:浮動閘極介電質
17:矽化物墊
18:擦除閘電極
19:擦除閘極介電質
21:輕摻雜記憶體源極/汲極區域
22:選擇閘極介電質
23:選擇閘電極
25:記憶體區域
26:重摻雜記憶體源極/汲極區域
27:佈植記憶體源極/汲極區域
29:ILD0層
30:矽化物墊
31:通孔
33:選擇閘極側壁間隔物
34:矽化物墊
38:第二側壁間隔物
39:間隔物
41:深井佈植
43:基板
45:高壓閘極介電質
46:高壓區域
47:高壓閘電極
49:重摻雜高壓閘極源極/汲極區域
50:輕摻雜高壓源極/汲極區域
51:矽化物墊
57:金屬閘電極
59:深井佈植
62:核心區域
63:輕摻雜HKMG源極/汲極區域
65:重摻雜HKMG源極/汲極區域
68:氧化物介電質
69:高介電常數介電質
70:HKMG閘極
71:高壓閘極
73:分裂式閘極快閃記憶體單元
74:通道區域

Claims (10)

  1. 一種積體電路，包括：複數個金屬閘極，每個包括一金屬電極及一高介電常數介電質；以及複數個多晶矽閘極，每個包括一多晶矽電極、一通道區域、及從該通道區域跨至該多晶矽電極的一或多個介電質；其中該些多晶矽閘極的該一或多個介電質中的每一者的介電常數低於該高介電常數介電質的介電常數；以及該些多晶矽閘極中的一或多者為一高壓元件，且該些多晶矽閘極的面積大於該些金屬閘極的面積。
  2. 如請求項1所述的積體電路，其中該些多晶矽電極具有與該些金屬電極的多個頂表面對準的多個頂表面。
  3. 如請求項1所述的積體電路，進一步包括嵌入式快閃記憶體。
  4. 如請求項1所述的積體電路，其中該一或多個介電質具有一厚度，該厚度大於該高介電常數介電質的一厚度。
  5. 如請求項1所述的積體電路，其中該些多晶矽閘極每個具有大於1μm2的一面積。
  6. 一種積體電路，包括：一半導體基板，包括一記憶體區域、一隔離區域、及一周邊區域，其中該隔離區域具有一隔離結構將該記憶體區域與該周邊區域分隔；一記憶體元件，形成於該記憶體區域中；一高介電常數金屬閘極，形成於該周邊區域中，該高介電常數金屬閘極包含一高介電常數介電質；以及一多晶矽閘極，形成於該周邊區域中，該多晶矽閘極為一高壓元件其配置為在等於或高於10V的閘極電壓下操作，該多晶矽閘極包含一或多個介電質，所述一或多個介電質中的每一者的介電常數低於該高介電常數介電質的介電常數；其中該多晶矽閘極具有一面積，該面積大於該高介電常數金屬閘極的一面積。
  7. 如請求項6所述的積體電路，其中該高介電常數金屬閘極具有一頂表面，該頂表面與該多晶矽閘極的一頂表面對準。
  8. 一種形成積體電路的方法，包括以下步驟：提供一半導體基板，該半導體基板包括一第一區域及一第二區域；形成一閘極氧化物層於該第一區域中； 形成一多晶矽層於該第一區域及該第二區域上方，藉此在該閘極氧化物層上方形成該多晶矽層；形成一保護層於該多晶矽層上方；掩蔽該第一區域；在掩蔽該第一區域的情況下，從該第二區域選擇性地去除該保護層及該多晶矽層；形成一高介電常數介電層於該第一區域及該第二區域上方；形成一虛設電極層於該高介電常數介電層上方；圖案化該虛設電極層及該高介電常數介電層以在該第二區域中形成多個虛設閘極並從該第一區域去除該虛設電極層及該高介電常數介電層；圖案化該保護層及該多晶矽層以在該第一區域中界定多個多晶矽閘極；鄰近該些虛設閘極形成多個間隔物；填充鄰近該些間隔物的一區域；平坦化該第一區域及該第二區域；從該些虛設閘極去除該虛設電極層以形成多個空隙區域；在該第一區域及該第二區域上方沉積金屬，藉此該金屬填充該些空隙區域以形成多個高介電常數金屬閘極；以及平坦化該第一區域及該第二區域以去除多餘金屬。
  9. 如請求項8所述的方法，進一步包括以下步驟：在圖案化該虛設電極層及該高介電常數介電層以形成虛設閘極之前，在該虛設電極層上方形成一硬遮罩。
  10. 如請求項8所述的方法，進一步包括以下步驟：在平坦化該第一區域及該第二區域以去除多餘金屬之後，對該些多晶矽閘極執行一矽化物製程。
TW108148220A 2019-08-08 2019-12-27 積體電路及其形成方法 TWI733292B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/535,431 2019-08-08
US16/535,431 US11569251B2 (en) 2019-08-08 2019-08-08 High voltage polysilicon gate in high-K metal gate device

Publications (2)

Publication Number Publication Date
TW202107545A TW202107545A (zh) 2021-02-16
TWI733292B true TWI733292B (zh) 2021-07-11

Family

ID=74367923

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108148220A TWI733292B (zh) 2019-08-08 2019-12-27 積體電路及其形成方法

Country Status (3)

Country Link
US (2) US11569251B2 (zh)
CN (1) CN112349723B (zh)
TW (1) TWI733292B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685085B (zh) * 2019-02-26 2020-02-11 華邦電子股份有限公司 記憶元件及其製造方法
CN114446972B (zh) * 2020-10-30 2025-09-05 硅存储技术股份有限公司 具有鳍式场效应晶体管结构的分裂栅非易失性存储器单元、hv和逻辑器件及其制造方法
KR102911284B1 (ko) * 2021-06-10 2026-01-12 에스케이하이닉스 주식회사 반도체 메모리 장치
US12199157B2 (en) * 2022-03-21 2025-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201909385A (zh) * 2017-07-17 2019-03-01 台灣積體電路製造股份有限公司 製造積體電路的方法
TW201926653A (zh) * 2017-11-30 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238566B2 (en) * 2003-10-08 2007-07-03 Taiwan Semiconductor Manufacturing Company Method of forming one-transistor memory cell and structure formed thereby
TW201448216A (zh) * 2013-02-01 2014-12-16 Ｐｓ４盧克斯科公司 半導體裝置及其製造方法
CN106910737B (zh) * 2015-12-23 2021-01-15 联华电子股份有限公司 半导体元件及其形成方法
US10872898B2 (en) * 2017-07-19 2020-12-22 Cypress Semiconductor Corporation Embedded non-volatile memory device and fabrication method of the same
US10504912B2 (en) * 2017-07-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Seal method to integrate non-volatile memory (NVM) into logic or bipolar CMOS DMOS (BCD) technology
US10672783B2 (en) * 2017-08-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and method for manufacturing the same
US10879256B2 (en) * 2017-11-22 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded memory using SOI structures and methods
US10325919B1 (en) * 2018-06-22 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Mask design for embedded memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201909385A (zh) * 2017-07-17 2019-03-01 台灣積體電路製造股份有限公司 製造積體電路的方法
TW201926653A (zh) * 2017-11-30 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20210043638A1 (en) 2021-02-11
TW202107545A (zh) 2021-02-16
CN112349723A (zh) 2021-02-09
US11950413B2 (en) 2024-04-02
CN112349723B (zh) 2025-06-06
US11569251B2 (en) 2023-01-31
US20230109700A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
US12356673B2 (en) Select gate spacer formation to facilitate embedding of split gate flash memory
KR101618468B1 (ko) Ｈｋｍｇ 기술로 플래시 메모리를 내장하기 위한 이중 실리사이드 형성 방법
JP3466851B2 (ja) 半導体装置及びその製造方法
CN107408557B (zh) 分裂栅闪存阵列和逻辑器件的集成
US9716097B2 (en) Techniques to avoid or limit implant punch through in split gate flash memory devices
US11950413B2 (en) High voltage polysilicon gate in high-K metal gate device
US20090174001A1 (en) Semiconductor device having fin transistor and planar transistor and associated methods of manufacture
US7098114B1 (en) Method for forming cmos device with self-aligned contacts and region formed using salicide process
TW202029301A (zh) 積體電路及其形成方法
CN107437550A (zh) Nvm存储器hkmg集成技术
US7754559B2 (en) Method for fabricating capacitor structures using the first contact metal
US12014966B2 (en) Semiconductor memory device having composite dielectric film structure and methods of forming the same
US7622347B2 (en) Self-aligned metal electrode to eliminate native oxide effect for metal insulator semiconductor (MIS) capacitor
US9450057B2 (en) Split gate cells for embedded flash memory
US11424255B2 (en) Semiconductor device and manufacturing method thereof
US20250331177A1 (en) Memory device
US20080273390A1 (en) NAND flash memory cell array and method of fabricating the same