[go: up one dir, main page]

TWI730344B - 氧化物半導體薄膜、薄膜電晶體及其製造方法、以及濺鍍靶 - Google Patents

氧化物半導體薄膜、薄膜電晶體及其製造方法、以及濺鍍靶 Download PDF

Info

Publication number
TWI730344B
TWI730344B TW108121610A TW108121610A TWI730344B TW I730344 B TWI730344 B TW I730344B TW 108121610 A TW108121610 A TW 108121610A TW 108121610 A TW108121610 A TW 108121610A TW I730344 B TWI730344 B TW I730344B
Authority
TW
Taiwan
Prior art keywords
atomic
thin film
oxide semiconductor
semiconductor thin
film
Prior art date
Application number
TW108121610A
Other languages
English (en)
Other versions
TW202000952A (zh
Inventor
半那拓
小林大士
小野田淳吾
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW202000952A publication Critical patent/TW202000952A/zh
Application granted granted Critical
Publication of TWI730344B publication Critical patent/TWI730344B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10P14/3238
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756Amorphous oxide semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • H10D62/402Amorphous materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P14/22
    • H10P14/2922
    • H10P14/3434
    • H10P14/3454
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明的一形態之氧化物半導體薄膜,係以In、Sn及Ge作為主成分之氧化物半導體所構成。Ge/(In+Sn+Ge)的原子比為0.07以上至0.40以下。藉此,可獲得具有10cm2 /Vs以上的遷移率之電晶體特性。

Description

氧化物半導體薄膜、薄膜電晶體及其製造方法、以及濺鍍靶
本發明係關於一種例如用作薄膜電晶體的活性層(通道層)之氧化物半導體薄膜、具備氧化物半導體薄膜之薄膜電晶體及其製造方法、以及該氧化物半導體薄膜製造用的濺鍍靶。
將In-Ga-Zn-O系氧化物半導體膜(IGZO)用於活性層之薄膜電晶體(TFT:Thin-Film Transistor),相較於以往將非晶矽膜用於活性層之TFT,可獲得高遷移率,故近年廣泛應用於各種的顯示器(例如參照專利文獻1至3)。
例如專利文獻1係揭示了驅動有機EL(electro luminescence;電致發光)元件之TFT的活性層以IGZO所構成之有機EL顯示裝置。專利文獻2係揭示了通道層(活性層)以a-IGZO所構成,且遷移率為5cm2 /Vs以上的薄膜電晶體。然後專利文獻3係揭示了活性層以IGZO所構成,且開/關電流比為5位數以上之薄膜電晶體。 [先前技術文獻] [專利文獻]
專利文獻1:日本特開2009-31750號公報。 專利文獻2:日本特開2011-216574號公報。 專利文獻3:WO2010/092810號公報。
[發明所欲解決之課題]
近年來,由於關於各種顯示器之高解析度化或低耗電化、高幀率化之要求,對於顯示更高的遷移率之氧化物半導體之要求逐漸提高。然而,在活性層使用IGZO之薄膜電晶體之中,難以獲得遷移率超過10cm2 /Vs之值,需要開發顯示更高的遷移率之薄膜電晶體用途的材料。
有鑑於以上情況,本發明的目的在於提供一種替代IGZO之高特性的氧化物半導體薄膜、具備氧化物半導體薄膜之薄膜電晶體及其製造方法、以及該氧化物半導體薄膜製造用的濺鍍靶。 [用以解決課題的手段]
為了達成上述目的,本發明的一形態之氧化物半導體薄膜,係以In、Sn及Ge作為主成分之氧化物半導體所構成。 Ge/(In+Sn+Ge)的原子比為0.07以上至0.40以下。 藉此,可獲得具有10cm2 /Vs以上的遷移率之電晶體特性。 藉由將Ge/(In+Sn+Ge)的原子比設為0.07以上,可在不取決於Sn的含量的情況下獲得非晶質的氧化物半導體薄膜。
Sn/(In+Sn+Ge)的原子比亦可為0.04以上至0.60以下。 藉由將Sn/(In+Sn+Ge)的原子比設為0.04以上,可獲得載體濃度為5×1019 以下的氧化物半導體薄膜。 藉由將Sn/(In+Sn+Ge)的原子比設為0.60以下,可在不取決於Ge的含量的情況下獲得遷移率10以上的氧化物半導體薄膜。
In/(In+Sn+Ge)的原子比可為0.3以上,Ge/(In+Sn+Ge)的原子比可為0.10以上至0.25以下。藉此,可在不取決於Sn的含量的情況下獲得非晶質的氧化物半導體薄膜。
前述氧化物半導體係亦可進而含有選自Si、Ti、Mg、Ca、Ba、Zr、Al、W、Ta、Hf及B中至少一個的元素之第1元素。
或者,前述氧化物半導體係亦可進而含有選自Sr、Ga及Zn中至少一個的元素之第2元素。
本發明的一形態之薄膜電晶體,係具備上述構成的氧化物半導體薄膜所構成之活性層。
本發明的一形態之薄膜電晶體的製造方法,係具備上述構成的氧化物半導體薄膜所構成之活性層之薄膜電晶體的製造方法;在閘極之上形成閘絕緣膜;在前述閘絕緣膜之上以濺鍍法形成前述活性層;形成以前述活性層作為基膜之金屬層;藉由將前述金屬層以濕式蝕刻法來圖案化而形成源極及汲極。
本發明的一形態之濺鍍靶,係以In、Sn及Ge作為主成分之氧化物半導體的燒結體所構成。 Ge/(In+Sn+Ge)的原子比為0.07以上至0.40以下。 [發明功效]
如以上所述,藉由本發明,可提供一種例如替代IGZO之高特性的薄膜電晶體。
以下,一邊參照圖式,一邊說明本發明的實施形態。
圖1係表示本發明之一實施形態之薄膜電晶體的構成之示意截面圖。本實施形態中,舉例說明所謂底閘(Bottom gate)型的場效型電晶體。
[薄膜電晶體] 本實施形態的薄膜電晶體100,係具有:閘極11、閘絕緣膜12、活性層13、源極14S、汲極14D。
閘極11,係由形成在基材10的表面之導電膜所構成。基材10通常為透明的玻璃基板。閘極11通常係由鉬(Mo)、鈦(Ti)、鋁(Al)、銅(Cu)等金屬單層膜或是金屬多層膜所構成,例如藉由濺鍍法所形成。本實施形態中,閘極11係由鉬所構成。閘極11的厚度並沒有特別限定,例如為200nm。閘極11係例如以濺鍍法、真空蒸鍍法等來成膜。
活性層13係作為薄膜電晶體100的通道層而發揮功能。活性層12的膜厚係例如為10nm至200nm。活性層13係由含有In(銦)、Sn(錫)及Ge(鍺)之In-Sn-Ge-O系氧化物半導體薄膜所構成。活性層13係例如以濺鍍法來成膜。關於上述氧化物半導體薄膜的具體的組成如後所述。
閘絕緣膜12係形成於閘極11與活性層13之間。閘絕緣膜12係例如由氧化矽膜(SiOx)、氮化矽膜(SiNx)或是這些的積層膜所構成。成膜方法並沒有特別限定,可為CVD法( Chemical Vapor Deposition;化學氣相沉積法)、濺鍍法、蒸鍍法等。閘絕緣膜12的膜厚並沒有特別限定,係例如為200nm至400nm。
源極14S及汲極14D,係在活性層13之上相互地分離所形成。源極14S及汲極14D,係可以例如鋁、鉬、銅、鈦等金屬單層膜或是這些金屬的多層膜來構成。如後所述,源極14S及汲極14D,可藉由將金屬膜圖案化而同時地形成。該金屬膜的厚度,係例如為100nm至200nm。源極14S及汲極14D,係例如以濺鍍法、真空蒸鍍法等來成膜。
源極14S及汲極14D,係藉由保護膜15所被覆。保護膜15係例如以氧化矽膜、氮化矽膜、或是這些的積層膜等電絕緣性材料所構成。保護膜15係用以屏蔽含有活性層13之元件部而不受外部氣體的影響。保護膜15的膜厚並沒有特別限定,係例如為100nm至300nm。保護膜15係例如以CVD法來成膜。
形成保護膜15之後,實施退火處理。藉此,活性層13被活化。退火條件並沒有特別限定,在本實施形態中,大氣中約300℃、實施1小時。
保護膜15係在適當的位置設置有用以使源極/汲極14S、14D與配線層(省略圖示)連接之層間連接孔。上述配線層係用以使薄膜電晶體100連接至未圖示之周邊電路,以ITO(Indium Tin Oxide;氧化銦錫)等透明導電膜所構成。
[氧化物半導體薄膜] 然後,對於構成活性層13之氧化物半導體薄膜進行說明。
作為高遷移率的氧化物半導體材料而言,係以ITO(In-Sn-O)系、IGZO(In-Ga-Zn-O)系等作為代表。這些的氧化物半導體材料,由於剛成膜之後的結晶性為非晶質,故可藉由濕式蝕刻法易於進行圖案化。圖案化後,藉由熱處理而活化,可表現預期之電晶體特性。
一般而言高遷移率氧化物隨著遷移率上升,由於難以將閘閾值電壓的變動控制在預定值以下故存在難以確保長期之可靠性高的開關操作的問題。由於這些的問題的原因係起因於氧的缺乏,故普遍進行少量添加如Hf(鉿)、Ti(鈦)、W(鎢)等與氧強鍵結的材料作為載體殺傷劑(Carrier killer)。然而,為了確保預期之可靠性,雖然需要添加充分量的這些的元素,但載體殺傷劑元素的大量添加反而導致遷移率的降低。
另一方面,本發明人發現,藉由將In作為基底,在其中添加預定量以上之作為載體殺傷劑而言效果高且遷移率的降低率低的Ge,相較於以往的ITO系及IGZO系材料其遷移率及可靠性兩者皆有所提高。
例如圖2表示對於以濺鍍法所成膜之In-Ge-O系材料之Ge的含量(原子%)與所獲得之薄膜的結晶性經評價之實驗結果。在此,評價在成膜後,於大氣中以350℃經1小時退火處理之薄膜樣品。如同圖所示,相對於Ge含量係4.3原子%的樣品為結晶質,Ge含量為7%及20%的樣品分別為非晶質。
另一方面,在圖3及圖4中各自表示上述各樣品的遷移率及載體濃度以霍爾效應測定器之測定結果。關於遷移率,如圖3所示,隨著Ge的含量越多則有越降低的傾向。關於載體濃度,如圖4所示,Ge的含量係4.3原子%及11原子%的樣品顯示出1×1020 (/cm3 )此高值,但Ge含量係20原子%的樣品降低至1×1018 (/cm3 )以下。載體濃度的合適的範圍,一般而言,係設為1018 至1019 (/cm3 )的等級,當小於1×1018 (/cm3 )則遷移率的降低變得顯著,當超過1×1020 (/cm3 )則開關操作的可靠性的降低變得顯著。
由圖2至圖4的結果可確認到,藉由將Ge含量設為7原子%以上,可獲得非晶質的氧化物薄膜,且獲得作為載體殺傷劑之充分的效果。
然後,In-Sn-Ge-O系材料之結晶性及遷移率的Sn濃度取決性係如圖5及圖6所示。遷移率的測定係使用霍爾效應測定器。在此,評價將Ge含量固定於12原子%,且在成膜後、於大氣中以350℃(圖6中「◆」)及400℃(圖6中「◇」)經1小時退火處理之薄膜樣品。
如圖5所示,Sn含量係2.4原子%、4.3原子%及7.5原子%的樣品皆為非晶質。由此可推測,不受Sn含量所影響,藉由濺鍍法所成膜之In-Sn-Ge-O系氧化物薄膜為非晶質。另一方面,如圖6所示, Sn含量至30原子%為止沒有觀察到遷移率之顯著的降低(大約30cm2 /Vs左右),即使將Sn含量增加至60原子%的情況下亦得到10cm2 /Vs以上的遷移率。
然後,將Sn含量固定於5原子%所成膜之In-Sn-Ge-O系材料之遷移率及載體濃度的Ge濃度取決性係如圖7及圖8所示。遷移率及載體濃度的測定係使用霍爾效應測定器。在此,採用對氧化銦、氧化鍺、氧化錫的3個的靶在氧氛圍中同時濺鍍之三元濺鍍法。成膜後,各自評價於大氣中以350℃(各圖中「◆」)及400℃(各圖中「◇」)經1小時退火處理之薄膜樣品。
如圖7所示,確認到關於全部的樣品係遷移率為10cm2 /Vs以上。此外,如圖7及圖8所示,確認到Ge含量係在10原子%至25原子%的範圍、遷移率為15cm2 /Vs以上、載體濃度為1×1018 至1×1019 (/cm3 )。
另外,圖7及圖8的評價結果係關於藉由三元濺鍍所成膜之樣品,而對於使用Ge含量為15原子%(Sn含量5原子%)的In-Sn-Ge-O系燒結體靶所成膜之樣品所測定之遷移率及載體濃度一併表示於圖7及圖8。各圖中「▲」表示於大氣中以350℃、「△」表示於大氣中以400℃經1小時退火處理之薄膜樣品。如圖7及圖8所示,確認到於燒結體靶中亦顯示與三元濺鍍法所成膜之樣品相同的電特性,遷移率約為20cm2 /Vs至30cm2 /Vs、載體濃度約為5×1018 至1×1019 (/cm3 )。
另一方面,已如上述說明了Ge含量為12原子%以上可獲得非晶質的薄膜,但亦可增加Sn的含量而替代Ge來獲得非晶質的薄膜。圖9係表示關於將Ge含量固定於5原子%、Sn的含量分別為5原子%、20原子%及40原子%時的薄膜的結晶性之評價結果。在此,評價在成膜後,於大氣中以350℃經1小時退火處理之薄膜樣品。如同圖所示,藉由將Sn含量設為20原子%以上,可獲得非晶質的In-Sn-Ge-O系薄膜。
本實施形態的活性層13係如上所述,係以含有In、Sn及Ge之氧化物半導體薄膜所構成。Ge/(In+Sn+Ge)的原子比為0.07以上至0.4以下。 另外,組成之上限值及下限值係四捨五入小數第3位之值(以下相同)。
藉由將活性層13以上述組成範圍的In-Sn-Ge-O系氧化物半導體薄膜來構成,可獲得具有10cm2 /Vs以上的遷移率之電晶體特性。
作為活性層13,係藉由將Sn/(In+Sn+Ge)的原子比設為0.03以上至0.60以下,可獲得非晶質的In-Sn-Ge-O系氧化物半導體薄膜,故使用例如草酸系蝕刻液等可容易地將活性層13圖案化。
進而,由於活性層13係以含有Sn之氧化物半導體薄膜所構成,故可提高活性層13的耐藥品性。為此,在源極14S及汲極14D的圖案化步驟之時,便沒有必要設置蝕刻停止層來保護活性層不受蝕刻液影響。藉此,形成以活性層13作為基膜之金屬層之後,藉由以濕式蝕刻法將該金屬層圖案化便容易形成源極14S及汲極14D。
作為蝕刻液而言,通常可使用草酸系蝕刻劑(草酸95%),可列舉例如ITO―06N(關東化學)等。
構成活性層13之氧化物半導體薄膜中,Ge/(In+Sn+Ge)的原子比為0.07以上至0.40以下,更佳為0.10以上至0.25以下。藉此,可在不取決於Sn的含量的情況下獲得非晶質的氧化物半導體薄膜。此外,藉由將Ge的含量設為上述範圍,當In/(In+Sn+Ge)的原子比為0.3以上的情況下,可兼具15cm2 /Vs至35cm2 /Vs的高遷移率、1019 (/cm3 )等級以下的低載體濃度。
構成活性層13之氧化物半導體薄膜係亦可進而含有選自Si(矽)、Ti(鈦)、Mg(鎂)、Ca(鈣)、Zr(鋯)、Al(鋁)、W(鎢)、Ta(鉭)、Hf(鉿)及B(硼)之至少一個的元素之第1元素(α)。這些第1元素(α),係用作為載體殺傷劑之元素,有助於減低薄膜中的載體濃度的並提高開關操作的可靠性。
第1元素(α)的添加量並沒有特別限定,例如α/(In+Sn+Ge+α)的原子比為0.10以下。藉此,可將載體濃度減低至1018 (/cm3 )等級以下且穩定地實現10cm2 /Vs以上的高遷移率。
或者,構成活性層13之氧化物半導體薄膜係亦可進而含有選自Sr(鍶)、Ga(鎵)及Zn(鋅)之至少一個的元素之第2元素(β)。這些第2元素(β),雖然作為載體殺傷劑的性能並不充分,但為遷移率的減低較少之添加元素,同樣有助於結晶性的改善或減低薄膜中的載體濃度並提高開關操作的可靠性。
第2元素(β)的添加量並沒有特別限定,例如β/(In+Sn+Ge+β)的原子比為0.25以下。藉此,可將載體濃度減低至1018 (/cm3 )等級以下且穩定地實現10cm2 /Vs以上的高遷移率。
具備如以上的方式所構成之本實施形態的活性層13之薄膜電晶體100之中,由於可將閾值電壓的變動控制在預定電壓以下,故可確保長期之可靠性高的開關操作。例如經本發明人所確認,在閘極-源極間(或是閘極-源極間及汲極-源極間)持續施加一定電壓,評價此時的閾值電壓的變動之BTS(Bias Temperature Stress;偏壓溫度應力)試驗中,PBTS(Positive Bias Temperature Stress;正偏壓溫度應力)及NBTS(Negative Bias Temperature Stress;負偏壓溫度應力)之任一者皆可獲得良好的結果。
具體而言,在60℃的溫度下,60分鐘持續施加+30V的閘電壓之PBTS試驗的實施前後之閾值電壓的變化量為0V以上至1V以下。 此外,在60℃的溫度下,60分鐘持續施加-30V的閘電壓之NBTS試驗的實施前後之閾值電壓的變化量為-1V以上至0V以下。
活性層13係使用由In、Sn及Ge各自的氧化物的燒結體所構成之濺鍍靶來成膜之後,以預定溫度經熱處理(退火)而形成。藉由將上述靶在預定條件下濺鍍,可形成具有靶的組成相同或是幾乎相同的組成之氧化物半導體薄膜。藉由將該半導體薄膜以預定溫度來退火處理,例如可形成具有遷移率為10cm2 /Vs以上的電晶體特性之活性層13。
上述濺鍍靶係可以如下的燒結體所構成:將In2 O3 、SnO2 及GeO2 等In、Sn及Ge各自的氧化物用作為原料粉末,將這些原料粉末以上述組成比混合之燒結體。
[實驗例] 本發明人係以濺鍍法各自形成In-Sn-Ge-O系氧化物薄膜,並使用霍爾效應測定器來評價這些的膜的基本的電特性(遷移率、載體濃度)。
遷移率及載體濃度係將成膜之後的氧化物半導體薄膜以350℃經1小時、在大氣中退火之後,以霍爾效應測定器來測定。 結晶性係使用X射線繞射測定裝置來測定薄膜的X射線繞射圖案,觀察到顯著的峰值的情況下則評價為結晶質,沒有顯著的峰值之寬廣的圖案(光暈(halo)圖案)的情況下則評價為非晶質。
作為成膜條件而言,基板溫度設為100℃、濺鍍氣體為氬及氧的混合氣體(氧含有比率7%)、膜厚為50nm。
[實驗例1] (樣品1-1) 使用In-Sn-O靶,在玻璃基板上製作如下之In-Sn-O系氧化物半導體薄膜:在In及Sn的合計量中所佔各元素的原子比分別為In:98原子%、Sn:2原子%。所獲得之薄膜為結晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為7.4cm2 /Vs、載體濃度為5.6E+20(5.6×1020 )/cm3
(樣品1-2) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:93原子%、Sn:2原子%、Ge:5原子%。所獲得之薄膜為結晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為37.1cm2 /Vs、載體濃度為1.7E+20(1.7×1020 )/cm3
(樣品1-3) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:91原子%、Sn:2原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為35.2cm2 /Vs、載體濃度為4.6E+19(4.6×1019 )/cm3
(樣品1-4) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:85原子%、Sn:2原子%、Ge:13原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為33.9cm2 /Vs、載體濃度為7.9E+18(7.9×1018 )/cm3
(樣品1-5) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:73原子%、Sn:2原子%、Ge:25原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為14.7cm2 /Vs、載體濃度為9.6E+17(9.6×1017 )/cm3
(樣品1-6) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:58原子%、Sn:2原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為10.2cm2 /Vs、載體濃度為3.8E+16(3.8×1016 )/cm3
實驗例1的結果彙總如表1所示。
[表1]
Figure 108121610-A0304-0001
(實驗例2) (樣品2-1) 使用In-Sn-O靶,在玻璃基板上製作如下之In-Sn-O系氧化物半導體薄膜:In及Sn的合計量中所佔各元素的原子比分別為In:94.7原子%、Sn:5.3原子%。所獲得之薄膜為結晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為31.0cm2 /Vs、載體濃度為6.4E+20(6.4×1020 )/cm3
(樣品2-2) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:90.2原子%、Sn:4.9原子%、Ge:4.9原子%。所獲得之薄膜為結晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為36.5cm2 /Vs、載體濃度為1.6E+20(1.6×1020 )/cm3
(樣品2-3) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:88.5原子%、Sn:4.5原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為33.2cm2 /Vs、載體濃度為9.8E+18(9.8×1018 )/cm3
(樣品2-4) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:83.5原子%、Sn:4.3原子%、Ge:12.2原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為31.7cm2 /Vs、載體濃度為7.4E+18(7.4×1018 )/cm3
(樣品2-5) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:77.1原子%、Sn:4.2原子%、Ge:18.7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為24.5cm2 /Vs、載體濃度為8.9E+18(8.9×1018 )/cm3
(樣品2-6) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:71.9原子%、Sn:4原子%、Ge:24.1原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為17.1cm2 /Vs、載體濃度為9.5E+17(9.5×1017 )/cm3
(樣品2-7) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:55.5原子%、Sn:4.5原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為10.2cm2 /Vs、載體濃度為4.5E+16(4.5×1016 )/cm3
實驗例2的結果彙總如表2所示。
[表2]
Figure 108121610-A0304-0002
(實驗例3) (樣品3-1) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:88原子%、Sn:7原子%、Ge:5原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為31.5cm2 /Vs、載體濃度為2.9E+20(2.9×1020 )/cm3
(樣品3-2) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:86原子%、Sn:7原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為30.2cm2 /Vs、載體濃度為1.0E+19(1.0×1019 )/cm3
(樣品3-3) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:80原子%、Sn:7原子%、Ge:13原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為27.1cm2 /Vs、載體濃度為7.3E+18(7.3×1018 )/cm3
(樣品3-4) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:53原子%、Sn:7原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為11.0cm2 /Vs、載體濃度為8.1E+16(8.1×1016 )/cm3
實驗例3的結果彙總如表3所示。
[表3]
Figure 108121610-A0304-0003
(實驗例4) (樣品4-1) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:77.1原子%、Sn:18原子%、Ge:4.9原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為31.5cm2 /Vs、載體濃度為5.2E+20(5.2×1020 )/cm3
(樣品4-2) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:75原子%、Sn:18原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為32.0cm2 /Vs、載體濃度為3.1E+19(3.1×1019 )/cm3
(樣品4-3) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:71.4原子%、Sn:18原子%、Ge:10.6原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為31.6cm2 /Vs、載體濃度為1.7E+19(1.7×1019 )/cm3
(樣品4-4) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:42原子%、Sn:18原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為10.5cm2 /Vs、載體濃度為6.6E+11(6.6×1011)/cm3
實驗例4的結果彙總如表4所示。
[表4]
Figure 108121610-A0304-0004
(實驗例5) (樣品5-1) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:67原子%、Sn:30原子%、Ge:3原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為30.2cm2 /Vs、載體濃度為5.6E+20(5.6×1020 )/cm3
(樣品5-2) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:63原子%、Sn:30原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為32.8cm2 /Vs、載體濃度為3.3E+19(3.3×1019 )/cm3
(樣品5-3) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:60原子%、Sn:30原子%、Ge:10原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為30.0cm2 /Vs、載體濃度為1.5E+19(1.5×1019 )/cm3
(樣品5-4) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:30原子%、Sn:30原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為11.5cm2 /Vs、載體濃度為7.7E+16(7.7×1016 )/cm3
實驗例5的結果彙總如表5所示。
[表5]
Figure 108121610-A0304-0005
(實驗例6) (樣品6-1) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:36原子%、Sn:60原子%、Ge:4原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為25.2cm2 /Vs、載體濃度為6.0E+20(6.0×1020 )/cm3
(樣品6-2) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:33原子%、Sn:60原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為18.2cm2 /Vs、載體濃度為2.2E+19(2.2×1019 )/cm3
(樣品6-3) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:31原子%、Sn:60原子%、Ge:9原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為11.3cm2 /Vs、載體濃度為1.6E+19(1.6×1019 )/cm3
(樣品6-4) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:2原子%、Sn:58原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率3.5cm2 /Vs、載體濃度為7.3E+16(7.3×1016 )/cm3
實驗例6的結果彙總如表6所示。
[表6]
Figure 108121610-A0304-0006
(實驗例7) (樣品7-1) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:91原子%、Sn:2原子%、Ge:7原子%。所獲得之薄膜為結晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為35.2cm2 /Vs、載體濃度為8.9E+19(8.9×1019 )/cm3
(樣品7-2) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:89原子%、Sn:4原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率33.2cm2 /Vs、載體濃度為9.8E+18(9.8×1018 )/cm3
(樣品7-3) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:86原子%、Sn:7原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率30.2cm2 /Vs、載體濃度為1.0E+19(1.0×1019 )/cm3
(樣品7-4) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:73原子%、Sn:20原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率32.0cm2 /Vs、載體濃度為3.1E+19(3.1×1019 )/cm3
(樣品7-5) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:63原子%、Sn:30原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率30.8cm2 /Vs、載體濃度為3.3E+19(3.3×1019 )/cm3
(樣品7-6) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:33原子%、Sn:60原子%、Ge:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率18.2cm2 /Vs、載體濃度為2.2E+19(2.2×1019 )/cm3
實驗例7的結果彙總如表7所示。
[表7]
Figure 108121610-A0304-0007
(實驗例8) (樣品8-1) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:58原子%、Sn:2原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為8.2cm2 /Vs、載體濃度為3.8E+16(3.8×1016 )/cm3
(樣品8-2) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:56原子%、Sn:4原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率10.2cm2 /Vs、載體濃度為4.5E+16(4.5×1016 )/cm3
(樣品8-3) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:53原子%、Sn:7原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率11.0cm2 /Vs、載體濃度為8.1E+16(8.1×1016 )/cm3
(樣品8-4) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:40原子%、Sn:20原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率10.5cm2 /Vs、載體濃度為6.6E+16(6.6×1016 )/cm3
(樣品8-5) 使用In-Sn-Ge-O靶,在玻璃基板上製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:30原子%、Sn:30原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率11.5cm2 /Vs、載體濃度為7.7E+16(7.7×1016 )/cm3
(樣品8-6) 使用Sn-Ge-O靶,在玻璃基板上製作如下之Sn-Ge-O系氧化物半導體薄膜:Sn及Ge的合計量中所佔各元素的原子比分別為Sn:60原子%、Ge:40原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率3.5cm2 /Vs、載體濃度為7.3E+16(7.3×1016 )/cm3
實驗例8的結果彙總如表8所示。
[表8]
Figure 108121610-A0304-0008
(實驗例9) (樣品9-1) 使用於In-Sn-Ge-O系材料中添加了Ti作為第1元素(α)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ti-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:80原子%、Sn:7原子%、Ge:10原子%、Ti:3原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為21.8cm2 /Vs、載體濃度為2.3E+18(2.3×1018 )/cm3
(樣品9-2) 使用於In-Sn-Ge-O系材料中添加了Ti作為第1元素(α)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ti-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:79原子%、Sn:7原子%、Ge:10原子%、Ti:4原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為18.8cm2 /Vs、載體濃度為1.9E+18(1.9×1018 )/cm3
(樣品9-3) 使用於In-Sn-Ge-O系材料中添加了Ti作為第1元素(α)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ti-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:76原子%、Sn:7原子%、Ge:10原子%、Ti:7原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為15.0cm2 /Vs、載體濃度為7.9E+17(7.9×1017 )/cm3
(樣品9-4) 使用於In-Sn-Ge-O系材料中添加了Ti作為第1元素(α)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ti-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:71原子%、Sn:7原子%、Ge:10原子%、Ti:12原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為6.5cm2 /Vs、載體濃度為1.2E+17(1.2×1017 )/cm3
(樣品9-5) 使用於In-Sn-Ge-O系材料中添加了Ca作為第1元素(α)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ca-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:82原子%、Sn:7原子%、Ge:10原子%、Ca:1原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為25.9cm2 /Vs、載體濃度為9.0E+18(9.0×1018 )/cm3
(樣品9-6) 使用於In-Sn-Ge-O系材料中添加了Ca作為第1元素(α)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ca-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:80原子%、Sn:7原子%、Ge:10原子%、Ca:3原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為20.5cm2 /Vs、載體濃度為3.4E+18(3.4×1018 )/cm3
(樣品9-7) 使用於In-Sn-Ge-O系材料中添加了Ca作為第1元素(α)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ca-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:78原子%、Sn:7原子%、Ge:10原子%、Ca:5原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為18.9cm2 /Vs、載體濃度為1.9E+18(1.9×1018 )/cm3
(樣品9-8) 使用於In-Sn-Ge-O系材料中添加了Ca作為第1元素(α)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ca-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:71原子%、Sn:7原子%、Ge:10原子%、Ca:12原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為8.9cm2 /Vs、載體濃度為6.1E+17(6.1×1017 )/cm3
(樣品9-9) 使用於In-Sn-Ge-O系材料中添加Ga作為第2元素(β)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ga-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:79.5原子%、Sn:7原子%、Ge:10原子%、Ga:3.5原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為26.6cm2 /Vs、載體濃度為7.2E+18(7.2×1018 )/cm3
(樣品9-10) 使用於In-Sn-Ge-O系材料中添加Ga作為第2元素(β)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ga-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:75.6原子%、Sn:7原子%、Ge:10原子%、Ga:7.4原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為22.4cm2 /Vs、載體濃度為3.6E+18(3.6×1018 )/cm3
(樣品9-11) 使用於In-Sn-Ge-O系材料中添加Ga作為第2元素(β)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ga-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:69.7原子%、Sn:7原子%、Ge:10原子%、Ga:13.3原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為17.6cm2 /Vs、載體濃度為2.4E+18(2.4×1018 )/cm3
(樣品9-12) 使用於In-Sn-Ge-O系材料中添加Ga作為第2元素(β)之靶,在玻璃基板上製作如下之In-Sn-Ge-Ga-O系氧化物半導體薄膜:In、Sn、Ge及Ti的合計量中所佔各元素的原子比分別為In:59原子%、Sn:7原子%、Ge:10原子%、Ga:24原子%。所獲得之薄膜為非晶質。 評價製作之氧化物半導體薄膜的電特性之結果,遷移率為10.2cm2 /Vs、載體濃度為1.0E+18(1.0×1018 )/cm3
實驗例9的結果彙總如表9所示。
[表9]
Figure 108121610-A0304-0009
由實驗例1至實驗例8的結果可知,In的含量越多則遷移率有變高的傾向,Ge的含量越多則有載體濃度變低的傾向。尤其,藉由將Ge的含量設為7原子%以上則可將膜中的載體濃度控制在1019 /cm3 等級以下。此外,藉由將Ge的含量設為40原子%以下,可獲得約20cm2 /Vs至35cm2 /Vs高的遷移率。此外,藉由將Ge的含量控制在40原子%以下,可易於獲得10cm2 /Vs以上的遷移率。
另一方面,Sn的含量越多則越容易獲得非晶質的薄膜,藉由例如將Sn含量設為4原子%以上,即使是Ge含量7原子%的樣品亦可獲得非晶質的薄膜(參照樣品2-3)。進而若Sn的含量越多則可抑制伴隨Ge的含量增加之遷移率的降低。Sn的含量較佳係根據Ge的含量而最佳化,為了確保10cm2 /Vs以上的遷移率,Sn的含量較佳為60原子%以下。
進而,由實驗例9的結果確認到,第1元素(α)或是第2元素(β)的含量越多則載體濃度降低,故即使在In-Sn-Ge系的氧化物半導體之中亦作為載體殺傷劑而發揮功能。另外,由於添加第1元素(α)或是第2元素(β)亦使遷移率降低,故為了確保10cm2 /Vs以上的遷移率,較佳係第1元素(α)的含量為10原子%以下、第2元素(β)的含量為25原子%以下。另外,第1元素(α)或是第2元素(β)的最小含量只要是可以確認到作為載體殺傷劑的效果之量則並沒有特別限定,亦可為1原子%以下。
(實驗例10) (樣品10-1) 使用In-Sn-Ge-O靶,在玻璃基板上以濺鍍法製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:83原子%、Sn:10原子%、Ge:7原子%。將製作之氧化物半導體薄膜作為活性層來製作如圖1所示之構造的薄膜電晶體,評價各自的電晶體特性(遷移率、閾值電壓(Vth)、PBTS(ΔVth)、NBTS(ΔVth))。
PBTS(ΔVth)係在60℃的溫度下施加+30V的閘電壓60分鐘之後的閾值電壓的變化量。 NBTS(ΔVth)係在60℃的溫度下施加-30V的閘電壓60分鐘之後的閾值電壓的變化量。 作為成膜條件而言,基板溫度設為100℃、濺鍍氣體為氬及氧的混合氣體(氧含有比率7%)、膜厚為50nm。
評價的結果,遷移率為44.3cm2 /Vs、閾值電壓(Vth)為3.6V、PBTS(Vth)為+0.6V、NBTS(Vth)為-1.0V。
(樣品10-2) 使用In-Sn-Ge-O靶,在玻璃基板上以濺鍍法製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:73原子%、Sn:20原子%、Ge:7原子%。將製作之氧化物半導體薄膜作為活性層來製作如圖1所示之構造的薄膜電晶體,評價各自的電晶體特性(遷移率、閾值電壓(Vth)、PBTS(ΔVth)、NBTS(ΔVth))。 評價的結果,遷移率為40.2cm2 /Vs、閾值電壓(Vth)為3.5V、PBTS(Vth)為+0.6V、NBTS(Vth)為-1.4V。
(樣品10-3) 使用In-Sn-Ge-O靶,在玻璃基板上以濺鍍法製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:75原子%、Sn:10原子%、Ge:15原子%。將製作之氧化物半導體薄膜作為活性層來製作如圖1所示之構造的薄膜電晶體,評價各自的電晶體特性(遷移率、閾值電壓(Vth)、PBTS(ΔVth)、NBTS(ΔVth))。 評價的結果,遷移率為37.2cm2 /Vs、閾值電壓(Vth)為3.8V、PBTS(Vth)為+0.7V、NBTS(Vth)為-0.9V。
(樣品10-4) 使用In-Sn-Ge-O靶,在玻璃基板上以濺鍍法製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:65原子%、Sn:20原子%、Ge:15原子%。將製作之氧化物半導體薄膜作為活性層來製作如圖1所示之構造的薄膜電晶體,評價各自的電晶體特性(遷移率、閾值電壓(Vth)、PBTS(ΔVth)、NBTS(ΔVth))。 評價的結果,遷移率為31.2cm2 /Vs、閾值電壓(Vth)為4.0V、PBTS(Vth)為+0.6V、NBTS(Vth)為-1.0V。
(樣品10-5) 使用In-Sn-Ge-O靶,在玻璃基板上以濺鍍法製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:70原子%、Sn:10原子%、Ge:20原子%。將製作之氧化物半導體薄膜作為活性層來製作如圖1所示之構造的薄膜電晶體,評價各自的電晶體特性(遷移率、閾值電壓(Vth)、PBTS(ΔVth)、NBTS(ΔVth))。 評價的結果,遷移率為20.1cm2 /Vs、閾值電壓(Vth)為4.1V、PBTS(Vth)為+1.0V、NBTS(Vth)為-0.7V。
(樣品10-6) 使用In-Sn-Ge-O靶,在玻璃基板上以濺鍍法製作如下之In-Sn-Ge-O系氧化物半導體薄膜:In、Sn及Ge的合計量中所佔各元素的原子比分別為In:60原子%、Sn:20原子%、Ge:20原子%。將製作之氧化物半導體薄膜作為活性層來製作如圖1所示之構造的薄膜電晶體,評價各自的電晶體特性(遷移率、閾值電壓(Vth)、PBTS(ΔVth)、NBTS(ΔVth))。 評價的結果,遷移率為19.8cm2 /Vs、閾值電壓(Vth)為4.2V、PBTS(Vth)為+0.9V、NBTS(Vth)為-0.6V。
實驗例10的結果彙總如表10所示。
[表10]
Figure 108121610-A0304-0010
由實驗例10的結果可確認到,將Ge含量為7原子%以上之In-Sn-Ge系氧化物半導體薄膜用於活性層之薄膜電晶體之中,可獲得約20cm2 /Vs以上高的遷移率。此外,確認到作為開關操作的可靠性的指標之PBTS特性及NBTS特性亦皆為良好的值。
以上對於本發明的實施形態進行了說明,但當然本發明並不限於上述的實施形態而可施以各種的變更。
例如以上的實施形態中雖列舉了例如所謂底閘型(逆交錯型)的電晶體來說明,但頂閘型(交錯型)的薄膜電晶體亦可適用本發明。
此外,上述之薄膜電晶體亦可用作為液晶顯示器或有機EL顯示器等主動矩陣型顯示面板用的TFT。除此之外,上述電晶體亦可用作為各種半導體裝置或是電子機器的電晶體元件。
10‧‧‧基板 11‧‧‧閘極 12‧‧‧閘絕緣膜 13‧‧‧活性層 14S‧‧‧源極 14D‧‧‧汲極 15‧‧‧保護膜 100‧‧‧薄膜電晶體
圖1係表示本發明之一實施形態之薄膜電晶體的構成之示意截面圖。 圖2係對於以濺鍍法所成膜之In-Ge-O系材料之Ge的含量(原子%)與所獲得之薄膜的結晶性來評價之實驗結果。 圖3係表示In-Ge-O系材料之遷移率的Ge濃度取決性之一實驗結果。 圖4係表示In-Ge-O系材料之載體濃度的Ge濃度取決性之一實驗結果。 圖5係表示In-Sn-Ge-O系材料之結晶性的Sn濃度取決性之一實驗結果。 圖6係表示In-Sn-Ge-O系材料之遷移率的Sn濃度取決性之一實驗結果。 圖7係表示將Sn含量固定於5原子%而成膜之In-Sn-Ge-O系材料之遷移率的Ge濃度取決性之一實驗結果。 圖8係表示將Sn含量固定於5原子%而成膜之In-Sn-Ge-O系材料之載體濃度的Ge濃度取決性之一實驗結果。 圖9係表示關於將Ge含量固定於5原子%、Sn的含量分別為5原子%、20原子%及40原子%時的薄膜的結晶性之評價結果之圖。
10‧‧‧基板
11‧‧‧閘極
12‧‧‧閘絕緣膜
13‧‧‧活性層
14S‧‧‧源極
14D‧‧‧汲極
15‧‧‧保護膜
100‧‧‧薄膜電晶體

Claims (10)

  1. 一種氧化物半導體薄膜,係由以下之氧化物半導體所構成:以In、Sn及Ge作為主成分且Ge/(In+Sn+Ge)的原子比為0.07以上至0.40以下,以Zn作為任意成分且Zn/(In+Sn+Ge+Zn)的原子比為0以上至0.25以下。
  2. 如請求項1所記載之氧化物半導體薄膜,其中Sn/(In+Sn+Ge)的原子比為0.04以上至0.60以下。
  3. 如請求項1或2所記載之氧化物半導體薄膜,其中In/(In+Sn+Ge)的原子比為0.3以上;Ge/(In+Sn+Ge)的原子比為0.10以上至0.25以下。
  4. 如請求項1或2所記載之氧化物半導體薄膜,其中前述氧化物半導體係進而含有選自Si、Ti、Mg、Ca、Ba、Zr、Al、W、Ta、Hf及B中至少一個的元素之第1元素。
  5. 如請求項4所記載之氧化物半導體薄膜,其中設前述第1元素為α時,α/(In+Sn+Ge+α)的原子比為0.10以下。
  6. 如請求項1或2所記載之氧化物半導體薄膜,其中前述氧化物半導體係進而含有選自Sr及Ga中至少一個的元素之第2元素。
  7. 如請求項6所記載之氧化物半導體薄膜,其中設前述第2元素為β時,β/(In+Sn+Ge+β)的原子比為0.25以下。
  8. 一種薄膜電晶體,係具備由請求項1至7中任一項所記載之氧化物半導體薄膜所構成之活性層。
  9. 一種薄膜電晶體的製造方法,係具備如請求項1至7中任一項所記載之氧化物半導體薄膜所構成之活性層之薄膜電晶體的製造方法; 在閘極之上形成閘絕緣膜;在前述閘絕緣膜之上以濺鍍法形成前述活性層;形成以前述活性層作為基膜之金屬層;藉由將前述金屬層以濕式蝕刻法來圖案化而形成源極及汲極。
  10. 一種濺鍍靶,係由以下之氧化物半導體的燒結體所構成:以In、Sn及Ge作為主成分且Ge/(In+Sn+Ge)的原子比為0.07以上至0.40以下,以Zn作為任意成分且Zn/(In+Sn+Ge+Zn)的原子比為0以上至0.25以下。
TW108121610A 2018-06-21 2019-06-21 氧化物半導體薄膜、薄膜電晶體及其製造方法、以及濺鍍靶 TWI730344B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-117885 2018-06-21
JP2018117885 2018-06-21

Publications (2)

Publication Number Publication Date
TW202000952A TW202000952A (zh) 2020-01-01
TWI730344B true TWI730344B (zh) 2021-06-11

Family

ID=68983879

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121610A TWI730344B (zh) 2018-06-21 2019-06-21 氧化物半導體薄膜、薄膜電晶體及其製造方法、以及濺鍍靶

Country Status (6)

Country Link
US (1) US11335782B2 (zh)
JP (1) JP6895544B2 (zh)
KR (1) KR102478014B1 (zh)
CN (1) CN112335058B (zh)
TW (1) TWI730344B (zh)
WO (1) WO2019244945A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114008237B (zh) * 2019-06-28 2024-06-25 株式会社爱发科 溅射靶及溅射靶的制造方法
JP7440372B2 (ja) * 2020-08-11 2024-02-28 株式会社アルバック 酸化物半導体膜の形成方法及び電子部品
JPWO2023008452A1 (zh) * 2021-07-30 2023-02-02
KR102879420B1 (ko) * 2021-10-14 2025-11-03 엘티메탈 주식회사 몰리브덴 산화물계 소결체, 이를 포함하는 스퍼터링 타겟 및 산화물 박막
KR102890447B1 (ko) * 2023-11-08 2025-11-25 엘티메탈 주식회사 저저항 및 저반사 산화물 박막, 및 상기 박막을 포함하는 디스플레이 장치
KR20250083176A (ko) * 2023-11-30 2025-06-09 삼성전자주식회사 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101679124A (zh) * 2007-07-06 2010-03-24 住友金属矿山株式会社 氧化物烧结体及其制造方法、靶、使用该靶得到的透明导电膜以及透明导电性基材
TW201205818A (en) * 2010-04-20 2012-02-01 Kobe Steel Ltd Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US20130087782A1 (en) * 2011-10-07 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TW201427034A (zh) * 2012-11-20 2014-07-01 Samsung Display Co Ltd 顯示裝置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2007058248A1 (ja) 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機el表示装置およびその製造方法
WO2010092810A1 (ja) 2009-02-13 2010-08-19 株式会社アルバック トランジスタの製造方法、トランジスタ及びスパッタリングターゲット
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5168599B2 (ja) 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
JP2013070010A (ja) 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2015030896A (ja) * 2013-08-05 2015-02-16 出光興産株式会社 スパッタリングターゲット及び酸化物透明導電膜
CN105917450A (zh) * 2014-01-15 2016-08-31 株式会社神户制钢所 薄膜晶体管
JP2017033963A (ja) * 2015-07-28 2017-02-09 株式会社神戸製鋼所 薄膜トランジスタ
WO2017037568A1 (en) * 2015-08-31 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic device including the semiconductor device
JP6975530B2 (ja) * 2015-12-25 2021-12-01 出光興産株式会社 半導体素子及びそれを用いた電気機器
US20190123207A1 (en) * 2016-04-04 2019-04-25 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin film transistor
JP2018067672A (ja) 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101679124A (zh) * 2007-07-06 2010-03-24 住友金属矿山株式会社 氧化物烧结体及其制造方法、靶、使用该靶得到的透明导电膜以及透明导电性基材
TW201205818A (en) * 2010-04-20 2012-02-01 Kobe Steel Ltd Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
US20130087782A1 (en) * 2011-10-07 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TW201427034A (zh) * 2012-11-20 2014-07-01 Samsung Display Co Ltd 顯示裝置

Also Published As

Publication number Publication date
JPWO2019244945A1 (ja) 2020-06-25
US20210257465A1 (en) 2021-08-19
JP6895544B2 (ja) 2021-06-30
CN112335058B (zh) 2024-03-08
CN112335058A (zh) 2021-02-05
WO2019244945A1 (ja) 2019-12-26
KR20210019545A (ko) 2021-02-22
TW202000952A (zh) 2020-01-01
US11335782B2 (en) 2022-05-17
KR102478014B1 (ko) 2022-12-15

Similar Documents

Publication Publication Date Title
TWI730344B (zh) 氧化物半導體薄膜、薄膜電晶體及其製造方法、以及濺鍍靶
TWI397183B (zh) 非晶形氧化物與場效電晶體
EP2273540B1 (en) Method for fabricating field-effect transistor
CN102856390B (zh) 包含薄膜晶体管的lcd或有机el显示器的转换组件
EP2256814A1 (en) Oxide semiconductor device and method for manufacturing the same
CN103238217A (zh) 配线结构和溅射靶材
Abliz et al. Investigation on the electrical performances and stability of W-doped ZnO thin-film transistors
Wang et al. The electrical performance and gate bias stability of an amorphous InGaZnO thin-film transistor with HfO2 high-k dielectrics
Kim et al. Solution-processed semiconducting aluminum-zinc-tin-oxide thin films and their thin-film transistor applications
JP6928333B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット
Kim et al. Effect of In addition and annealing temperature on the device performance of solution-processed In–Zn–Sn–O thin film transistors
Li et al. High-performance transparent Li-doped indium-tin-zinc-oxide thin film transistor fabricated by radio frequency magnetron sputtering method
TWI689483B (zh) 薄膜電晶體、氧化物半導體膜以及濺鍍靶
CN103608924B (zh) 氧化物型半导体材料及溅镀靶
Avis et al. Solution Processed Oxide Thin Film Transistors
Pan et al. Impact of Ti Content on Structural and Electrical Characteristics of High-$\kappa $ Yb2TiO5 $\alpha $-InZnSnO Thin-Film Transistors
Lee et al. Characteristics of InZnSnO thin films deposited by dual magnetron sputtering for thin films transistors