[go: up one dir, main page]

TWI725729B - 二極體結構及其製作方法 - Google Patents

二極體結構及其製作方法 Download PDF

Info

Publication number
TWI725729B
TWI725729B TW109103592A TW109103592A TWI725729B TW I725729 B TWI725729 B TW I725729B TW 109103592 A TW109103592 A TW 109103592A TW 109103592 A TW109103592 A TW 109103592A TW I725729 B TWI725729 B TW I725729B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
semiconductor layer
base layer
dopant
Prior art date
Application number
TW109103592A
Other languages
English (en)
Other versions
TW202131484A (zh
Inventor
羅琇方
張育瑄
Original Assignee
台灣茂矽電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣茂矽電子股份有限公司 filed Critical 台灣茂矽電子股份有限公司
Priority to TW109103592A priority Critical patent/TWI725729B/zh
Priority to US16/917,248 priority patent/US11217706B2/en
Application granted granted Critical
Publication of TWI725729B publication Critical patent/TWI725729B/zh
Publication of TW202131484A publication Critical patent/TW202131484A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H10P30/204—
    • H10P30/21—
    • H10P30/22—
    • H10P30/222—
    • H10P32/1406—
    • H10P32/171—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本案係提供一種二極體結構及其製作方法。二極體結構包含半導體基層、第一半導體層、第二半導體層以及磊晶層。半導體基層包含第一表面。第一半導體層及第二半導體層皆係透過植入摻雜物而由半導體基層之第一表面向半導體基層的內部延伸，且與半導體基層具有相反的半導體型態。磊晶層係形成於半導體基層之第一表面，與第一半導體層及第二半導體層相連接，並由第一表面向外延伸。其中，第一半導體層與第二半導體層係相互接續，且摻雜物於第一半導體層與第二半導體層之間係具有一不連續的濃度分佈曲線。

Description

二極體結構及其製作方法
本案係關於一種二極體結構及其製作方法，尤指一種適用於超低電容瞬態電壓抑制器之二極體結構及其製作方法。
二極體為電路系統中常見的零組件之一，並廣泛地應用於各式產品設備中。而不同結構之二極體結構可具有不同的應用方式，例如瞬態電壓抑制器(Transient Voltage Suppression, TVS)主要係用以保護電路不受導線所傳送的電壓尖峰破壞。影響瞬態電壓抑制器的參數之一為結電容(Junction Capacitance, Cj)，若是結電容太大，將會影響其電流承受能力，使信號衰減。因此，如何具有較低的結電容係為製作瞬態電壓抑制器時的必要考量因素之一。
一般而言，瞬態電壓抑制器具有較高的摻雜濃度，但以現行瞬態電壓抑制器的製造程序將銻(Sb)植入並驅入重摻雜的P+型基板時，所形成的N+型埋層(buried layer)通常有均勻性不佳的問題。而這個問題導致N+型埋層與P+型基板間之結電容較大且難以被控制在穩定的區間，亦即具有較大的誤差範圍。如此將造成瞬態電壓抑制器的運作效率不佳，而無法有效提供保護電路的功能。
因此，實有必要提供一種可解決習知技術缺陷之二極體製作方法，以提升二極體運作的穩定性，達到可有效保護電路之功效。
本案之主要目的在於提供一種二極體結構及其製作方法，俾解決並改善前述先前技術之問題與缺點。
本案之另一目的在於提供一種二極體結構及其製作方法。透過兩階段式之摻雜物植入及驅入擴散法，於P+型之半導體基層中形成N+型之第一半導體層及第二半導體層，且使摻雜物於第一半導體層與第二半導體層間具有不連續的濃度分佈曲線。藉此，使第一半導體層及第二半導體層具有較佳的分佈均勻性，以提升二極體的運作的穩定性並符合低電容之應用需求，使所適用之超低電容瞬態電壓抑制器得以確實地提供保護電路之功能。
為達前述目的，本案提供一種二極體結構，包含半導體基層、第一半導體層、第二半導體層以及磊晶層。半導體基層包含第一表面。第一半導體層係透過植入摻雜物而由半導體基層之第一表面向半導體基層的內部延伸，且與半導體基層具有相反的半導體型態。第二半導體層係透過植入摻雜物而由半導體基層之第一表面向半導體基層的內部延伸，且與半導體基層具有相反的半導體型態。磊晶層形成於半導體基層之第一表面上，與第一半導體層及第二半導體層相連接，並由第一表面向外延伸。其中，第一半導體層與第二半導體層係相互接續，且摻雜物於第一半導體層與第二半導體層中係具有不連續的濃度分佈曲線。
為達前述目的，本案更提供一種二極體結構之製作方法，包含步驟：(a) 提供一半導體基層，半導體基層包含一第一表面；(b) 設置至少一光阻於半導體基層之第一表面上；(c) 於半導體基層之第一表面上植入一摻雜物，以在半導體基層中形成一第一半導體層，且第一半導體層與半導體基層具有相反的半導體型態；(d) 移除至少一光阻，並使第一半導體層在半導體基層中擴散；(e) 設置至少一光阻於半導體基層之第一表面上；(f) 於半導體基層之第一表面上植入摻雜物，以在第一半導體層中進一步形成一第二半導體層，且第二半導體層與半導體基層具有相反的半導體型態；(g) 移除光阻，並使第一半導體層及第二半導體層於半導體基層中擴散；以及(h) 於半導體基層之第一表面上形成一磊晶層。
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖式在本質上係當作說明之用，而非用於限制本案。
請參閱第1圖及第2圖。第1圖係揭示本案第一實施例之二極體結構之截面圖。第2圖係揭示第1圖所示之二極體結構中摻雜物之濃度分佈曲線圖。如圖所示，二極體結構1包含半導體基層2、第一半導體層3、第二半導體層4以及磊晶層5。半導體基層2包含第一表面2a。第一半導體層3及第二半導體層4皆係透過植入摻雜物D而由半導體基層2之第一表面2a向半導體基層2的內部延伸，且與半導體基層2具有相反的半導體型態。磊晶層5係形成於半導體基層2之第一表面2a，與第一半導體層3及第二半導體層4相連接，並由第一表面2a向外延伸。其中，第一半導體層3與第二半導體層4係相互接續，且摻雜物D於第一半導體層3與第二半導體層4之間係具有一不連續的濃度分佈曲線。
請續參閱第2圖，圖中由左至右係摻雜物D在二極體結構1中，由磊晶層5至半導體基層2之濃度變化，其中，分隔線L係對應半導體基層2之第一表面2a，轉折點T係對應第一半導體層3與第二半導體層4之接續面。如圖所示，於本實施例中，摻雜物D之濃度係由磊晶層5接近半導體基層2之位置逐漸增加，並在半導體基層2之第一表面2a之位置具有最高濃度。隨後，摻雜物D之濃度係沿著往半導體基層2內部延伸的方向以第一下降曲線逐漸降低至轉折點T，再改以第二下降曲線逐漸降低。換言之，摻雜物之濃度下降曲線在第一半導體層3與第二半導體層4之接續面發生轉折，是以摻雜物D在第一半導體層3與第二半導體層4之間具有不連續之濃度分佈曲線。藉此，可提升第一半導體層3及第二半導體層4之均勻性。
於本實施例中，半導體基層2係為P+型半導體層，第一半導體層3及第二半導體層4皆為N+型半導體層，且第一半導體層3中摻雜物D之濃度較第二半導體層4中摻雜物D之濃度低。摻雜物D為VA族元素之離子，例如但不限為銻(Sb)離子。而磊晶層5為N-型半導體層。藉此，二極體結構1係可構成齊納二極體(Zener diode)，並適用於超低電容瞬態電壓抑制器，但並不以此為限。
依據前述二極體之結構，本案更提供一種二極體結構1之製作方法。第3圖係揭示本案第一實施例之二極體結構之製作方法流程圖。第4A圖至第4H圖係揭示本案第一實施例之二極體結構於各製程階段之結構截面圖。如第3圖及第4A圖至第4H圖所示，首先，於步驟S1中，提供一半導體基層2，半導體基層2包含一第一表面2a，如第4A圖所示。接著，於步驟S2中，設置至少一光阻R於半導體基層2之第一表面2a上，如第4B圖所示。爾後，於步驟S3中，於半導體基層2之第一表面2a上植入一摻雜物D，形成一第一半導體層3，且第一半導體層3與半導體基層2具有相反的半導體型態，如第4C圖所示。再者，於步驟S4中，移除光阻R，並使第一半導體層3在半導體基層2中擴散，如第4D圖所示。其後，於步驟S5中，再設置一光阻R於半導體基層2之第一表面2a上，如第4E圖所示。之後，於步驟S6中，於半導體基層2之第一表面2a上植入摻雜物D，以在第一半導體層3中進一步形成一第二半導體層4，如第4F圖所示。接著，於步驟S7中，移除光阻R，並使第一半導體層3及第二半導體層4於半導體基層2中擴散，如第4G圖所示。最後，於步驟S8中，於半導體基層2之第一表面2a上形成一磊晶層5，如第4H圖所示，完成半導體結構之製程。
於本實施例中，步驟S3及步驟S6皆透過一植入法將摻雜物D植入於半導體基層2中，亦即兩階段式地植入摻雜物D。摻雜物D皆為銻離子，且植入法之操作參數包含一特定能量、一特定劑量以及一特定角度，其中，特定能量可大於50 keV，特定劑量可大於1.0×10 15/cm 2，特定角度可為7度角，但並不以此為限。於本實施例中，步驟S4及步驟S7皆透過驅入擴散法使摻雜物D在半導體基層2中擴散，亦即透過兩階段式之驅入擴散法，於半導體基層2中形成第一半導體層3及第二半導體層4。驅入擴散法之操作參數包含一特定溫度以及一特定時間，其中，特定溫度可大於1100 ℃，特定時間可大於50 min，但並不以此為限。於本實施例中，步驟S2與S5所設置之光阻R相同，且皆設置在半導體基層2之第一表面2a上的相同位置，藉此使第二半導體層4形成於第一半導體層3之中，並於半導體基層2中被第一半導體層3包圍，但並不以此為限。
請參閱第2圖及第5圖。第5圖係揭示本案第一實施例之二極體結構之電容表現蠟燭圖。如圖所示，透過前述兩階段式之摻雜物D植入及驅入擴散法，所形成之二極體結構1係具有一不連續之摻雜物D濃度分佈曲線，且可提升第一半導體層3及第二半導體層4之均勻性。藉此，二極體結構1之電容表現係可如第5圖所示，落在一規格上限(USL)與一規格下限(LSL)之間，並大致落在0.4 pF至0.7 pF之間，是以可提升齊納二極體的運作效率，確保其運作的穩定性，使所適用之超低電容瞬態電壓抑制器可確實達到保護電路之功效。
綜上所述，本案所提供之二極體結構及其製作方法，可藉由兩階段式之摻雜物植入及驅入擴散法，使重摻雜之N+型第一半導體層及第二半導體層形成於重摻雜之P+型半導體基層中，且使摻雜物在第一半導體層與第二半導體層之間具有不連續之濃度分佈曲線，以達到提升第一半導體層及第二半導體層均勻性之功效。藉此，可提升齊納二極體的運作的穩定性，並使其符合低電容之應用需求，使所適用之超低電容瞬態電壓抑制器得以確實提供保護電路之功能。
本案得由熟習此技術之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
1:二極體結構 2:半導體基層 2a:第一表面 3:第一半導體層 4:第二半導體層 5:磊晶層 D:摻雜物 L:分隔線 R:光阻 T:轉折點 S1~S8:步驟
第1圖係揭示本案較佳實施例之二極體結構之截面圖。
第2圖係揭示第1圖所示之二極體結構中摻雜物之濃度分佈曲線圖。
第3圖係揭示本案較佳實施例之二極體結構之製作方法流程圖。
第4A圖至第4H圖係揭示本案較佳實施例之二極體結構於各製程階段之結構截面圖。
第5圖係揭示本案較佳實施例之二極體結構之電容表現蠟燭圖。
1:二極體結構
2:半導體基層
2a:第一表面
3:第一半導體層
4:第二半導體層
5:磊晶層

Claims (9)

  1. 一種二極體結構，包含：一半導體基層，包含一第一表面；一第一半導體層，係透過植入一摻雜物而由該半導體基層之該第一表面向該半導體基層的內部延伸，且與該半導體基層具有相反的半導體型態；一第二半導體層，係透過植入該摻雜物而由該半導體基層之該第一表面向該半導體基層的內部延伸，且與該半導體基層具有相反的半導體型態；以及一磊晶層，形成於該半導體基層之該第一表面上，與該第一半導體層及該第二半導體層相連接，並由該第一表面向外延伸；其中，該第一半導體層與該第二半導體層係相互接續，且該摻雜物於該第一半導體層與該第二半導體層之間係具有一濃度分佈曲線，且該濃度分佈曲線係具有一轉折點，其中該半導體基層係為一P+型半導體層，該第一半導體層及該第二半導體層皆為一N+型半導體層，該磊晶層為一N-型半導體層。
  2. 如請求項1所述之二極體結構，其中該第二半導體層係形成於該第一半導體層之中，並於該半導體基層中由該第一半導體層包圍。
  3. 如請求項1所述之二極體結構，其中該轉折點係對應於該第一半導體層與該第二半導體層之接續面，且該第一半導體層中該摻雜物之濃度係低於該第二半導體層中該摻雜物之濃度。
  4. 如請求項1所述之二極體結構，其中該摻雜物為銻離子。
  5. 如請求項1所述之二極體結構，係為一齊納二極體，且適用於一超低電容瞬態電壓抑制器。
  6. 一種二極體結構之製作方法，包含步驟：(a)提供一半導體基層，該半導體基層包含一第一表面；(b)設置至少一光阻於該半導體基層之該第一表面上；(c)於該半導體基層之該第一表面上植入一摻雜物，以在該半導體基層中形成一第一半導體層，且該第一半導體層與該半導體基層具有相反的半導體型態；(d)移除該至少一光阻，並使該第一半導體層在該半導體基層中擴散；(e)設置該至少一光阻於該半導體基層之該第一表面上；(f)於該半導體基層之該第一表面上植入該摻雜物，以在該第一半導體層中進一步形成一第二半導體層，且該第二半導體層與該半導體基層具有相反的半導體型態；(g)移除該光阻，並使該第一半導體層及該第二半導體層於該半導體基層中擴散；以及(h)於該半導體基層之該第一表面上形成一磊晶層。
  7. 如請求項7所述之二極體結構之製作方法，其中該步驟(c)及該步驟(f)皆透過一植入法植入該摻雜物，且該植入法之操作參數包含一特 定能量、一特定劑量以及一特定角度，該特定能量大於50keV，該特定劑量大於1.0×1015/cm2，該特定角度為7度角。
  8. 如請求項7所述之二極體結構之製作方法，其中該步驟(d)及該步驟(g)皆係透過一驅入擴散法使該第一半導體層及該第二半導體層在該半導體基層中擴散，且該驅入擴散法之操作參數包含一特定溫度以及一特定時間，該特定溫度大於1100℃，該特定時間大於50min。
  9. 如請求項7所述之二極體結構之製作方法，其中該步驟(b)及該步驟(e)之該至少一光阻係設置在該第一表面之相同位置上。
TW109103592A 2020-02-05 2020-02-05 二極體結構及其製作方法 TWI725729B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109103592A TWI725729B (zh) 2020-02-05 2020-02-05 二極體結構及其製作方法
US16/917,248 US11217706B2 (en) 2020-02-05 2020-06-30 Diode structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109103592A TWI725729B (zh) 2020-02-05 2020-02-05 二極體結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI725729B true TWI725729B (zh) 2021-04-21
TW202131484A TW202131484A (zh) 2021-08-16

Family

ID=76605039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109103592A TWI725729B (zh) 2020-02-05 2020-02-05 二極體結構及其製作方法

Country Status (2)

Country Link
US (1) US11217706B2 (zh)
TW (1) TWI725729B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217749A1 (en) * 2005-07-27 2008-09-11 Fred Matteson Low Capacitance Transient Voltage Suppressor
TWI441315B (zh) * 2009-03-31 2014-06-11 Alpha & Omega Semiconductor 帶有低電容和正向電壓降以及耗盡的半導體控制整流器做為控向二極體的瞬態電壓抑制器
TWI493677B (zh) * 2011-06-28 2015-07-21 Alpha & Omega Semiconductor 單向瞬態電壓抑制器元件及其製備方法
TWI683495B (zh) * 2017-05-25 2020-01-21 大陸商萬民半導體 （澳門） 有限公司 高電容雙向瞬態電壓抑制器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8377757B2 (en) * 2010-04-30 2013-02-19 Shanghai Sim-Bcd Semiconductor Manufacturing Limited Device and method for transient voltage suppressor
US20120080769A1 (en) * 2010-10-01 2012-04-05 Umesh Sharma Esd device and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217749A1 (en) * 2005-07-27 2008-09-11 Fred Matteson Low Capacitance Transient Voltage Suppressor
TWI441315B (zh) * 2009-03-31 2014-06-11 Alpha & Omega Semiconductor 帶有低電容和正向電壓降以及耗盡的半導體控制整流器做為控向二極體的瞬態電壓抑制器
TWI493677B (zh) * 2011-06-28 2015-07-21 Alpha & Omega Semiconductor 單向瞬態電壓抑制器元件及其製備方法
TWI683495B (zh) * 2017-05-25 2020-01-21 大陸商萬民半導體 （澳門） 有限公司 高電容雙向瞬態電壓抑制器

Also Published As

Publication number Publication date
TW202131484A (zh) 2021-08-16
US11217706B2 (en) 2022-01-04
US20210242352A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US9929137B2 (en) Method for manufacturing ESD protection device
JP2008536301A (ja) 非対称二方向一時電圧抑制装置とその形成方法
US20120018775A1 (en) Electrostatic discharge protection device and method for fabricating the same
CN103579366B (zh) Tvs器件及制造方法
CN101916724B (zh) 一种晶体管的制作方法
TWI725729B (zh) 二極體結構及其製作方法
US8889535B2 (en) Semiconductor device and method for fabricating semiconductor buried layer
US9627210B2 (en) Method of fabricating electrostatic discharge protection structure
US20090140339A1 (en) ESD Protection Device and Method for Manufacturing the Same
CN102280495A (zh) 一种齐纳二极管及其制造方法
CN106229349B (zh) 一种超低电容低压半导体放电管芯片及其制造方法
CN105931952B (zh) 一种雪崩二极管结构的制造方法
US10573636B2 (en) ESD protection device and method for manufacturing the same
CN113725213B (zh) 具有补偿阱可控硅结构的瞬态电压抑制保护器件及其制作方法
CN102222609B (zh) 半导体元件杂质浓度分布控制方法与相关半导体元件
JP7579813B2 (ja) 縦方向集積ツェナーダイオードを備えたツェナートリガトランジスタ
CN104347623A (zh) 静电防护元件及其制造方法
US8853026B2 (en) Semiconductor device having deep wells and fabrication method thereof
TWI584476B (zh) 高壓金氧半導體電晶體元件及其製作方法
CN108109964A (zh) 瞬态电压抑制器及其制作方法
CN101866856A (zh) Npn晶体管及其制作方法
CN107393872B (zh) 一种bcd工艺中寄生型npn三极管的制作方法
CN101916725B (zh) 一种双极型晶体管的制作方法
JP7714044B2 (ja) 一方向過渡抑制ダイオード及びその製造プロセス
JP2018073850A (ja) 半導体装置の製造方法