[go: up one dir, main page]

TWI724315B - 具有功函數金屬堆疊的裝置及其製造方法 - Google Patents

具有功函數金屬堆疊的裝置及其製造方法 Download PDF

Info

Publication number
TWI724315B
TWI724315B TW107124837A TW107124837A TWI724315B TW I724315 B TWI724315 B TW I724315B TW 107124837 A TW107124837 A TW 107124837A TW 107124837 A TW107124837 A TW 107124837A TW I724315 B TWI724315 B TW I724315B
Authority
TW
Taiwan
Prior art keywords
work function
layer
function metal
metal layer
dummy
Prior art date
Application number
TW107124837A
Other languages
English (en)
Other versions
TW201946117A (zh
Inventor
陳彥瑜
呂玉琦
曹志彬
張世勳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201946117A publication Critical patent/TW201946117A/zh
Application granted granted Critical
Publication of TWI724315B publication Critical patent/TWI724315B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/0134—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H10D64/666—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum the conductor further comprising additional layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一種方法。此方法包括下述操作。沉積介電層於基材上方。然後，沉積第一功函數金屬層於介電層上方。接著，沉積虛設層於第一功函數金屬層上方。然後，將雜質導入至第一功函數金屬層中。之後，蝕刻虛設層。接下來，沉積第二功函數金屬層於第一功函數金屬層上方。

Description

具有功函數金屬堆疊的裝置及其製造方 法
本揭露提供一種裝置的製造方法，且特別是一種具有功函數金屬堆疊的裝置之製造方法，其涉及功函數金屬層的移除和再沉積，以達到良好的裝置效能。
半導體積體電路工業歷經快速的成長。在積體電路演進的過程中，功能密度(定義為每個晶片面積上內連的裝置數量)逐漸增加，而幾何尺寸(即可使用製程製造的最小元件(或線))逐漸縮小。尺寸縮減製程通常提供增加的生產效能和降低的相關成本之優點。但是，此尺寸縮減製程增加加工和製造積體電路的複雜度。為實現上述先進技術，需要在積體電路製造上，有相對應的發展。
為進一步改善半導體裝置的效能，可調整半導體裝置的金屬閘極堆疊的功函數。在一些例子中，藉由沉積複數個具有不同材料的功函數金屬層，及/或移除此些功函數金屬層的一部分，而進行上述調整。
在一些實施例中，提供一種方法。此方法包括下述操作。沉積介電層於基材上方。然後，沉積第一功函數金屬層於介電層上方。接著，沉積虛設層於第一功函數金屬層上方。然後，將雜質導入至第一功函數金屬層中，其包含沉積功函數調整層於所述虛設層上方。接著，移除所述功函數調整層。於移除所述功函數調整層之後，移除虛設層。接下來，沉積第二功函數金屬層於第一功函數金屬層上方。
在一些實施例中，提供一種方法。此方法包括下述操作。沉積介電層於基材上方。然後，沉積第一功函數金屬層於介電層上方。接著，沉積虛設層於第一功函數金屬層上方。然後，使用蝕刻劑移除虛設層，使得在移除虛設層後，含鎢殘留物形成於第一功函數金屬層上方。接下來，沉積第二功函數金屬層於含鎢殘留物上方。
在一些實施例中，提供一種裝置。此裝置包括基材、位於基材上方的介電層、位於介電層上方的第一功函數金屬層、位於第一功函數金屬層上方的中間層，以及位於中間層上方的第二功函數金屬層。
100、200、300、400:裝置
100’、200’、300A、300B:金屬閘極堆疊
102、202、302、402:基材
104、204、304、404:層間介電層
106、206、306、406:閘極間隙壁
110、210、310A、310B、410:介面層
120、220、320A、320B、420:介電層
130、230、232、330A、330B、430:第一功函數金屬層
140、240、340A、340B:中間層
150、250、350A、350B、450:第二功函數金屬層
160、260、370A、370B:金屬閘極電極
252、360A、360B、460:第三功函數金屬層
362、470:第四功函數金屬層
308、408:淺溝渠隔離區
400A:n型裝置
400B:p型裝置
401、403:溝渠
440:虛設層
442:功函數調整層
440’:含鎢殘留物
480:導電材料
500、600:方法
444、446、510、520、530、540、550、560、610、620、630、640、650:操作
藉由以下詳細說明並配合圖式閱讀，可更容易理解本揭露。在此強調的是，按照產業界的標準做法，各種特徵並未按比例繪製，僅為說明之用。事實上，為了清楚的 討論，各種特徵的尺寸可任意放大或縮小。
[圖1]為根據本揭露一些實施例所述之裝置的示意剖面圖。
[圖2]為根據本揭露的其他實施例所述之裝置的示意剖面圖。
[圖3]為根據本揭露的一些實施例所述之裝置的示意剖面圖。
[圖4A]至[圖4I]為根據本揭露的一些實施例所述的裝置的形成方法之許多製程階段的剖面圖。
[圖4C’]為根據本揭露的一些實施例所述的植入操作的製程階段之剖面圖。
[圖4D’]為[圖4D]的部分放大圖。
[圖5]為根據本揭露的一些實施例所述之裝置的形成方法之流程圖。
[圖6]為根據本揭露的一些實施例所述之裝置的形成方法之流程圖。
下面的揭露提供了許多不同的實施例或例示，用於實現本揭露的不同特徵。部件和安排的具體實例描述如下，以簡化本揭露之揭露。當然，這些是僅僅是例示並且不意在進行限制。例如，在接著的說明中敘述在第二特徵上方或上形成第一特徵可以包括在第一和第二特徵形成直接接觸的實施例，並且還可以包括一附加特徵形成於第一和第二 特徵之間的實施例，從而使得第一和第二特徵可以不直接接觸。此外，本公開可以在各種例示重複元件符號和/或字母。這種重複是為了簡化和清楚的目的，並不在本身決定所討論的各種實施例和/或配置之間的關係。
除了在圖式中描述的位向，空間相對術語意欲包含元件使用或步驟時的不同位向。元件可以其他方式定位(旋轉90度或者在其它方位)，並且本文中所使用的相對的空間描述，同樣可以相應地進行解釋。
金屬閘極堆疊主要包括介電層、位於介電層上的複數個功函數金屬層，以及位於此些功函數金屬層上的閘極電極。為了追求更少的裝置缺陷、更高的產能以及更佳的裝置效能的半導體裝置，而在金屬閘極堆疊形成流程前、中及/或後，進行許多操作。例如：可於介電層上方，沉積並圖案化一或多個功函數金屬材料，以形成金屬閘極堆疊的功函數金屬層。可將一些雜質導入至所述一或多個功函數金屬層中，以進一步調整此些功函數金屬層的功函數。可藉由下述操作進行導入雜質的操作：沉積功函數調整層於功函數金屬層上方、退火基材以使功函數調整層的雜質擴散至位於功函數調整層下方的功函數金屬層中，以及移除功函數調整層。當進行一或多個蝕刻操作移除功函數調整層時，位於功函數調整層正下方的功函數金屬層可做為保護層，以避免下層特徵(例如其他功函數金屬層及/或介電層)受到傷害。選擇性地，導入雜質的操作可藉由將雜質植入至一或多個功函數金屬層中而進行。
然而，位於功函數調整層正下方的功函數金屬層，或直接接觸植入源的功函數金屬層，承受較高之源自於蝕刻操作或植入操作的結構損失(或傷害)風險。當損壞的功函數金屬層保留於金屬閘極堆疊中，則可能發生嚴重的裝置缺陷(例如半導體裝置的N/P邊界問題、對臨界電壓(Vt)的影響，以及半導體裝置的產能)。再者，當持續往下進行金屬閘極堆疊的製程時，此功函數金屬層的損害會變得更嚴重。
本揭露的實施例旨在提供一個裝置和形成此裝置的方法，其中此裝置包含複數個功函數金屬層。本揭露的實施例的一個態樣在於移除損壞的功函數金屬層，並再沉積一個新的功函數金屬層。在一些實施例中，再沉積的功函數金屬層具有與被移除者相似的組成。在至少一個實施例中，於移除損壞的功函數金屬層的過程中，留下含鎢殘留物，且此含鎢殘留物可視為曾進行過上述移除操作和再沉積操作的證據。本揭露之裝置的形成方法提供許多優點，如不需要額外的罩幕、與現有半導體製程相容、再沉積的功函數金屬層具有足夠的強度以進行後續的圖案化製程，以及較少的裝置缺陷，從而可形成具有較高產能和較佳效能的半導體裝置。
在一些實施例中，所述半導體裝置可包括金屬氧化物半導體場效電晶體(metal-oxide semiconductor field effect transistor；MOSFET)、鰭狀場效電晶體(fin field effect transistor；FinFET)、穿隧場效電晶體 (tunnel field-effect transistor；T-FET)、具有奈米線通道的裝置、平面半導體裝置及其類似物。本揭露的範圍可適用於各種半導體裝置，並不限於本揭露所舉的例子。
請參考圖1，圖1為根據本揭露一些實施例所述之裝置100的示意剖面圖。如圖1所示，裝置100包括基材102、層間介電(interlayer dielectric；ILD)層104、閘極間隙壁106和金屬閘極堆疊100’。層間介電層104設置於基材102上，且閘極間隙壁106和金屬閘極堆疊100’設置於層間介電層104中。閘極間隙壁106設置於金屬閘極堆疊100’的側壁上。金屬閘極堆疊100’包括介面層110、介電層120、第一功函數金屬層130、中間層140、第二功函數金屬層150和金屬閘極電極160。介面層110設置於基材102上方，並位於金屬閘極堆疊100’的底部。介電層120設置於介面層110上方。第一功函數金屬層130設置於介電層120上方。中間層140設置於第一功函數金屬層130上方。第二功函數金屬層150設置於中間層140上方。金屬閘極電極160設置於第二功函數金屬層150上方。介電層120、第一功函數金屬層130、中間層140和第二功函數金屬層150環繞金屬閘極電極160的周圍。在一些實施例中，裝置100可具有3層、4層、5層或6層的功函數層。此外，n型FET可包括p型功函數層和n型功函數層，且p型FET可包括p型功函數層和n型功函數層。
在一些實施例中，基材102可為矽基材。在其他實施例中，基材102可選擇性地包括鍺、其他第III-V族 元素及/或其化合物，如矽化鍺、砷化鎵或其他適合的半導體材料。在其他實施例中，基材102包括其他特徵，例如：如p井或n井的許多摻雜區域、埋層及/或磊晶層。再者，基材102可為如絕緣層上覆矽的絕緣層上半導體。在其他實施例中，半導體基材102可包括摻雜的磊晶層、梯度半導體層，及/或可進一步包括位於不同類型的另一半導體層上的半導體層，如矽鍺層上的矽層。在其他例子中，化合物半導體基材可包括多層矽結構，或矽基材可包括多層化合物半導體結構。
在一些實施例中，層間介電層104可包括可流動氧化物。層間介電層104也可為懸塗玻璃。例如：層間介電層104可包括磷矽酸鹽玻璃(phospho-silicate glass；PSG)、硼矽酸鹽玻璃(boro-silicate glass；BSG)、硼摻雜磷矽酸鹽玻璃(boron-doped phospho-silicate glass；BPSG)、四乙氧基矽烷(tetraethyl orthosilicate；TEOS)氧化物、氮化鈦、碳氧化矽或其他介電材料。
在一些實施例中，閘極間隙壁106是由氧化矽、氮化矽、碳氮化矽或其類似物所形成。再者，閘極間隙壁106可具有多層結構，例如，在氧化矽層上具有氮化矽層。在一些實施例中，介面層110包括氧化物層，如氧化矽層。
在一些實施例中，介電層120為高介電常數介電層。在一例子中，高介電常數介電層的材料可包括但不限於氧化鉿(HfOx)、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、 SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化物或其他適合的材料，其中x>0。
在一些實施例中，第一功函數金屬層130和第二功函數金屬層150包括不同功函數金屬。在一些實施例中，第一功函數金屬層130包括TiN、TiNOy、TaNOy、Al摻雜TiN或其組合，其中y>0。在其他例子中，第二功函數金屬層150可包括TaN、W，或含有鈦和鉭的氮化物。在一些實施例中，第一功函數金屬層130和第二功函數金屬層150各自的厚度為約5Å至約25Å。在一些實施例中，第二功函數金屬層150的厚度為約5Å至約15Å。目標功函數係視第一和第二功函數金屬層130和150的厚度而定，且此目標功函數可依據半導體裝置的需求而調整。
在一些實施例中，中間層140可包括與第一功函數金屬層130不同的化合物，如鋁、鎢、鉭或鈦的氮化物。在一些實施例中，中間層140包括二級、三級或四級鎢化合物的至少一者。例如：鎢化合物可包括但不限於氯化鎢、氧化鎢或上述之組合，此鎢化合物係由被移除之功函數金屬層的殘留物或副產物所形成。在一些實施例中，中間層140可進一步包括鎢與氮化鈦、氮化鉭、氮氧化鈦(TiNOx)及/或氮氧化鉭(TaNOx)之化合物，其中氮化鈦、氮化鉭、氮氧化鈦及/或氮氧化鉭係源自於被移除的功函數金屬層的一部份，且x>0。在一些實施例中，中間層140可具有約3Å至約 10Å的厚度。在一些例子中，此厚度過厚，增加後續填入製程的困難度。在一些例子中，此厚度過薄，則致使下層受到傷害。詳細請容後述。在一些實施例中，可藉由如穿透式電子顯微鏡(transmission electron microscope；TEM)的電子顯微鏡影像之ZC模式偵測到中間層140，其中中間層140相對較薄，且中間層140出現於二個功函數金屬層之間(例如位於第一功函數金屬層130和第二功函數金屬層150之間)。在一些實施例中，中間層140包括與第一功函數金屬層130相同的材料。在一些實施例中，金屬閘極電極160可包括如鋁、鎢、銅之導電材料。
請參考圖2，圖2為根據本揭露的其他實施例所述之裝置200的示意剖面圖。如圖2所示，裝置200包括基材202、層間介電層204、閘極間隙壁206和金屬閘極堆疊200’。基材202、層間介電層204、閘極間隙壁206係與基材102、層間介電層104、閘極間隙壁106相似。金屬閘極堆疊200’包括介面層210、介電層220、二個第一功函數金屬層230和232、中間層240、第二功函數金屬層250、第三功函數金屬層252和金屬閘極電極260。介面層210、介電層220、中間層240、第二功函數金屬層250和金屬閘極電極260係與介面層110、介電層120、中間層140、第二功函數金屬層150和金屬閘極電極160相似。在一些實施例中，每個第一功函數金屬層230和232之組成可與圖1之第一功函數金屬層130相似或不同，且第一功函數金屬層230可與第一功函數金屬層232相同或不同。在一些實施例中，第三 功函數金屬層252包括p型功函數金屬層，其與圖1所述之第一功函數金屬層130或第二功函數金屬層150相似。在其他實施例中，第三功函數金屬層包括如鋁和鋁化合物之n型功函數金屬層，所述鋁化合物如氧化鋁、氮化鋁和其他適合的化合物。在一些實施例中，第一功函數金屬層230和232的每一者、第二功函數金屬層250和第三功函數金屬層252的厚度為約5Å至約25Å。在一些實施例中，第二功函數金屬層250為約5Å至約15Å。
從圖2的實施例可知，中間層240的相對位置(在其他功函數金屬層之間)並不固定，且中間層240的相對位置可根據半導體裝置的配置或設計而調整。圖式中所提供的例子並非意欲限制中間層的相對位置，僅為清楚理解本揭露而繪示。本技術領域具有通常知識者可根據裝置的需求或設計，輕易地調整第一和第三功函數金屬層的數量。
請參考圖3，圖3為根據本揭露的又一些實施例所述之裝置300的示意剖面圖。在圖3中，裝置300包括基材302、層間介電層304、閘極間隙壁306、金屬閘極堆疊300A和金屬閘極堆疊300B。基材302、層間介電層304和閘極間隙壁306係與基材102、層間介電層104和閘極間隙壁106相似，其中淺溝渠隔離區308設置於基材302中，並位於金屬閘極堆疊300A和金屬閘極堆疊300B之間。圖3的金屬閘極堆疊300A和300B之介面層310A和310B、介電層320A和320B、第一功函數金屬層330A和330B、中間層340A和340B、第二功函數金屬層350A和350B及金屬閘極電極 370A和370B，各自與圖1之金屬閘極堆疊100’的介面層110、介電層120、第一功函數金屬層130、中間層140、第二功函數金屬層150及金屬閘極電極160相似。金屬閘極堆疊300A的第三功函數金屬層360A包括n型功函數金屬，例如：鋁和鋁化合物，如氧化鋁、氮化鋁和其他適合的化合物。金屬閘極堆疊300B的第三功函數金屬層360B包括p型功函數金屬，例如：TaN、TiN、TiNOy、TaNOy、Al摻雜TiN、W或其組合，其中y>0。再者，第四功函數金屬層362可設置於金屬閘極堆疊300B的第三功函數金屬層360B上，且第四功函數金屬層362可由與金屬閘極堆疊300A的第三功函數金屬層360A相似的材料所形成。
在一些實施例中，金屬閘極堆疊300A用以形成n型金屬裝置，例如：NMOS裝置。在其他實施例中，金屬閘極堆疊300B用以形成p型裝置，例如：PMOS裝置。在進一步的實施例中，裝置300可為互補式金氧半(CMOS)裝置(例如靜態隨機存取記憶體(statistic random access memory；SRAM))。
金屬閘極堆疊300B的p型功函數金屬層厚於(或數量大於)金屬閘極堆疊300A。然而，圖3之p型功函數金屬(p-type work function metal；PWFM)層的數量僅為方便說明，並非意欲用以限制本揭露的範圍。在又一例子中，金屬閘極堆疊300B可具有如圖2所示的結構。在其他實施例中，金屬閘極堆疊300B可包括第一PWFM層330B、第二PWFM層350B和二個第三PWFM層360B，且中間層 340B係設置於第一PWFM層330B和第二PWFM層350B之間。在其他實施例中，金屬閘極堆疊300B可包括第一PWFM層330B、第二PWFM層350B和三個第三PWFM層360，且中間層340B係設置於第一PWFM層330B和第二PWFM層350B之間。圖3的實施例繪示n型功函數金屬(n-type work function metal；NWFM)層362設置於金屬閘極堆疊300B的第三PWFM層360B上，然而，p型金屬閘極堆疊並非一定要具有NWFM層。在金屬閘極堆疊300B包括二個或三個第三PWFM層360B的實施例中，金屬閘極堆疊300A可進一步包含第三PWFM層，其係設置於第二PWFM層350A和NWFM層360A之間，或金屬閘極堆疊300A可包括複數個第一PWFM層330A。
請參考圖4A至圖4I，圖4A至圖4I為根據本揭露的一些實施例所述的裝置的形成方法之許多製程階段的剖面圖。如圖4A所示，提供基材402，且淺溝渠隔離區408形成於基材402中。一般而言，將多個虛設閘極堆疊(未繪示)形成於基材402上，並藉由淺溝渠隔離區408隔離，其中虛設閘極堆疊係藉由一系列的沉積製程和圖案化製程所形成。虛設閘極堆疊係位於後續形成之溝渠401和溝渠403的位置上，如圖4A所示。閘極間隙壁406形成於每個虛設閘極堆疊的側壁上，其中閘極間隙壁406的形成包括介電層沉積製程、非等向性蝕刻製程及平坦化製程。然後，層間介電層404可形成於基材402上。例如：層間介電層404可使用流動化學氣相沉積或旋轉塗佈形成。接下來，移除虛設閘極堆 疊，從而形成溝渠401和溝渠403於層間介電層404中，如圖4A所示。然後，介面層410和介電層420形成於每個溝渠401和溝渠403中。在一些實施例中，可透過熱氧化製程、化學氧化或沉積製程，形成介面層410。在一些實施例中，可藉由原子層沉積製程、化學氣相沉積製程或其類似製程，形成介電層420。在一些實施例中，基材402、層間介電層404、閘極間隙壁406、介面層410和介電層420係分別與圖1的基材102、層間介電層104、閘極間隙壁106、介面層110和介電層120相似。圖4A的中間結構之形成為本領域具有通常知識者所熟知，故此處不加以說明。
接下來，如圖4B所示，第一功函數金屬層430係沉積於介電層420上方，並接著沉積虛設層440於第一功函數金屬層430上方。在一些實施例中，第一功函數金屬層430具有與虛設層440不同的蝕刻選擇性。第一功函數金屬層430和虛設層440包括不同的p型功函數金屬材料。在一些實施例中，第一功函數金屬層430的材料包括TiN、TiNOy、TaNOy、Al摻雜TiN或其組合，其中y>0。在一些實施例中，虛設層440的材料包括TaN、W或含有鈦和鉭的氮化物。
然後，將雜質導入第一功函數金屬層430中，以調整第一功函數金屬層430的功函數。在圖4C的實施例中，將雜質導入的操作是藉由下述操作進行：沉積功函數調整層442於虛設層440上；接著，退火功函數調整層442以將雜質過散至虛設層440和第一功函數金屬層430的至少一者中，如圖4C的操作444所示。所述雜質可進一步被導入至 介電層420中。所述雜質可基於預定的功函數而選擇，本揭露中並不限制特定的雜質種類。進行退火操作444後，蝕刻功函數調整層442，使得虛設層440的上部分被蝕刻，如圖4D和圖4D’所示。在一些實施例中，蝕刻功函數調整層係使用濕式蝕刻操作進行。當蝕刻功函數調整層442時，虛設層440係做為保護層(即蝕刻停止層)，並與蝕刻操作的蝕刻劑直接接觸，造成虛設層440的傷害或損失。例如：在圖4D’的放大圖中，虛設層440的上部分變得不平整或粗糙。
在一些實施例中，沉積、退火和蝕刻功函數調整層442的操作可重複數次，以達到預定的性質。此性質係視半導體裝置的種類、半導體裝置的目標效能或任何其他條件而定，故本揭露並不限於任何調整功函數的特定方法。本技術領域具有通常知識者所知的任何調整半導體裝置的功函數之技術，都可應用於此處。
在其他實施例中，進行將雜質導入的操作係將雜質植入第一功函數金屬層430，如圖4C’的操作446所示。在植入操作446後，虛設層440的上部分也可能受到損壞，如圖4D’的放大圖所示。
一般而言，損壞的虛設層440被保留做為功函數金屬層之一者，且其他的功函數金屬層可接著直接沉積於虛設層440上。然而，由於此受損害的虛設層440，所形成的半導體裝置的效能可能較差。因此，如圖4E所示，移除虛設層440，使得含鎢殘留物440’形成於第一功函數金屬層430上方。在一些實施例中，藉由使用蝕刻劑的濕式蝕刻製 程，以進行移除虛設層440的操作。在一些實施例中，所述蝕刻劑可包括但不限於氟化鎢、氯化鎢、其組合，或任何其他適合的蝕刻劑。在一些實施例中，藉由乾式蝕刻操作進行移除虛設層440的操作。在一些實施例中，虛設層440被部分地移除。在一些實施例中，虛設層440被完全地移除。在一些實施例中，此方法更包含清潔操作，以移除在虛設層440移除操作中產生的一些副產物，但留下含鎢殘留物440’。
在一些實施例中，含鎢殘留物440’係藉由蝕刻劑與虛設層440之間的反應而形成。在一些實施例中，含鎢殘留物440’包括與第一功函數金屬層430不同的化合物，如鋁、鎢、鉭或鈦的氮化合物。在一些實施例中，含鎢殘留物440’包括二級、三級和四級鎢化合物的至少一者。在此實施例中，含鎢殘留物440’可包括鎢的化合物，此鎢的化合物包括但不限於氯化鎢、氧化鎢或上述之組合。在又一實施例中，含鎢殘留物440’可為虛設層440所留下的一部份，因此含鎢殘留物440’可更包括鎢與TiN、TaN、TiNOx及/或TaNOx的化合物，或上述之任意組合，且x>0。在一些實施例中，含鎢殘留物440’具有約3Å至約10Å的厚度。在一些例子中，此厚度過厚，增加後續填入製程的困難度。在一些例子中，此厚度過薄，則致使下層受到傷害。
然後，如圖4F所示，第二功函數金屬層450沉積於第一功函數金屬層430和含鎢殘留物440’上方。在一些實施例中，沉積第二功函數金屬層450，使得在沉積第二功 函數金屬層450後，含鎢殘留物440'保留於第一功函數金屬層430和第二功函數金屬層450之間。在一實施例中，第二功函數金屬層450包括p型功函數金屬，且第二功函數金屬層450和虛設層440可包括相同材料。換言之，第二功函數金屬層450的形成，可視為虛設層440的再沉積。在其他實施例中，第二功函數金屬層450可由與虛設層440不同的材料所形成。
請再參考圖4F，在一些實施例中，第三功函數金屬層460沉積於第二功函數金屬層450上方。第三功函數金屬層460包括TaN、TiN、TiNOy、TaNOy、Al摻雜TiN、W或其組合，其中y>0。第三功函數金屬層460的材料並無限制，例如：在一些實施例中，第三功函數金屬層460與第一功函數金屬層430相同。在其他實施例中，第三功函數金屬層460與第二功函數金屬層450相同。在又一實施例中，第三功函數金屬層460不同於第一功函數金屬層430和第二功函數金屬層450。在一些實施例中，第一功函數金屬層430、第二功函數金屬層450和第三功函數金屬層460的每一者具有為約5Å至約25Å的厚度。在一些實施例中，第二功函數金屬層450的厚度為約5Å至約15Å。當第二功函數金屬層450的厚度不在上述範圍時，會改變臨界電壓。
接下來，如圖4G和圖4H所示，移除位於溝渠403中和層間介電層404上的第三功函數金屬層460的一部分，接著，沉積第四功函數金屬層470於溝渠401和溝渠403中以及層間介電層404上。在移除第三功函數金屬層460的 一部分時，再沉積的第二功函數金屬層450也扮演阻障層/保護層。在一些實施例中，第四功函數金屬層470包括如鋁和鋁化合物之n型功函數金屬，所述鋁化合物如氧化鋁、氮化鋁和其他適合的化合物。移除第三功函數金屬層460的一部分之操作可藉由使用形成於溝渠401上方的罩幕(未繪示)的N/P圖案化製程而進行。在第四功函數金屬層470未形成於溝渠401中的實施例中，也可在沉積第四功函數金屬層470時使用罩幕。N/P圖案化製程為本技術領域具有通常知識者熟知，故此處不另贅述。在一些實施例中，形成第一功函數金屬層430、虛設層440、第二功函數金屬層450、第三功函數金屬層460和第四功函數金屬層470包括沉積製程和圖案化製程。在一些實施例中，所述沉積製程包括但不限於化學氣相沉積、原子層沉積、物理氣相沉積或其他適合的製程。
請再參考圖4H，於溝渠401和溝渠403中填入導電材料480。導電材料480例如包括鋁、鎢、銅。然後，如圖4I所示，移除位於層間介電層404上的部分之第一功函數金屬層430、含鎢殘留物440’、第二功函數金屬層450、第三功函數金屬層460、第四功函數金屬層470及導電材料480，以形成裝置400。裝置400包括n型裝置400A和p型裝置400B。移除上述部分的操作可藉由如化學機械研磨的平坦化操作進行。
圖5為根據本揭露的一些實施例所述之裝置的形成方法500之流程圖。為清楚理解，此處結合圖4A至圖 4I做為參考。
在操作510中，介電層420沉積於基材402上方，如圖4A所示。在操作520中，第一功函數金屬層430沉積於介電層420上方，如圖4B所示。然後，在操作530中，虛設層440沉積於第一功函數金屬層430上方，如圖4B所示。接下來，在操作540中，將雜質導入第一功函數金屬層430中，如圖4C、圖4C’、圖4D及圖4D’所示。在操作550中，移除虛設層440，如圖4E所示。在操作560中，第二功函數金屬層450沉積於第一功函數金屬層430上方，如圖4F所示。此方法更包含沉積第三功函數金屬層460，如圖4F所示。一部分的第三功函數金屬層460被移除，並接著依序沉積第四功函數金屬層470和導電材料480，如圖4G和圖4H所示。然後，平坦化第一功函數金屬層430、第二功函數金屬層450、第三功函數金屬層460、第四功函數金屬層470、含鎢殘留物440’以及導電材料480的一部分，從而形成如圖4I所示的裝置400。
圖6為根據本揭露的一些實施例所述之裝置的形成方法600之流程圖。為清楚理解，此處結合圖4A至圖4I做為參考。
在操作610中，介電層420沉積於基材402上方，如圖4A所示。在操作620中，第一功函數金屬層430沉積於介電層420上方，如圖4B所示。然後，在操作630中，虛設層440沉積於第一功函數金屬層430上方，如圖4B所示。在操作640中，使用蝕刻劑移除虛設層440，使得在移 除虛設層440後，含鎢殘留物440’形成於第一功函數金屬層430上方，如圖4C至圖4E所示。在操作650中，第二功函數金屬層450沉積於含鎢殘留物440’上方，如圖4F所示。此方法更包含沉積第三功函數金屬層460，如圖4F所示。一部分的第三功函數金屬層460被移除，並接著依序沉積第四功函數金屬層470和導電材料480，如圖4G和圖4H所示。然後，平坦化第一功函數金屬層430、第二功函數金屬層450、第三功函數金屬層460、第四功函數金屬層470、含鎢殘留物440’以及導電材料480的一部分，從而形成如圖4I所示的裝置400。
本揭露提供裝置的製造方法。此方法主要包括移除受損的虛設層，以及再沉積另一新的層(即第二功函數金屬層)，此新的層係相似於虛設層(例如具有相同的組成)。因此，由此方法形成的裝置可包括含鎢層，其是虛設層的殘留層。此方法具有多個優點，如不需要額外的罩幕、與現有半導體製程相容、較少的裝置缺陷(例如N/P邊界問題)，故此方法可形成具有更高產能和更佳效能的半導體裝置。
在一些實施例中，提供一種方法。此方法包括下述操作。沉積介電層於基材上方。然後，沉積第一功函數金屬層於介電層上方。接著，沉積虛設層於第一功函數金屬層上方。然後，將雜質導入至第一功函數金屬層中。之後，移除虛設層。接下來，沉積第二功函數金屬層於第一功函數金屬層上方。
依據本揭露的一些實施例，移除虛設層的操作係使用濕式蝕刻製程進行。
依據本揭露的一些實施例，進行移除虛設層的操作，使得含鎢殘留物形成於第一功函數金屬層上方。
依據本揭露的一些實施例，沉積第二功函數金屬層的操作包含沉積第二功函數金屬層於含鎢殘留物上方。
依據本揭露的一些實施例，第一功函數金屬層具有與虛設層不同的蝕刻選擇性。
依據本揭露的一些實施例，沉積第二功函數金屬層的操作包含沉積與虛設層相同的材料。
依據本揭露的一些實施例，第一功函數金屬層包含p型功函數金屬。
依據本揭露的一些實施例，第二功函數金屬層包含p型功函數金屬。
依據本揭露的一些實施例，此方法更包含沉積第三功函數金屬層於第二功函數金屬層上方。
依據本揭露的一些實施例，將雜質導入至第一功函數金屬層中的操作包含將雜質植入至第一功函數金屬層中。
依據本揭露的一些實施例，將雜質導入至第一功函數金屬層中的操作包含：沉積功函數調整層於虛設層上方；以及，退火功函數調整層，以將雜質擴散至虛設層和第一功函數金屬層的至少一者中。
依據本揭露的一些實施例，此方法更包含於退 火功函數調整層後，移除功函數調整層。
在一些實施例中，提供一種方法。此方法包括下述操作。沉積介電層於基材上方。然後，沉積第一功函數金屬層於介電層上方。接著，沉積虛設層於第一功函數金屬層上方。然後，使用蝕刻劑移除虛設層，使得在移除虛設層後，含鎢殘留物形成於第一功函數金屬層上方。接下來，沉積第二功函數金屬層於含鎢殘留物上方。
依據本揭露的一些實施例，所述含鎢殘留物具有實質為3Å至10Å的厚度。
依據本揭露的一些實施例，所述蝕刻劑包含氟化鎢、氯化鎢或上述之組合。
依據本揭露的一些實施例，所述含鎢殘留物包含二級、三級或四級化合物的至少一者。
在一些實施例中，提供一種裝置。此裝置包括基材、位於基材上方的介電層、位於介電層上方的第一功函數金屬層、位於第一功函數金屬層上方的中間層，以及位於中間層上方的第二功函數金屬層。
依據本揭露的一些實施例，中間層具有實質為3Å至10Å的厚度。
依據本揭露的一些實施例，此裝置更包含n型功函數金屬層和p型功函數金屬層。
依據本揭露的一些實施例，第一功函數金屬層和第二功函數金屬層包含不同功函數金屬。
前述內容概述多個實施例之特徵，以使於本技 術領域具有通常知識者可進一步了解本揭露之態樣。本技術領域具通常知識者應可輕易利用本揭露作為基礎，設計或潤飾其他製程及結構，藉以執行此處所描述之實施例的相同的目的及/或達到相同的優點。本技術領域具有通常知識者亦應可了解，上述相等的結構並未脫離本揭露之精神和範圍，且在不脫離本揭露之精神及範圍下，其可經潤飾、取代或替換。
100:裝置
100’:金屬閘極堆疊
102:基材
104:層間介電層
106:閘極間隙壁
110:介面層
120:介電層
130:第一功函數金屬層
140:中間層
150:第二功函數金屬層
160:金屬閘極電極

Claims (10)

  1. 一種具有功函數金屬堆疊的裝置的製造方法，包含：沉積一介電層於一基材上方；沉積一第一功函數金屬層於該介電層上方；沉積一虛設層於該第一功函數金屬層上方；導入一雜質至該第一功函數金屬層中，包含：沉積一功函數調整層於該虛設層上方；移除該功函數調整層；於移除該功函數調整層後，移除該虛設層；以及沉積一第二功函數金屬層於該第一功函數金屬層上方。
  2. 如申請專利範圍第1項所述之具有功函數金屬堆疊的裝置的製造方法，其中進行移除該虛設層的操作，使得一含鎢殘留物形成於該第一功函數金屬層上方。
  3. 如申請專利範圍第2項所述之具有功函數金屬堆疊的裝置的製造方法，其中沉積該第二功函數金屬層的操作包含沉積該第二功函數金屬層於該含鎢殘留物上方。
  4. 如申請專利範圍第1項所述之具有功函數金屬堆疊的裝置的製造方法，其中沉積該第二功函數金屬層的操作包含沉積與該虛設層相同的材料。
  5. 如申請專利範圍第1項所述之具有功函數金屬堆疊的裝置的製造方法，其中導入該雜質至該第一功函數金屬層中的操作更包含：在移除該功函數調整層前，退火該功函數調整層，以將該雜質擴散至該虛設層和該第一功函數金屬層的至少一者中。
  6. 一種具有功函數金屬堆疊的裝置的製造方法，包含：沉積一介電層於一基材上方；沉積一第一功函數金屬層於該介電層上方；沉積一虛設層於該第一功函數金屬層上方；使用一蝕刻劑移除該虛設層，使得在移除該虛設層後，一含鎢殘留物形成於該第一功函數金屬層上方；以及沉積一第二功函數金屬層於該含鎢殘留物上方。
  7. 如申請專利範圍第6項所述之具有功函數金屬堆疊的裝置的製造方法，其中該蝕刻劑包含氟化鎢、氯化鎢或上述之組合。
  8. 如申請專利範圍第6項所述之具有功函數金屬堆疊的裝置的製造方法，其中該含鎢殘留物包含二級、三級或四級化合物的至少一者。
  9. 一種具有功函數金屬堆疊的裝置，包含： 一基材；一介電層，位於該基材上方；一第一功函數金屬層，位於該介電層上方；一中間層，位於該第一功函數金屬層上方，其中該中間層包括含鎢殘留物；以及一第二功函數金屬層，位於該中間層上方。
  10. 如申請專利範圍第9項所述之具有功函數金屬堆疊的裝置，其中該第一功函數金屬層和該第二功函數金屬層包含不同功函數金屬。
TW107124837A 2018-04-27 2018-07-18 具有功函數金屬堆疊的裝置及其製造方法 TWI724315B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/965,635 2018-04-27
US15/965,635 US10497571B2 (en) 2018-04-27 2018-04-27 Device having work function metal stack and method of forming the same

Publications (2)

Publication Number Publication Date
TW201946117A TW201946117A (zh) 2019-12-01
TWI724315B true TWI724315B (zh) 2021-04-11

Family

ID=68292788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107124837A TWI724315B (zh) 2018-04-27 2018-07-18 具有功函數金屬堆疊的裝置及其製造方法

Country Status (3)

Country Link
US (6) US10497571B2 (zh)
CN (1) CN110416291B (zh)
TW (1) TWI724315B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497571B2 (en) * 2018-04-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Device having work function metal stack and method of forming the same
US11264288B2 (en) * 2018-09-28 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and patterning method
KR102657070B1 (ko) 2019-01-03 2024-04-16 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102827209B1 (ko) * 2019-07-29 2025-07-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11145752B2 (en) * 2019-09-17 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Residue removal in metal gate cutting process
US11302794B2 (en) * 2020-03-17 2022-04-12 International Business Machines Corporation FinFET with dual work function metal
US11538926B2 (en) * 2020-04-01 2022-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device
US11404554B2 (en) 2020-05-15 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gates and method of forming
US11437280B2 (en) * 2020-06-12 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11855163B2 (en) * 2020-06-23 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR102780362B1 (ko) * 2020-10-23 2025-03-17 삼성전자주식회사 반도체 장치
US11361812B2 (en) 2020-10-27 2022-06-14 Taiwan Semiconductor Manufacturing Company Limited Sub-word line driver placement for memory device
KR20220057356A (ko) * 2020-10-29 2022-05-09 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 장치
US12154964B2 (en) * 2021-04-08 2024-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gates with layers for transistor threshold voltage tuning and methods of forming the same
US11715670B2 (en) * 2021-07-09 2023-08-01 Taiwan Semiconductor Manufacturing Company Limited FIN field-effect transistor and method of forming the same
US20230115634A1 (en) * 2021-10-12 2023-04-13 Taiwan Semiconductor Manufacturing Co ., Ltd. Transistor Gate Structures and Methods of Forming the Same
CN116072526A (zh) * 2021-10-29 2023-05-05 上海华力集成电路制造有限公司 Pmos的金属栅的制造方法
US12426321B2 (en) * 2022-04-26 2025-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate structures and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214112A1 (en) * 2014-01-30 2015-07-30 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and method for forming the same
US20150249015A1 (en) * 2013-08-05 2015-09-03 International Business Machines Corporation Enabling enhanced reliability and mobility for replacement gate planar and finfet structures
US20170365479A1 (en) * 2015-01-09 2017-12-21 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003507B2 (en) * 2008-08-18 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of integrating high-K/metal gate in CMOS process flow
US20130075831A1 (en) * 2011-09-24 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having tialn blocking/wetting layer
KR102066848B1 (ko) * 2013-06-24 2020-01-16 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US20150179640A1 (en) * 2013-12-19 2015-06-25 Globalfoundries Inc. Common fabrication of different semiconductor devices with different threshold voltages
JP2015157659A (ja) 2014-02-21 2015-09-03 株式会社東芝 物品仕分装置
KR102274587B1 (ko) 2014-07-16 2021-07-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105470200B (zh) * 2014-09-09 2020-04-21 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
CN105428361B (zh) * 2014-09-19 2019-02-01 中国科学院微电子研究所 Cmos器件及其制造方法
US10153351B2 (en) 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10134873B2 (en) * 2016-11-18 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate structure and method of fabricating thereof
US20180190546A1 (en) * 2016-12-29 2018-07-05 Globalfoundries Inc. Method for forming replacement metal gate and related device
TWI730119B (zh) * 2017-06-09 2021-06-11 聯華電子股份有限公司 具有金屬閘極之半導體元件之製作方法
US10522344B2 (en) * 2017-11-06 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with doped gate dielectrics
US10497571B2 (en) * 2018-04-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Device having work function metal stack and method of forming the same
US10304835B1 (en) * 2018-08-15 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150249015A1 (en) * 2013-08-05 2015-09-03 International Business Machines Corporation Enabling enhanced reliability and mobility for replacement gate planar and finfet structures
US20150214112A1 (en) * 2014-01-30 2015-07-30 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and method for forming the same
US20170365479A1 (en) * 2015-01-09 2017-12-21 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device

Also Published As

Publication number Publication date
US20200105533A1 (en) 2020-04-02
CN110416291A (zh) 2019-11-05
US12334349B2 (en) 2025-06-17
CN110416291B (zh) 2024-02-13
TW201946117A (zh) 2019-12-01
US10497571B2 (en) 2019-12-03
US20240203738A1 (en) 2024-06-20
US20190333769A1 (en) 2019-10-31
US20250285868A1 (en) 2025-09-11
US20220102147A1 (en) 2022-03-31
US20230109915A1 (en) 2023-04-13
US11823908B2 (en) 2023-11-21
US11201059B2 (en) 2021-12-14
US11948800B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
TWI724315B (zh) 具有功函數金屬堆疊的裝置及其製造方法
TWI686351B (zh) 奈米線電晶體及其製作方法
US9768069B2 (en) Method of manufacturing semiconductor device
TWI675406B (zh) 半導體元件及其製作方法
KR101757521B1 (ko) 반도체 구조물 및 그 제조 방법
TW201732899A (zh) 半導體元件、鰭式場效電晶體元件及其形成方法
TWI632617B (zh) 半導體元件及其製作方法
TWI728174B (zh) 半導體元件及其製作方法
TW201701335A (zh) 半導體裝置及其製造方法
US10256321B2 (en) Semiconductor device including enhanced low-k spacer
US20200105758A1 (en) Semiconductor device and method of fabrication thereof
TWI728162B (zh) 半導體元件及其製作方法
CN110473784B (zh) 半导体元件及其制作方法
TWI671805B (zh) 半導體元件及其製作方法
US20250366096A1 (en) Method of forming cfet device by interposer layer replacement and related structures
US20250359254A1 (en) Field effect transistor with narrowed spacer and method
TWI695420B (zh) 一種製作半導體元件的方法
US9252259B2 (en) Methods and apparatus of metal gate transistors
US20250234622A1 (en) Nanostructure device with reduced high-k dielectric area and related method
US20250287673A1 (en) Method of forming nanostructure device and related structure
US20250132253A1 (en) Semiconductor memory device
TWI625856B (zh) 半導體裝置結構及其製造方法
TW202135227A (zh) 半導體元件及其製作方法