[go: up one dir, main page]

TWI721515B - 用於中電壓裝置的凹槽閘極 - Google Patents

用於中電壓裝置的凹槽閘極 Download PDF

Info

Publication number
TWI721515B
TWI721515B TW108127159A TW108127159A TWI721515B TW I721515 B TWI721515 B TW I721515B TW 108127159 A TW108127159 A TW 108127159A TW 108127159 A TW108127159 A TW 108127159A TW I721515 B TWI721515 B TW I721515B
Authority
TW
Taiwan
Prior art keywords
gate
dielectric layer
region
gate dielectric
layer
Prior art date
Application number
TW108127159A
Other languages
English (en)
Other versions
TW202013726A (zh
Inventor
陳奕寰
周建志
林大為
段孝勤
亞歷山大 卡爾尼斯基
鄭光茗
蕭世崇
郭玉宏
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202013726A publication Critical patent/TW202013726A/zh
Application granted granted Critical
Publication of TWI721515B publication Critical patent/TWI721515B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having significant overlap between the lightly-doped extensions and the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在一些實施例中，本公開涉及一種半導體裝置，所述半導體裝置包括佈置於基板內的源極區和汲極區。導電閘極設置於基板的摻雜區上方。閘極介電層設置於源極區與汲極區之間且使導電閘極與摻雜區分離。閘極介電層的最底部表面位於基板的最頂部表面下方。第一側壁間隔物和第二側壁間隔物分別沿導電閘極的第一側和第二側佈置。第一側壁間隔物的內部部分和第二側壁間隔物的內部部分分別覆蓋閘極介電層的第一頂部表面和第二頂部表面。汲極延伸區和源極延伸區分別使汲極區和源極區與閘極介電層分離。

Description

用於中電壓裝置的凹槽閘極
本發明的實施例是有關於一種電子裝置及其製造方法，且特別是有關於一種用於中電壓裝置的凹槽閘極及其製造方法。
許多電子裝置含有眾多的金屬氧化物半導體場效應電晶體(metal oxide semiconductor field-effect transistor，MOSFET)。MOSFET包含佈置於源極與汲極之間的閘極。根據施加到閘極以接通MOSFET的電壓的量值，MOSFET可被分類為高電壓(high voltage，HV)、中電壓(medium voltage，MV)或低電壓(low voltage，LV)裝置。電子裝置中的每個MOSFET的結構設計參數取決於所需的電氣特性而變化。
根據一些實施例，一種半導體裝置包括摻雜區及基板。源極區和汲極區佈置於摻雜區的相對側上的基板內。導電閘極設置於摻雜區上方。閘極介電層設置在源極區與汲極區之間的摻雜區上且使導電閘極與摻雜區分離。閘極介電層的最底部表面位於 基板的最頂部表面下方。第一側壁間隔物沿導電閘極的第一側佈置且包含第一內部部分和第一周邊部分，所述第一內部部分接觸導電閘極的第一側，所述第一周邊部分藉由第一內部部分與導電閘極的第一側間隔開。第一內部部分覆蓋閘極介電層的第一頂部表面。汲極延伸區佈置在第一側壁間隔物之下且使汲極區與閘極介電層分離。第二側壁間隔物沿導電閘極的第二側佈置且包含第二內部部分和第二周邊部分，所述第二內部部分接觸導電閘極的第二側，所述第二周邊部分藉由第二內部部分與導電閘極的第二側間隔開。第二內部部分覆蓋閘極介電層的第二頂部表面。源極延伸區佈置在第二側壁間隔物之下且使源極區與閘極介電層分離。
根據一些實施例，一種半導體裝置包含基板內的摻雜區以及摻雜區內的源極區和汲極區。閘極佈置於源極區與汲極區之間且具有最底部表面，所述最底部表面位於基板的最頂部表面下方。另外，閘極具有最頂部表面，所述最頂部表面位於基板的最頂部表面上方。閘極介電層佈置在閘極下方且使閘極與摻雜區分離。側壁空間包圍閘極的最外表面且覆蓋閘極介電層的頂部表面。側壁間隔物具有大於閘極介電層的最大厚度的最大寬度，以使得源極區和汲極區的內部邊緣與閘極介電層的外部邊緣間隔開。第一矽化物層和第二矽化物層分別佈置在源極區和汲極區上方。另外，第一矽化物層和第二矽化物層與閘極介電層的外部邊緣間隔開。
根據一些實施例，一種形成半導體裝置的方法。所述方法包含藉由將基板選擇性地暴露於第一蝕刻劑來執行第一蝕刻製程以產生凹槽。凹槽由側壁和底部表面界定，凹槽的底部表面位於基板的最頂部表面下方。閘極介電層隨後形成於凹槽的側壁和底部表面上方。將閘極層沉積在基板上方。閘極層具有中心部分，所述中心部分位於凹槽上方且與閘極介電層接觸並包圍閘極層的外部部分。藉由在閘極層的中心部分上方使用圖案化硬質光罩來對閘極層執行第二蝕刻製程以去除閘極層的外部部分。側壁間隔物沿閘極層的側壁和在閘極介電層上方形成。側壁間隔物形成為具有最大寬度，所述最大寬度大於閘極介電層的最大厚度。使用側壁間隔物作為光罩形成源極區/汲極區，以使得源極區/汲極區的最內邊緣與閘極介電層的最外邊緣間隔開。隨後執行平坦化製程以去除圖案化硬質光罩，以使得側壁間隔物和閘極層的頂部表面基本上為平面的。
100、200:金屬氧化物半導體場效應電晶體
102:基板
103:摻雜區
104:隔離結構
106:源極延伸區/汲極延伸區
108a:源極區
108b:汲極區
109:矽化物層
110、110':閘極介電層
112:閘極
112':圖案化閘極層
112":導電閘極層
114、114':側壁間隔物
114i:內部部分
114p:周邊部分
116:接觸件
118:互連金屬層
120:層間介電層
123:線
300:半導體裝置
302:凹槽閘極MOSFET區
304:非凹槽閘極MOSFET區
306:LV源極延伸區/LV汲極延伸區
308a:LV源極區
308b:LV汲極區
310:LV閘極介電層
312:LV閘極
314:互連金屬通孔
315:LV側壁間隔物
318、320:鈍化層
322:電接觸墊
400、500、600、700、800、900、1000、1000a、1000b、1000c、1100、1200、1300、1400、1500、1600、1700:剖視圖
402:凹槽
802、802':硬質光罩
1002、1004、1006:外部側壁
1800:方法
1802、1804、1806、1808、1810、1812、1814、1816、1818、1820、1822、1824、1826、1828、1830、1832:動作
h1:深度
h2:高度
t1、t2:最大厚度
w1:最大寬度
結合附圖閱讀以下詳細說明，會最佳地理解本發明的各個態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出包括凹陷基板的頂部表面下方的閘極結構的MOSFET的一些實施例的剖視圖。
圖2示出包括凹陷基板的頂部表面下方的閘極結構的MOSFET的一些其他實施例的剖視圖。
圖3示出半導體積體裝置的一些實施例的剖視圖，所述半導體積體裝置包括凹陷閘極結構MOSFET和非凹槽閘極結構MOSFET。
圖4到圖17示出形成MOSFET的方法的一些實施例的剖視圖，所述MOSFET包括凹陷基板的頂部表面下方的閘極結構。
圖18示出形成MOSFET的方法的一些實施例的流程圖，所述MOSFET包括凹陷基板的頂部表面下方的閘極結構。
以下揭露內容提供用於實作本發明的不同特徵的諸多不同的實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露內容。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵「之上」或第二特徵「上」可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，但自身並不表示所論述的各種實施例及/或配置之間的關係。
另外，為了易於描述圖中所示的一個元件或特徵與另一 元件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「上覆」、及「上部」等空間相對用語。除了圖中所繪示的取向之外，所述空間相對用語亦旨在涵蓋裝置在使用或操作時的不同取向。設備可被另外取向(旋轉90度或在其他取向)，而本文所用的空間相對描述語可同樣相應地作出解釋。
金屬氧化物半導體場效應電晶體(metal oxide semiconductor field-effect transistor，MOSFET)的閘極結構可藉由將閘極介電層沉積在半導體基板上方來形成。隨後，將閘極層沉積在閘極介電層上方，並將閘極層和閘極介電層圖案化以形成閘極結構。閘極介電層形成為防止閘極滲漏出現同時允許電晶體仍在所需的電壓(稱為閾值電壓)下接通的厚度。具有高閾值電壓的MOSFET通常包含厚閘極介電層，而具有低閾值電壓的MOSFET通常包含薄閘極介電層。
在製造期間，多個MOSFET可同時形成於晶圓上。一些MOSFET可為例如低電壓(low voltage，LV)裝置，而其它MOSFET可為例如中電壓(medium voltage，MV)裝置。製造LV和MV裝置的整合甚至更具挑戰性，這是因為臨界尺寸變得更小(例如小於28奈米)。MV MOSFET利用比LV MOSFET更厚的閘極介電層。在一些情況下，MV裝置的特徵可在於閾值電壓介於大致6伏特與大致32伏特之間的範圍內。製造MOSFET利用平坦化製程(例如化學機械平坦化)，尤其使閘極層平坦化。具有相同厚度的閘極層可同時沉積並圖案化於每個MV MOSFET和LV MOSFET 上。在使閘極層平坦化時，所得MV閘極具有比所得LV閘極的高度小的高度和可能不足的高度，這是因為MV閘極位於比LVMOSFET的閘極介電層厚的閘極介電層上方。在一些情況下，MV閘極可藉由平坦化製程在LV閘極實現平坦化之前完全去除。因此，可改進與一個晶圓上的不同閾值電壓相關聯的許多MOSFET的製造製程，以使得可將具有均一厚度的單個閘極層沉積並平坦化以在晶圓表面上方形成具有相同高度的閘極結構。
在一些實施例中，本公開涉及一種新的閘極結構和產生可靠MOSFET的對應製造方法。新的閘極結構利用半導體基板中的凹槽，使閘極介電層形成於凹槽內且閘極形成於閘極介電層上方。側壁間隔物用於保護閘極介電層免受源極區/汲極區和矽化物層影響。凹槽容納閘極介電層的不同的厚度且允許在晶圓上製造多個MOSFET期間對閘極有更好的高度控制。用以產生新的閘極結構的製造方法藉由簡化步驟來提高效率且在不影響裝置性能的情況下降低成本。利用所公開的閘極結構和製造方法的應用採用具有不同閾值電壓且由此具有整合在一個晶圓上的不同閘極介電層厚度的裝置。此類應用的實例包含功率管理裝置、嵌入式快閃記憶體(或其它非揮發性記憶體(non-volatile memory))、圖像感測裝置以及用以驅動DC電動機的裝置。
圖1示出形成於基板102上的示例性MOSFET 100的剖視圖，所述基板如單晶矽基板、絕緣體上矽基板或某一其它半導體基板。基板內嵌入摻雜區103(例如n型或p型)，所述摻雜區 也可稱為井(well)。在一些實施例中，隔離結構104位於摻雜區103的外部邊緣附近。隔離結構104可為例如由二氧化矽製成的淺溝渠隔離(shallow-trench isolation，STI)結構。在隔離結構之間的為淡摻雜汲極(lightly doped drain，LDD)區，也稱為源極延伸區(source extension region)/汲極延伸區(drain extension region)106。源極延伸區/汲極延伸區106具有不同於摻雜區103的摻雜類型。源極延伸區/汲極延伸區106藉由摻雜區103的一部分來間隔開。源極區108a和汲極區108b佈置在源極延伸區/汲極延伸區106的外側上的基板102的頂部表面下方。源極區108a和汲極區108b具有與源極延伸區/汲極延伸區106相同的摻雜類型且具有比源極延伸區/汲極延伸區106更高的摻雜濃度。
閘極112佈置在閘極介電層110上方且佈置在源極區108a與汲極區108b之間。閘極介電層110位於基板102中的凹槽內，以使得閘極介電層110位於基板102的最頂部表面下方。在一些實施例中，閘極112也佈置在凹槽內，如圖1所示。因此，閘極112可具有最底部表面和最頂部表面，所述最底部表面位於基板102的最頂部表面下方，所述最頂部表面位於基板102的最頂部表面上方。基板102中的凹槽允許在一個基板102上同時對具有不同閘極介電層厚度的多個MOSFET進行處理。
側壁間隔物114包圍閘極112的部分。在一些實施例中，側壁間隔物114的內部部分114i沿閘極112的外部側壁設置且接觸所述外部側壁，所述外部側壁位於基板102的最頂部表面上方。 側壁間隔物114的內部部分114i還覆蓋閘極介電層110的頂部表面。側壁間隔物114的周邊部分114p藉由側壁間隔物114的內部部分114i與閘極112的外部側壁間隔開。側壁間隔物114通常具有基本上平坦的上表面，所述基本上平坦的上表面與閘極112的上表面共面，這可表示在製造期間側壁間隔物114和閘極112在一個步驟中被平坦化。側壁間隔物114具有比閘極介電層110的最大厚度t1更寬的最大寬度w1。因為側壁間隔物114較寬，所以側壁間隔物114的內部部分114i覆蓋閘極介電層110，並且側壁間隔物114的周邊部分114p覆蓋源極延伸區/汲極延伸區106的一部分，以使得在處理期間，閘極介電層110藉由源極延伸區/汲極延伸區106的部分來與源極區108a、汲極區108b以及矽化物層109分離。閘極介電層110與源極區108a、汲極區108b以及矽化物層109的分離保護閘極介電層110免於劣化(degradation)。接觸件116將源極區108a、汲極區108b以及閘極112耦接到互連金屬層118。接觸件116和互連金屬層118嵌入層間介電(inter-layer dielectric，ILD)層120。矽化物層109促進接觸件116與源極區108a/汲極區108b之間的歐姆接觸(ohmic contact)。
圖2示出具有閘極介電層110的MOSFET 200的剖視圖其他的實施例，所述閘極介電層110凹陷基板102的頂部表面下方。
除了MOSFET 200呈現具有不同高度的側壁間隔物114之外，MOSFET 200包括與MOSFET 100相同的元件。在一些實 施例中，側壁間隔物114可具有佈置在閘極112的最頂部表面上方的頂部表面。閘極112的頂部表面基本上為平面的。此MOSFET 200可表示與先前所描述的MOSFET 100相比不同的製造順序(尤其為平坦化步驟)。此MOSFET 200中的側壁間隔物114仍實現其目的，其目的是作為具有比閘極介電層110的最大厚度t1更大的最大寬度w1的側壁間隔物114。側壁間隔物114可例如具有介於大致15奈米與大致100奈米之間的範圍內的最大寬度w1。閘極介電層110可例如具有介於100埃與200埃之間的範圍內的最大厚度t1。側壁間隔物114具有覆蓋閘極介電層110的頂部表面的內部部分(圖1的內部部分114i)，並且側壁間隔物114具有覆蓋源極延伸區/汲極延伸區106的頂部表面的周邊部分(圖1的周邊部分114p)，以使得矽化物層109與閘極介電層110間隔開以防止閘極介電層110劣化。在一些實施例中，側壁間隔物具有如所示出為垂直的內部側壁，但在其它實施例中，側壁間隔物的內部側壁為漸縮的(tapered；參見線123)。
圖3示出半導體裝置300的其他實施例，所述半導體裝置300具有與非凹陷(non-recessed)閘極MOSFET區304相鄰的凹陷閘極MOSFET區302。
當與非凹陷閘極MOSFET區304相比時，凹陷閘極MOSFET區302可例如為中電壓(MV)MOSFET。在將介於大致6伏特到大致32伏特範圍內的電壓施加到MOSFET時，MV裝置可“接通”。由於較高的閾值電壓，MV裝置相較LV裝置包含更 厚的閘極介電層。因此，非凹陷閘極MOSFET區304可包括低電壓(LV)MOSFET，這是因為凹陷閘極MOSFET區302包括閘極介電層110，所述閘極介電層具有大於非凹陷閘極MOSFET區304中的LV閘極介電層310的最大厚度t2的最大厚度t1。閘極介電層110的最大厚度t1可在大致100埃與大致200埃之間的範圍內。閘極112的最底部表面低於LV閘極312的最底部表面。然而，閘極112的最頂部表面與LV閘極312的最頂部表面大約為齊平的，這是因為閘極112凹陷以容納比LV閘極介電層310更厚的閘極介電層110。另外，閘極112和LV閘極312的齊平表面表示閘極112和LV閘極312在製造期間同時被平坦化。藉由使閘極112和LV閘極312在一個晶圓上同時平坦化，製造更高效。
非凹陷閘極MOSFET區304的LV側壁間隔物315具有覆蓋LV源極延伸區/LV汲極延伸區306的內部部分和外部部分。LV源極延伸區/LV汲極延伸區306可如圖3中所繪示佈置在LV源極區308a和LV汲極區308b旁側以及LV側壁間隔物315下方。在其它實施例(未示出)中，LV源極延伸區/LV汲極延伸區306也可在LV源極區308a和LV汲極區308b下方延伸，與凹陷閘極MOSFET區302中的源極延伸區/汲極延伸區106類似。LV閘極介電層310位於LV側壁間隔物315旁側。LV側壁間隔物315使在LV源極區308a和LV汲極區308b上的矽化物層109與LV閘極介電層310分離。在一些實施例中，LV側壁間隔物315可具有與側壁間隔物114相同的最大寬度，表示在製造期間LV側壁間隔 物315與側壁間隔物114在相同的步驟中形成。在非凹陷閘極MOSFET區304中，LV源極區308a和LV汲極區308b具有最底部表面，所述最底部表面佈置在LV閘極介電層310的最底部表面下方，而在凹陷閘極MOSFET區302中，源極區108a和汲極區108b具有最底部表面，所述最底部表面佈置在閘極介電層110的最底部表面上方。在一些實施例(未示出)中，LV源極區308a、LV汲極區308b、源極區108a以及汲極區108b可具有到基板102中的相同深度，表示LV源極區308a、LV汲極區308b、源極區108a以及汲極區108b在製造製程中的一個步驟期間同時形成。
凹陷閘極MOSFET區302和非凹陷閘極MOSFET區304兩者藉由接觸件116耦接到電接觸墊322，所述接觸件116耦接到交替的互連金屬層118和互連金屬通孔314。接觸件116可耦接到在LV源極區308a/LV汲極區308b上和在源極區108a/汲極區108b上的矽化物層109。在一些實施例(未示出)中，矽化物層109也可位於閘極112和LV閘極312上。電接觸墊322由例如鋁及/或銅的導電材料製成。接觸件116和互連金屬層118嵌入於層間介電(ILD)層120中。電接觸墊322由一個或多個鈍化層包圍以用於保護，所述一個或多個鈍化層如鈍化層318、鈍化層320。
圖4到圖17示出形成具有MOSFET的積體晶片的方法的一些實施例的剖視圖400到剖視圖1700。儘管相對於方法描述圖4到圖17，但應瞭解，圖4到圖17中所公開的結構不限於此方法，但取而代之，可單獨作為獨立於方法的結構。
如剖視圖400中所繪示，提供基板102。在各種實施例中，基板102可包括任何類型的半導體主體(例如矽/CMOS塊材、SiGe、SOI等)以及任何其它類型的半導體材料，所述半導體主體如半導體晶圓或晶圓上的一個或多個晶粒。在一些實施例中，隔離結構104可形成於基板102內。隔離結構104可藉由選擇性地蝕刻基板102以形成溝槽來形成，所述溝槽由基板102的側壁所界定。隨後，用一種或多種介電材料(例如二氧化矽)填充溝槽，從而形成隔離結構104。隨後，藉由對隔離結構之間的基板102進行微影和後續蝕刻到深度h1來形成凹槽402，所述深度介於例如大致700埃與大致1000埃之間的範圍內。基板102隨後經離子植入以在隔離結構104之間形成摻雜區103(例如n型或p型)。
如圖5的剖視圖500中所繪示，源極延伸區/汲極延伸區106藉由使用光罩形成於隔離結構104與凹槽402(標示於圖6)的部分之間。光罩覆蓋凹槽402的中心部分且選擇性地覆蓋隔離結構104。在一些實施例中，光罩可包括光敏材料(例如光阻)，所述光敏材料由旋塗製程形成且藉由微影製程來圖案化。在其它實施例中，光罩可包括硬質光罩層(例如氮化矽層、碳化矽層等等)。執行離子植入以將源極延伸區/汲極延伸區106摻雜成與摻雜區103相比不同的摻雜類型。舉例來說，如果摻雜區103為n型，那麼源極延伸區/汲極延伸區106將形成為p型。隨後去除光罩。
如圖6的剖視圖600中所繪示，隨後將連續閘極介電層110'沉積在表面上方以覆蓋凹槽402。在一些實施例中，連續閘極 介電層110'可包括二氧化矽、高k介電質(例如二氧化鉿(hafnium-dioxide)、二氧化鋯(zirconium-dioxide))等等。在一些實施例中，連續閘極介電層110'藉由熱氧化製程(thermal oxide process)在高溫下生長，從而產生與在連續閘極介電層110'由化學氣相沉積(CVD)製程形成時相比孔隙更少且因此更可靠的連續閘極介電層110'。在一些實施例中，連續閘極介電層110'的厚度基本上均一且可介於大致100埃到大致200埃範圍內。在其它實施例(未示出)中，凹槽402可具有小於或等於連續閘極介電層110'的厚度的深度(圖4的深度h1)，以使得連續閘極介電層110'完全填充凹槽402。在一些實施例中，在連續閘極介電層110'完全填充凹槽402(未示出)時，凹槽402內的連續閘極介電層110'的部分可具有頂部表面，所述頂部表面在基板102的最頂部表面上方。
如圖7的剖視圖700中所繪示，在一些實施例中，去除連續閘極介電層110'以使得閘極介電層110僅覆蓋凹槽402的側壁和下表面。去除可藉由如化學機械平坦化(chemical mechanical planarization，CMP)的平坦化製程來進行，以使得閘極介電層110的最頂部表面與基板102的最頂部表面相平。在其它實施例中，去除可藉由蝕刻(例如在適當位置用光罩濕式蝕刻或乾式蝕刻)來進行。在去除之後，閘極介電層110覆蓋凹槽402的所有表面，如圖7中所示出。
如圖8的剖視圖800中所繪示，將導電閘極層112"沉積 且填充凹槽402。閘極層112"可藉由氣相沉積製程(例如CVD、PE-CVD、PVD或ALD)、濺鍍或電鍍的方式形成。在一些實施例中，閘極層112"可包括摻雜多晶矽。在一些實施例中，閘極層112"可包括犧牲閘極材料，所述犧牲閘極材料後續用金屬閘極材料替換作為替換閘極製程，所述金屬閘極材料如鋁、鈷、釕(rhuthenium)等等。將硬質光罩802'(例如氮化矽層、碳化矽層等等)沉積在閘極層112"上方。在一些實施例(未示出)中，可使閘極層112"平坦化(例如CMP製程)，以使得後續沉積層(例如硬質光罩802')具有平面上表面和平面下表面。
如圖9的剖視圖900中所繪示，硬質光罩802'經圖案化製程(例如選擇性蝕刻之後的微影)，以使得圖案化硬質光罩802位於凹槽402上方。
如圖10A到圖10C的剖視圖中所繪示，閘極層112"使用圖案化硬質光罩802經蝕刻以形成圖案化閘極層112'。蝕刻可為濕式蝕刻或乾式蝕刻。因為使圖案化閘極層112'在閘極介電層110上方圖案化，所以圖案化閘極層112'可具有與閘極介電質的內部側壁對準的外部側壁(參見圖10A的外部側壁1002)、可具有藉由凸緣(ledge)與閘極介電質的內部側壁間隔開的外部側壁(參見圖10B的外部側壁1004)、或可具有在閘極介電質上方向外突起的外部側壁(參見圖10C的外部側壁1006)。
如圖11的剖視圖1100中所繪示，側壁間隔物114'形成於圖案化硬質光罩802和圖案化閘極層112'旁側以及閘極介電層 110和源極延伸/汲極延伸106的部分上方。為了形成側壁間隔物114'，將材料層沉積在結構上方且隨後垂直蝕刻以去除材料的基本上水平部分。側壁間隔物114'的材料可為例如二氧化矽、氮化矽、某一其它介電質或前述的組合。在蝕刻之後，側壁間隔物114'通常具有彎曲的外部側壁。側壁間隔物114'在基板102處形成為具有最大寬度w1，所述最大寬度w1大於閘極介電層110的最大厚度t1，以使得側壁間隔物114'覆蓋閘極介電層110的頂部表面和源極延伸區/汲極延伸區106的部分。側壁間隔物114'的最大寬度w1可為例如介於大致15奈米與大致100奈米之間的範圍內。
如圖12的剖視圖1200中所繪示，經由離子植入形成源極區108a和汲極區108b。源極區108a和汲極區108b可由自動對準製程(self-aligned process)形成，其中圖案化閘極層112'上方的圖案化硬質光罩802和側壁間隔物114'在離子植入期間作為硬質光罩。因此，側壁間隔物114'和隔離結構104具有側壁，所述側壁與源極區108a和汲極區108b的外部邊緣基本上對準。源極區108a和汲極區108b具有與源極延伸區/汲極延伸區106相同的摻雜類型，並且還具有比源極延伸區/汲極延伸區106更高的摻雜濃度。
如圖13的剖視圖1300中所繪示，矽化物層109可形成於源極區108a和汲極區108b上方。另外，在一些實施例中，額外矽化物層(未示出)形成於閘極層112'上。矽化物層109可例如為矽化鎳、矽化鈦、矽化鈷、矽化鉑、矽化鎢或某一其它過渡 金屬矽化物。在一些實施例中，用於形成矽化物層109的製程包括沉積覆蓋圖13的結構的過渡金屬層，並且隨後加熱過渡金屬層，如此使所述過渡金屬層與所暴露的矽反應以形成矽化物層109。另外，在一些實施例中，所述製程還包括藉由蝕刻來去除過渡金屬層的未反應材料。矽化物層109與閘極介電層110間隔開，這是因為側壁間隔物114'覆蓋閘極介電層110的頂部表面和源極延伸區/汲極延伸區106的一部分。如果側壁間隔物114'不夠寬使得矽化物層109接觸閘極介電層110，那麼閘極介電層110將劣化且未能防止閘極滲漏出現。
如圖14的剖視圖1400中所繪示，將層間介電(ILD)層120(例如氧化物、低k介電質或超低k介電質)設置於圖13的結構上方以覆蓋圖案化硬質光罩802。
如圖15的剖視圖1500中所繪示，在ILD層120上進行平坦化製程(例如CMP製程)以暴露側壁間隔物114'的頂部和圖14的圖案化硬質光罩802的頂部。取決於CMP的程度，側壁間隔物可具有圓的上表面或可具有如圖15中所示出的平坦化的上表面。隨後進行選擇性蝕刻以去除圖案化硬質光罩802。選擇性蝕刻可保留具有如所示出的垂直側壁的側壁間隔物114'，或者如果例如在選擇性蝕刻期間去除側壁間隔物114'的內部部分，這可在側壁間隔物114'和圖案化硬質光罩802由相同材料(例如氮化矽)製成時出現，那麼選擇性蝕刻可保留具有上部內部側壁的側壁間隔物，所述上部內部側壁如所繪示藉由線123形成角度(同時仍保留接 觸圖案化閘極層112'的下部垂直側壁)。為了在選擇性蝕刻期間保護ILD層120，可在ILD層120上方使用另一圖案化光罩(例如光罩(photomask)及/或氮化物硬質光罩)(未示出)。
如圖16的剖視圖1600中所繪示，進行另一任選的平坦化製程(例如CMP製程)以使閘極112的頂部表面平坦化。在平坦化製程之後，閘極112的頂部部分以一高度h2高於基板102的頂部表面，所述高度h2可測量為在大致0埃到大致200埃之間的範圍內。側壁間隔物114的頂部表面根據平坦化製程也為平面的。ILD層120的一部分保持不變。在一些情況下，平坦化可停止，如此間隔物的上表面在閘極112的頂部表面上方間隔開，最終產生如圖2中所繪示的結構。
如圖17的剖視圖1700中所繪示，執行後段(back end of line，BEOL)製程以添加嵌入於額外ILD層120中的接觸件116和互連金屬層118，以使得MOSFET可耦接到更多裝置(例如半導體裝置300)。
圖18示出用於形成具有凹陷閘極的MOSFET的方法1800的一些實施例的流程圖。
雖然方法1800在下文示出且描述為一系列動作或事件，但應瞭解，不應以限制意義來解釋此類動作或事件的所示出的順序。舉例來說，除本文中所示出及/或所描述的動作或事件之外，一些動作可與其它動作或事件以不同次序及/或同時出現。另外，可能需要並非所有的所示出動作以實施本文中的描述的一個或多 個方面或實施例。另外，本文中所描繪的動作中的一個或多個可以一個或多個單獨動作及/或階段執行。
在動作1802處，隔離結構和摻雜區形成於基板內。
在動作1804處，執行蝕刻以在基板中和隔離結構之間形成凹槽。圖4示出對應於動作1802和動作1804的一些實施例的剖視圖400。
在動作1806處，使用微影使光罩在隔離結構上方和凹槽的中心圖案化。使用光罩進行離子植入以形成源極延伸區/汲極延伸區。圖5示出對應於動作1806的一些實施例的剖視圖500。
在動作1808處，將連續閘極介電層沉積在凹槽的表面上方。圖6示出對應於動作1808的一些實施例的剖視圖600。
在動作1810處，平坦化製程(例如CMP製程)用於去除基板的上表面上的連續閘極介電層。圖7示出對應於動作1810的一些實施例的剖視圖700。
在動作1812處，將閘極材料沉積在凹槽內。
在動作1814處，將硬質光罩沉積在閘極材料上方。圖8示出對應於動作1812和動作1814的一些實施例的剖視圖800。
在動作1816處，使硬質光罩圖案化，以使圖案化硬質光罩上覆於凹槽。圖9示出對應於動作1816的一些實施例的剖視圖900。
在動作1818處，使用圖案化硬質光罩蝕刻閘極材料以在凹槽內形成圖案化閘極。圖10A到圖10C示出對應於動作1818 的一些實施例的剖視圖1000a到剖視圖1000c。
在動作1820處，形成側壁間隔物以覆蓋圖案化閘極和硬質光罩的側面。圖11示出對應於動作1820的一些實施例的剖視圖1100。
在動作1822處，進行離子植入以形成源極區和汲極區。圖12示出對應於動作1822的一些實施例的剖視圖1200。
在動作1824處，使過渡金屬層沉積且圖案化以在源極區和汲極區上方形成矽化物層。圖13示出對應於動作1824的一些實施例的剖視圖1300。
在動作1826處，將ILD層沉積在基板和圖案化硬質光罩上方。圖14示出對應於動作1826的一些實施例的剖視圖1400。
在動作1828處，執行平坦化製程(例如CMP製程)以暴露圖案化硬質光罩的頂部。隨後執行選擇性蝕刻以去除圖案化硬質光罩。圖15示出對應於動作1828的一些實施例的剖視圖1500。
在動作1830處，再次執行平坦化製程(例如CMP製程)以使閘極的頂部表面平坦化。圖16示出對應於動作1830的一些實施例的剖視圖1600。
在動作1832處，添加的額外ILD層，並使接觸件和互連層在源極區/汲極區的矽化物層上和閘極上圖案化。圖17示出對應於動作1832的一些實施例的剖視圖1700。
因此，在一些實施例中，本公開涉及一種半導體裝置， 所述半導體裝置包括位於基板內的摻雜區。源極區和汲極區佈置於摻雜區的相對側上的基板內。導電閘極設置於摻雜區上方。閘極介電層設置在源極區與汲極區之間的摻雜區上且使導電閘極與摻雜區分離。閘極介電層的最底部表面位於基板的最頂部表面下方。第一側壁間隔物沿導電閘極的第一側佈置且包含第一內部部分和第一周邊部分，所述第一內部部分接觸導電閘極的第一側，所述第一周邊部分藉由第一內部部分與導電閘極的第一側間隔開。第一內部部分覆蓋閘極介電層的第一頂部表面。汲極延伸區佈置在第一側壁間隔物之下且使汲極區與閘極介電層分離。第二側壁間隔物沿導電閘極的第二側佈置且包含第二內部部分和第二周邊部分，所述第二內部部分接觸導電閘極的第二側，所述第二周邊部分藉由第二內部部分與導電閘極的第二側間隔開。第二內部部分覆蓋閘極介電層的第二頂部表面。源極延伸區佈置在第二側壁間隔物之下且使源極區與閘極介電層分離。
在一些實施例中，所述導電閘極的最底部表面位於所述基板的所述最頂部表面下方，其中所述導電閘極的最頂部表面位於所述基板的所述最頂部表面上方。在一些實施例中，所述的半導體裝置進一步包括第一矽化物層，位於所述源極區上方且藉由所述源極延伸區與所述閘極介電層間隔開以及第二矽化物層，位於所述汲極區上方且藉由所述汲極延伸區與所述閘極介電層間隔開。在一些實施例中，所述第一側壁間隔物及所述第二側壁間隔物的最頂部表面與所述導電閘極的最頂部表面共面。在一些實施 例中，所述源極延伸區及所述汲極延伸區分別在所述源極區及所述汲極區的底部表面下方延伸，其中所述源極延伸區及所述汲極延伸區覆蓋所述閘極介電層的最底部表面的部分。在一些實施例中，所述的半導體裝置進一步包括低電壓金屬氧化物半導體場效應電晶體，具有在低電壓閘極介電層上方的低電壓閘極，其中所述低電壓閘極介電層的最大厚度小於所述閘極介電層的最大厚度，其中所述低電壓閘極介電層具有位於所述基板的所述最頂部表面上方的最頂部表面，其中所述低電壓閘極具有從所述基板的所述最頂部表面到所述低電壓閘極的最頂部表面所測得的第一高度，以及其中所述導電閘極具有從所述基板的所述最頂部表面到所述導電閘極的最頂部表面所測得的第二高度，所述第二高度與所述第一高度相同。在一些實施例中，所述導電閘極的最底部表面在距沿所述基板的所述最頂部表面的線的第一距離處，其中所述低電壓閘極介電層的最底部表面在距沿所述基板的所述最頂部表面的所述線的第二距離處，所述第二距離小於所述第一距離。在一些實施例中，所述低電壓金屬氧化物半導體場效應電晶體進一步包括低電壓側壁間隔物，其中所述低電壓側壁間隔物覆蓋所述低電壓閘極介電層的最外側壁。
在其它實施例中，本公開涉及一種半導體裝置。所述半導體裝置包含基板內的摻雜區以及摻雜區內的源極區和汲極區。閘極佈置於源極區與汲極區之間且具有最底部表面，所述最底部表面位於基板的最頂部表面下方。另外，閘極具有最頂部表面， 所述最頂部表面位於基板的最頂部表面上方。閘極介電層佈置在閘極下方且使閘極與摻雜區分離。側壁空間包圍閘極的最外表面且覆蓋閘極介電層的頂部表面。側壁間隔物具有大於閘極介電層的最大厚度的最大寬度，以使得源極區和汲極區的內部邊緣與閘極介電層的外部邊緣間隔開。第一矽化物層和第二矽化物層分別佈置在源極區和汲極區上方。另外，第一矽化物層和第二矽化物層與閘極介電層的外部邊緣間隔開。
在一些實施例中，所述的半導體裝置進一步包括源極延伸區，從所述閘極介電層的底部部分延伸到所述源極區的底部表面，以及汲極延伸區，從所述閘極介電層的底部部分延伸到所述汲極區的底部表面，其中所述摻雜區的一部分使所述源極延伸區與所述汲極延伸區分離。在一些實施例中，所述源極區及所述汲極區分別藉由所述源極延伸區及藉由所述汲極延伸區與所述閘極介電層的所述外部邊緣間隔開。在一些實施例中，所述的半導體裝置進一步包括佈置在所述閘極上方的第三矽化物層，其中所述第三矽化物層的頂部表面與所述側壁間隔物的頂部表面共面。在一些實施例中，所述的半導體裝置進一步包括低電壓金屬氧化物半導體場效應電晶體，具有在低電壓閘極介電層上方的低電壓閘極，其中所述低電壓閘極介電層的最大厚度小於所述閘極介電層的最大厚度，其中所述低電壓閘極介電層具有位於所述基板的所述最頂部表面上方的最頂部表面，其中所述低電壓閘極具有從所述基板的所述最頂部表面到所述低電壓閘極的最頂部表面所測得 的第一高度，以及其中所述閘極具有從所述基板的所述最頂部表面到所述閘極的最頂部表面所測得的第二高度，所述第二高度與所述第一高度相同。在一些實施例中，平行於所述基板的所述最頂部表面的線與所述閘極相交且與所述低電壓閘極垂直間隔開。
在另外其它實施例中，本公開涉及一種形成半導體裝置的方法。所述方法包含藉由將基板選擇性地暴露於第一蝕刻劑來執行第一蝕刻製程以產生凹槽。凹槽由側壁和底部表面界定，凹槽的底部表面位於基板的最頂部表面下方。閘極介電層隨後形成於凹槽的側壁和底部表面上方。將閘極層沉積在基板上方。閘極層具有中心部分，所述中心部分位於凹槽上方且與閘極介電層接觸並包圍閘極層的外部部分。藉由在閘極層的中心部分上方使用圖案化硬質光罩來對閘極層執行第二蝕刻製程以去除閘極層的外部部分。側壁間隔物沿閘極層的側壁和在閘極介電層上方形成。側壁間隔物形成為具有最大寬度，所述最大寬度大於閘極介電層的最大厚度。使用側壁間隔物作為光罩形成源極區/汲極區，以使得源極區/汲極區的最內邊緣與閘極介電層的最外邊緣間隔開。隨後執行平坦化製程以去除圖案化硬質光罩，以使得側壁間隔物和閘極層的頂部表面基本上為平面的。
在一些實施例中，所述的形成半導體裝置的方法進一步包括在所述源極區/汲極區上形成矽化物層，其中所述側壁間隔物防止所述矽化物層與所述閘極介電層接觸。在一些實施例中，所述的形成半導體裝置的方法進一步包括在所述閘極層上形成閘極 矽化物層，其中所述側壁間隔物防止所述閘極矽化物層與所述閘極層接觸。在一些實施例中，在所述凹槽的所述側壁及所述底部表面上方形成閘極介電層包含在所述基板的頂部表面上方形成閘極介電層，以及執行第二平坦化製程以從所述基板的最頂部表面去除所述閘極介電層同時保留用所述閘極介電層覆蓋所述凹槽。在一些實施例中，所述側壁間隔物的外部部分上覆於所述基板的最頂部表面。在一些實施例中，所述閘極介電層填充所述凹槽以使得所述閘極介電層的頂部表面位於所述基板的最頂部表面上方。
雖然本發明已以實施例揭露如上，然其並非用以界定本發明的實施例，任何所屬技術領域中具有通常知識者，在不脫離本發明實施例的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:金屬氧化物半導體場效應電晶體
102:基板
103:摻雜區
104:隔離結構
106:源極延伸區/汲極延伸區
108a:源極區
108b:汲極區
109:矽化物層
110:閘極介電層
112:閘極
114:側壁間隔物
114i:內部部分
114p:周邊部分
116:接觸件
118:互連金屬層
120:層間介電層

Claims (10)

  1. 一種半導體裝置，包括：摻雜區，位於基板內；源極區及汲極區，佈置於所述摻雜區的相對側上的所述基板內；導電閘極，設置於所述摻雜區上方；閘極介電層，設置在所述源極區與所述汲極區之間的所述摻雜區上以及使所述導電閘極與所述摻雜區分離，其中所述閘極介電層的最底部表面位於所述基板的最頂部表面下方；第一側壁間隔物，沿所述導電閘極的第一側佈置且包含第一內部部分及第一周邊部分，所述第一內部部分接觸所述導電閘極的所述第一側，所述第一周邊部分藉由所述第一內部部分與所述導電閘極的所述第一側間隔開，所述第一內部部分覆蓋所述閘極介電層的第一頂部表面；汲極延伸區，佈置在所述第一側壁間隔物之下且使所述汲極區與所述閘極介電層分離；第二側壁間隔物，沿所述導電閘極的第二側佈置且包含第二內部部分及第二周邊部分，所述第二內部部分接觸所述導電閘極的所述第二側，所述第二周邊部分藉由所述第二內部部分與所述導電閘極的所述第二側間隔開，所述第二內部部分覆蓋所述閘極介電層的第二頂部表面；以及源極延伸區，佈置在所述第二側壁間隔物之下且使所述源極 區與所述閘極介電層分離。
  2. 如申請專利範圍第1項所述的半導體裝置，其中所述導電閘極的最底部表面位於所述基板的所述最頂部表面下方，其中所述導電閘極的最頂部表面位於所述基板的所述最頂部表面上方。
  3. 如申請專利範圍第1項所述的半導體裝置，進一步包括：第一矽化物層，位於所述源極區上方且藉由所述源極延伸區與所述閘極介電層間隔開；以及第二矽化物層，位於所述汲極區上方且藉由所述汲極延伸區與所述閘極介電層間隔開。
  4. 一種半導體裝置，包括：摻雜區，位於基板內；源極區及汲極區，佈置於所述摻雜區的相對側上；閘極，佈置於所述源極區與所述汲極區之間，其中所述閘極的最底部表面位於所述基板的最頂部表面下方，其中所述閘極的最頂部表面位於所述基板的最頂部表面上方；閘極介電層，位於所述閘極下方，其中所述閘極介電層使所述閘極與所述摻雜區分離；側壁間隔物，覆蓋所述閘極介電層的頂部表面且包圍所述閘極的最外側壁，其中所述側壁間隔物具有大於所述閘極介電層的最大厚度的最大寬度以使得所述源極區及所述汲極區的內部邊緣與所述閘極介電層的外部邊緣間隔開；以及 第一矽化物層及第二矽化物層，分別佈置在所述源極區及所述汲極區上方，其中所述第一矽化物層及所述第二矽化物層與所述閘極介電層的所述外部邊緣間隔開。
  5. 如申請專利範圍第4項所述的半導體裝置，進一步包括：源極延伸區，從所述閘極介電層的底部部分延伸到所述源極區的底部表面；以及汲極延伸區，從所述閘極介電層的底部部分延伸到所述汲極區的底部表面，其中所述摻雜區的一部分使所述源極延伸區與所述汲極延伸區分離。
  6. 如申請專利範圍第4項所述的半導體裝置，進一步包括：低電壓金屬氧化物半導體場效應電晶體，具有在低電壓閘極介電層上方的低電壓閘極；其中所述低電壓閘極介電層的最大厚度小於所述閘極介電層的最大厚度；其中所述低電壓閘極介電層具有位於所述基板的所述最頂部表面上方的最頂部表面；其中所述低電壓閘極具有從所述基板的所述最頂部表面到所述低電壓閘極的最頂部表面所測得的第一高度；以及其中所述閘極具有從所述基板的所述最頂部表面到所述閘極的最頂部表面所測得的第二高度，所述第二高度與所述第一高度相同。
  7. 一種形成半導體裝置的方法，包括： 藉由將基板選擇性地暴露於第一蝕刻劑來執行第一蝕刻製程以產生凹槽，其中所述凹槽由側壁及底部表面界定，所述凹槽的所述底部表面位於所述基板的最頂部表面下方；在所述凹槽的所述側壁及所述底部表面上方形成閘極介電層；在所述基板上方形成閘極層，其中所述閘極層的中心部分位於所述凹槽上方且與所述閘極介電層接觸，所述閘極層的所述中心部分由所述閘極層的外部部分包圍；藉由使用位於所述閘極層的所述中心部分上方的圖案化硬質光罩在所述閘極層上執行第二蝕刻製程以去除所述閘極層的所述外部部分；沿所述閘極層的側壁以及在所述閘極介電層上方形成側壁間隔物，其中所述側壁間隔物具有大於所述閘極介電層的最大厚度的最大寬度；使用所述側壁間隔物作為光罩形成源極區/汲極區，以使得所述源極區/汲極區的最內邊緣與所述閘極介電層的最外邊緣間隔開；以及執行平坦化製程以使得所述側壁間隔物及所述閘極層的頂部表面基本上為平面的。
  8. 如申請專利範圍第7項所述的形成半導體裝置的方法，進一步包括：在所述源極區/汲極區上形成矽化物層，其中所述側壁間隔物 防止所述矽化物層與所述閘極介電層接觸。
  9. 如申請專利範圍第7項所述的形成半導體裝置的方法，其中在所述凹槽的所述側壁及所述底部表面上方形成閘極介電層包含：在所述基板的頂部表面上方形成閘極介電層；以及執行第二平坦化製程以從所述基板的最頂部表面去除所述閘極介電層同時保留用所述閘極介電層覆蓋所述凹槽。
  10. 如申請專利範圍第7項所述的形成半導體裝置的方法，其中所述閘極介電層填充所述凹槽以使得所述閘極介電層的頂部表面位於所述基板的最頂部表面上方。
TW108127159A 2018-09-28 2019-07-31 用於中電壓裝置的凹槽閘極 TWI721515B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862738411P 2018-09-28 2018-09-28
US62/738,411 2018-09-28
US16/412,852 US11527531B2 (en) 2018-09-28 2019-05-15 Recessed gate for an MV device
US16/412,852 2019-05-15

Publications (2)

Publication Number Publication Date
TW202013726A TW202013726A (zh) 2020-04-01
TWI721515B true TWI721515B (zh) 2021-03-11

Family

ID=69946508

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127159A TWI721515B (zh) 2018-09-28 2019-07-31 用於中電壓裝置的凹槽閘極

Country Status (3)

Country Link
US (4) US11527531B2 (zh)
CN (1) CN110970495B (zh)
TW (1) TWI721515B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527531B2 (en) * 2018-09-28 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed gate for an MV device
US11521997B2 (en) 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure
US12142660B2 (en) * 2020-08-04 2024-11-12 Pakal Technologies, Inc. Insulated trench gates with multiple layers for improved performance of semiconductor devices
US11367494B2 (en) * 2020-08-31 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Memory structure with doping-induced leakage paths
US11469307B2 (en) * 2020-09-29 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Thicker corner of a gate dielectric structure around a recessed gate electrode for an MV device
CN115050804B (zh) * 2021-03-09 2025-11-25 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法
TW202443707A (zh) * 2023-04-11 2024-11-01 聯華電子股份有限公司 半導體元件及其製作方法
JP2025138351A (ja) * 2024-03-11 2025-09-25 キオクシア株式会社 半導体装置
CN119815877A (zh) * 2024-11-28 2025-04-11 珠海格力电器股份有限公司 一种金属氧化物半导体场效应管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050059215A1 (en) * 2003-02-26 2005-03-17 Silterra Malaysia Sdn. Bhd. Semiconductor device with dual gate oxides
US20160035162A1 (en) * 2009-02-10 2016-02-04 Yikes Llc System and method for accessing a structure using a mobile device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4400842C2 (de) * 1994-01-13 1998-03-26 Gold Star Electronics MOS Transistor und Verfahren zu seiner Herstellung
US6956263B1 (en) * 1999-12-28 2005-10-18 Intel Corporation Field effect transistor structure with self-aligned raised source/drain extensions
US6770934B1 (en) * 2003-04-03 2004-08-03 Powerchip Semiconductor Corp. Flash memory device structure and manufacturing method thereof
US6930030B2 (en) * 2003-06-03 2005-08-16 International Business Machines Corporation Method of forming an electronic device on a recess in the surface of a thin film of silicon etched to a precise thickness
KR100614240B1 (ko) * 2004-06-10 2006-08-18 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
US8338887B2 (en) * 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
TW200849404A (en) * 2007-06-12 2008-12-16 Promos Technologies Inc Method for forming semiconductor device
US20090212332A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Field effect transistor with reduced overlap capacitance
JP5640379B2 (ja) * 2009-12-28 2014-12-17 ソニー株式会社 半導体装置の製造方法
CN102110613A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 调整半导体器件阈值电压的方法
US8815660B2 (en) * 2010-02-05 2014-08-26 International Business Machines Corporation Structure and method for reducing floating body effect of SOI MOSFETs
US20140103455A1 (en) * 2012-10-17 2014-04-17 International Business Machines Corporation FET Devices with Oxide Spacers
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9425103B2 (en) * 2014-12-04 2016-08-23 Globalfoundries Inc. Methods of using a metal protection layer to form replacement gate structures for semiconductor devices
US10916542B2 (en) * 2015-12-30 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed STI as the gate dielectric of HV device
US9882023B2 (en) * 2016-02-29 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall spacers for self-aligned contacts
US10224407B2 (en) * 2017-02-28 2019-03-05 Sandisk Technologies Llc High voltage field effect transistor with laterally extended gate dielectric and method of making thereof
US11335778B2 (en) * 2018-06-26 2022-05-17 Intel Corporation Quantum dot devices with overlapping gates
US11527531B2 (en) * 2018-09-28 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed gate for an MV device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050059215A1 (en) * 2003-02-26 2005-03-17 Silterra Malaysia Sdn. Bhd. Semiconductor device with dual gate oxides
US20160035162A1 (en) * 2009-02-10 2016-02-04 Yikes Llc System and method for accessing a structure using a mobile device

Also Published As

Publication number Publication date
US20250311405A1 (en) 2025-10-02
US11527531B2 (en) 2022-12-13
TW202013726A (zh) 2020-04-01
CN110970495A (zh) 2020-04-07
US20200105748A1 (en) 2020-04-02
US11948938B2 (en) 2024-04-02
US12363998B2 (en) 2025-07-15
US20220352152A1 (en) 2022-11-03
US20240186320A1 (en) 2024-06-06
CN110970495B (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
TWI721515B (zh) 用於中電壓裝置的凹槽閘極
TWI701830B (zh) 半導體裝置及其形成方法
TWI524397B (zh) 具有改善的閾値電壓表現的取代金屬閘極的積體電路及其製造方法
CN109494219B (zh) 集成电路
TWI548096B (zh) 於鰭式場效電晶體半導體裝置上形成接觸結構的方法及其所產生的裝置
US9425206B2 (en) Boundary scheme for embedded poly-SiON CMOS or NVM in HKMG CMOS technology
CN101471379B (zh) 半导体器件及其制造工艺
CN102376538B (zh) 形成多晶硅电阻装置的方法以及半导体装置
CN109727854B (zh) 半导体装置及其形成方法
US20110266637A1 (en) Precise Resistor on a Semiconductor Device
JP6006921B2 (ja) 半導体装置およびその製造方法
CN107516668B (zh) 半导体装置及其制造方法
US9876116B2 (en) Semiconductor structure and manufacturing method for the same
TWI780713B (zh) 具有圖案化閘極的半導電金屬氧化物電晶體及其形成方法
CN107785377A (zh) 制造半导体装置的方法
US8617991B2 (en) Method of manufacturing semiconductor device
CN109494151B (zh) 垂直金属氧化物半导体晶体管及其制作方法
TWI744774B (zh) 半導體器件及其製造方法
US20070202649A1 (en) Semiconductor device and method of manufacturing the same
JP2003100890A (ja) 容量素子の製造方法
JP2005203455A (ja) 半導体装置およびその製造方法
KR100594293B1 (ko) 리세스 채널 트랜지스터를 구비하는 반도체 소자 및 그제조 방법
TWI713973B (zh) 記憶體結構
JP4984697B2 (ja) 半導体装置の製造方法
JP2006339597A (ja) 半導体装置およびその製造方法