[go: up one dir, main page]

CN119815877A - 一种金属氧化物半导体场效应管及其制备方法 - Google Patents

一种金属氧化物半导体场效应管及其制备方法 Download PDF

Info

Publication number
CN119815877A
CN119815877A CN202411729149.3A CN202411729149A CN119815877A CN 119815877 A CN119815877 A CN 119815877A CN 202411729149 A CN202411729149 A CN 202411729149A CN 119815877 A CN119815877 A CN 119815877A
Authority
CN
China
Prior art keywords
layer
ion implantation
region
field effect
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202411729149.3A
Other languages
English (en)
Inventor
张福胜
谢梓翔
廖勇波
马颖江
宋德超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202411729149.3A priority Critical patent/CN119815877A/zh
Publication of CN119815877A publication Critical patent/CN119815877A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种金属氧化物半导体场效应管及其制备方法,金属氧化物半导体场效应管包括依次层叠的漏极金属层、衬底、外延层、栅极氧化层、栅极层、介质层和源极金属层;外延层的上表面包括间隔设置的离子注入区以及设置于相邻两个离子注入区之间的倒梯形沟槽;栅极氧化层的下部氧化层层叠于倒梯形沟槽的上表面且上表面与离子注入区的上表面平齐;栅极氧化层的上部氧化层层叠于下部氧化层的上表面且两端分别延伸并覆盖离子注入区上表面的第一区域;栅极层的宽度与上部氧化层的宽度相同;介质层层叠于栅极层的上表面和离子注入区上表面的第二区域。本申请实施例降低了金属氧化物半导体场效应管的开关损耗,并提高了其可靠性。

Description

一种金属氧化物半导体场效应管及其制备方法
技术领域
本申请属于半导体技术领域,具体涉及一种金属氧化物半导体场效应管及其制备方法。
背景技术
碳化硅金属氧化物半导体场效应管(SiC MOSFET)由于具有工作频率高、开关损耗低、功率密度大等特性,可以实现无源器件和散热部件的小型化。另外,SiC MOSFET的芯片面积小,无需反并联续流二极管,有利于实现小型封装;但是在逆变高频电路中,SiCMOSFET的开关损耗仍偏高。
相关技术通过在SiC MOSFET中设置分裂栅结构,利用分裂栅结构减小栅极和漏极之间的重叠面积降低SiC MOSFET器件的开关损耗。
通过在SiC MOSFET中设置分裂栅结构来降低器件开关损耗的方式,虽然可以在一定程度上降低SiC MOSFET器件的开关损耗,但是分裂栅结构会导致器件中栅氧边角处电场集中问题严重,进而导致器件可靠性下降。
发明内容
本申请实施例的目的是提供一种金属氧化物半导体场效应管及其制备方法,能够解决相关技术中碳化硅金属氧化物半导体场效应管存在无法在降低开关损耗的同时兼顾器件可靠性的问题。
第一方面,本申请实施例提供了一种金属氧化物半导体场效应管,所述金属氧化物半导体场效应管包括依次层叠的漏极金属层、衬底、外延层、栅极氧化层、栅极层、介质层和源极金属层;
所述外延层的上表面包括至少两个间隔设置的离子注入区,以及设置于相邻两个所述离子注入区之间的倒梯形沟槽;所述离子注入区沿所述金属氧化物半导体场效应管厚度所在方向从所述外延层的上表面延伸至所述外延层内部;
所述栅极氧化层包括相互连接的上部氧化层和下部氧化层;所述下部氧化层层叠于所述倒梯形沟槽的上表面且所述下部氧化层的上表面与所述离子注入区的上表面平齐;所述上部氧化层层叠于所述下部氧化层的上表面且所述上部氧化层的两端分别延伸并覆盖所述离子注入区上表面的第一区域;
所述栅极层的宽度与所述上部氧化层的宽度相同;所述介质层的宽度大于所述栅极层的宽度,且所述介质层层叠于所述栅极层的上表面和所述离子注入区上表面的第二区域;所述第一区域和所述第二区域相邻。
可选地,所述的金属氧化物半导体场效应管中,所述倒梯形沟槽的侧壁与所述倒梯形沟槽的底面之间夹角的最小值为30°至60°。
可选地,所述的金属氧化物半导体场效应管中,所述倒梯形沟槽底面的宽度为0.1μm至0.6μm。
可选地,所述的金属氧化物半导体场效应管中,所述倒梯形沟槽的深度为0.1μm至0.4μm。
可选地,所述的金属氧化物半导体场效应管中,所述上部氧化层的厚度为50nm至200nm。
可选地,所述的金属氧化物半导体场效应管中,所述源极金属层包括欧姆金属层和正面金属层;所述欧姆金属层层叠于所述离子注入区的上表面,所述正面金属层层叠于所述欧姆金属层和所述介质层的上表面;
其中,所述欧姆金属层的厚度小于所述介质层的第一目标厚度;所述第一目标厚度为所述介质层的上表面与所述离子注入区的上表面之间的厚度。
可选地,所述的金属氧化物半导体场效应管中,所述欧姆金属层的厚度为10nm至500nm;所述源极金属层的第二目标厚度为2μm至5μm;所述第二目标厚度为所述源极金属层的上表面与所述离子注入区的上表面之间的厚度。
可选地,所述的金属氧化物半导体场效应管中,所述离子注入区包括离子注入基区和重掺杂离子注入区;所述重掺杂离子注入区的宽度小于所述离子注入基区的宽度,且所述重掺杂离子注入区从所述外延层的上表面沿所述金属氧化物半导体场效应管厚度所在方向延伸至所述离子注入基区的内部;
其中,所述重掺杂离子注入区包括P型重掺杂离子注入区和N型重掺杂离子注入区;在所述重掺杂离子注入区中,所述P型重掺杂离子注入区的两端分别连接有所述N型重掺杂离子注入区;
所述第一区域和所述第二区域为所述N型重掺杂离子注入区的上表面中的区域;所述N型重掺杂离子注入区的上表面还包括第三区域,所述第三区域上层叠有所述源极金属层。
可选地,所述的金属氧化物半导体场效应管中,所述P型重掺杂离子注入区的厚度大于或者等于所述N型重掺杂离子注入区的厚度。
可选地,所述的金属氧化物半导体场效应管中,所述P型重掺杂离子注入区的厚度与所述N型重掺杂离子注入区的厚度之间的差值为0至0.2μm。
可选地,所述的金属氧化物半导体场效应管中,所述离子注入区的宽度为1.2μm至3μm。
可选地,所述的金属氧化物半导体场效应管中,所述第一区域的宽度为0.1μm至0.3μm。
第二方面,本申请实施例提供了一种金属氧化物半导体场效应管的制备方法,所述方法包括:
在衬底的上表面形成初始外延层;
在所述初始外延层上表面中间隔设置的至少两个第一目标区域处形成离子注入区;所述离子注入区沿所述衬底厚度所在方向从所述初始外延层的上表面延伸至所述初始外延层内部;
在所述初始外延层上表面中相邻两个所述离子注入区之间的第二目标区域形成倒梯形沟槽,得到上表面包括至少两个间隔设置的离子注入区以及设置于相邻两个所述离子注入区之间的倒梯形沟槽的外延层;
向所述倒梯形沟槽的上表面沉积第一氧化层,直至所述第一氧化层的上表面与所述离子注入区的上表面平齐,得到下部氧化层;
在所述下部氧化层的上表面、所述离子注入区上表面的第一区域,以及所述下部氧化层的上表面与所述第一区域之间的第四区域制备上部氧化层;所述上部氧化层和所述下部氧化层构成栅极氧化层;
在所述栅极氧化层的上表面制备栅极层;所述栅极层的宽度与所述上部氧化层的宽度相同;
在所述栅极层的上表面与所述离子注入区上表面的第二区域制备介质层;所述第一区域和所述第二区域相邻;
在所述离子注入区的上表面中除所述第一区域和所述第二区域之外的区域以及所述介质层的上表面制备源极金属层;
在所述衬底的下表面制备漏极金属层,得到如上任一项所述的金属氧化物半导体场效应管。
本申请实施例提供的金属氧化物半导体场效应管,通过在外延层的上表面设置至少两个离子注入区,并在相邻离子注入区之间设置倒梯形沟槽,利用层叠于外延层上表面的栅极氧化层中的下部氧化层填充倒梯形沟槽,利用栅极氧化层中的上部氧化层形成栅极氧化层与离子注入区上表面的第一区域之间的连接关系;在金属氧化物半导体场效应管中,将包括上部氧化层和下部氧化层的栅极氧化层作为外延层和栅极氧化层之间的掩埋氧化层,可以降低金属氧化物半导体场效应管中栅极到漏极之间的电荷量,进而降低金属氧化物半导体场效应管的开关损耗;进一步地,本申请实施例利用倒梯形沟槽结构,使栅极氧化层中与外延层接触的边角处形成倾斜缓变的结构,可以降低甚至避免金属氧化物半导体场效应管中的栅氧边角处的电场集中问题,提高金属氧化物半导体场效应管的可靠性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
图1是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图一;
图2是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图二;
图3是本申请实施例提供的一种金属氧化物半导体场效应管的制备方法的步骤流程图;
图4是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图三;
图5是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图四;
图6是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图五;
图7是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图六;
图8是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图七;
图9是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图八;
图10是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图九;
图11是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图十。
附图标记说明:
11-漏极金属层;12-衬底;13-外延层;131-离子注入区;1311-重掺杂离子注入区;1312-离子注入基区;132-倒梯形沟槽;14-栅极氧化层;141-上部氧化层;142-下部氧化层;15-栅极层;16-介质层;17-源极金属层;171-欧姆金属层;172-正面金属层;01-第一区域;02-第二区域。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,说明书以及权利要求中“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
产品实施例
下面结合附图,通过具体的实施例及其应用场景对本申请实施例提供的碳化硅二极管进行详细地说明。
参照图1,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图一,需要说明的是,金属氧化物半导体场效应管的剖面结构示意图是沿金属氧化物半导体场效应管厚度方向的剖面结构示意图。
如图1所示,金属氧化物半导体场效应管包括依次层叠的漏极金属层11、衬底12、外延层13、栅极氧化层14、栅极层15、介质层16和源极金属层17。
具体地,漏极金属层11的上表面与外延层13的下表面层叠,外延层13的上表面依次层叠有栅极氧化层14、栅极层15、介质层16和源极金属层17。
其中,外延层13包括至少两个间隔设置的离子注入区131,以及设置于相邻两个离子注入区131之间的倒梯形沟槽132。离子注入区131沿金属氧化物半导体场效应管厚度所在方向从外延层13的上表面延伸至外延层13内部。
栅极氧化层14包括相互连接的上部氧化层141和下部氧化层142,下部氧化层142层叠于倒梯形沟槽132的上表面且下部氧化层142的上表面与离子注入区131的上表面平齐;上部氧化层141层叠于下部氧化层142的上表面,且上部氧化层141的两端分别延伸并层叠于离子注入区131上表面的第一区域01。
栅极层15的宽度与栅极氧化层14的上部氧化层141的宽度相同,介质层16的宽度大于栅极层15的宽度,且介质层16层叠于栅极层15的上表面和离子注入区131上表面的第二区域02;在离子注入区131的上表面中,第一区域01和第二区域02相邻。
具体地,漏极金属层11可以包括镍(Ni)、钛(Ti)和钛镍合金以及铜(Cu)铝(Al)合金中的任一种。在一些实施例中,漏极金属层11的厚度可以为0.5μm至1.5μm。在本申请实施例中,漏极金属层11作为与衬底12连接的背面金属电极层,为金属氧化物半导体场效应管提供良好电接触,确保电流能够顺畅地通过金属氧化物半导体场效应管。
衬底12为N型重掺杂(N+)碳化硅衬底,具体地,衬底12可以为4H-SiC单晶衬底、6H-SiC单晶衬底和3C-SiC单晶衬底中的任一种;衬底12作为整个金属氧化物半导体场效应管的底层材料,为金属氧化物半导体场效应管提供了物理支撑,确保了金属氧化物半导体场效应管的结构完整性,此外,碳化硅衬底具有优异的导热和导电性能,使得衬底12能够有效地将金属氧化物半导体场效应管内部产生的热量导出,同时提高电流在金属氧化物半导体场效应管中分布的均匀性。衬底12的厚度可以根据金属氧化物半导体场效应管的设计需要确定,示例性地,衬底12的厚度为100μm至150μm。
此外,在本申请实施例中,衬底12的电阻率为0.01Ωcm至0.03Ωcm。
外延层13为N型轻掺杂(N-)碳化硅外延层,外延层13的厚度为5μm至100μm,在一些实施例中,外延层13的厚度可以为5μm、10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm、90μm和10μm中的一者或任意两者的范围值。外延层13的离子掺杂浓度为1×1014cm-3至5×1016cm-3;外延层13的离子掺杂浓度指的是外延层13内部氮(N)元素的掺杂浓度。
外延层13的上表面指的是外延层13中远离衬底12的表面;外延层13的上表面包括至少两个间隔设置的离子注入区131,以及设置于相邻两个离子注入区131之间的倒梯形沟槽132。其中,离子注入区131沿金属氧化物半导体场效应管厚度所在方向从外延层13的上表面延伸至外延层13内部;相邻离子注入区131之间的间距相等。
在本申请实施例中,相邻离子注入区131之间的间距可以根据设置于相邻两个离子注入区131之间的倒梯形沟槽132的宽度进行确定,相邻离子注入区131之间的间距大于或者等于倒梯形沟槽132宽度的最大值。可以理解的是,相邻离子注入区131之间的间距大于或者等于填充于倒梯形沟槽132中的下部氧化层142上表面的宽度。
需要说明的是,相邻两个离子注入区131和相邻两个离子注入区131之间的外延层13构成结型场效应晶体管(Junction Field Effect Transistor,JFET)区域;在相邻两个离子注入区131之间设置倒梯形沟槽132,可以为栅极氧化层14提供具体的层叠位置,以在金属氧化物半导体场效应管的外延层13和栅极氧化层14之间形成作为掩埋氧化层的栅极氧化层14,从而达到降低金属氧化物半导体场效应管的开关损耗,并提高器件可靠性的目的。
在本申请实施例中,倒梯形沟槽132的纵向中心线可以与相邻两个离子注入区131之间的外延层13的纵向中心线重合;纵向中心线指的是沿金属氧化物半导体场效应管厚度所在方向上的中心线。
倒梯形沟槽132的深度小于离子注入区131的深度。
如图1所示,层叠于外延层13的上表面的栅极氧化层14包括相互连接的上部氧化层141和下部氧化层142。
其中,下部氧化层142层叠于外延层13中倒梯形沟槽132所在区域的上表面,也即下部氧化层142层叠于倒梯形沟槽132的上表面,并且下部氧化层142完全填充于倒梯形沟槽132的腔底内部,使得下部氧化层142的上表面与离子注入区131的上表面平齐。
上部氧化层141层叠于下部氧化层142的上表面,并且上部氧化层141的两端分别延伸并覆盖离子注入区131上表面的第一区域01。
需要说明的是,如图1所示,上部氧化层141同时覆盖下部氧化层142的上表面、注入区131上表面的第一区域01,以及外延层13的上表面中下部氧化层142的上表面与第一区域01之间的区域。
上部氧化层141的两端分别延伸并覆盖的离子注入区131为位于倒梯形沟槽132两侧的离子注入区131。
在本申请实施例中,栅极氧化层14中的下部氧化层142填充于倒梯形沟槽132的腔底内部,可以使得栅极氧化层14中与外延层13直接接触的下表面处形成倾斜缓变的结构,该倾斜缓变的结构可以降低甚至避免金属氧化物半导体场效应管中的栅氧边角处的电场集中问题,从而提高金属氧化物半导体场效应管的可靠性。
如图1所示,栅极层15层叠于栅极氧化层14的上表面,栅极氧化层14的上表面为上部氧化层141的上表面;在本申请实施例中,栅极层15的宽度与上部氧化层141的宽度相同。
层叠于栅极层15上表面的介质层16的宽度则大于栅极层15的宽度,使得介质层16同时层叠于栅极层15的上表面和离子注入区131上表面中的第二区域02。
其中,介质层16的纵向中心线与栅极层15的纵向中心线重合。离子注入区131上表面的第一区域01和第二区域02为离子注入区131上表面中相邻的两个区域。可以理解的是,第一区域01为离子注入区131上表面中靠近倒梯形沟槽132的区域。
在本申请实施例中,栅极氧化层14中可以包括二氧化硅(SiO2)、氮化硅(Si3N4)、硅氧氮化物(SiOxNy)、硼磷硅玻璃(Boro-Phospho-Silicate Glass,BPSG)、硼硅酸盐玻璃(Boro-Silicate Glass,BSG)、磷硅酸盐玻璃(Phospho-Silicate Glass,PSG)中的至少一种,并且形成上部氧化层141的材料和形成下部氧化层142的材料相同。
栅极层15中包括多晶硅;栅极层15的厚度为200nm至2000nm;在一些实施例中,栅极层15的厚度为200nm、400nm、600nm、800nm、1000nm、1200nm、1400nm、1600nm、1800nm和2000nm中的一者或任意两者的范围值。可以理解的是,栅极层15的厚度指的是栅极层15的上表面与栅极氧化层14的上表面之间的厚度。
介质层16中可以包括二氧化硅、氮化硅、硅氧氮化物、硼磷硅玻璃、硼硅酸盐玻璃、磷硅酸盐玻璃中的至少一种。介质层16的厚度可以0.5μm至2μm;在一些实施例中,介质层16的厚度可以0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm、1.1μm、1.2μm、1.3μm、1.4μm、1.5μm、1.6μm、1.7μm、1.8μm、1.9μm和2μm中的一者或任意两者的范围值。
其中,介质层16的厚度指的是介质层16的上表面与离子注入区131的上表面之间的厚度。
源极金属层17层叠于介质层16的上表面和离子注入区131的上表面;可以理解的是,层叠有源极金属层17的离子注入区131的上表面指的是外延层13的上表面中除被介质层16覆盖的区域之外的区域。
在本申请实施例中,源极金属层17包括钛铝合金、镍铝合金和钛镍铝合金中的任一种。
源极金属层17的厚度为2μm至5μm;在一些实施例中,源极金属层17的厚度可以为2μm、2.5μm、3μm、3.5μm、4μm、4.5μm和5μm中的一者或任意两者的范围值。其中,源极金属层17的厚度指的是源极金属层17的上表面与离子注入区131的上表面之间的厚度。
相关技术中为了降低金属氧化物半导体场效应管的开关损耗,通常通过在金属氧化物半导体场效应管中设置分裂栅结构,利用分裂栅结构减小栅极和漏极之间的重叠面积降低金属氧化物半导体场效应管的开关损耗,但是分裂栅结构会导致器件中栅氧边角处电场集中问题严重,进而导致器件可靠性下降;而本申请实施例中,通过在外延层13的上表面设置至少两个离子注入区131,并在相邻离子注入区131之间设置倒梯形沟槽132,利用层叠于外延层13上表面的栅极氧化层14中的下部氧化层142填充倒梯形沟槽132,利用栅极氧化层14中的上部氧化层141形成栅极氧化层14与离子注入区131上表面的第一区域01之间的连接关系;在金属氧化物半导体场效应管中,将包括上部氧化层141和下部氧化层142的栅极氧化层14作为外延层13和栅极氧化层14之间的掩埋氧化层,可以降低金属氧化物半导体场效应管中栅极到漏极之间的电荷量,进而降低金属氧化物半导体场效应管的开关损耗;进一步地,本申请实施例利用倒梯形沟槽结构,使栅极氧化层14中与外延层13接触的边角处形成倾斜缓变的结构,可以降低甚至避免金属氧化物半导体场效应管中的栅氧边角处的电场集中问题,提高金属氧化物半导体场效应管的可靠性。
可选地,倒梯形沟槽132的侧壁与倒梯形沟槽132的底面之间夹角的最小值为30°至60°。在一些实施例中,倒梯形沟槽132的侧壁与倒梯形沟槽132的底面之间夹角的最小值可以为30°、35°、40°、45°、50°、55°和60°中的一者或任意两者的范围值。
其中,倒梯形沟槽132的底面指的是倒梯形沟槽132的两个侧壁的下端之间构成的区域。
本申请实施例提供的金属氧化物半导体场效应管,将设置于外延层13的上表面的倒梯形沟槽132的侧壁与倒梯形沟槽132的底面之间夹角的最小值控制在30°至60°范围内,可以控制栅极氧化层14中与外延层13接触的边角处形成的倾斜缓变结构的倾斜程度,降低金属氧化物半导体场效应管中的栅氧边角处的电场集中程度,进而提高金属氧化物半导体场效应管的可靠性。
可选地,如图1所示,倒梯形沟槽132底面的宽度w为0.1μm至0.6μm。在一些实施例中,倒梯形沟槽132底面的宽度w可以为0.1μm、0.2μm、0.3μm、0.4μm、0.5μm和0.6μm中的一者或任意两者的范围值。
本申请实施例提供的金属氧化物半导体场效应管,将倒梯形沟槽132底面的宽度控制在0.1μm至0.6μm范围内,可以控制倒梯形沟槽132位于相邻的两个离子注入区131之间且不会占用离子注入区131所在的区域,有利于层叠于倒梯形沟槽132上表面的栅极氧化层14功能的实现和离子注入区131功能的实现,在保证金属氧化物半导体场效应管的低开关损耗和高可靠性的同时,有利于提高金属氧化物半导体场效应管的整体性能。
可选地,参照图1,倒梯形沟槽132的深度h为0.1μm至0.4μm。在一些实施例中,倒梯形沟槽132的深度h可以为0.1μm、0.15μm、0.2μm、0.25μm、0.3μm、0.35μm和0.4μm中的一者或任意两者的范围值。
其中,倒梯形沟槽132的深度指的是倒梯形沟槽132的底面与顶面之间的距离;倒梯形沟槽132的顶面指的是倒梯形沟槽132的两个侧壁的上端之间构成的区域,可以理解的是,倒梯形沟槽132的顶面与下部氧化层142的上表面重合。
本申请实施例提供的金属氧化物半导体场效应管,将倒梯形沟槽132底面的深度控制在0.1μm至0.4μm范围内,可以在控制倒梯形沟槽132的深度小于离子注入区131的深度的同时,且在不造成金属氧化物半导体场效应管厚度尺寸明显增加的前提下,保证层叠于倒梯形沟槽132上表面的栅极氧化层14具有足够的厚度,有利于栅极氧化层14在降低金属氧化物半导体场效应管中栅极到漏极之间的电荷量以及开关损耗方面功能的充分实现。
可以理解的是,栅极氧化层14中下部氧化层142的厚度与倒梯形沟槽132的深度相等。
可选地,上部氧化层141的厚度为50nm至200nm。在一些实施例中,上部氧化层141的厚度可以为50nm、65nm、80nm、95nm、110nm、125nm、140nm、155nm、170nm、185nm和200nm中的一者或任意两者的范围值。
其中,上部氧化层141的厚度指的是上部氧化层141的上表面与离子注入区131的上表面之间的厚度。可以理解的是,栅极氧化层14厚度的最小值等于上部氧化层141的厚度;栅极氧化层14厚度的最大值等于上部氧化层141的厚度和下部氧化层142的厚度之和。
本申请实施例提供的金属氧化物半导体场效应管,将上部氧化层141的厚度控制在50nm至200nm范围内,在利用栅极氧化层14中的上部氧化层141形成栅极氧化层14与离子注入区131上表面的第一区域01之间的连接关系的同时,不造成金属氧化物半导体场效应管厚度尺寸明显增加,保证层叠于倒梯形沟槽132上表面的栅极氧化层14具有足够的厚度,有利于栅极氧化层14在降低金属氧化物半导体场效应管中栅极到漏极之间的电荷量以及开关损耗方面功能的充分实现。
可选地,参照图2,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图二,如图2所示,源极金属层17包括欧姆金属层171和正面金属层172;欧姆金属层171层叠于离子注入区131的上表面,正面金属层172层叠于欧姆金属层171和介质层16的上表面。
其中,欧姆金属层171的厚度小于介质层16的第一目标厚度;第一目标厚度为介质层16的上表面与离子注入区131的上表面之间的厚度。
欧姆金属层171为P型重掺杂(P+)欧姆金属层,欧姆金属层171中可以包括但不限于:钛铝合金、镍铝合金和钛镍铝合金等。正面金属层172中可以包括但不限于:铝、钛铝合金、镍铝合金和钛镍铝合金等。
在本申请实施例中,欧姆金属层171层叠于离子注入区131的上表面指的是:欧姆金属层171层叠于离子注入区131的上表面中未被介质层16覆盖的区域;正面金属层172则层叠于欧姆金属层171的上表面以及介质层16的上表面。
可选地,在一些实施例中,欧姆金属层171的厚度为10nm至500nm;具体地,欧姆金属层171的厚度可以为10nm、50nm、100nm、150nm、200nm、250nm、300nm、350nm、400nm、450nm和500nm中的一者或任意两者的范围值。
可选地,在一些实施例中,源极金属层17的第二目标厚度为2μm至5μm;具体地,源极金属层17的第二目标厚度为2μm、2.5μm、3μm、3.5μm、4μm、4.5μm和5μm中的一者或任意两者的范围值。
其中,第二目标厚度为源极金属层17的上表面与离子注入区131的上表面之间的厚度。正面金属层172的厚度为第二目标厚度与欧姆金属层171的厚度之间的差值。
本申请实施例提供的金属氧化物半导体场效应管,源极金属层17包括欧姆金属层171和正面金属层172,通过欧姆金属层171可以降低金属氧化物半导体场效应管中碳化硅半导体与源极金属层17之间的接触电阻,允许电流在源极金属层17和碳化硅半导体之间以较小的阻碍流动;通过正面金属层172将电流从源极区域引出,并连接到外部电路中,使得电流能够顺畅地从金属氧化物半导体场效应管流入外部电路,提高了金属氧化物半导体场效应管的电学性能。此外,正面金属层172具有高导电性和良好的机械性能,以确保电流能够高效地传输到外部电路,并承受器件在工作过程中可能受到的机械应力,提高了金属氧化物半导体场效应管的可靠性和使用寿命。
可选地,参照图1和图2,离子注入区131包括离子注入基区1312和重掺杂离子注入区1311;重掺杂离子注入区1311的宽度小于离子注入基区1312的宽度,且重掺杂离子注入区1311从外延层13的上表面沿金属氧化物半导体场效应管厚度所在方向延伸至离子注入基区1312的内部。
其中,重掺杂离子注入区1311包括P型重掺杂离子注入区和N型重掺杂离子注入区;在重掺杂离子注入区1311中,P型重掺杂离子注入区的两端分别连接有N型重掺杂离子注入区。
第一区域01和第二区域02为N型重掺杂离子注入区的上表面中的区域;N型重掺杂离子注入区的上表面还包括第三区域,第三区域上层叠有源极金属层17。
在本申请实施例中,离子注入基区1312为P型轻掺杂(P-)区域;重掺杂离子注入区1311为在离子注入基区1312的基础上进行离子注入操作后得到的;具体地,在离子注入基区1312的基础上进行铝元素的离子注入操作可以得到P型重掺杂离子注入区,在离子注入基区1312的基础上进行氮元素的离子注入操作可以得到N型重掺杂离子注入区。
需要说明的是,离子注入基区1312的纵向中心线与重掺杂离子注入区1311的纵向中心线重合,且重掺杂离子注入区1311的宽度小于离子注入基区1312的宽度。
在本申请实施例中,离子注入区131上表面的第一区域01和第二区域02为N型重掺杂离子注入区的上表面中的区域;此外,N型重掺杂离子注入区的上表面还包括第三区域,第三区域上层叠有源极金属层17。
其中,第三区域与第二区域02相邻,并且第一区域01、第二区域02和第三区域03共同构成N型重掺杂离子注入区的上表面。
可以理解的是,N型重掺杂离子注入区的上表面同时覆盖有栅极氧化层14中的上部氧化层141、介质层16和源极金属层17;在一些实施例中,N型重掺杂离子注入区的上表面同时覆盖有栅极氧化层14中的上部氧化层141、介质层16和源极金属层17中的欧姆金属层171。
P型轻掺杂区域的上表面覆盖有源极金属层17;在一些实施例中,P型轻掺杂区域的上表面覆盖有源极金属层17中的欧姆金属层171。
可选地,在一些实施例中,倒梯形沟槽132的深度小于N型重掺杂离子注入区的厚度。
可选地,在一些实施例中,P型重掺杂离子注入区的厚度大于或者等于N型重掺杂离子注入区的厚度。
在本申请实施例中,考虑到不同掺杂元素在碳化硅半导体中的扩散深度不同,P型掺杂元素(铝)在半导体材料中的扩散深度略大于N型掺杂元素(氮),为了保持P型重掺杂离子注入区的离子掺杂浓度与N型重掺杂离子注入区的离子掺杂浓度处于相同水平,可以控制P型重掺杂离子注入区的厚度大于或者等于N型重掺杂离子注入区的厚度,以提高P型重掺杂离子注入区和N型重掺杂离子注入区的电学平衡性,进而提高金属氧化物半导体场效应管的电学性能。
可选地,在一些实施例中,P型重掺杂离子注入区的厚度与N型重掺杂离子注入区的厚度之间的差值为0至0.2μm。具体地,P型重掺杂离子注入区的厚度与N型重掺杂离子注入区的厚度之间的差值可以为0、0.02μm、0.04μm、0.06μm、0.08μm、0.1μm、0.12μm、0.14μm、0.16μm、0.18μm和0.2μm中的一者或任意两者的范围值。
可选地,在一些实施例中,在每个离子注入区131中,与P型重掺杂离子注入区的两端连接的N型重掺杂离子注入区的宽度之和大于或者等于P型重掺杂离子注入区的宽度。
其中,在金属氧化物半导体场效应管中,N型重掺杂离子注入区作为电子的注入区域,P型重掺杂离子注入区作为空穴的注入区域,由于电子的迁移率通常高于空穴的迁移率,N型重掺杂离子注入区在金属氧化物半导体场效应管工作过程中会承受更高的电流密度;本申请控制与P型重掺杂离子注入区的两端连接的N型重掺杂离子注入区的宽度之和大于或者等于P型重掺杂离子注入区的宽度,可以为金属氧化物半导体场效应管提供更大的电流通道和散热面积,降低N型重掺杂离子注入区的电阻和发热量,进而提高金属氧化物半导体场效应管的电学性能。
可选地,在一些实施例中,离子注入区131的宽度为1.2μm至3μm。具体地,离子注入区131的宽度可以为1.2μm、1.4μm、1.6μm、1.8μm、2μm、2.2μm、2.4μm、2.6μm、2.8μm和3μm中的一者或任意两者的范围值。
其中,离子注入区131的宽度指的是离子注入区131与外延层13上表面重叠区域的宽度;离子注入区131的宽度与离子注入区131中离子注入基区1312的宽度相等。
在本申请实施例中,将离子注入区131的宽度控制在1.2μm至3μm范围内,可以控制金属氧化物半导体场效应管的耗尽区在合适的宽度范围内,防止高压和大电流应用场景中的穿通效应;此外,将离子注入区131的宽度控制在1.2μm至3μm范围内还可以将金属氧化物半导体场效应管的阈值电压控制在预设范围内,有利于提高金属氧化物半导体场效应管的阈值电压的稳定性和一致性,进而提高金属氧化物半导体场效应管的性能和可靠性。
可选地,第一区域01的宽度为0.1μm至0.3μm。具体地,第一区域01的宽度可以为0.1μm、0.12μm、0.14μm、0.16μm、0.18μm、0.2μm、0.22μm、0.24μm、0.26μm、0.28μm和0.3μm中的一者或任意两者的范围值。
可以理解的是,第一区域01的宽度等于栅极氧化层14与离子注入区131中的N型重掺杂离子注入区之间的交叠宽度;本申请实施例通过将第一区域01的宽度控制在0.1μm至0.3μm范围内,有利于提高金属氧化物半导体场效应管的性能稳定性和可靠性。
综上,本申请实施例提供的金属氧化物半导体场效应管,通过在外延层13的上表面设置至少两个离子注入区131,并在相邻离子注入区131之间设置倒梯形沟槽132,利用层叠于外延层13上表面的栅极氧化层14中的下部氧化层142填充倒梯形沟槽132,利用栅极氧化层14中的上部氧化层141形成栅极氧化层14与离子注入区131上表面的第一区域01之间的连接关系;在金属氧化物半导体场效应管中,将包括上部氧化层141和下部氧化层142的栅极氧化层14作为外延层13和栅极氧化层14之间的掩埋氧化层,可以降低金属氧化物半导体场效应管中栅极到漏极之间的电荷量,进而降低金属氧化物半导体场效应管的开关损耗;进一步地,本申请实施例利用倒梯形沟槽结构,使栅极氧化层14中与外延层13接触的边角处形成倾斜缓变的结构,可以降低甚至避免金属氧化物半导体场效应管中的栅氧边角处的电场集中问题,提高金属氧化物半导体场效应管的可靠性。
方法实施例
参照图3,示出了本申请实施例提供的一种金属氧化物半导体场效应管的制备方法的步骤流程图,所述方法包括步骤S101至步骤S109:
步骤S101、在衬底的上表面形成初始外延层。
具体地,参照图4,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图三,在衬底12的上表面进行外延生长,得到层叠于衬底12的上表面的初始外延层13’。
其中,衬底12为N型重掺杂碳化硅衬底,具体地,衬底12可以为4H-SiC单晶衬底、6H-SiC单晶衬底和3C-SiC单晶衬底中的任一种;在步骤S101至步骤S108中,衬底12的厚度为320μm至380μm;衬底12的电阻率为0.01Ωcm至0.03Ωcm。
初始外延层13’为N型轻掺杂碳化硅外延层,初始外延层13’的厚度为5μm至100μm;初始外延层13’的离子掺杂浓度为1×1014cm-3至5×1016cm-3;初始外延层13’的离子掺杂浓度指的是初始外延层13’内部氮元素的掺杂浓度。
步骤S102、在所述初始外延层上表面中间隔设置的至少两个第一目标区域处形成离子注入区。
其中,所述离子注入区沿所述衬底厚度所在方向从所述初始外延层的上表面延伸至所述初始外延层内部。第一目标区域为离子注入区所在的区域。
具体地,参照图5,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图四,首先,对初始外延层13’的上表面进行清洗,并在初始外延层13’的上表面沉积一层离子注入掩膜层(PETEOS层);其中,PETEOS层的厚度为1μm至5μm,PETEOS层包括氧化硅和多晶硅中的至少一种。
然后,在PETEOS层的上表面旋涂光刻胶,通过光刻、刻蚀工艺形成第一目标区域对应的离子注入窗口。
再然后,去除光刻胶,并利用PETEOS层作为掩膜,进行第一次离子注入操作,并去除PETEOS层,形成从初始外延层13’上表面向初始外延层13’内部延伸的原始离子注入区;其中,第一次离子注入操作为铝离子注入操作,原始离子注入区为P型轻掺杂离子注入区;原始离子注入区在初始外延层13’上表面上的宽度为1.2μm至3μm。
再然后,在初始外延层13’的上表面沉积一层PETEOS层,并在PETEOS层的上表面旋涂光刻胶,通过光刻、刻蚀工艺形成重掺杂离子注入区1311中P型重掺杂离子注入区对应的离子注入窗口;其中,PETEOS层的厚度为1μm至5μm,PETEOS层包括氧化硅和多晶硅中的至少一种。
再然后,去除光刻胶,并利用PETEOS层作为掩膜,进行第二次离子注入操作,并去除PETEOS层,形成重掺杂离子注入区1311中P型重掺杂离子注入区;第二次离子注入操作为铝离子注入操作。
再然后,在初始外延层13’的上表面沉积一层PETEOS层,并在PETEOS层的上表面旋涂光刻胶,通过光刻、刻蚀工艺形成重掺杂离子注入区1311中N型重掺杂离子注入区对应的离子注入窗口;其中,PETEOS层的厚度为1μm至5μm,PETEOS层包括氧化硅和多晶硅中的至少一种。
再然后,去除光刻胶,并利用PETEOS层作为掩膜,进行第三次离子注入操作,并去除PETEOS层,形成重掺杂离子注入区1311中N型重掺杂离子注入区,得到由P型重掺杂离子注入区和N型重掺杂离子注入区构成的重掺杂离子注入区1311;其中,第三次离子注入操作为氮离子注入操作。
最后,在初始外延层13’的上表面制备碳膜作为高温激活保护层;高温激活通过第一次离子注入操作、第二次离子注入操作和第三次离子注入操作注入的杂质离子,激活后去除碳膜,得到包括离子注入基区1312和重掺杂离子注入区1311的离子注入区131;其中,碳膜的制备方法为光刻胶碳化或者射频溅镀,碳膜厚度为0.05μm至2μm,高温激活的温度为1500℃至1900℃。
需要说明的是,原始离子注入区的上部通过第二次离子注入操作和第三次离子注入操作形成包括两个N型重掺杂离子注入区和一个P型重掺杂离子注入区的重掺杂离子注入区1311,而原始离子注入区中重掺杂离子注入区1311之外的部分即为离子注入基区1312;原始离子注入区的厚度等于重掺杂离子注入区1311和离子注入基区1312的厚度之和。
在每个重掺杂离子注入区1311中,P型重掺杂离子注入区的两端分别连接有N型重掺杂离子注入区,重掺杂离子注入区1311的宽度小于离子注入基区1312的宽度,且重掺杂离子注入区1311初始外延层13’的上表面沿金属氧化物半导体场效应管厚度所在方向延伸至离子注入基区1312的内部。
在一些实施例中,P型重掺杂离子注入区的厚度大于或者等于N型重掺杂离子注入区的厚度。
在一些实施例中,P型重掺杂离子注入区的厚度与N型重掺杂离子注入区的厚度之间的差值为0至0.2μm。
在初始外延层13’上表面中相邻离子注入区131之间的间距相等。
此外,离子注入区131中的离子注入基区1312和重掺杂离子注入区1311的掺杂浓度可以根据实际要求确定,本申请实施例对此不作限定。
步骤S103、在所述初始外延层上表面中相邻两个所述离子注入区之间的第二目标区域形成倒梯形沟槽,得到上表面包括至少两个间隔设置的离子注入区以及设置于相邻两个所述离子注入区之间的倒梯形沟槽的外延层。
其中,第二目标区域为相邻两个离子注入区131之间的初始外延层13’的上表面所在的区域。在第二目标区域形成倒梯形沟槽132的宽度的最大值小于或者等于第二目标区域的宽度;倒梯形沟槽132的宽度的最大值等于倒梯形沟槽132的顶面的宽度。
具体地,在通过步骤S102得到在初始外延层13’上表面间隔设置的至少两个离子注入区131的情况下,可以分别沿相邻两个离子注入区131之间的第二目标区域的纵向中心线通过生长掩膜介质、光刻、干法刻蚀、表面氧化、选择性腐蚀等刻蚀处理在第二目标区域处进行刻蚀,得到设置于相邻两个离子注入区131之间的倒梯形沟槽132,进而得到上表面包括至少两个间隔设置的离子注入区131,以及设置于相邻两个离子注入区131之间的倒梯形沟槽132的外延层13,参照图6,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图五。
在本申请实施例中,第二目标区域的纵向中心线与倒梯形沟槽132的纵向中心线重合。
在一些实施例中,倒梯形沟槽132的侧壁与倒梯形沟槽132的底面之间夹角的最小值为30°至60°。
在一些实施例中,倒梯形沟槽132底面的宽度为0.1μm至0.6μm。
在一些实施例中,倒梯形沟槽132的深度为0.1μm至0.4μm。
步骤S104、向所述倒梯形沟槽的上表面沉积第一氧化层,直至所述第一氧化层的上表面与所述离子注入区的上表面平齐,得到下部氧化层。
具体地,首先,采用干氧热氧化的方法在步骤S103之后外延层13的上表面形成质量较好的牺牲氧化层,通过湿法刻蚀牺牲氧化层来去除由离子注入和干法刻蚀带来的界面损伤;然后,在牺牲氧化层移除后,参照图7,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图六,采用干氧热氧化、淀积和退火相结合的方法在倒梯形沟槽132的上表面沉积第一氧化层,直至第一氧化层的上表面与离子注入区131的上表面平齐,得到下部氧化层142,其中,干氧热氧化的温度为1000℃至1500℃。
其中,下部氧化层142的厚度与倒梯形沟槽132的深度相等。
步骤S105、在所述下部氧化层的上表面、所述离子注入区上表面的第一区域,以及所述下部氧化层的上表面与所述第一区域之间的第四区域制备上部氧化层;所述上部氧化层和所述下部氧化层构成栅极氧化层。
具体地,首先,采用干氧热氧化、淀积和退火相结合的方法在经过步骤S104处理的外延层13的上表面沉积第二氧化层;然后,将外延层13的上表面中下部氧化层142的上表面、离子注入区131上表面的第一区域01,以及下部氧化层142的上表面与第一区域01之间的第四区域之外的区域上的第二氧化层刻蚀掉,得到层叠于下部氧化层142的上表面且两端分别延伸并覆盖离子注入区131上表面的第一区域01的上部氧化层141;参照图8,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图七。
其中,干氧热氧化的温度为1000℃至1500℃。
上部氧化层141和下部氧化层142构成栅极氧化层14。
在一些实施例中,上部氧化层141的厚度为50nm至200nm。
在一些实施例中,第一区域01的宽度为0.1μm至0.3μm。
栅极氧化层14中可以包括二氧化硅、氮化硅、硅氧氮化物(SiOxNy)、硼磷硅玻璃、硼硅酸盐玻璃、磷硅酸盐玻璃中的至少一种,并且形成上部氧化层141的材料和形成下部氧化层142的材料相同。
步骤S106、在所述栅极氧化层的上表面制备栅极层;所述栅极层的宽度与所述上部氧化层的宽度相同。
具体地,首先,通过低压化学气相沉积(Low Pressure Chemical VaporDeposition,LPCVD)工艺在栅极氧化层14的上表面和经过步骤S105处理的外延层13的上表面进行多晶硅淀积;然后,将经过步骤S105处理的外延层13的上表面的多晶硅刻蚀,得到层叠于栅极氧化层14的上表面的栅极层15;参照图9,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图八。
其中,栅极层15中包括多晶硅;栅极层15的厚度为200nm至2000nm,栅极层15的厚度指的是栅极层15的上表面与栅极氧化层14的上表面之间的厚度。
步骤S107、在所述栅极层的上表面与所述离子注入区上表面的第二区域制备介质层;所述第一区域和所述第二区域相邻。
具体地,首先,通过淀积工艺在栅极层15的上表面和经过步骤S106处理的外延层13的上表面淀积原始介质层;然后,将外延层13的上表面中第二区域02之外的区域上的原始介质层刻蚀,得到介质层16;参照图10,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图九,介质层16的宽度大于栅极层15的宽度,且介质层16层叠于栅极层15的上表面和离子注入区131上表面的第二区域02。
其中,介质层16中可以包括二氧化硅、氮化硅、硅氧氮化物、硼磷硅玻璃、硼硅酸盐玻璃、磷硅酸盐玻璃中的至少一种。介质层16的厚度可以0.5μm至2μm,介质层16的厚度指的是介质层16的上表面与离子注入区131的上表面之间的厚度。
介质层16的纵向中心线与栅极层15的纵向中心线重合。离子注入区131上表面的第一区域01和第二区域02为离子注入区131上表面中相邻的两个区域。可以理解的是,第一区域01为离子注入区131上表面中靠近倒梯形沟槽132的区域。
在一些实施例中,第一区域01和第二区域02为N型重掺杂离子注入区的上表面中的区域。
步骤S108、在所述离子注入区的上表面中除所述第一区域和所述第二区域之外的区域以及所述介质层的上表面制备源极金属层。
具体地,首先,在通过溅射的方式在离子注入区131的上表面中除第一区域01和第二区域02之外的区域制备欧姆金属层171;然后,通过溅射的方式在欧姆金属层171的上表面和介质层16的上表面制备正面金属层172,得到包括欧姆金属层171和正面金属层172的源极金属层17;参照图11,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图十,欧姆金属层171层叠于离子注入区131的上表面,,正面金属层172层叠于欧姆金属层171和介质层16的上表面。
其中,源极金属层17层叠于介质层16的上表面和离子注入区131的上表面;可以理解的是,层叠有源极金属层17的离子注入区131的上表面指的是外延层13的上表面中除被介质层16覆盖的区域之外的区域。
在本申请实施例中,源极金属层17包括钛铝合金、镍铝合金和钛镍铝合金中的任一种。
源极金属层17的厚度为2μm至5μm,源极金属层17的厚度指的是源极金属层17的上表面与离子注入区131的上表面之间的厚度。
在一些实施例中,欧姆金属层171的厚度为10nm至500nm。
在一些实施例中,N型重掺杂离子注入区的上表面还包括第三区域,第三区域上层叠有源极金属层17。在一些实施例中,N型重掺杂离子注入区的上表面还包括第三区域,第三区域上层叠有源极金属层17中的欧姆金属层171。
欧姆金属层171的厚度小于介质层16的第一目标厚度;第一目标厚度为介质层16的上表面与离子注入区131的上表面之间的厚度。
欧姆金属层171为P型重掺杂欧姆金属层,欧姆金属层171中可以包括但不限于:钛铝合金、镍铝合金和钛镍铝合金等。正面金属层172中可以包括但不限于:铝、钛铝合金、镍铝合金和钛镍铝合金等。
在本申请实施例中,欧姆金属层171层叠于离子注入区131的上表面指的是:欧姆金属层171层叠于离子注入区131的上表面中未被介质层16覆盖的区域;正面金属层172则层叠于欧姆金属层171的上表面以及介质层16的上表面。
步骤S109、在所述衬底的下表面制备漏极金属层,得到金属氧化物半导体场效应管。
具体地,通过机械磨削法、化学腐蚀法、电感耦合等离子体刻蚀(InductivelyCoupled Plasma Etching,ICP)技术中的至少一种对衬底12的下表面进行减薄处理,以将衬底12的厚度减薄至100μm至150μm,并在衬底12的下表面采用溅射工艺形成漏极金属层11,参照图1和图2。
其中,漏极金属层11可以包括镍、钛和钛镍合金以及铜铝合金中的任一种。在一些实施例中,漏极金属层11的厚度可以为0.5μm至1.5μm。
可以理解的是,本申请实施例提供的金属氧化物半导体场效应管的制备方法,可以用于制备如上任一项所述的金属氧化物半导体场效应管,且能达到相同的技术效果,为避免重复,这里不再赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外,需要指出的是,本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能,还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能,例如,可以按不同于所描述的次序来执行所描述的方法,并且还可以添加、省去、或组合各种步骤。另外,参照某些示例所描述的特征可在其他示例中被组合。
上面结合附图对本申请的实施例进行了描述,但是本申请并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本申请的启示下,在不脱离本申请宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本申请的保护之内。

Claims (13)

1.一种金属氧化物半导体场效应管,其特征在于,所述金属氧化物半导体场效应管包括依次层叠的漏极金属层、衬底、外延层、栅极氧化层、栅极层、介质层和源极金属层;
所述外延层的上表面包括至少两个间隔设置的离子注入区,以及设置于相邻两个所述离子注入区之间的倒梯形沟槽;所述离子注入区沿所述金属氧化物半导体场效应管厚度所在方向从所述外延层的上表面延伸至所述外延层内部;
所述栅极氧化层包括相互连接的上部氧化层和下部氧化层;所述下部氧化层层叠于所述倒梯形沟槽的上表面且所述下部氧化层的上表面与所述离子注入区的上表面平齐;所述上部氧化层层叠于所述下部氧化层的上表面且所述上部氧化层的两端分别延伸并覆盖所述离子注入区上表面的第一区域;
所述栅极层的宽度与所述上部氧化层的宽度相同;所述介质层的宽度大于所述栅极层的宽度,且所述介质层层叠于所述栅极层的上表面和所述离子注入区上表面的第二区域;所述第一区域和所述第二区域相邻。
2.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述倒梯形沟槽的侧壁与所述倒梯形沟槽的底面之间夹角的最小值为30°至60°。
3.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述倒梯形沟槽底面的宽度为0.1μm至0.6μm。
4.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述倒梯形沟槽的深度为0.1μm至0.4μm。
5.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述上部氧化层的厚度为50nm至200nm。
6.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述源极金属层包括欧姆金属层和正面金属层;所述欧姆金属层层叠于所述离子注入区的上表面,所述正面金属层层叠于所述欧姆金属层和所述介质层的上表面;
其中,所述欧姆金属层的厚度小于所述介质层的第一目标厚度;所述第一目标厚度为所述介质层的上表面与所述离子注入区的上表面之间的厚度。
7.根据权利要求6所述的金属氧化物半导体场效应管,其特征在于,所述欧姆金属层的厚度为10nm至500nm;所述源极金属层的第二目标厚度为2μm至5μm;所述第二目标厚度为所述源极金属层的上表面与所述离子注入区的上表面之间的厚度。
8.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述离子注入区包括离子注入基区和重掺杂离子注入区;所述重掺杂离子注入区的宽度小于所述离子注入基区的宽度,且所述重掺杂离子注入区从所述外延层的上表面沿所述金属氧化物半导体场效应管厚度所在方向延伸至所述离子注入基区的内部;
其中,所述重掺杂离子注入区包括P型重掺杂离子注入区和N型重掺杂离子注入区;在所述重掺杂离子注入区中,所述P型重掺杂离子注入区的两端分别连接有所述N型重掺杂离子注入区;
所述第一区域和所述第二区域为所述N型重掺杂离子注入区的上表面中的区域;所述N型重掺杂离子注入区的上表面还包括第三区域,所述第三区域上层叠有所述源极金属层。
9.根据权利要求8所述的金属氧化物半导体场效应管,其特征在于,所述P型重掺杂离子注入区的厚度大于或者等于所述N型重掺杂离子注入区的厚度。
10.根据权利要求9所述的金属氧化物半导体场效应管,其特征在于,所述P型重掺杂离子注入区的厚度与所述N型重掺杂离子注入区的厚度之间的差值为0至0.2μm。
11.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述离子注入区的宽度为1.2μm至3μm。
12.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述第一区域的宽度为0.1μm至0.3μm。
13.一种金属氧化物半导体场效应管的制备方法,其特征在于,所述方法包括:
在衬底的上表面形成初始外延层;
在所述初始外延层上表面中间隔设置的至少两个第一目标区域处形成离子注入区;所述离子注入区沿所述衬底厚度所在方向从所述初始外延层的上表面延伸至所述初始外延层内部;
在所述初始外延层上表面中相邻两个所述离子注入区之间的第二目标区域形成倒梯形沟槽,得到上表面包括至少两个间隔设置的离子注入区以及设置于相邻两个所述离子注入区之间的倒梯形沟槽的外延层;
向所述倒梯形沟槽的上表面沉积第一氧化层,直至所述第一氧化层的上表面与所述离子注入区的上表面平齐,得到下部氧化层;
在所述下部氧化层的上表面、所述离子注入区上表面的第一区域,以及所述下部氧化层的上表面与所述第一区域之间的第四区域制备上部氧化层;所述上部氧化层和所述下部氧化层构成栅极氧化层;
在所述栅极氧化层的上表面制备栅极层;所述栅极层的宽度与所述上部氧化层的宽度相同;
在所述栅极层的上表面与所述离子注入区上表面的第二区域制备介质层;所述第一区域和所述第二区域相邻;
在所述离子注入区的上表面中除所述第一区域和所述第二区域之外的区域以及所述介质层的上表面制备源极金属层;
在所述衬底的下表面制备漏极金属层,得到如权利要求1至12中任一项所述的金属氧化物半导体场效应管。
CN202411729149.3A 2024-11-28 2024-11-28 一种金属氧化物半导体场效应管及其制备方法 Pending CN119815877A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202411729149.3A CN119815877A (zh) 2024-11-28 2024-11-28 一种金属氧化物半导体场效应管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202411729149.3A CN119815877A (zh) 2024-11-28 2024-11-28 一种金属氧化物半导体场效应管及其制备方法

Publications (1)

Publication Number Publication Date
CN119815877A true CN119815877A (zh) 2025-04-11

Family

ID=95266864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202411729149.3A Pending CN119815877A (zh) 2024-11-28 2024-11-28 一种金属氧化物半导体场效应管及其制备方法

Country Status (1)

Country Link
CN (1) CN119815877A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257872A (zh) * 2018-01-12 2018-07-06 北京品捷电子科技有限公司 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
US20200105748A1 (en) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed gate for an mv device
US20230006049A1 (en) * 2021-06-30 2023-01-05 Hunan Sanan Semiconductor Co., Ltd. Silicon carbide power device with an enhanced junction field effect transistor region
CN116759461A (zh) * 2023-08-18 2023-09-15 深圳市冠禹半导体有限公司 一种高温稳定性的功率mosfet器件及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257872A (zh) * 2018-01-12 2018-07-06 北京品捷电子科技有限公司 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
US20200105748A1 (en) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed gate for an mv device
US20230006049A1 (en) * 2021-06-30 2023-01-05 Hunan Sanan Semiconductor Co., Ltd. Silicon carbide power device with an enhanced junction field effect transistor region
CN116759461A (zh) * 2023-08-18 2023-09-15 深圳市冠禹半导体有限公司 一种高温稳定性的功率mosfet器件及其制备方法

Similar Documents

Publication Publication Date Title
TWI528458B (zh) 半導體元件及其製備方法
CN107331616B (zh) 一种沟槽结势垒肖特基二极管及其制作方法
CN103606551B (zh) 碳化硅沟槽型半导体器件及其制作方法
TW201511293A (zh) 帶有集成肖特基二極體的mosfet
TW201301366A (zh) 製造絕緣閘極半導體裝置之方法及結構
CN112382655B (zh) 一种宽禁带功率半导体器件及制备方法
CN108417617B (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN112820769A (zh) 一种碳化硅mosfet器件及其制备方法
CN110190129B (zh) 一种场效应管及其制备方法
TWI803288B (zh) 集成的平面-溝道閘極功率mosfet
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN114759096A (zh) 肖特基二极管器件及其制作方法
WO2024099436A1 (zh) 一种沟槽型SiC MOSFET器件结构及其制造方法
CN116072712A (zh) 沟槽栅半导体器件及其制造方法
CN114899239B (zh) 一种碳化硅mosfet及其制备方法
JP3968860B2 (ja) 炭化珪素半導体装置の製造方法
CN115377200A (zh) 一种半导体器件及其制备方法
CN107275382A (zh) 一种基于台面多区复合jte终端结构的器件及其制作方法
CN115939175A (zh) 欧姆接触结构及其制作方法、碳化硅器件及其制作方法
CN115621300A (zh) 集成超结结构的碳化硅基沟槽型mosfet及其制作方法
CN115117145A (zh) 一种低导通电阻的SiC基MOSFET器件及其制备方法
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
CN119325249A (zh) 一种集成反向续流二极管的沟槽SiC MOSFET器件及其制备方法
CN119815877A (zh) 一种金属氧化物半导体场效应管及其制备方法
CN114530504B (zh) 一种高阈值电压SiC MOSFET器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination