[go: up one dir, main page]

TWI718875B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI718875B
TWI718875B TW109105226A TW109105226A TWI718875B TW I718875 B TWI718875 B TW I718875B TW 109105226 A TW109105226 A TW 109105226A TW 109105226 A TW109105226 A TW 109105226A TW I718875 B TWI718875 B TW I718875B
Authority
TW
Taiwan
Prior art keywords
layer
regions
forming
substrate
semiconductor device
Prior art date
Application number
TW109105226A
Other languages
English (en)
Other versions
TW202101748A (zh
Inventor
陳咸利
董懷仁
廖耕潁
陳柏仁
葉書佑
宋至偉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202101748A publication Critical patent/TW202101748A/zh
Application granted granted Critical
Publication of TWI718875B publication Critical patent/TWI718875B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8067—Reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

一種形成半導體裝置的方法，包含形成光感區域於基材的前側上。形成第一層於基材的後側且第一層被圖案化以形成多個網格線。網格線可定義出多個第一區域和多個第二區域。第二層可形成於後側、網格線、第一區域和第二區域的暴露部分上，且第三層形成於第二層上。第二層和第三層可具有不同的蝕刻速率，且第三層被圖案化，從而可由多個第一區域上方除去第三層。

Description

半導體裝置及其形成方法
本揭露是關於一種半導體裝置及其製造方法，且特別是一種後側圖像感測器網格及其製造方法。
背照光式(Back-side illuminated，BSI)感測器是半體裝置，且其能有效的捕捉光子及產生相應的電子信號。在其他應用中，因BSI感測器具有較高之效率、提供較高之解析度且可減少製造成本，故BSI感測器被用於消費性電子產品等其他應用中，並取代傳統的前照光式感測器。為了形成BSI感測器，併同邏輯電路和內互連結構，光偵測裝置〔例如光電二極體(photo diodes)〕在基材上形成。基材的後側被製為通過基材的後側，暴露光偵測裝置於潛在光源。
響應通過後側到達偵測裝置之光子的刺激，BSI感測器可產生電子信號。電子信號(例如電流信號)的大小取決於各光偵測裝置所接收之入射光的強度。BSI感測器可被製為光偵測裝置的矩陣。這些感測器的信號輸出可被 聚集，以產生數位、像素化的影像。
為了減少在感測器間的光學互擾(optical cross-talk)及/或增進感測器的解析度，被基體中不同的光偵測裝置所接收的光可通過網格(一般由金屬形成)，此些網格係被設計以隔離光及/或過濾特定頻率。精確製造的網格係被要求最小化或避免光損耗及光反射，其中光損耗及光反射可能損害BSI感測器的量子效率。
因此，本揭露之一實施例之一態樣是提供一種形成半導體裝置的方法。形成多個光感區域於基材的前側上。圖案化於基材的後側上之第一層，以形成定義多個第一區域和多個第二區域的多個網格線。形成第二層於後側之多個暴露部分、網格線、第一區域和第二區域上。形成第三層於第二層上。圖案化第三層，而由第一區域上除去第三層。
本揭露之一實施例之另一態樣是提供一種形成半導體裝置的方法，包含形成多個感測區域於基材的前側上。形成絕緣層於基材的後側上。圖案化於絕緣層上之導體網格，導體網格定義多個第一區域和多個第二區域，每一第一區域至少部份地覆蓋於基材的前側上相應的感測區域。形成蝕刻停止層於絕緣層與導體網格上。形成過濾層於蝕刻停止層上。由第一區域上除去過濾層，及形成多個光學層於後側上。
本揭露之一實施例的又一態樣是提供一種裝置，包含半導體基材、多個感測區域、第一層、多個導體網格線、第二層及第三層。半導體基材包含前側與後側。多個感測區域設置於基材的前側上。第一層設置於基材的後側上，第一層是具有實質界於10Å與10000Å間的厚度之絕緣層。多個導體網格線形成於第一層上，導體網格線定義多個第一區域和多個第二區域，每一第一區域至少部分地覆蓋相應感測區域。第二層設置於第二區域和至少一部分的導體網格線上，其中第二層是具有實質界於10Å與5000Å間之厚度的絕緣層。第三層設置於第二層上，第三層是導電的，且第三層包含氮化層或金屬層之至少一者，其中第三層具有實質界於10Å與1000Å間的厚度，且第三層至少部分地吸收具有實質界於10nm與1000nm間之波長的輻射。
100:積體電路裝置
102:基材
104:前表面
106:後側
114:感測區域
120:多層內互連
130:層間介電層
132:介層窗
134:導線
140:載體晶圓
170:介電層
210,210a,210b:網格線
215,215a,215b:區域
310:蝕刻停止層
410:過濾層
414:感測元件
510,702:光阻層
615:角
810:剝離層
815,816:頂表面部分
1400,1500,1600:製程
1402,1404,1406,1408,1410,1412,1414,1416,1502,1504,1506,1508,1512,1514,1516,1518,1602,1604,1606,1608,1610,1612,1614,1618:步驟
當結合隨附圖式閱讀時，自以下詳細描述將最佳地理解本揭露之一實施例的態樣。應注意，根據工業中之標準實務，圖式中之各特徵並非按比例繪製。實際上，可出於論述清晰之目的任意增減所說明的特徵之尺寸。
〔圖1A〕至〔圖7A〕顯示根據本揭露之實施例形成半導體裝置的例示順序的製程步驟的示意圖。
〔圖8A〕至〔圖11A〕顯示根據本揭露之實施例形成半導體裝置的例示順序的製程步驟的示意圖。
〔圖12A〕至〔圖13A〕顯示根據本揭露之實施例形成半導體裝置的例示順序的製程步驟的示意圖。
〔圖1B〕至〔圖13B〕顯示對應於圖1A至圖13A各自之線段X1-X2的剖視示意圖。
〔圖14〕是繪示根據本揭露之實施例之代表性的BSI感測器製程之例示流程圖。
〔圖15〕是繪示根據本揭露之實施例代表性的網格製程的例示流程圖。
〔圖16〕是繪示根據本揭露之實施例代表性的網格製程的例示流程圖。
以下揭露提供許多不同實施例或例示，舉例來說，以實施發明的不同特徵。以下敘述之成份和排列方式的特定例示是為了簡化本揭露之一實施例。這些當然僅是做為例示，其目的不在構成限制。舉例而言，元件的尺寸並不限於本揭露之一實施例的範圍或數值，但可取決於製程條件及/或裝置所需的性質。再者，第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直接附接的實施例，也包含有其他特徵形成在第一特徵和第二特徵之間，以致第一特徵和第二特徵無直接附接的實施例。為簡化及清楚，各種特徵可以不同的尺寸任意繪示。
此外，空間相對性用語，例如「下方(beneath)」、「在...之下(below)」、「低於(lower)」、「在...之上 (above)」、「高於(upper)」等，是為了易於描述圖式中所繪示的元件或特徵和其他元件或特徵的關係。空間相對性用語除了圖式中所描繪的方向外，還包含元件在使用或操作時的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向)，而本文所用的空間相對性描述也可以如此解讀。
圖1A至圖7A是繪示根據本揭露之實施例形成半導體裝置的例示順序的製程步驟的示意圖。圖1B至圖7B是提供對應於圖1A至圖7A各自之線段X1-X2的剖視示意圖。應理解，有關於圖1A至圖7A中所表示的製程操作，於這些圖式所代表的製程之前、之中或之後，額外的操作可被提供。額外地或替換地，下述的一些操作在一些特定的例子中可被替換或省略。再者，操作/步驟的順序是可交換的。
圖1A係繪示在完成前側製程後，半導體裝置的後側之俯視(平面圖)示意圖。在圖1A和圖1B中，半導體裝置包含具有前表面104和後側106的基材102。在所述的實施例中，基材102可為包含矽的半導體基材。替換地或額外的，基材102可包含其他元素半導體，例如鍺；包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦的化合物半導體；包含SiGe、GaAsP、Alin As、AlGaAs、GanAs、GanP及/或GanASP的合金半導體；或前述的組合。基材102可為絕緣層上覆半導體(semiconductor on insulator，SOI)。基材102可包含摻雜的磊晶層、 梯度半導體層及/或覆蓋於不同類型之另一半導體層上的半導體層，例如在矽鍺層上之矽層。
取決於積體電路裝置100的設計需求，基材102可為p型基材或n型基材。舉例來說，基材102可為p型基材，且其包含如硼、鎵、銦、其他適合的p型摻質或前述組合的P型摻質。在其他實施例中，基材102可為n型基材，且其含有如磷、砷、其他適合的n型摻質或前述組合的N型摻質。替換地或額外地，基材102可包含各種p型摻雜區域及/或n型摻雜區域。在各種步驟和技術中，使用如離子佈植或擴散的製程可實施摻雜。
基材102可包含獨立的特徵〔圖未繪示，例如矽局部氧化(local oxidation of silicon，LOCOS)及/或淺溝槽隔離(Shallow Trench Isolation，STI)〕以分隔(或隔離)形成在基材102內的各種區域及/或裝置。舉例來說，隔離特徵可將多個感測區域114彼此分隔。隔離特徵可包含氧化矽、氮化矽、氮氧化矽、其他適合的材料或前述之組合。隔離特徵可藉由任何適合的製程形成。舉例來說，STI的形成包含光微影製程、在基材內蝕刻溝槽(舉例來說，藉由使用乾式蝕刻及/或濕式蝕刻)及以介電材料填充溝槽(舉例來說，藉由使用化學氣相沈積製程)。填充溝槽可具有多層結構，例如以氮化矽或氧化矽填充的熱氧化襯墊層。
在圖1A和圖1B中所繪示的半導體裝置包含多個感測區域114(亦稱為像素)。感測區域114偵測指向基材 102後側106之輻射的強度(亮度)。在一些實施例中，感測區域114可被配置以偵測可見光。可替代地，感測區域114可被配置以偵測紅外線(IR)、紫外線(UV)、X射線、微波、其他輻射類型或前述之組合。其次，在一些特定的實施例中，感測區域114可被配置以顯示對特定光線波長(例如紅光(R)、綠光(G)、藍光(B)的波長)的敏感度。在這樣的例子中，感測區域114可被配置以偵測具有特定波長之光線的強度(亮度)。獨立的感測區域114可被排列為在像素陣列中的像素。
在一些實施例中，感測區域114可包含光感測器(例如光電二極體)。光感測器包含可偵測不同波長強度(亮度)的光線感測區域(或光感區域)。舉例來說，感測區域114可包含光偵測裝置，以偵測紅光、綠光、藍光的波長。在這樣的例子中。感測區域114可包含摻雜區域，且摻雜區域具有形成於基材102內的n型摻質及/或p型摻質，例如沿著基材102的前表面104。感測區域114可為n型摻雜區域，且感測區域114可藉由各種技術形成，例如擴散及/或離子佈植。感測區域114可更包含一或多個釘紮層(pinned layer)。舉例來說，感測區域114可包含設置在基材內且位於前表面104的釘紮層、設置在基材內且位於後側106的釘紮層，或者設置在前述兩者內，故感測區域114是設置在釘紮層(分別設置在基材的前表面和後表面)間。釘紮層可包含摻質層，取決於感測區域114的設計需求，摻質層可摻雜n型及/或p型。釘紮層可配置以 在光偵測期間避免界面空乏(interface depletion)〔即中和界面(neutralize interface)狀態〕，且釘紮層可配置以藉由提供額外的電荷以穩定感測區域114。因此，釘紮層可配置以改善暗電流、增進敏感度及提升感測區域的飽和度。感測區域114亦可包含各種電晶體，例如傳送電晶體(transfer transistor)(圖未繪示)、重置電晶體(reset transistor)(圖未繪示)、源極隨耦器電晶體(source-follower transistor)(圖未繪示)、選擇電晶體(select transistor)(圖未繪示)、其他適合的電晶體或前述之組合。感測區域114和各種電晶體〔兩者共同稱為像素電路(pixel circuitry)〕可被連接並配置以使感測區域114可偵測特定光線波長的強度與使感測區域114發射電氣響應。額外的電路、輸入單元及/或輸出單元可被提供於感測區域114，以對感測區域114供應操作環境，及/或對感測區域114提供通訊。
半導體裝置亦可包含設置於前表面104上的多層內互連(multilayer interconnect，MLI)120。如圖1B中所示，MLI 120可被設置與感測區域114接觸。為了操作感測區域114並可對射入的輻射作出回應，MLI 120可耦合半導體裝置的各種組件(例如感測區域114與相關之電晶體)。MLI 120包含各種導體特徵，導體特徵可包含各種垂直內互連(例如接觸及/或介層窗132)及/或平行的內互連(例如導線134)。介層窗132和導線134可包含導體材料，例如金屬。舉例來說，介層窗132和導 線134可包含鋁、鋁/銅合金、鈦、氮化鈦、鎢、多晶矽、金屬矽化物或前述之組合。各種介層窗132和導線134可視為內互連。藉由包含物理氣相沈積(physical vapor deposition，PVD)、化學氣相沈積(chemical vapor deposition，CVD)或前述組合的製程，可形成內互連。形成介層窗132和導線134的其他製造技術可包含光微影製程和蝕刻，以圖案化導電材料，而形成垂直和平行的內互連。仍可實施其他製造製程，以形成MLI 120，例如：熱退火，以形成金屬矽化物。使用於多層內互連的金屬矽化物可包含鎳化矽、矽化鈷、矽化鎢、矽化鉭、矽化鈦、矽化鉑、矽化鉺(erbium silicide)、矽化鈀或前述之組合。可替換地，各種介層窗132和導線134可包含銅的多層內互連，其可包含銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽、金屬矽化物或前述之組合。藉由包含PVD、CVD或前述之組合的製程，可形成銅內互連。應理解，MLI 120並不限於數量、材料、尺寸及/或所述的介層窗132和導線134，因此，取決於半導體裝置的設計需求，MLI 120可包含任何數量、材料、尺寸及/或所述的導體特徵。
MLI 120的介層窗132和導線134可設置於層間介電層(interlayer dielectric或inter-level dielectric，ILD)130。ILD 130可包含氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane，TEOS)氧化物、磷矽酸鹽玻璃(phosphosilicate glass， PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、氟矽玻璃(fluorinated silica glass，FSG)、碳摻雜氧化矽、乾凝膠(Xerogel)、氣凝膠(Aerogel)、氟化非晶碳(amorphous fluorinated carbon)、雙-苯并環丁烯(bis-benzocyclobutene，BCB)、聚醯亞胺(polyimide)、其他適合的材料或前述之組合。ILD 130可具有多層結構。藉由包含旋轉塗佈、CVD濺鍍或其他適合的製程，可形成ILD 130。在一例子中，MLI 120和ILD 130可在包含鑲嵌製程(例如雙鑲嵌製程或單鑲嵌製程)的積體製程中形成。
載體晶圓140可設置與MLI 120接觸且在前表面104上。舉例來說，載體晶圓140可結合MLI 120。在一些實施例中，載體晶圓140可包含矽。可替換地，載體晶圓140可包含其他適合的材料，例如玻璃或二氧化矽。載體晶圓140可對形成在基材102的前表面104上之各種特徵(例如感測區域114)提供保護，且載體晶圓140亦可對加工後側106提供機械強度與支撐。
在一些實施例中，半導體裝置可包含設置在基材的後側106上之特定層。舉例來說，半導體裝置可包含抗反射層，抗反射層可包含介電材料(例如氮化矽或氮氧化矽)和介電層170。介電層170可設置在感測區域114上。在一些實施例中，中介層(intervening layers)可被提供於介電層170和感測區域114間。舉例來說，抗反射層可形成於介電層170和感測區域114間。
介電層170可具有實質約200Å至5000Å的厚度(即從基材起算的高度)。舉例來說，介電層170可具有實質界於1000Å至2000Å的厚度，或者介電層170可具有實質為1300Å的厚度。再者，在所述的實施例中，介電層170是含氧化物的層。在一些實施例中，在完成前側的步驟和結合基材102到載體晶圓140後，介電層170可形成於半導體裝置上。在其他實施例中，介電層170可包含絕緣層覆矽基材的埋入氧化層(buried oxide layer，BOX)。舉例來說，在後側106製程期間，當絕緣層覆矽基材的處理層(handle layer)被完全地蝕刻，基材的BOX可形成介電層170。
如圖2A和2B所示，在形成或暴露介電層170後，網格線210可形成在介電層170上。藉由圖案化設置於介電層170上的反射層，網格線210可被形成。舉例來說，使用CVD、PVD、原子層沉積(atomic Layer Deposition，ALD)、電鍍或其他適合的方法之任一者，金屬層(例如鎢)可形成於介電層170上。保護層可形成於金屬層上，以覆蓋形成網隔線之導體層的區域。當金屬層暴露於蝕刻劑，以形成網格線210時，金屬層的暴露區域(未被保護層保護的區域)可被蝕刻。可替換地，以剝離製程(lift-off processes)或其他定義網格線210的適合方法，可形成網格線210。
用於形成網格線210的反射層可包含如鎢、鈷、鈦、鋁、銅及/或鋁銅的金屬。可替換地，或額外地，網格 線210可以不同金屬的多層形成。舉例來說，以包含鈦、氮化鈦、鉭、氮化鉭、鋁、鎢、銅、銅合金、前述的合金或前述的組合之複數的層，可形成網格線210。再者，取決於半導體裝置的設計需求，網格線210可包含其他材料層，例如半導體層及/或介電層。
網格線210可具有實質界於100Å至10000Å的厚度。舉例來說，網格線210可具有實質為1500Å至2500Å的厚度。可替換地，在一些實施例中，網格線210可具有實質界於1000Å至5000Å的厚度。然而，在其他實施例中，網格線210可具有實質為400Å至800Å的厚度。
如圖2A所示，網格線210可在介電層170上定義出多個區域215(例如區域215a與區域215b)。根據對應於感測區域114的像素矩陣，區域215可被排列為不同的周期性圖案。如此，如圖2A所示，區域215可被排列在介電層170上的矩陣中。在一些實施例中，網格線210(例如網格線210a與網格線210b)可定義出區域的兩種類型，包含第一區域215a和第二區域215b，此些第一區域215a覆蓋對應的感測區域114，且此些對應的感測區域114形成於前表面104上第二區域215b不覆蓋感測區域114。實際上，如圖2B所示，第一區域215a可實質地對準在前表面104上的感測區域114，而第二區域215b可不覆蓋任何感測區域114。
在一些實施例中，相較於第二區域215b，第一區 域215a可有較大的表面積，且第一區域215a可被多個第二區域215b圍繞。舉例來說，如圖2A中所示，每個第二區域215b可被至少四個不同的第一區域215a結合。再者，如圖2A所示，區域215可被塑型為具有不同形狀及/或邊數的多邊形。在一些實施例中，相較於定義第二區域215b之多邊形，第一區域215a可被具有較多邊數的多邊形所定義。舉例來說，當第一區域215a可被塑型為八邊形，第二區域215b可被塑型為四邊形。然而，在其他實施例中，區域215可多邊形所定義，而此些多邊形並非八邊形或四邊形，或者此些多邊形包含形狀組合，此些形狀組合包含八邊形或四邊形與其他類型之多邊形的一或多種組合。額外地，任何數量的區域215a和區域215b可被配置為一致的形狀。類似地，任何數量的區域215a和區域215b可出現不一致的形狀。舉例來說，在特定實施例中，第一區域215a和第二區域215b兩者均可被定義為六邊形、五邊形或具有不規則形狀的聚合物。
除了定義區域215的形狀及/或邊數的差異，區域215具有不同的尺寸大小條件。舉例來說，相較於第二區域215b，第一區域215a的面積較大。在一些實施例中，相較於第二區域215b的任一者，每個第一區域215a可具有較大的面積。替換地，或額外地，相較於四個第二區域215b所組合的區域，每一第一區域215a的面積較大。舉例來說，請參閱圖2A，相較於被四個區域215b所佔據之組合區域，單一區域215a的面積較小，例如四個區域 215b直接相鄰於單一區域215a。
在一些實施例中，定義區域215的網格線210可全部具有相同的寬度。然而，在其他實施例中，如圖2A中所示，網格線210具有不同之寬度。舉例來說，網格線210b(定義第二區域215b)的寬度可為大於網格線210a(描繪區域215a的部份)的寬度。
如圖3A和3B所示，於形成網格線210(線210a及/或線210b)後，蝕刻停止層310可形成於基材102的後側106上，且於網格線210和介電層170上。蝕刻停止層310可被沈積，以共形地覆蓋介電層170的暴露區域和所形成網格線210。舉例來說，使用共形地沈積蝕刻停止層310的CVD方法(例如：電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)、ALD或共形沈積絕緣層的其他適合方法)，可形成蝕刻停止層310。
蝕刻停止層310可包含如氧化物、碳化物、氮化物或氮氧化物之絕緣材料的一或多層。用於形成蝕刻停止層310的材料可選擇為具有高光穿透係數和高蝕刻選擇性。舉例來說，蝕刻停止層310可以二氧化矽來形成，以促進光透射至感測區域114。再者，蝕刻停止層310可具有實質界於10Å至10000Å或10Å至5000Å的厚度。在其他實施例中，蝕刻停止層310可具有實質界於200Å至700Å的厚度。再者，在一些實施例中，基於蝕刻停止層310和過濾層410間的蝕刻率比值，蝕刻停止層310 可被選擇。亦即，蝕刻停止層310的選擇性可基於選擇性地蝕刻過濾層410的能力，且不蝕刻蝕刻停止層310(或不顯著地蝕刻蝕刻停止層310)。對每種材料不同的蝕刻率(或選擇性蝕刻)可使過濾層410的過度蝕刻最小化，而不損害半導體裝置的其他層。
如圖4A與4B所示，過濾層410可被形成於蝕刻停止層310上。過濾層410可被形成以提供關於背照光式(Back-side illuminated，BSI)的LED閃爍衰減(LED flicker reduction，LFR)，以改善BSI性能。在一些實施例中，過濾層410可共型地沈積，如關於圖4B中所述。舉例來說，藉由CVD、PVD、ALD、電鍍或其他適合的方法，可形成過濾層410，其中此些方法可產生覆蓋結構的頂部與側壁的共型層，例如蝕刻停止層310。
過濾層410可包含氮化層或金屬層。舉例來說，過濾層410可包含如Ti、TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC和Co之導體材料的一或多層。可替換地或額外地，可以TiN、TaN、TaAlC、TiC、TiAl、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi或TiAlC的一或多者形成過濾層410。在一實施例中，可使用TaAlC、TiAl或Al形成過濾層410。過濾層410的厚度可實質界於100Å至10000Å的範圍。舉例來說，在一些實施例中，過濾層可具有實質界於700Å至1100Å的厚度。使用於形成過濾層410的材料和厚度可被選擇，因此過濾層410並不會完全地阻斷光子透射，而是過濾特 定範圍的波長，以允許透光的發生。舉例來說，使用於過濾層410的材料和厚度可被選擇，致使過濾層410減少或消除實質界於10nm至10000nm之波長的透射，並允許落在此範圍外的波長之透射。在其他實施例中，過濾層410的材料和厚度可被選擇，故過濾層允許實質界於10nm至10000nm之波長的透射，並減少或消除落在此範圍外的波長之透射。在任何此些實施例中，使用於蝕刻停止層310的材料和厚度可被選擇的，致使對被過濾層410阻斷或允許的波長，蝕刻停止層310允許較大透射。
如圖5A和5B所示，光阻層510可被形成以準備蝕刻過濾層410的部份。正性光阻或負性光阻可被使用於光阻層510。此外，不同的沈積方法(包含但不限於旋轉塗佈和滾動式塗佈)可被使用於光阻層510。在一些實施例中，光阻層510的厚度是與網格線210的厚度相關。舉例來說，以網格線210的厚度之至少兩倍，光阻層510可被形成。舉例來說，如網格線210具有實質為2000Å的厚度，光阻層510可被形成為具有實質為至少4000Å的厚度。在其他情形下，光阻層510厚度可為厚度其是獨立於網格線210的厚度。舉例來說，光阻層510可被形成為具有實質界於3000Å至15000Å間任何的厚度。舉例來說，光阻層510可具有實質界於8000Å至12000Å的厚度。
在形成光阻層510後，光阻層510被圖案化，而只覆蓋第二區域215b。圖案化光阻層510可包含進行光 微影及發展光阻，以在光阻中形成開口。例示的圖案化步驟包含光阻層的軟烤、遮罩對準、曝光、曝光後烘烤、顯影光阻層、清洗和乾燥(例如硬烘烤)。可替換地，圖案化光阻層510可包含無遮罩(mask-less)光微影，例如電子束寫入及離子束寫入。
由於輻射穿過第一區域215a到達感測區域114，而可選擇由第一區域215a上除去過濾層410，以促進光透射並增進量子效率。因此，藉由從第一區域215a上除去光阻層510，可圖案化光阻層510，以準備蝕刻過濾層410。更進一步，光阻層510亦可被圖案化，以從網格線210頂表面完全去除，並留下僅在第二區域215b上的光阻層510。然而，為減少圖案化光阻層510之光微影製程的複雜度，可進行光阻層510之圖案化，故僅去除多個網格線210之寬度的部份之光阻層510。舉例來說，光阻層510可被圖案化，故由網格線210之寬度的至少一半除去光阻層510。舉例來說，光阻層510可由網格線外部515被除去，但留下覆蓋於網格線內部516。
如圖6A與6B所示，在蝕刻製程期間，圖案化的光阻層510可被使用為保護於第二區域215b上的層(留下在第一區域215a上之暴露的層)之蝕刻遮罩。亦即，光阻層510為蝕刻製程(包含乾式蝕刻、濕式蝕刻及/或其他蝕刻方法)打開第一區域215a。
蝕刻可以對過濾層410具選擇性的蝕刻劑完成。舉例來說，當過濾層410包含TiN，蝕刻可以選擇性地蝕 刻TiN的含氟氣體(例如SF6、CF4、CHF3或C4F8氣體)進行。依據使用於過濾層410的材料，其他蝕刻劑亦具選擇的，蝕刻劑可包含濕式蝕刻劑及/或乾式蝕刻劑。再者，蝕刻劑或蝕刻製程的組合可被用於蝕刻第一區域215a上暴露的過濾層410。舉例來說，暴露的過濾層410可先使用乾式蝕刻，且最終再使用濕式蝕刻被蝕刻。選擇的蝕刻劑或蝕刻劑之群組可對形成於介電層170內的複數個層具有不同的蝕刻速率。舉例來說，選擇的蝕刻劑可以高蝕刻速率蝕刻過濾層410，而以低蝕刻速率(或可忽略不計的蝕刻速率)蝕刻蝕刻停止層310。在此種方法中，因蝕刻製程允許過濾層410的過度蝕刻，由第一區域215a除去過濾層410的蝕刻製程可具有較長的時間容差(time tolerance)。
當蝕刻停止層310並不包含在BSI製程時，由第一區域215a除去過濾層410可為時間敏感性的且難以控制。缺乏充足的控制可能導致蝕刻不足(under-etching)，其可造成較差的量子效率，起因於一些過濾層410會留在第一區域215a，且殘留之過濾層410後續可阻擋指向感測區域114的輻射。在另一方面，過度蝕刻亦可導致裝置性能的問題與損害。舉例來說，過度蝕刻可造成半導體晶片中其他層在無意中除去。舉例來說，其他層是在除去過濾層410後被蝕刻。這種不欲的蝕刻可能損及透射層的品質。過度蝕刻亦可能造成介電層170的劣化，以及阻礙感測區域114之量子效率。再者，過度蝕刻亦可能損及網格 線210，而產生減少量子效率的不均勻網格線，舉例來說，藉由產生不欲的反射來降低量子效率。然而，相較蝕刻停止層310，使用以較快速率蝕刻過濾層410之蝕刻劑，允許過濾層410暴露長於所需的時間，且減少過度蝕刻其他層。因此，對蝕刻停止層310和過濾層410使用具有不同蝕刻速率的蝕刻劑，可助於一些製造方法，並提升終端裝置的可靠性。
相較於蝕刻蝕刻停止層310，選擇的蝕刻劑或蝕刻劑的群組可較快地蝕刻過濾層410。此外，相較於網格線210，選擇的蝕刻劑可較快地蝕刻過濾層410快。舉例來說，相較於蝕刻停止層310的蝕刻速率，選擇的蝕刻劑可以至少三倍快的蝕刻速率蝕刻過濾層410。再者，相較於蝕刻劑蝕刻蝕刻停止層，選擇的蝕刻劑可以至少12倍的蝕刻速率蝕刻網格線。在這樣的實施例中，因網格線210蝕刻顯著地快於過濾層410，在過濾層410的蝕刻製程期間，蝕刻停止層310可保護網格線210免於過度蝕刻。前述的蝕刻比值是例示，不同的蝕刻速率關係是可基於選擇的蝕刻劑或蝕刻劑的群組。如此，在過濾層410、蝕刻停止層310和網格線210間的蝕刻速率關係可取決於選擇的蝕刻製程而有所不同。
如圖5B和圖6B所示，蝕刻製程由第一區域215a上除去過濾層410。額外地，亦如圖6B所示，蝕刻製程可部分地由第一區域215a上除去一些蝕刻停止層310。使用蝕刻停止層310允許半導體裝置對於選擇性蝕刻劑的 過度暴露，而對損害較低層具較低的風險。然而，雖以低速率，當蝕刻停止層310暴露於蝕刻劑時，蝕刻停止層310仍可被蝕刻。如此，在蝕刻製程後，第一區域215a可被較薄的蝕刻停止層310覆蓋。亦即，在第一區域215a上的一些蝕刻停止層310亦可在蝕刻製程期間被蝕刻去除。類似地，在一些實施例中，網格線210的頂表面未被光阻層510保護，藉由蝕刻製程，在網格線210的暴露部分上之蝕刻停止層310可被薄化。
在一些實施例中，於蝕刻製程後，第一區域215a的角615可被至少一些餘留的蝕刻停止層310覆蓋。一些蝕刻製程的方向性可導致第一區域215a的角615中較低的蝕刻速率。因此，在一些實施例中，相較於在第一區域215a的中間的蝕刻停止層，蝕刻停止層可具有較大的厚度而更接近角615。
如圖7A與圖7B所示，在第二區域215b上之餘留的光阻層510可被除去。舉例來說，光阻層510可被暴露於有機溶劑，且此有機溶劑由半導體裝置溶解並除去餘留部分的光阻層510。如光阻的乾式蝕刻之其他方法可被使用於去除餘留的光阻層510。
圖7A與圖7B顯示作為圖像感測器之具有網格的半導體裝置。網格藉由網格線210形成，且過濾層410可避免在感測區域114間的光學互擾，並提升量子效率。此外，在過濾層410的蝕刻製程期間，蝕刻停止層310的使用限制半導體裝置其他層的損害。
圖8A至圖11A是繪示根據本揭露另一實施例半導體裝置的例示順序製程的示意圖。圖8B至圖11B是對應於圖8A至圖11A之線段X1-X2的剖視示意圖。應理解，於圖8A至圖11A中所示的製程之前、之中或之後，額外的操作可被提供，且在方法的額外實施例中，下述一些操作可被替換或省略。操作/製程的順序是可互換的。再者，與前述實施例之相同或相似的配置、結構、材料、操作或製程，可被使用於此實施例中，且詳細的說明可被省略。
在此實施例中，過濾層410是以非共形沈積被沈積，且過濾層410可以剝離製程來圖案化。此外，在此實施例中，在過濾層410被圖案化後，蝕刻停止層310被選擇性地除去。
在蝕刻停止層310形成後(產生類似於圖3A與3B中所示的半導體裝置)，於蝕刻停止層310上的剝離層810可被形成且被圖案化。剝離層810可為以旋轉塗佈或其他適合的方法沈積之光阻層。舉例來說，剝離層810可以單層光阻之旋轉塗佈來形成。替換地或額外地，剝離層810可以具有不同蝕刻圖案之多層光阻來形成，以產生有助於剝離層810之剝離的底切。舉例來說，剝離層810可被形成為雙層光阻。當暴露於顯影劑時，雙層光阻的底層可具有等向蝕刻性質，雙層光阻的頂層可具有異向蝕刻性質。
在一些實施例中，剝離層810的厚度可相關於網 格線210或過濾層410的厚度。舉例來說，剝離層810可被形成為網格線210的至少兩倍之厚度。若網格線210厚度具有2000Å的厚度，剝離層810可形成為至少4000Å。替換地或額外地，剝離層810可形成為過濾層410的至少10倍厚。舉例來說，若過濾層410將形成為具有900Å的厚度，剝離層810可形成為具有至少9000Å的厚度。然而，剝離層810可具有獨立於其他層的厚度。舉例來說，在一些實施例中，剝離層810可具有實質界於3000Å至15000Å的厚度。在這樣的實施例中，剝離層810可具有實質界於8000Å至12000Å的厚度。替換地，當剝離層810形成為雙層，底層可有實質界於3000Å至5000Å的厚度，而頂層可有實質界於5000Å至10000Å的厚度。
在形成剝離層810後，剝離層810被圖案化而僅覆蓋第一區域215a。為準備形成僅在第二區域215b上的過濾層410，剝離層810可被圖案化，以僅覆蓋第一區域215a。在此種方法中，過濾層410將不會形成於第一區域215a上。如關連圖6A與6B中之前述內容，由特定區域除去過濾層410可提升底部感測區域114的量子效率。再者，剝離層810亦可被圖案化，故剝離層810可由網格線210的頂表面被除去，而留下僅在第一區域215a上的剝離層810。然而，為了減少剝離層810光微影的複雜度，剝離層810的圖案化可被進行，以僅由多個網格線210的寬度之部分除去層。舉例來說，剝離層810可被圖案化， 故剝離層810可由網格線210的頂表面部分815被除去，且剝離層810仍可保護網格線210的頂表面部分816。
如圖9A與圖9B所示，一旦剝離層810在蝕刻停止層310上被沈積並圖案化，過濾層410可被形成在半導體裝置上所有暴露的層上。在一些實施例中，如圖9B所示，過濾層410可以非共形製程形成，且僅在半導體裝置上之多個層的頂表面可被過濾層410覆蓋。然而，在其他實施例中，過濾層410可以共形製程形成，且在半導體裝置上之多個層的頂表面和側壁可被覆蓋。
如圖10A和圖10B所示，剝離層810可由半導體裝置除去。如此，過濾層410可由被剝離層810保護的區域215上被清除，但未被剝離層810保護的區域215上之過濾層410可被留下。在一些實施例中，使用對剝離層810具有選擇性的蝕刻劑除去剝離層810。舉例來說，當剝離層810是光阻，可使用光阻剝離液除去剝離層810。除去剝離層810亦由區域215除去被剝離層810保護的過濾層410。如此，在一些實施例中，如圖10B所示，在剝離製程後，過濾層410可僅在第二區域215b之上。
如圖11A與圖11B所示，在除去剝離層810後，蝕刻停止層310可選擇性地由第一區域215a除去。如此，此實施例可包含藉由蝕刻蝕刻停止層310的暴露區域，以由多個第一區域215a除去蝕刻停止層310。
在一些實施例，不留下覆蓋第一區域215a的蝕刻停止層310是希望的，以提升感測元件414的量子效率。 舉例來說，若蝕刻停止層310的厚度可影響感測區域114的量子效率，則除去蝕刻停止層310係要求的。在這樣的例子中，對蝕刻停止層310具選擇性的蝕刻製程是被進行的，以除去暴露的蝕刻停止層310。可選擇用於此製程的蝕刻劑，以快速地蝕刻蝕刻停止層310，且最低程度地蝕刻過濾層410。舉例來說，當過濾層410是金屬層且蝕刻停止層310是介電層，圖11B中之蝕刻所選用的蝕刻劑可僅除去介電材料且不蝕刻金屬材料。如此，過濾層410可作為蝕刻劑的遮罩，而蝕刻劑除去暴露的蝕刻停止層310。再者，如圖11B所示，此蝕刻製程可為具方向性的或異向性的，以最小化側壁的蝕刻。舉例來說，可以深度反應性離子蝕刻(reactive ion eatching，RIE)進行蝕刻停止層310的蝕刻，以最小化側壁蝕刻。
圖12A和圖13A是繪示根據本揭露另一實施例半導體裝置的例示順序製程的示意圖。圖12B和圖13B是對應於圖12A和圖13A之線段X1-X2的剖視示意圖。應理解，於圖12A和圖13A所示的製程之前、之中或之後，額外的操作可被提供，且在方法的額外實施例中，下述一些操作可被替換或省略。操作/製程的順序是可互換的。再者，與前述實施例之相同或相似的配置、結構、材料、操作或製程，可被使用於此實施例中，且詳細的說明可被省略。
在此實施例中，於光阻層510被圖案化且過濾層410由第一區域215a蝕刻移除後，類似於圖6A和圖6B， 在蝕刻蝕刻停止層310的期間，光阻層510的餘留部分可被留在半導體裝置上，以保護第二區域215b。在此實施例中，為了最小化蝕刻停止層310所造成潛在量子效率的缺點，蝕刻停止層310可由第一區域215a選擇性地除去。
可使用具選擇性的蝕刻劑蝕刻蝕刻停止層310。舉例來說，當蝕刻停止層310以氧化層來形成時，可以對氧化物具有高度選擇性的蝕刻劑製程(例如CHFx結合O2及/或Ar)，除去蝕刻停止層310。由於光阻並未從半導體裝置除去，餘留的光阻層510保護於第二區域215b上的過濾層410和蝕刻停止層310。如此，僅有在第一區域215a上的蝕刻停止層310被蝕刻。
如圖13A和圖13B所示，保護於第二區域215b上之多個層之餘留的光阻層510可被除去。舉例來說，光阻層510可被暴露於有機溶劑及/或光阻剝離液，其中有機溶劑及光阻剝離液係由半導體裝置溶解並除去光阻層510的餘留部分。如光阻的乾式蝕刻之其他方法亦可被用於除去餘留的光阻層510。
圖13A和圖13B顯示作為圖像感測器之具有網格的半導體裝置。由網格線210和過濾層410形成的網格可避免在感測區域114間的光學互擾，並提升感測區域114的量子效率。此外，蝕刻停止層310已由第一區域215a上除去，以最小化感測區域114的量子效率衰減。
圖14是根據本揭露另一實施例代表BSI感測器製程1400的例示流程圖。整體的BSI製程1400說明製 造完整的BSI感測器的例示方法。
製程1400可以步驟1402為起始，其中為製造提供包含前側與後側的基材。舉例來說，基材102被提供於步驟1402。
在步驟1404中，前側製程可在基材上進行。舉例來說，感測區域114和MLI 120(包含ILD 130、介層窗132和導線134)可在基材102的前側(即前表面104)被製造。
製程1400可繼續步驟1406，其中經處理的基材可結合至載體晶圓。舉例來說，基材102可被翻轉顛倒，且MLI 120可結合至載體晶圓140。
在步驟1408中，基材的後側可被薄化，因此感測器可較接近翻轉基材的頂表面。舉例來說，當基材102是SOI基材，SOI基板層(handle layer)可在步驟1408中被薄化。然而，在步驟1408中，其他類型的基材可被薄化。
在基材的後側上，製程1400可繼續額外的製程。在步驟1410中，在基材的後側可形成介電層。舉例來說，在基材102的後側106形成介電層170。
在步驟1412中，在其他目的中，在介電層170上的網格可被形成，以最小化光學互擾並增進量子效率。在步驟1412中形成的網格可以相關於圖1A與圖1B至圖13A與圖13B所述的方法來形成。替換地或額外地，在步驟1412中形成的網格可以製程1500和製程1600來形 成，其是於圖15和圖16中說明。然而，在步驟1412中形成的形式，替換的方法亦可被實施。
在步驟1414中，於基材的後側上形成光學層。舉例來說，光學層(包含抗反射塗料、彩色濾光器和微透鏡)可形成在網格線210、區域215及/或介電層170上。
製程1400可繼續在步驟1416中之封裝BSI感測器。舉例來說，在步驟1416中，玻璃晶圓可被結合並被格柵化，以封裝BSI感測器。
圖15是根據本揭露另一實施例代表網格製程的例示流程圖。製程1500以流程步驟說明有關於圖1A與圖1B至圖13A與圖13B所說明的形成BSI感測器的網格。
製程1500可以步驟1502起始，其中網格可在BSI裝置的後側上方的介電層上被沈積及被圖案化。舉例來說，在步驟1502中，網格線210可在介電層170上被形成並被圖案化。網格線210可在介電層170上定義出多個區域215。
在步驟1504中，蝕刻停止層可形成於BSI裝置的後側上。舉例來說，蝕刻停止層310可共形地形成於後側106上，並覆蓋在多個區域215中之網格線210及介電層170的暴露部分。在步驟1506中，過濾層可形成於BSI裝置的後側上。過濾層的厚度和材料可被選擇，以具有所要求的光學性質。舉例來說，過濾層41可形成於蝕刻停止層310上。
在步驟1508中，光阻可被沈積並被圖案化。舉例 來說，光阻層510可被沈積並被圖案化，以保護過濾層410的一些區域。在步驟1510中，過濾層410的暴露區域(未被光阻保護的區域)可使用對過濾層410具選擇性的蝕刻劑來蝕刻。在一些實施例中，相較於過濾層，使用於步驟1510的蝕刻劑可以較低的速率來蝕刻步驟1504的蝕刻停止層。
在步驟1512中，決定是否有需要由BSI裝置的一些區域除去蝕刻停止層。舉例來說，若蝕刻停止層具有造成光透射問題的厚度，或者蝕刻停止層不允許所要求的量子效率，則可決定蝕刻停止層應被除去(步驟1512：否)。製程1500可繼續步驟1514，且蝕刻停止層的暴露區域可由半導體裝置被蝕刻。舉例來說，在未被光阻層510保護的區域中，蝕刻停止層310可由半導體裝置以RIE蝕刻來去除。替換地，可決定蝕刻停止層可留在感測區域上(步驟1512：是)。當蝕刻停止層是薄的且具有高穿透係數，蝕刻停止層可留在感測區域上，而不影響光學裝置的量子效率。舉例來說，若蝕刻停止層310不影響感測元件414的量子效率，蝕刻停止層310可被留在第一區域215a上方。在這樣的實施例中，製程1500可繼續步驟1516，並除去剩餘的光阻。舉例來說，使用光阻剝離液，光阻層510的餘留部分可被除去。
在步驟1518中，網格可被完成。舉例來說，可在步驟1518中進行清洗步驟或退火步驟，以完成網格。
圖16是根據本揭露實施例代表網格製程的例示流 程圖。製程1600以流程步驟說明有關於圖1A與圖1B至圖13A與圖13B所說明的形成BSI感測器的網格。
製程1600可以步驟1602起始，其中網格可在BSI裝置的後側上方的介電層上被沈積及被圖案化。舉例來說，在步驟1602中，網格線210可在介電層170上被形成並被圖案化。在步驟1604中，蝕刻停止層可形成於BSI裝置的後側上。舉例來說，蝕刻停止層310可以非共形製程於後側106上被形成，覆蓋在多個區域中之網格線210及介電層170的暴露部分的頂表面，但不覆蓋這些層的側壁。然而，在其他實施例中，蝕刻停止層310的形成可以共形製程被完成。
在步驟1606中，剝離製程的光阻可被沈積並被圖案化。舉例來說，剝離層810(包含一或多層光阻層)可被形成並被圖案化，以保護介電層170的一些區域。在步驟1608中，介電層170的暴露區域(未被剝離層810保護的區域)，可以過濾層410覆蓋。在一些實施例中，過濾層410可以非共形製程形成，覆蓋在多個區域中網格線210、剝離層810及介電層170之暴露部分的頂表面，但不覆蓋這些層的側壁。然而，在其他實施例中，過濾層410可被共形地形成。
在步驟1610中，剝離製程可除去光阻，清除在BSI感測器上的任何光阻和在光阻上的過濾層410。舉例來說，藉由暴露剝離層810到光阻剝離液或其他溶劑，剝離層810可被除去。此製程不僅可除去剝離層810，亦可 除去在剝離層頂部上的過濾層410。
在步驟1612中，如同製程1500的步驟1512，可決定是否需要由BSI裝置的一些區域除去蝕刻停止層。當決定蝕刻停止層應被除去(步驟1612：否)，製程1600可繼續製程1614，且蝕刻停止層的暴露區域可由半導體裝置被蝕刻。然而，當決定蝕刻停止層可留在感測區域上(步驟1612：是)，製程1600可繼續步驟1616並除去剩餘光阻。在步驟1618，類似於步驟1518，可藉由，例如，清洗步驟或退火步驟完成網格。
在一些情形下，BSI感測器可得利於在光源和光偵測裝置間的網格，以減少在鄰近裝置間的光學互擾，而增進其量子效率。網格隔離射入的光線，而可被使用於過濾不希望的頻率，且因散射或其他類似的原因，網格可被配置以減少或最小化光損耗。然而，如未斟酌，網格的製造關係到潛在感應器損壞的特定挑戰。舉例來說，網格不精確的製造可能劣化在感測器上的介電層，其可能影響感測器的不一致，並使感測器對入射光反應。再者，若網格線未被謹慎的製造，網格線可能造成不規則的形狀或輪廓，其不但未增進光感裝置的表現，可能減少裝置的一致性與效率。這些在BSI感測器上實施網格的許多其他挑戰中，可存在且複雜化具有網格的BSI感測器之整體製程上。
本揭露提供多個不同的實施例以於BSI感測器上形成網格，而因在網格製造期間的蝕刻步驟，對其他層所造成的受損甚小或無受損。所揭露的為網格製造之蝕刻停 止層，可促進網格製造並改善裝置表現。舉例來說，包含蝕刻停止層310允許由特定區域過度蝕刻過濾層410，伴隨對網格線210及/或介電層170的小風險之受損。不欲的蝕刻可能影響感測器的結果和性能。因此，相關於不精準蝕刻之製造上的錯誤，可藉由在網格的製造中引入蝕刻停止層來避免。此外，相較於BSI感測器的其他層，具有高透光及高蝕刻選擇性的選擇蝕刻停止層310允許閃爍衰減層(flicker reduction layer)的產生，且此些閃爍衰減層的最終裝置不具有量子效率減損。再者，因蝕刻停止層可形成於整個基材，而避免額外的微影製程，本揭露之實施例無需額外的遮罩步驟。舉例來說，蝕刻停止層310可共形沈積於整個基材102上方，且無需額外的遮罩。如此，蝕刻停止層310的採用並不顯著的增加製造成本與複雜度。就至少這些因素，本揭露之實施例的優點可對BSI的製造產生更精確且簡易的製程，而增進BSI裝置的可靠性與產率之兩者。
應理解，並非所有的優點均需於此處討論，無特定的優點是針對所有的實施例與例示，且其他實施例與例示可提供不同的優點。
根據本揭露之一態樣，一種形成半導體裝置的方法。形成多個光感區域於基材的前側上。圖案化於基材的後側上之第一層，以形成定義多個第一區域和多個第二區域的多個網格線。形成第二層於後側之多個暴露部分、網格線、第一區域和第二區域上。形成第三層於第二層上。圖案化 第三層，而由第一區域上除去第三層。
根據本揭露之一實施例，圖案化第三層的操作包含形成第四層於第三層上。圖案化第四層，而由第一區域上除去第四層。使用蝕刻劑來蝕刻第三層的多個暴露區域，以及由後側除去第四層的多個餘留部分。根據本揭露之一實施例，圖案化第四層的操作包含由每一網格線的至少一部分上除去第四層。根據本揭露之一實施例，定義第二區域的每一網格線之寬度係大於定義第一區域的每一網格線之寬度。除去第四層的操作包含由每一網格線之至少一半的寬度上除去第四層。根據本揭露之一實施例，除去第四層的操作包含由每一網格線上完全除去第四層。根據本揭露之一實施例，相較於蝕刻劑蝕刻第二層，蝕刻劑以較快速率蝕刻第三層；以及相較於蝕刻劑蝕刻第一層，蝕刻劑以較快速率蝕刻第三層。根據本揭露之一實施例，相較於蝕刻劑蝕刻第一層，蝕刻劑以至少快三倍的速率蝕刻第三層；以及相較於蝕刻劑蝕刻第二層，蝕刻劑以至少快十二倍的速率蝕刻第一層。根據本揭露之一實施例，蝕刻第三層的暴露區域的操作包含暴露第三層的區域於氟氣體。根據本揭露之一實施例，蝕刻劑為第一蝕刻劑；以及方法更包含，於圖案化第三層的操作後，藉由使用第二蝕刻劑來蝕刻第二層的暴露區域，由第一區域除去第二層，第二蝕刻劑不同於第一蝕刻劑，第二蝕刻劑對第二層具選擇性。根據本揭露之一實施例，形成第四層的操作包含，沈積具有厚度之光阻層，光阻層之厚度係第一層的厚度的至少兩 倍。根據本揭露之一實施例，沈積光阻層的操作包含，旋轉塗佈光阻層到實質界於5000Å與15000Å間的厚度。根據本揭露之一實施例，第二層是薄於第三層；以及相較於第三層，第二層是更可透光的。根據本揭露之一實施例，第三層至少部份地過濾波長實質界於10nm與1000nm間的輻射。根據本揭露之一實施例，每一第一區域是被塑型為第一多邊形。每一第二區域是被塑型為第二多邊形，第二多邊形較該第一多邊形具有更少的複數邊。第一區域的至少一者是相鄰於第二區域的至少四者。第一區域的至少一者是大於第二區域的至少四者。根據本揭露之一實施例，圖案化第一層的操作包含，形成反射層，反射層包含鎢、鈷、鈦、鋁或鋁銅之至少一者，反射層具有實質界於100Å與10000Å間的厚度。形成第二層的操作包含，形成絕緣層，絕緣層包含氧化矽、碳化矽、氮化矽或氮氧化矽之至少一者，絕緣層具有實質界於10Å與10000Å間的厚度。形成第三層的操作包含，形成過濾層，過濾層包含氮化層或金屬層之至少一者，過濾層具有實質界於100Å與10000Å間的厚度。根據本揭露之一實施例，形成反射層的操作包含，形成鎢層，鎢層具有實質界於1000Å與5000Å間的厚度。形成絕緣層的操作包含，形成氧化層，氧化層具有實質界於200Å與700Å間的厚度。形成過濾層的操作包含，形成氮化鈦層，氮化鈦層具有實質界於700Å與1100Å間的厚度。根據本揭露之一實施例，形成第二層的操作包含，形成共形氧化層，共形氧化層具有實 質界於10Å與5000Å間的厚度。形成第三層的操作包含，形成共形氮化層。
根據本揭露之另一態樣，一種形成半導體裝置的方法，包含形成多個感測區域於基材的前側上。形成絕緣層於基材的後側上。圖案化於絕緣層上之導體網格，導體網格定義多個第一區域和多個第二區域，每一第一區域至少部份地覆蓋於基材的前側上相應的感測區域。形成蝕刻停止層於絕緣層與導體網格上。形成過濾層於蝕刻停止層上。由第一區域上除去過濾層，及形成多個光學層於後側上。
根據本揭露之又一態樣，一種裝置，包含半導體基材、多個感測區域、第一層、多個導體網格線、第二層及第三層。半導體基材包含前側與後側。多個感測區域設置於基材的前側上。第一層設置於基材的後側上，第一層是具有實質界於10Å與10000Å間的厚度之絕緣層。多個導體網格線形成於第一層上，導體網格線定義多個第一區域和多個第二區域，每一第一區域至少部分地覆蓋相應感測區域。第二層設置於第二區域和至少一部分的導體網格線上，其中第二層是具有實質界於10Å與5000Å間之厚度的絕緣層。第三層設置於第二層上，第三層是導電的，且第三層包含氮化層或金屬層之至少一者，其中第三層具有實質界於10Å與1000Å間的厚度，且第三層至少部分地吸收具有實質界於10nm與1000nm間之波長的輻射。
根據本揭露之一實施例，第二區域的每一者是相鄰 於第一區域的至少二者。第二層亦設置於第一區域上。第三層亦設置於導體網格線的至少一部分上；以及設置於第一區域之第二層的厚度係小於設置於第二區域之第二層的厚度。
前述內容概述若干實施例之特徵以使得熟習此項技術者可較佳地理解本揭露之一實施例的內容態樣。熟習此項技術者應理解，其可容易地使用本揭露之一實施例的內容做為設計或修改其他製程及結構之基礎用於進行本文中所介紹之實施例之相同的目的及/或達成相同的優點。熟習此項技術者應同時意識到，此等等效建構不偏離本揭露之一實施例的內容之精神及範疇，且其可在本文中進行各種變化、替代及修飾而不偏離本揭露之一實施例的內容之精神及範疇。
再者，雖所述的實施例已在本文中說明，本文的範圍包含熟習此項技術者依照本揭露之一實施例中可思及之實質相等的元件、修飾、省略、組合(例如各種實施例之型態的組合)、調整及/或替代的任何與所有實施例。舉例來說，例示系統顯示之組成的標號或方向是可被修飾的。此外，參閱附圖所示的例示方法，其步驟的順序或片段可被修飾，且步驟可被增加或省略。
因此，前述說明僅是為了說明的目的而呈現，其對所揭露的確切形式或所揭露的實施例並非詳盡無疑且並不作為限制。修改或改寫對熟習此項技術者，是由說明書所思及和本揭露實施例所實踐可顯而易見的。
基於使用於專利範圍的語言，專利範圍以廣泛解釋，且不受限於本說明書中所說明的實施例，其中例示是以非專屬建構。再者，所述方法的步驟可以任何方式被修飾，包含藉由重新排列步驟及/或插入或刪除步驟。
1400:製程
1402,1404,1406,1408,1410,1412,1414,1416:步驟

Claims (10)

  1. 一種半導體裝置的形成方法，包含：形成複數個光感區域於一基材的一前側上；圖案化於該基材的一後側上之一第一層，以形成定義複數個第一區域和複數個第二區域的複數個網格線；形成一第二層於該後側之複數個暴露部分、該些網格線、該些第一區域和該些第二區域上；形成一第三層於該第二層上；以及圖案化該第三層，而由該些第一區域上除去該第三層。
  2. 如請求項1所述之半導體裝置的形成方法，其中該圖案化該第三層的操作包含：形成一第四層於該第三層上；圖案化該第四層，而由該些第一區域上除去該第四層；使用一蝕刻劑來蝕刻該第三層的複數個暴露區域；以及由該後側除去該第四層的複數個餘留部分。
  3. 如請求項2所述之半導體裝置的形成方法，其中該圖案化該第四層的操作包含由每一該些網格線的至少一部分上除去該第四層。
  4. 如請求項2所述之半導體裝置的形成方法，其中該蝕刻該第三層的該些暴露區域的操作包含暴露該 第三層的該些區域於氟氣體。
  5. 如請求項2所述之半導體裝置的形成方法，其中：該蝕刻劑為一第一蝕刻劑；以及該方法更包含，於該圖案化該第三層的操作後，藉由使用一第二蝕刻劑來蝕刻該第二層的該些暴露區域，由該些第一區域除去該第二層，該第二蝕刻劑不同於該第一蝕刻劑，該第二蝕刻劑對該第二層具選擇性。
  6. 如請求項1所述之半導體裝置的形成方法，其中：該第二層是薄於該第三層；以及相較於該第三層，該第二層是更可透光的。
  7. 如請求項1所述之半導體裝置的形成方法，其中每一該些第一區域是被塑型為一第一多邊形；每一該些第二區域是被塑型為一第二多邊形，該第二多邊形較該第一多邊形具有更少的複數邊；該些第一區域的至少一者是相鄰於該些第二區域的至少四者；以及該些第一區域的該至少一者是大於該些第二區域的該至少四者。
  8. 一種半導體裝置的形成方法，包含：形成複數個感測區域於一基材的一前側上；形成一絕緣層於該基材的一後側上；圖案化於該絕緣層上之一導體網格，該導體網格定義複數個第一區域和複數個第二區域，每一該些第一區域至少部份地覆蓋於該基材的該前側上相應的該些感測區域；形成一蝕刻停止層於該絕緣層與該導體網格上；形成一過濾層於該蝕刻停止層上；由該些第一區域上除去該過濾層；以及形成複數個光學層於該後側上。
  9. 一種半導體裝置，包含：一半導體基材，包含一前側與一後側；複數個感測區域，設置於該基材的該前側上；一第一層，設置於該基材的該後側上，該第一層是具有實質界於10Å與10000Å間的一厚度之一絕緣層；複數個導體網格線，形成於該第一層上，該些導體網格線定義複數個第一區域和複數個第二區域，每一該些第一區域至少部分地覆蓋一相應感測區域；一第二層，設置於該些第二區域和至少一部分的該些導體網格線上，其中該第二層是具有實質界於10Å與5000Å間之一厚度的一絕緣層；以及一第三層，設置於該第二層上，該第三層是導電的，且 該第三層包含氮化層或一金屬層之至少一者，其中該第三層具有實質界於10Å與1000Å間的一厚度，且該第三層至少部分地吸收具有實質界於10nm與1000nm間之一波長的一輻射。
  10. 如請求項9所述之半導體裝置，其中：該些第二區域的每一者是相鄰於該些第一區域的至少二者；該第二層亦設置於該些第一區域上；該第三層亦設置於該些導體網格線的至少一部分上；以及設置於該些第一區域之該第二層的一厚度係小於設置於該些第二區域之該第二層的一厚度。
TW109105226A 2019-02-28 2020-02-18 半導體裝置及其形成方法 TWI718875B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/288,755 US11069740B2 (en) 2019-02-28 2019-02-28 Image sensor grid and method of manufacturing same
US16/288,755 2019-02-28

Publications (2)

Publication Number Publication Date
TW202101748A TW202101748A (zh) 2021-01-01
TWI718875B true TWI718875B (zh) 2021-02-11

Family

ID=72236846

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105226A TWI718875B (zh) 2019-02-28 2020-02-18 半導體裝置及其形成方法

Country Status (3)

Country Link
US (2) US11069740B2 (zh)
CN (1) CN111627943B (zh)
TW (1) TWI718875B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397541B (zh) * 2020-11-16 2024-03-08 武汉新芯集成电路制造有限公司 背照式图像传感器的制造方法
CN115394753B (zh) * 2021-05-20 2025-02-21 原相科技股份有限公司 远红外线感测元件及制造方法与感测介电层厚度决定方法
CN115224064A (zh) * 2022-06-27 2022-10-21 上海集成电路装备材料产业创新中心有限公司 背照式图像传感器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224343A1 (en) * 2008-03-06 2009-09-10 Micron Technology, Inc. Methods of forming imager devices, imager devices configured for back side illumination, and systems including the same
US20100176474A1 (en) * 2009-01-14 2010-07-15 Samsung Electronics Co., Ltd. Back-lit image sensor and method of manufacture
US20130241018A1 (en) * 2012-03-15 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Grids in Backside Illumination Image Sensor Chips and Methods for Forming the Same
US20180240838A1 (en) * 2016-11-29 2018-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cmos image sensor with dual damascene grid design having absorption enhancement structure
US20180301483A1 (en) * 2012-12-10 2018-10-18 Canon Kabushiki Kaisha Solid-state image sensor and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582995B2 (en) * 2001-07-11 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a shallow ion implanted microelectronic structure
KR20080004880A (ko) * 2006-07-07 2008-01-10 삼성전자주식회사 칼라필터 기판, 이를 갖는 표시패널 및 이의 제조방법
JP5086877B2 (ja) * 2008-04-11 2012-11-28 シャープ株式会社 固体撮像素子およびその製造方法、電子情報機器
CN102194836B (zh) * 2010-03-16 2016-03-16 联华电子股份有限公司 图像感测元件的制造方法及其重新制作方法
US8598672B2 (en) * 2011-01-26 2013-12-03 Maxim Integrated Products, Inc Light sensor having IR cut interference filter with color filter integrated on-chip
US8610229B2 (en) 2011-04-14 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall for backside illuminated image sensor metal grid and method of manufacturing same
US9202833B2 (en) * 2013-08-23 2015-12-01 Semiconductor Components Industries, Llc Imaging systems with baffle grids
US10298911B2 (en) * 2014-03-31 2019-05-21 Empire Technology Development Llc Visualization of spatial and other relationships
US20160150136A1 (en) * 2014-11-24 2016-05-26 Himax Technologies Limited Image sensing device with cover plate having optical pattern thereon
US9647022B2 (en) * 2015-02-12 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer structure for high aspect ratio etch
US9583356B1 (en) * 2015-09-30 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224343A1 (en) * 2008-03-06 2009-09-10 Micron Technology, Inc. Methods of forming imager devices, imager devices configured for back side illumination, and systems including the same
US20100176474A1 (en) * 2009-01-14 2010-07-15 Samsung Electronics Co., Ltd. Back-lit image sensor and method of manufacture
US20130241018A1 (en) * 2012-03-15 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Grids in Backside Illumination Image Sensor Chips and Methods for Forming the Same
US20180301483A1 (en) * 2012-12-10 2018-10-18 Canon Kabushiki Kaisha Solid-state image sensor and method of manufacturing the same
US20180240838A1 (en) * 2016-11-29 2018-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cmos image sensor with dual damascene grid design having absorption enhancement structure

Also Published As

Publication number Publication date
US20200279887A1 (en) 2020-09-03
US11652133B2 (en) 2023-05-16
US20210351225A1 (en) 2021-11-11
CN111627943A (zh) 2020-09-04
CN111627943B (zh) 2024-01-09
TW202101748A (zh) 2021-01-01
US11069740B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
US8222710B2 (en) Sensor structure for optical performance enhancement
CN104051478B (zh) Bsi图像传感器件的新型背面结构
US20240047496A1 (en) Image sensor grid and method of fabrication of same
US10868065B2 (en) Front side illuminated image sensor device structure and method for forming the same
CN106057832A (zh) 用于使光输入更为一致的堆叠栅格
US11652133B2 (en) Image sensor grid and method of manufacturing same
CN111415950B (zh) 影像传感器及其制造方法
TW201727885A (zh) 影像感測器
US9673246B2 (en) Dual metal for a backside package of backside illuminated image sensor
US20180269251A1 (en) Method for forming the front-side illuminated image sensor device structure with light pipe
CN105374831A (zh) 图像传感器及其形成方法
US10056427B1 (en) Front side illuminated image sensor device structure and method for forming the same
TWI734502B (zh) 集成電路裝置、製造其的方法以及半導體圖像傳感裝置
TWI710126B (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
CN101404290A (zh) 图像传感器及其制造方法
CN222706903U (zh) 具有包含量子点材料的光电二极管的光电装置
TWI862061B (zh) 半導體裝置和製造半導體裝置的方法
TWI881470B (zh) 半導體裝置及其製造方法
JP2015153870A (ja) 半導体装置の製造方法、光電変換装置