TWI718419B

TWI718419B - 半導體裝置、其設計方法及包括其的系統

Info

Publication number: TWI718419B
Application number: TW107135197A
Authority: TW
Inventors: 田麗鈞; 江庭瑋; 陳順利; 陳庭榆; 王新泳
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2018-04-02
Filing date: 2018-10-05
Publication date: 2021-02-11
Also published as: CN119789533A; US11182529B2; US12393762B2; US20220075923A1; US20240394459A1; US20190303527A1; TW201943025A; CN110349947A

Abstract

本發明實施例提供了一種半導體裝置，包括第一佈局圖案，所述第一佈局圖案包括第一標準單元，所述第一標準單元包括：多條第一信號線，設置為相互平行並且每條第一信號線的中心位於相應的第一佈線軌道上；以及兩條第一電源線，平行地設置在所述多條第一信號線的相對兩側並且具有相同的寬度，其中，所述兩條第一電源線的中心線限定為所述第一標準單元的邊界。該半導體裝置通過改變佈線軌道，縮小標準單元，同時增加縮小的標準單元的電源線的寬度來解決佈線問題和電遷移。本發明還提供了半導體裝置的設計方法及包括半導體裝置的系統。

Description

半導體裝置、其設計方法及包括其的系統

本發明實施例一般地關於半導體技術領域，更具體地，關於半導體裝置、其設計方法及包括其的系統。

當前使積體電路（IC）小型化的趨勢已經產生了更小的器件，該更小的器件消耗更少的功率，甚至以更高速度提供更多功能。小型化製程也已導致更嚴格的設計和製造規範以及可靠性挑戰。各個電子設計自動化（EDA）工具生成、優化和驗證用於積體電路的標準單元佈局設計，同時確保滿足標準單元佈局設計和製造規範。

在現有技術中，在16條佈線軌道（routing track）1-16上設計的半導體裝置的第二金屬層的佈局圖案。將信號線與電源線VSS和VDD進行整體設計會存在以下佈線和電遷移問題：當將信號線和VSS和VDD電源線的中心均放置在佈線軌道1-16上時，如果該佈局圖案劃分邊界或者縮小標準單元，則一些邊界位於電源線VSS的中心，但是存在一些邊界位於VDD電源線之外，所以縮小標準單元的會存在佈線和電遷移問題。當電源線VDD和VSS的寬度增加時，將電源線VSS的中心放置在佈線軌道1和16上，但是電源線的中心無法放置在佈線軌道上，也會存在佈線問題。其中，電遷移是金屬線在電流和溫度作用下產生的金屬遷移現象，它可能使金屬線斷裂，從而影響晶片的正常工作。

例如，在現有技術中，第一金屬層和第二金屬層中的VSS為32nm，VDD為64nm。同一層中的電源線VSS與電源線VDD的寬度不同，例如電源線VDD與信號線之間的間隙非常大，信號線和電源線VSS中相鄰導線之間的間隙較小，佈線不均勻，當縮小標準單元時容易導致電遷移問題和佈線問題。而且不均勻佈線在半導體器件的製造過程中很難保證精度和器件性能。

另外，當標準單元A和標準單元B的區別僅為佈線VSS形狀和引腳位置不同時，也需要在庫中建立兩個標準單元A和B，並且可以根據標準單元A和標準單元B設計第一金屬層的佈局圖案，從而增加了設計週期。而且現有技術中，由於上下翻轉的標準單元的引腳位置可能偏離佈線軌道，因此也會導致佈局圖案的故障。

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種半導體裝置，包括第一佈局圖案，所述第一佈局圖案包括第一標準單元，所述第一標準單元包括：多條第一信號線，設置為相互平行並且每條第一信號線的中心位於相應的第一佈線軌道上；以及兩條第一電源線，平行地設置在所述多條第一信號線的相對兩側並且具有相同的寬度，其中，所述兩條第一電源線的中心線限定為所述第一標準單元的邊界。

在實施例中，每條第一電源線與相鄰的第一信號線之間的間隙為相同的第一距離；所述多條第一信號線中的相鄰的兩條第一信號線之間的間隙均為相同的第二距離，所述第一距離大於或等於所述第二距離。

在實施例中，每條第一信號線的寬度小於所述第一電源線的寬度。

在實施例中，半導體裝置更包括第二佈局圖案，其中，所述第二佈局圖案包括變型的第一標準單元，通過將所述第一標準單元上下翻轉形成所述變型的第一標準單元。

在實施例中，所述第一佈線軌道包括奇數條第一佈線軌道，並且所述第一信號線的數量與所述第一佈線軌道的數量相同。

在實施例中，半導體裝置更包括第三佈局圖案，所述第三佈局圖案包括第二標準單元，所述第二標準單元包括：偶數條第二信號線，設置為相互平行並且每條第二信號線的中心位於相應的第二佈線軌道上；兩條第二電源線，分別設置在所述偶數條第二信號線的相對兩側並具有相同的寬度，其中，所述第一電源線的寬度大於所述第二電源線的寬度並且所述兩條第二電源線的中心線限定為第二標準單元的邊界。

在實施例中，每條第二電源線與相鄰的第二信號線之間的間隙為相同的第三距離；所述偶數條第二信號線中的相鄰的兩條第二信號線之間的間隙均為相同的第四距離，其中，所述第三距離大於或等於所述第四距離。

在實施例中，半導體裝置更包括所述第四佈局圖案，其中，所述第四佈局圖案包括變型的第二標準單元，並且上下翻轉的第二標準單元作為變型的第二標準單元。

在實施例中，半導體裝置更包括位於所述第一金屬層中的第五佈局圖案，其中，所述第一佈局圖案位於所述第一金屬層上方的第二金屬層中；所述第五佈局圖案包括第三標準單元，所述第三標準單元包括：多個導電部件，設置在所述第一佈線軌道上；兩條第三電源線，與所述第一佈線軌道平行地設置在所述多個導電部件的相對兩側，其中，所述第三電源線的寬度小於所述第一電源線的寬度並且所述第三電源線的中心與所述第一電源線的中心重疊。

在實施例中，所述半導體裝置更包括位於所述第一金屬層中的第六佈局圖案，其中，所述第六佈局圖案包括變型的第三標準單元，將上下翻轉的第三標準單元作為所述變型的第三標準單元。

根據本發明的另一方面，提供了一種用於設計半導體裝置的方法包括：提供相互平行的多條第一信號線並且將所述多條第一信號線的中心設置在相應第一佈線軌道上；將兩條第一電源線平行地設置在所述多條第一信號線的相對兩側；以及將所述兩條第一電源線設置為具有相同的寬度以形成第一佈局圖案，其中，所述兩條第一電源線的中心線限定為第一標準單元的邊界。

在實施例中，將所述第一標準單元進行變型並根據變型的第一標準單元設置第二佈局圖案。

在實施例中，將所述第一標準單元進行變型更包括將所述第一標準單元上下翻轉。

在實施例中，每條第一電源線與相鄰的第一信號線之間的間隙為相同的第一距離；所述多條第一信號線為奇數條第一信號線，並且所述基數條第一信號線中的相鄰的兩條第一信號線之間的間隙均為相同的第二距離，其中，所述第一距離大於或等於所述第二距離，並且所述第一佈線軌道的數量與所述第一信號線的數量相同。

在實施例中，用於設計半導體裝置的方法更包括：提供相互平行的偶數條第二信號線並且將所述偶數條第二信號線的中心設置在第二佈線軌道上；將兩條第二電源線平行地設置在所述偶數條第二信號線的相對兩側，其中，所述第一電源線的寬度大於所述第二電源線的寬度，所述奇數條第一信號線的寬度與所述偶數條第二信號線的寬度相同，以及將所述兩條第二電源線設置為具有相同的寬度以形成第三佈局圖案，其中，所述兩條第二電源線的中心線限定為第二標準單元的邊界。

在實施例中，每條第二電源線與相鄰的第二信號線之間的間隙設置為相同的第三距離；所述偶數條第二信號線中的相鄰的兩條第二信號線之間的間隙均設置為所述第四距離，其中，所述第三距離大於或等於所述第四距離。

在實施例中，將所述第二標準單元進行上下翻轉並根據上下翻轉的第二標準單元設置第四佈局圖案。

在實施例中，所述兩條第一電源線包括第一VSS電源線和第一VDD電源線，將所述第一VSS電源線和所述第一VDD電源線寬度設置為大於所述多條第一信號線的寬度。

在實施例中，變型的第一標準單元中的第一VDD線設置為與第一標準單元中的第一VDD線重疊。

根據本發明的又一方面，提供了一種包括半導體裝置的系統，包括：基底；半導體器件，設置在所述基底上方；第一金屬層，位於所述半導體器件上方並且包括第一佈局圖案，其中，所述第一佈局圖案包括第一標準單元，所述第一標準單元包括：多條第一信號線，設置為相互平行並且每條第一信號線的中心位於相應的佈線軌道上；以及兩條第一電源線，平行地設置在所述多條第一信號線的相對兩側並且具有相同的寬度，其中，所述兩條第一電源線的中心線限定為所述第一標準單元的邊界。

在本發明的實施例中，改變標準單元的佈線軌道，並且根據改變的佈線軌道設計減小的標準單元。通過增加該減小的標準單元中的電源線的寬度，能夠解決佈線偏移佈線軌道以及電遷移問題。此外，在設計過程中，通過翻轉佈線單元能夠節省5%至10%的設計階段，從而能夠縮短設計週期，而在單元之間的區別僅為佈線形狀和引腳位置時，可以根據標準單元及其變型來設計半導體裝置，從而避免了設計的引腳無法存取的佈線故障。

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域具有通常知識者所獲得的所有其他實施例，都屬於本發明保護的範圍。

本發明的實施例改變了佈線軌道以縮小標準單元，增加電源線寬度，同時能夠改進或者避免佈線的電遷移問題，進而能夠縮小標準單元的高度。其中，標準單元是從元件庫中預先設計好的功能單元。這些功能單元一般外形為矩形，等高或幾乎等高，寬度可以不同。軌道（track，簡稱為T）是單元庫的版圖規則；作為一個計量單位。標準單元庫的單元高度，基本都是固定的，方便版圖的佈局；高度，通常以T作為計量單位，即用M2 track pitch來表示，包括整數型標準單元，例如，7T、9T和12T等；和非整數型標準單元，例如6.75T等。非整數型佈線軌道的標準單元在佈線過程中通常會存在翻轉後佈線偏離佈線軌道，會導致佈線故障。例如，下文中以6.75T的標準單元為例進行說明。

在本發明的實施例中，在基底內或上方形成半導體器件，然後通過在半導體器件上方的介電層中形成第一金屬層和第二金屬層，以與半導體器件相連接。本文中，將設計半導體裝置的第一金屬層和第二金屬層設計為標準單元來減少設計週期。

圖1是根據本發明的實施例的半導體裝置的第一佈局圖案的示圖。參考圖1，半導體裝置包括第一佈局圖案，第一佈局圖案包括第一標準單元100，第一標準單元100包括：多條第一信號線120、122、124、126和128，設置為相互平行並且每條第一信號線的中心位於相應的第一佈線軌道1-5上，例如，第一信號線的中心線與相應的第一佈線軌道重合或位於第一佈線軌道上；以及兩條第一電源線VDD和VSS，平行地設置在多條第一信號線120-128的相對兩側並且具有相同的寬度，其中，兩條第一電源線VSS和VDD的中心線限定為第一標準單元的邊界116和118。在實施例中，該第一佈局圖案是半導體裝置的第二金屬層的佈局圖案，其中，第二金屬層位於基底上方。例如，標準單元的高度為6.75T，其中，標準單元的高度的一半為0.216µm。

在該實施例中，通過改變佈線軌道的數量（包括佈線軌道1-5），將信號線的中心設置在佈線軌道上，並且可以將兩側的電源線的中心設置為標準單元的邊界。這種縮小的標準單元可以增加電源寬度並且信號線佈線均勻，能夠克服現有技術中的電遷移問題和佈線問題。

下文中，參照圖2，半導體裝置的第二金屬層的佈局圖案進行詳細描述。半導體裝置200包括第一佈局圖案250，第一佈局圖案250包括第一標準單元，第一標準單元包括：多條第一信號線222、224、226、228和230，設置為相互平行並且每條第一信號線的中心位於相應的第一佈線軌道1-5上；以及兩條第一電源線VDD和VSS，平行地設置在多條第一信號線222-230的相對兩側並且具有相同的寬度，其中，兩條第一電源線VSS和VDD的中心線限定為第一標準單元的邊界。每條第一電源線與相鄰的第一信號線之間的間隙為相同的第一距離；多條第一信號線中的相鄰的兩條第一信號線之間的間隙均為相同的第二距離，第一距離大於或等於第二距離。例如，第一信號線228和第一信號線230之間的間隙為第二距離232，電源線VDD與第一信號線230之間的間隙為第一距離234。每條第一信號線的寬度小於第一電源線的寬度。

半導體裝置200更包括第二佈局圖案252，其中，第二佈局圖案252包括變型的第一標準單元，通過將第一標準單元上下翻轉形成變型的第一標準單元。第一佈線軌道1-5包括奇數條第一佈線軌道，並且第一信號線的數量與第一佈線軌道的數量相同。具體地，根據標準單元的尺寸可以設置不同數量的第一信號線或者第一佈線軌道，大於等於5的奇數，例如，5、7、9等。在一個實施例中，第一信號線的數量和第一佈線軌道的數量均為5條。根據標準單元的尺寸不同，還可以包括不同數量的第一信號線和第一佈線軌道。該第二佈局圖案是半導體裝置的第二金屬層的佈局圖案，其中，第二金屬層位於基底上方。在實施例中，第一電源線和第一信號線包括諸如金屬、金屬複合材料或其他合適的材料的導電材料，其中，通過物理汽相沉積製程、化學汽相沉積製程、鍍製程或其他合適的製程中的一種或多種製程在一個或多個金屬化層中形成該導電材料。

半導體裝置200更包括第三佈局圖案254，第三佈局圖案包括第二標準單元，第二標準單元包括：偶數條第二信號線202、204、206、208、210、212，設置為相互平行並且每條第二信號線的中心位於相應的第二佈線軌道1-6上。該第三佈局圖案是半導體裝置的第二金屬層的佈局圖案，其中，第二金屬層位於基底上方。具體地，根據標準單元的尺寸可以設置的不同數量的第二信號線或者第二佈線軌道，大於等於6的奇數，例如，6、8、10等。在附圖中，示出了6條第二信號線或第二佈線軌道，該第二標準單元中的信號線或佈線軌道的數量比第一標準單元中的信號線或佈線軌道的數量增加了一條。

兩條第二電源線VDD和VSS，分別設置在偶數條第二信號線202-212的相對兩側並具有相同的寬度，其中，第一電源線的寬度大於第二電源線的寬度並且兩條第二電源線的中心線限定為第二標準單元的邊界240和244。例如，第二標準單元中的電源線VDD和VSS的寬度小於第一標準單元中的電源線VDD和VSS的寬度。每條第二電源線VDD或VSS與相鄰的第二信號線212或202之間的間隙為相同的第三距離；偶數條第二信號線之間的相鄰的兩條第二信號線之間的間隙均為相同的第四距離，其中，第三距離大於或等於第四距離。例如，第二電源線VDD與相鄰的第二信號線212之間的間隙為第三距離214並且第二信號線212和第二信號線210之間的間隙為第四距離216，其中，第三距離214可以大於或等於第四距離216。

半導體裝置200更包括第四佈局圖案256，其中，第四佈局圖案256包括變型的第二標準單元，並且上下翻轉的第二標準單元作為變型的第二標準單元。該第四佈局圖案是半導體裝置的第二金屬層的佈局圖案，其中，第二金屬層位於基底上方。在實施例中，第二電源線和第二信號線包括諸如金屬、金屬複合材料或其他合適的材料的導電材料，其中，通過物理汽相沉積製程、化學汽相沉積製程、鍍製程或其他合適的製程中的一種或多種製程在一個或多個金屬化層中形成該導電材料。

下文中，將參照附圖3對半導體裝置的另一實施例的佈局圖案進行詳細描述。為了避免重複，省略了相同結構的詳細描述。

參照附圖3，附圖3中的半導體裝置300除了包括三個相同的標準單元之外，其他的結構與圖2的半導體裝置相同，因此這裡不再贅述。標準單元也包括5條信號線和5條佈線軌道。第二金屬層中的第一VSS和VDD電源線314和312的中心線限定為第一標準單元的邊界。第一金屬層位於第二金屬層下方並且位於基底上方，第一金屬層的VSS和VDD電源線304和302的中心與第二金屬層中的VSS和VDD電源線314和312的中心重合。第二金屬層中的第一電源線VSS和VDD的寬度為70nm，第一金屬層中的第一電源線VSS和VDD的寬度為52nm。因此，根據本發明的實施例，通過將第二金屬層中的電源線VDD和VSS的寬度增大可以解決佈線問題和電遷移問題，同時增加了佈線的均勻性，使得更容易製造半導體裝置，並且在半導體裝置的製造過程中確保製造精度和性能。

參考圖4，半導體裝置400更包括位於第一金屬層中的第五佈局圖案410，其中，第一佈局圖案、第二金屬佈局圖案、第三金屬佈局圖案和第四金屬佈局圖案位於第一金屬層上方的第二金屬層中；第五佈局圖案410包括第三標準單元，第三標準單元包括：多個導電部件，設置在第一佈線軌道上；兩條第三電源線VDD和VSS，與第一佈線軌道平行地設置在多個導電部件的相對兩側上，其中，第三電源線的寬度小於第一電源線的寬度並且第三電源線的中心與第一電源線的中心重疊。在實施例中，第一金屬層和第二金屬層均位於基底上方，在基底內或基底上方可以設置半導體器件，在半導體器件上方先後設置第一金屬層和第二金屬層以與半導體器件電連接。在實施例中，電源線包括諸如金屬、金屬複合材料或其他合適的材料的導電材料，其中，通過物理汽相沉積製程、化學汽相沉積製程、鍍製程或其他合適的製程中的一種或多種製程在一個或多個金屬化層中形成該導電材料。在一個實施例中，導電部件為可以與基底中的元器件和第二金屬層中的信號線通過垂直互連件（例如，通孔）連接的元件。在一個實施例中，導電部件為功能元件電晶體、二極體、電阻器、電感器、電容器等，或一個或多個這種器件的組合。在另一個實施例中，導電部件為邏輯器件，例如，各種邏輯閘。

例如，參照圖3第二金屬層中的第一電源線VSS和VDD的寬度為70nm，第一金屬層中的第一電源線VSS和VDD的寬度為52nm。第一金屬層的VSS和VDD電源線304和302的中心與第二金屬層中的VSS和VDD電源線314和312的中心重合。

參考圖4，半導體裝置400更包括位於第一金屬層中的第六佈局圖案412，其中，第六佈局圖案412包括變型的第三標準單元，將上下翻轉的第三標準單元作為變型的第三標準單元。在本發明的一個實施例中，當第五佈局圖案與第六導電佈局圖案之間的區別為第六導電佈局圖案中的一個導電部件的引腳位置402（例如，圖4中的引腳位置ZN或I）不同時，將上下翻轉的第三標準單元（導電部件的引腳位置位於佈線軌道上）作為變型的第三標準單元（導電部件的引腳極位置同樣位於佈線軌道上），而不需要創建單獨用於第六導電佈局圖案的新的標準單元。在本發明的另一個實施例中，通過佈線軌道佈置除了電源線VDD和VSS之外的信號線或部件，當將信號線或導電部件的引腳位置設置在佈線軌道上時，則通過翻轉標準單元所形成的變型的標準單元的信號線或導電部件的引腳位置同樣也設置在佈線軌道上。這解決了變型的標準單元的引腳位置偏離佈線軌道的技術問題。在本發明的另一個實施例中，在第三標準單元中的引腳位置位於佈線軌道上，並且變形的第三標準單元中的引腳位置404也位於佈線軌道上，從而解決現有技術中由於引腳位置偏離佈線軌道而導致的佈線故障。

根據本發明的實施例，提供了一種包括半導體裝置的系統，包括：基底；半導體器件，設置在基底上方；第一金屬層，位於半導體器件上方並且包括第一佈局圖案，其中，第一佈局圖案包括第一標準單元，第一標準單元包括：多條第一信號線，設置為相互平行並且每條第一信號線的中心位於相應的佈線軌道上；以及兩條第一電源線，平行地設置在多條第一信號線的相對兩側並且具有相同的寬度，其中，兩條第一電源線的中心線限定為第一標準單元的邊界。

圖6是根據本發明的實施例的用於設計半導體裝置的方法的流程圖。下文中，將參照圖6對設計半導體裝置方法進行詳細描述。

根據本發明的實施例，一種用於設計半導體裝置的方法600包括：在步驟602中，提供相互平行的多條第一信號線並且將多條第一信號線的中心設置在相應第一佈線軌道上；在步驟604中，將兩條第一電源線平行地設置在多條第一信號線的相對兩側；以及在步驟606中，將兩條第一電源線設置為具有相同的寬度以形成第一佈局圖案，其中，兩條第一電源線的中心線限定為第一標準單元的邊界。

接下來，將第一標準單元進行變型並根據變型的第一標準單元設置第二佈局圖案。具體地，將第一標準單元進行變型更包括將第一標準單元上下翻轉。每條第一電源線與相鄰的第一信號線之間的間隙為相同的第一距離；多條第一信號線為奇數條第一信號線，並且基數條第一信號線中的相鄰的兩條第一信號線之間的間隙均為相同的第二距離，其中，第一距離大於或等於第二距離，並且第一佈線軌道的數量與第一信號線的數量相同。

用於設計半導體裝置的方法更包括：提供相互平行的偶數條第二信號線並且將偶數條第二信號線的中心設置在第二佈線軌道上；將兩條第二電源線平行地設置在偶數條第二信號線的相對兩側，其中，第一電源線的寬度大於第二電源線的寬度，奇數條第一信號線的寬度與偶數條第二信號線的寬度相同，以及將兩條第二電源線設置為具有相同的寬度以形成第三佈局圖案，其中，兩條第二電源線的中心線限定為第二標準單元的邊界。具體地，每條第二電源線與相鄰的第二信號線之間的間隙為相同的第三距離；偶數條第二信號線中的相鄰的兩條第二信號線之間的間隙均為第四距離，其中，第三距離大於或等於第四距離。將第二標準單元進行上下翻轉並根據上下翻轉的第二標準單元設置第四佈局圖案。

兩條第一電源線包括第一VSS電源線和第一VDD電源線，將第一VSS電源線和第一VDD電源線寬度設置為大於多條第一信號線的寬度。例如，第一金屬層和第二金屬層中的電源線VDD和VSS的寬度增加10%-20%。從而解決能夠解決標準單元佈線和電遷移問題。在一個實施例中，變型的第一標準單元中的第一VDD線設置為與第一標準單元中的第一VDD線重疊。在另一個實施例中，例如，將標準單元502進行上下翻轉，在標準單元502中，引腳位置A1、A2和ZN均位於佈線軌道上，生成變型的標準單元504，在變型的標準單元504中，引腳位置A1、A2和ZN均位於佈線軌道上，為了便於進行佈線，可以將電源線VDD和VSS進行互換（參見圖5）。因此，原始標準單元和變型後的標準單元的佈線引腳均位於佈線軌道上而不存在偏離佈線軌道的佈線引腳。這種通過上下翻轉可以節省設計階段，例如，節省5%至10%的設計階段。

根據實際需要，可以設計的標準單元的高度，例如，其他尺寸的非整數型標準單元的設計與本文中所述的6.75T的標準單元相同，為了避免重複，本文中省略了關於其他標準單元的詳細描述。

在本發明的實施例中，改變標準單元的佈線軌道，例如改變為非整數型佈線軌道，並且根據改變的佈線軌道設計減小的標準單元，例如，根據佈線軌道設計除電源線之外的其他部件戶導線。通過增加該減小的標準單元中的電源線的寬度，能夠解決佈線偏移佈線軌道以及電遷移問題。此外，在設計過程中，通過翻轉佈線單元能夠節省5%至10%的設計階段，由於根據佈線軌道設計位於電源線之間的導電部件和信號線，所以翻轉的標準單元中的引腳位置仍然位於佈線軌道上。因此這種佈線方式能夠縮短設計週期，而在單元之間的區別僅為佈線形狀和引腳位置時，可以根據標準單元及其變型來設計半導體裝置，從而避免了設計的引腳無法存取的佈線故障。

以上結合具體實施例描述了本發明的基本原理，但是，需要指出的是，對本領域具有通常知識者而言，能夠理解本發明的方法和裝置的全部或者任何步驟或者部件，可以在任何計算裝置（包括處理器、存儲媒介等）或者計算裝置的網路中，以硬體、固件、軟體或者它們的組合加以實現，這是本領域具有通常知識者在閱讀了本發明的說明的情況下運用它們的基本程式設計技能就能實現的。

因此，本發明的目的還可以通過在任何計算裝置上運行一個程式或者一組程式來實現。所述計算裝置可以是公知的通用裝置。因此，本發明的目的也可以僅僅通過提供包含實現所述方法或者裝置的程式碼的程式產品來實現。也就是說，這樣的程式產品也構成本發明，並且存儲有這樣的程式產品的存儲媒介也構成本發明。顯然，所述存儲媒介可以是任何公知的存儲媒介或者將來所開發出來的任何存儲媒介。

還需要指出的是，在本發明的裝置和方法中，顯然，各部件或各步驟是可以分解和/或重新組合的。這些分解和/或重新組合應視為本發明的等效方案。並且，執行上述系列處理的步驟可以自然地按照說明的順序按時間循序執行，但是並不需要一定按照時間循序執行。某些步驟可以並行或彼此獨立地執行。

最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域具有通常知識者應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。

1、2、3、4、5、6‧‧‧佈線軌道100‧‧‧第一標準單元120、122、124、126、128‧‧‧第一信號線116、118‧‧‧第一標準單元的邊界200‧‧‧半導體裝置202、204、206、208、210、212‧‧‧第二信號線214‧‧‧第三距離216‧‧‧第四距離222、224、226、228、230‧‧‧第一信號線232‧‧‧第二距離234‧‧‧第一距離240、244‧‧‧第二標準單元的邊界250‧‧‧第一佈局圖案252‧‧‧第二佈局圖案254‧‧‧第三佈局圖案256‧‧‧第四佈局圖案300‧‧‧半導體裝置302、304、312、314‧‧‧電源線400‧‧‧半導體裝置402‧‧‧引腳位置410‧‧‧第五佈局圖案412‧‧‧第六佈局圖案502‧‧‧標準單元504‧‧‧變型的標準單元600‧‧‧方法602、604、606‧‧‧步驟A1、A2、I、ZN‧‧‧引腳位置VDD、VSS‧‧‧電源線

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明實施例的各個方面。應該注意，根據工業中的標準實務，各個部件未按比例繪製。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。圖1是根據本發明的實施例的半導體裝置的第一佈局圖案的示圖。圖2是根據本發明的一個實施例的半導體裝置的第二金屬層的佈局圖案的示圖。圖3是根據本發明的另一實施例的半導體裝置的第二金屬層的佈局圖案的示圖。圖4是根據本發明的實施例的半導體裝置的第一金屬層的佈局圖案的示圖。圖5是根據本發明的另一實施例的半導體裝置的第一金屬層的佈局圖案的示圖。圖6是根據本發明的實施例的用於設計半導體裝置的方法的流程圖。

1、2、3、4、5‧‧‧佈線軌道

100‧‧‧第一標準單元

120、122、124、126、128‧‧‧第一信號線

116、118‧‧‧第一標準單元的邊界

Claims

一種半導體裝置，包括第一佈局圖案，所述第一佈局圖案包括第一標準單元，所述第一標準單元包括：多條第一信號線，設置為相互平行並且每條第一信號線的中心位於相應的第一佈線軌道上；以及兩條第一電源線，平行地設置在所述多條第一信號線的相對兩側並且具有相同的寬度，其中，所述兩條第一電源線的中心線限定為所述第一標準單元的邊界；其中，每條第一電源線與相鄰的第一信號線之間的間隙為相同的第一距離；且其中，所述多條第一信號線中的相鄰的兩條第一信號線之間的間隙均為相同的第二距離，所述第一距離大於或等於所述第二距離。
如申請專利範圍第1項所述的半導體裝置，其中，每條第一信號線的寬度小於所述第一電源線的寬度。
如申請專利範圍第2項所述的半導體裝置，更包括第二佈局圖案，其中，所述第二佈局圖案包括變型的第一標準單元，通過將所述第一標準單元上下翻轉形成所述變型的第一標準單元。
如申請專利範圍第1項所述的半導體裝置，其中，所述第一佈線軌道包括奇數條第一佈線軌道，並且所述第一信號線的數量與所述第一佈線軌道的數量相同。
如申請專利範圍第4項所述的半導體裝置，更包括第三佈局圖案，所述第三佈局圖案包括第二標準單元，所述第二標準單元包括：偶數條第二信號線，設置為相互平行並且每條第二信號線的中心位於相應的第二佈線軌道上；兩條第二電源線，分別設置在所述偶數條第二信號線的相對兩側並具有相同的寬度，其中，所述第一電源線的寬度大於所述第二電源線的寬度並且所述兩條第二電源線的中心線限定為第二標準單元的邊界。
如申請專利範圍第5項所述的半導體裝置，其中，每條第二電源線與相鄰的第二信號線之間的間隙為相同的第三距離；所述偶數條第二信號線中的相鄰的兩條第二信號線之間的間隙均為相同的第四距離，其中，所述第三距離大於或等於所述第四距離。
如申請專利範圍第6項所述的半導體裝置，更包括所述第四佈局圖案，其中，所述第四佈局圖案包括變型的第二標準單元，並且上下翻轉的第二標準單元作為變型的第二標準單元。
一種用於設計半導體裝置的方法，包括：提供相互平行的多條第一信號線並且將所述多條第一信號線的中心設置在相應第一佈線軌道上；將兩條第一電源線平行地設置在所述多條第一信號線的相對兩側；以及將所述兩條第一電源線設置為具有相同的寬度以形成第一佈局圖案，其中，所述兩條第一電源線的中心線限定為第一標準單元的邊界；其中，每條第一電源線與相鄰的第一信號線之間的間隙為相同的第一距離；且其中，所述多條第一信號線中的相鄰的兩條第一信號線之間的間隙均為相同的第二距離，所述第一距離大於或等於所述第二距離。
一種包括半導體裝置的系統，包括：基底；半導體器件，設置在所述基底上方；第一金屬層，位於所述半導體器件上方並且包括第一佈局圖案，其中，所述第一佈局圖案包括第一標準單元，所述第一標準單元包括：多條第一信號線，設置為相互平行並且每條第一信號線的中心位於相應的佈線軌道上；以及兩條第一電源線，平行地設置在所述多條第一信號線的相對兩側並且具有相同的寬度，其中，所述兩條第一電源線的中心線限定為所述第一標準單元的邊界；其中，每條第一電源線與相鄰的第一信號線之間的間隙為相同的第一距離；且其中，所述多條第一信號線中的相鄰的兩條第一信號線之間的間隙均為相同的第二距離，所述第一距離大於或等於所述第二距離。