[go: up one dir, main page]

TWI718190B - 具有在底部晶粒與導熱材料之間的貫穿模具導熱結構之堆疊晶粒封裝體 - Google Patents

具有在底部晶粒與導熱材料之間的貫穿模具導熱結構之堆疊晶粒封裝體 Download PDF

Info

Publication number
TWI718190B
TWI718190B TW105132821A TW105132821A TWI718190B TW I718190 B TWI718190 B TW I718190B TW 105132821 A TW105132821 A TW 105132821A TW 105132821 A TW105132821 A TW 105132821A TW I718190 B TWI718190 B TW I718190B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
thermally conductive
die
composite mold
conductive material
Prior art date
Application number
TW105132821A
Other languages
English (en)
Other versions
TW201729357A (zh
Inventor
錢德拉 M. 杰哈
艾利克 李
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201729357A publication Critical patent/TW201729357A/zh
Application granted granted Critical
Publication of TWI718190B publication Critical patent/TWI718190B/zh

Links

Images

Classifications

    • H10W40/77—
    • H10W40/228—
    • H10W40/251—
    • H10W72/00—
    • H10W74/117—
    • H10W76/47—
    • H10W90/00—
    • H10W72/0198—
    • H10W72/07236—
    • H10W72/252—
    • H10W90/28—
    • H10W90/288—
    • H10W90/722—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)

Abstract

本發明揭露一種裝置，其包括一第一半導體晶粒。一第二半導體晶粒堆疊在該第一半導體晶粒上。該第一半導體晶粒具有比該第二半導體晶粒大之一表面積，因此存在未被該第二半導體晶粒覆蓋的該第一半導體晶粒之一周邊區域。該裝置包括在該第二半導體晶粒上方之導熱材料。該裝置包括在該導熱材料與該第二半導體晶粒及該第一半導體晶粒之該周邊區域間的一複合模封件。該裝置包括一導熱結構，該導熱結構延伸穿過該複合模封件並熱耦合該周邊區域及該導熱材料。

Description

具有在底部晶粒與導熱材料之間的貫穿模具導熱結構之堆疊晶粒封裝體
發明領域
此發明領域係大致有關於半導體技術，且更詳而言之，有關於具有在底部晶粒與導熱材料之間的貫穿模具導熱結構之堆疊晶粒封裝體。
背景
以往半導體技術已面對試圖將電子功能性整合於儘可能小之體積內的挑戰。晶片堆疊最近已成為用以將多數半導體晶粒整合於一相同半導體封裝體中的普及封裝技術。但是，多數晶粒會在該封裝體內產生散熱的問題。
依據本發明之一實施例，係特地提出一種裝置，包含：一第一半導體晶粒；一第二半導體晶粒，其堆疊在該第一半導體晶粒上，該第一半導體晶粒具有比該第 二半導體晶粒大之一表面積，因此該第一半導體晶粒存在未被該第二半導體晶粒覆蓋的一周邊區域；導熱材料，其在該第二半導體晶粒上方；一複合模封件，其在該導熱材料與該第二半導體晶粒及該第一半導體晶粒之該周邊區域之間；及，一導熱結構，該導熱結構延伸穿過該複合模封件而熱耦合該周邊區域至該導熱材料。
101,301,301_1,301_2:頂部晶粒
102,202,302,302_1,302_2:底部晶粒
103:基材
104:模封複合件
105,205,305:導熱介面材料
106,306:蓋
107:部分
110,210:區域
211:導熱結構
303:封裝體基材
304:模封複合件；模具
313:承載晶圓
315:模板
316:糊
317:頂表面
318:導電球
322:半導體晶圓
401:堆疊步驟
402:形成步驟
403:產生步驟
404:嵌入步驟
405:形成步驟
500:運算系統
501:中央處理單元
502:系統記憶體
503:顯示器
504:區域有線點對點連結介面
505:網路I/O功能
506:無線區域網路介面
507:無線點對點連結介面
508:全球定位系統(GPS)介面
509,509_1-509_N:感測器
510:攝影機
511:電池
512:電源管理控制單元
513:揚聲器及麥克風
514:音頻編碼/解碼器
515:一般用途處理核心
516:圖形處理單元
517:記憶體管理功能
518:I/O控制功能
550:應用處理器或多核心處理器
由以下詳細說明配合以下圖式可更佳地了解本發明，其中：圖1顯示一習知堆疊晶粒封裝體；圖2顯示一改良習知封裝體；圖3a至3i顯示用以製造圖2之改良習知封裝體的一流程；圖4顯示圖3a至3i之流程的一方法；及圖5顯示一運算系統。
詳細說明
圖1顯示包括一頂部半導體晶粒101之一標準堆疊晶粒結構，且該頂部半導體晶粒101堆疊在一底部半導體晶粒102之頂部上。該頂部晶粒101可透過，例如，一基板格柵陣列結構或微凸塊而電氣地且機械地附接在該底部晶粒102上。類似地，該底部晶粒102利用例如，一基板格柵陣列結構或微凸塊而與一基材103電氣地且機械地耦合。一球格柵陣列可存在該封裝體基材103之底部上且形成 該封裝體之I/O。
環繞該堆疊晶粒結構的是被一導熱介面材料105覆蓋之一模封複合件104。生成之結構被一蓋106封裝，且該蓋106亦可作為一散熱器。該導熱介面材料105係一層導熱材料(例如，填充有一導熱填料之矽氧聚合物樹脂、一以聚合物為基礎之熱油等)且被用來傳播由該等堆疊晶粒101、102所產生之熱至該封裝體蓋106之下表面區域。藉由使由該堆疊晶粒結構所產生熱均勻地分散通過該蓋106之表面，該蓋106可由該等堆疊晶粒101、102更有效率地移除熱。
如圖1所示，該導熱介面材料105係定位成緊臨該頂部晶粒101之頂表面。此外，例如，利用在該頂部晶粒101與該導熱介面材料105間之一導熱黏著劑及/或形成在該頂部晶粒101之上表面上且與該導熱介面材料105接觸的導熱墊/球/柱，可減少在該頂部晶粒101與該導熱介面材料105間之熱傳導。
在位於該頂部晶粒101正下方的該底部晶粒102之部分107亦可存在較高熱傳導。如同在該頂部晶粒101與導熱介面材料105間之介面，在該頂部晶粒101與該底部晶粒之部分107間的介面可利用，例如，一導熱黏著劑及/或機械地耦合在該等二晶粒101、102間之墊/球/柱而設計成具有高熱傳導性。
但是，非位在該頂部晶粒101正下方的該底部晶粒102上表面之多數區域110會產生問題。在這些區 域110與導熱介面材料105間之熱傳導主要是由位在這些區域110與導熱介面材料105間之模封複合件104的熱傳導來決定。
因為二氧矽或其他傳統模封複合件填料為熱絕緣，如二氧化矽填料模具之傳統模封複合件通常具有小於2.0W/mk(例如，大約1.0W/mk)之熱傳導性。不幸地，特別是該底部晶粒102在區域110具有一「熱點」時，具有熱絕緣填料之傳統複合模封件未具有高到足以由區域110適當地移除熱的一熱傳導性。一熱點係，例如，比該晶粒之其他表面區域實質地產生更多熱(例如，因為該晶粒在該熱點正下方包括高電壓、高電流及/或高頻電晶體)的一半導體晶粒之一表面區域。
因為包括實質導熱之填料，所以存在具有較高熱傳導性之非傳統模封複合件(例如，具有大約等於或高於4.0W/mk之熱傳導性的氧化鋁填料模具、銅填料模具等)。但是，很不幸地，這些化合物比傳統模封複合件貴很多且它們具有一較高熱膨脹係數。除了較高費用不是樂見的以外，因為當該化合物傳導熱時會在該封裝體內產生應力，所以該較高熱膨脹係數亦會造成可靠性問題。
圖2顯示具有導熱結構211之一改良堆疊晶粒結構，且該等導熱結構211係經深思熟慮地放在該底部晶粒202之上表面的外區域210與該導熱介面材料205之間。該等導熱結構211係設計成使區域210與該導熱介面材料205熱耦合以便大幅降低存在圖1之對應區域110與 該導熱介面材料105間的熱阻。
在各種實施例中，該等導熱結構211被策略性地放在該底部晶粒202之一已知熱點正上方。在此，該底部晶粒202之設計者可由其設計了解該晶粒表面之哪些區域會產生與一熱點相當之熱(例如，藉由了解哪些電晶體以較高電壓、較高電流及/或較高頻率操作)。
藉由了解在該等熱點會在外區域210之何處出現，該封裝體之設計者可在各熱點正上方策略性地「插入」一或多數導熱結構211。替代地或組合地，導熱結構可任意地及/或周期地沿區域210環繞該上表面底部晶粒202之圓周設置在各種位置上以便由該底部晶粒之表面環繞區域210更廣泛地移除熱。
圖3a至3i顯示用以製造圖2之堆疊封裝體設計的一方法。如圖3a所示，在一實施例中，包含多數底部晶粒302_1、302_2等之例子的一半導體晶圓322安裝在一承載晶圓313(例如，利用一可移除黏著劑)。在另一製程中，不是將一整個晶圓之底部晶粒附接在該承載晶圓313上，而是將單粒化之底部晶粒獨立地放在且固定在該承載晶圓上。為了簡化，本說明之剩餘部分係關於一整個晶圓之底部晶粒附接在該承載晶圓313上的一製程。
如圖3b所示，各頂部晶粒301_1、301_2等被適當地定位且固定在一對應底部晶粒302_1、302_2上。在一實施例中，使用微凸塊來電氣地且機械地耦合該頂部晶粒301_1、301_2及各底部晶粒302_1、302_2。
在微凸塊耦合之情形中，焊料之微凸塊被固定在該等頂部與底部晶粒301、302中之一晶粒的表面上。在另一晶粒上之接受墊與該等凸塊對齊。當該等二晶粒對接時，該等焊料凸塊與各墊耦合且被迴焊以形成多數微凸塊接點。為了簡化，圖3b未顯示任何微凸塊而只是暗示在該頂部與底部晶粒301、302間之一基板格柵陣列。可使用任一種接點在該頂部與底部晶粒301、302之間提供電氣及/或導熱耦合。
如圖3c所示，在該頂部晶粒301固定在該底部晶粒302上後，一上述習知模封複合件304形成在該堆疊晶粒陣列上方。
如圖3d所示，例如，在該底部晶粒302_1、302_2之預期熱點上方的多數策略位置蝕刻該模具304，且該等策略位置延伸超出該頂部晶粒301_1、301_2之表面區域(即，未分別被該頂部晶粒301_1、301_2之表面區域覆蓋)。該蝕刻可利用，例如，雷射剝蝕來實行。利用雷射剝蝕，雷射光照射在該模具304上且在該底部晶粒之一熱點區域正上方並且模封複合件材料被穩定地移除到達該底部晶粒302_1、302_2之上表面為止。
如圖3e所示，接著將一模板315放在該模具304之表面上且擠壓導熱糊316(例如，焊料糊係一可能糊)通過在該模板315中之孔，而該模板315中之孔與剛在該模具304中形成之開口對齊。在該施加之焊料糊316適當地填充該模具304中之開口後，透過施加一高溫來燒結 (硬化)該糊316。可使用其他導熱材料及/或填充技術來填充該等模具開口。例如，可在該等開口中鍍敷銅或其他金屬或金屬合金。
如圖3f所示，在以導熱材料316填充該等模具開口後，將生成之結構大致薄化至該頂部晶粒301_1、301_2之頂表面。在此，可使用各種拋光或其他平坦化技術來形成一大致平坦頂表面317，且該頂表面317大致延伸到與該頂部晶粒301_1、301_2之頂表面一樣高。
如圖3g所示，移除該承載晶圓313且刻劃並切斷或鋸斷該底部晶粒晶圓322以使在圖3f之程序結束時便存在之堆疊晶粒結構陣列單粒化。
如圖3h所示，將一單粒化之堆疊晶粒結構機械地且電氣地附接在一封裝體基材303上。在此，該底部晶粒302之底表面透過一基板格柵介面、微凸塊介面及/或通孔/柱介面而電氣地且機械地耦合該封裝體基材303。在該底部晶粒302之底表面與該封裝體基材303之間形成的電連接對應於該堆疊結構之I/O。因此，在該封裝體基材303內之電氣線路延伸至，例如，一球格柵陣列封裝體介面之多數導電球318。
如圖3i所示，將該導熱介面材料305固定在該頂部晶粒301之頂表面上且將一蓋306放在該導熱介面材料305上方並安裝在該封裝體基材303上以封裝該堆疊晶粒結構。在其他實施例中，可在單粒化前將該導熱介面材料305放在圖3f之結構上。例如，利用在該頂部晶粒301 與該導熱介面材料305間之一導熱黏著劑及/或形成在該頂部晶粒301之頂部且與該導熱介面材料305接觸之導熱墊/柱，可減少在該頂部晶粒301與該導熱介面材料305間之熱傳導。
圖4顯示由上述流程所界定之方法。如圖4所示，該方法包括堆疊步驟401，其將一第二半導體晶粒堆疊在一第一半導體晶粒上以形成一堆疊半導體晶粒結構，其中，該第一半導體晶粒具有比該第二半導體晶粒大之一表面積，因此存在未被該第二半導體晶粒覆蓋的該第一半導體晶粒之一周邊區域。該方法亦包括形成步驟402，其在該堆疊半導體晶粒結構上方形成一複合模封件。該方法亦包括產生步驟403，其在該周邊區域上方在該複合模封件中產生一開口。該方法包括嵌入步驟404，其將第一導熱材料嵌入該開口中。該方法包括形成步驟405，其在該複合模封件上方形成一第二導熱材料，該第一導熱材料熱耦合該第二導熱材料及該周邊區域。
圖5顯示如一個人運算系統(例如，桌上型或膝上型)之一典型運算系統500、如一平板裝置或智慧型手機之一行動或手持式運算系統、或如一伺服器運算系統之一較大運算系統的圖。
如圖5所示，該基本運算系統可包括一中央處理單元501(可包括，例如，多數一般用途處理核心及設置在一應用處理器或多核心處理器上之一主記憶體控制器)、系統記憶體502、一顯示器503(例如，觸控螢幕、 平板)、一區域有線點對點連結(例如，USB)介面04、各種網路I/O功能505(例如乙太介面及/或胞狀數據機次系統)、一無線區域網路(例如，WiFi)介面506、一無線點對點連結(例如，藍芽)介面507及一全球定位系統介面508、各種感測器509_1至509_N(例如，一陀螺儀、一加速計、一磁力計、一溫度感測器、一壓力感測器、一濕度感測器等中之一或多數感測器)、一攝影機510、一電池511、一電源管理控制單元512、一揚聲器及麥克風513及一音頻編碼/解碼器514。
一應用處理器或多核心處理器550可包括在其CPU501內之一或多數一般用途處理核心515、一或多數圖形處理單元516、一記憶體管理功能517(例如，一記憶體控制器)及一I/O控制功能518。該等一般用途處理核心515通常執行該運算系統之操作系統及應用軟體。該等圖形處理單元516通常執行圖形強化功能以便，例如，產生呈現在該顯示器503上之圖形資訊。該記憶體管理功能517與該系統記憶體502連接。該系統記憶體502可為一多階系統記憶體。
該運算系統可包含一上述堆疊晶粒封裝體。例如，該上晶粒可為一系統記憶體晶片且該下晶粒可為包括該等處理核心(及，例如，該記憶體控制器及/或該I/O控制單元)之一系統單晶片。
該觸控螢幕顯示器503、該等通信介面504至507、該GPS介面508、該等感測器509、該攝影機510， 及該揚聲器/麥克風解碼器513、514各可被視為相對於全體運算系統之各種形式的I/O(輸入及/或輸出)，且只要適當的話，亦可包括一整合式周邊裝置(例如，該攝影機510)。依據不同實施方式，這些I/O組件中之各種I/O組件可整合在該應用處理器/多核心處理器550上且可設置成遠離該晶粒或在該應用處理器/多核心處理器550之封裝體外。
本發明之實施例可包括上述各種程序。該等程序可以機器可執行指令來實施。該等指令可被用來使一一般用途或特殊用途處理器執行某些程序。或者，這些程序可藉由包含用以執行該等程序之固線式邏輯的特定硬體組件、或藉由一程式化計算機組件及訂製硬體組件之任何組合來執行。
本發明之元件亦可為用以儲存該等機器可執行指令之一機器可讀取媒體。該機器可讀取媒體可包括，但不限於，軟式磁碟、光碟、CD-ROM、及光磁碟、快閃(FLASH)記憶體、ROM、RAM、EPROM、EEPROM、磁或光卡、傳播媒體或適用於儲存電子指令之其他種類的媒體/機器可讀取媒體。例如，本發明可下載為一計算機程式，而該計算機程式可藉由以一載波或其他傳播媒體實施之資料信號透過一通信連結(例如，一數據機或網路連接)，由一遠端計算機(例如，一伺服器)傳送至一請求計算機(例如，一用戶端)。
在前述說明書中，已參照特定示範實施例說 明了本發明。但是，顯而易見的是在不偏離在附加申請專利範圍中提出之本發明之較廣精神及範疇的情形下，可進行各種修改及變化。因此，該說明書及圖式可被視為是說明用而非限制用。
在此已說明一裝置，其包括一第一半導體晶粒。一第二半導體晶粒堆疊在該第一半導體晶粒上。該第一半導體晶粒具有比該第二半導體晶粒大之一表面積，因此存在未被該第二半導體晶粒覆蓋的該第一半導體晶粒之一周邊區域。該裝置包括在該第二半導體晶粒上方之導熱材料。該裝置包括在該導熱材料與該第二半導體晶粒及該第一半導體晶粒之該周邊區域間的一複合模封件。該裝置包括一導熱結構，該導熱結構延伸穿過該複合模封件且熱耦合該周邊區域及該導熱材料。
在一實施例中，該複合模封件包含一熱絕緣填料。在另一實施例中，該複合模封件未包含一實質導熱填料。在又一實施例中，該複合模封件包含小於2.0W/mk之一熱傳導性。在再一實施例中，該導熱結構係由導熱糊形成。在另一實施例中，該導熱結構係設置在該第一半導體晶粒之一熱點上方。在又一實施例中，該裝置包括在該熱點上方之一第二導熱結構，該導熱結構延伸穿過該複合模封件且熱耦合該熱點及該周邊區域。在再一實施例中，該裝置包括一第二導熱結構，該第二導熱結構延伸穿過該複合模封件且熱耦合該周邊區域及該導熱材料。
在此已說明一方法，其包括將一第二半導體 晶粒堆疊在一第一半導體晶粒上以形成一堆疊半導體晶粒結構。該第一半導體晶粒具有比該第二半導體晶粒大之一表面積，因此存在未被該第二半導體晶粒覆蓋的該第一半導體晶粒之一周邊區域。該方法更包括在該堆疊半導體晶粒結構上方形成一複合模封件。該方法更包括在該周邊區域上方在該複合模封件中產生一開口。該方法更包括將第一導熱材料嵌入該開口中。該方法更包括在該複合模封件上方形成第二導熱材料，該第一導熱材料熱耦合該第二導熱材料及該周邊區域。
在一實施例中，該複合模封件包含一二氧化矽填料。在另一實施例中，該複合模封件未包含一氧化鋁或銅填料。在又一實施例中，該複合模封件包含小於2.0W/mk之一熱傳導性。在再一實施例中，該第一導熱材料包含焊料糊。在另一實施例中，該第一導熱材料設置在該第一半導體晶粒之一熱點上方。
在此亦說明一計算機，其包括與一記憶體控制器耦合之多數處理核心。該記憶體控制器與一系統記憶體及一周邊控制集線器耦合。該計算機更包括一第一半導體晶粒及一第二半導體晶粒。該第二半導體晶粒堆疊在該第一半導體晶粒上。該第一半導體晶粒具有比該第二半導體晶粒大之一表面積，因此存在未被該第二半導體晶粒覆蓋的該第一半導體晶粒之一周邊區域。一導熱材料位在該第二半導體晶粒上方。一複合模封件存在該導熱材料與該第二半導體晶粒及該第一半導體晶粒之該周邊區域間。一 導熱結構延伸穿過該複合模封件且熱耦合該周邊區域及該導熱材料。
在一實施例中，該複合模封件包含一熱絕緣填料。在另一實施例中，該複合模封件未包含一實質導熱填料。在又一實施例中，該複合模封件包含小於2.0W/mk之一熱傳導性。在再一實施例中，該導熱結構係由焊料糊形成。在一實施例中，該第二半導體晶粒係一系統記憶體晶片且該第一半導體晶粒係包含多數處理核心之一半導體晶片。
202:底部晶粒
205:導熱介面材料
210:區域
211:導熱結構

Claims (15)

  1. 一種堆疊晶粒封裝體，包含：一第一半導體晶粒；一第二半導體晶粒，其堆疊在該第一半導體晶粒上，該第一半導體晶粒具有比該第二半導體晶粒大之一表面積，使得存在有未被該第二半導體晶粒覆蓋的該第一半導體晶粒之一周邊區域；導熱材料，其在該第二半導體晶粒上方；一複合模封件，其側向相鄰但不位於該第二半導體晶粒上方並且介於該導熱材料與該第一半導體晶粒之該周邊區域之間，該複合模封件進一步側向相鄰於該第一半導體晶粒，其中該複合模封件未包含一導熱填料；及，一導熱結構，該導熱結構延伸穿過該複合模封件並將該周邊區域熱耦合至該導熱材料。
  2. 如請求項1之堆疊晶粒封裝體，其中該複合模封件包含一熱絕緣填料。
  3. 如請求項1之堆疊晶粒封裝體，其中該複合模封件包含一小於2.0W/mK之熱傳導性。
  4. 如請求項1之堆疊晶粒封裝體，其中該導熱結構係由導熱糊形成。
  5. 如請求項1之堆疊晶粒封裝體，其中該導熱結構係設置在該第一半導體晶粒之一熱點上方。
  6. 如請求項5之堆疊晶粒封裝體，更包含在一第二熱點上方之一第二導熱結構，該第二導熱結構延伸穿過該複合模封件並將該第二熱點熱耦合至該周邊區域。
  7. 如請求項1之堆疊晶粒封裝體，更包含一第二導熱結構，該第二導熱結構延伸穿過該複合模封件並將該周邊區域熱耦合至該導熱材料。
  8. 一種計算機，包含：多個處理核心，其與一記憶體控制器耦合，該記憶體控制器與一系統記憶體及一周邊控制集線器耦合，該計算機更包含：一第一半導體晶粒；一第二半導體晶粒，其堆疊在該第一半導體晶粒上，該第一半導體晶粒具有比該第二半導體晶粒大之一表面積，使得存在有未被該第二半導體晶粒覆蓋的該第一半導體晶粒之一周邊區域；導熱材料，其位在該第二半導體晶粒上方；一複合模封件，其側向相鄰但不位於該第二半導體晶粒上方並且介於該導熱材料與該第一半導體晶粒之該周邊區域之間，該複合模封件進一步側向相鄰於該第一半導體晶粒，其中該複合模封件未包含一導熱填料；及，一導熱結構，其延伸穿過該複合模封件並將該周邊區域熱耦合至該導熱材料。
  9. 如請求項8之計算機，其中該複合模封件包含一熱絕緣填料。
  10. 如請求項8之計算機，其中該複合模封件包含一小於2.0W/mK之熱傳導性。
  11. 如請求項8之計算機，其中該導熱結構係由焊料糊形成。
  12. 如請求項8之計算機，其中該第二半導體晶粒係一系統記憶體晶片且該第一半導體晶粒係一包含該等多數處理核心之半導體晶片。
  13. 一種堆疊晶粒封裝體，包含：一第一半導體晶粒；一第二半導體晶粒，其堆疊在該第一半導體晶粒上，該第一半導體晶粒具有比該第二半導體晶粒大之一表面積，使得存在有未被該第二半導體晶粒覆蓋的該第一半導體晶粒之一周邊區域； 導熱材料，其在該第二半導體晶粒上方；一複合模封件，其介於該導熱材料與該第二半導體晶粒及該第一半導體晶粒之該周邊區域之間；及，一導熱結構，該導熱結構延伸穿過該複合模封件並將該周邊區域熱耦合至該導熱材料，其中該導熱結構係由導熱糊形成。
  14. 如請求項13之堆疊晶粒封裝體，其中該複合模封件係側向相鄰但不位於該第二半導體晶粒上方，且該該複合模封件介於該導熱材料與該第一半導體晶粒之該周邊區域之間，並且其中該複合模封件係進一步側向相鄰於該第一半導體晶粒。
  15. 一種計算機，包含：多個處理核心，其與一記憶體控制器耦合，該記憶體控制器與一系統記憶體及一周邊控制集線器耦合，該計算機更包含：一第一半導體晶粒；一第二半導體晶粒，其堆疊在該第一半導體晶粒上，該第一半導體晶粒具有比該第二半導體晶粒大之一表面積，使得存在有未被該第二半導體晶粒覆蓋的該第一半導體晶粒之一周邊區域；導熱材料，其位在該第二半導體晶粒上方；一複合模封件，其側向相鄰但不位於該第二半導體晶粒上方並且介於該導熱材料與該第一半導體晶粒之該周邊區域之間，該複合模封件進一步側向相鄰於該第一半導體晶粒；及，一導熱結構，其延伸穿過該複合模封件並將該周邊區域熱耦合至該導熱材料，其中該導熱結構係由焊料糊形成。
TW105132821A 2015-11-30 2016-10-12 具有在底部晶粒與導熱材料之間的貫穿模具導熱結構之堆疊晶粒封裝體 TWI718190B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/63046 2015-11-30
PCT/US2015/063046 WO2017095385A1 (en) 2015-11-30 2015-11-30 Stacked die package with through-mold thermally conductive structures between a bottom die and a thermally conductive material

Publications (2)

Publication Number Publication Date
TW201729357A TW201729357A (zh) 2017-08-16
TWI718190B true TWI718190B (zh) 2021-02-11

Family

ID=58797681

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132821A TWI718190B (zh) 2015-11-30 2016-10-12 具有在底部晶粒與導熱材料之間的貫穿模具導熱結構之堆疊晶粒封裝體

Country Status (4)

Country Link
US (1) US10541190B2 (zh)
DE (1) DE112015007162B4 (zh)
TW (1) TWI718190B (zh)
WO (1) WO2017095385A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541190B2 (en) * 2015-11-30 2020-01-21 Intel Corporation Stacked die package with through-mold thermally conductive structures between a bottom die and a thermally conductive material
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
US20190214327A1 (en) * 2018-01-10 2019-07-11 Sonja Koller Thermal conduction devices and methods for embedded electronic devices
CN110473839B (zh) 2018-05-11 2025-03-21 三星电子株式会社 半导体封装系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849940B1 (en) * 2000-11-20 2005-02-01 Ati Technologies, Inc. Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same
US20080211110A1 (en) * 2007-01-31 2008-09-04 Sanyo Electric Co., Ltd. Semiconductor apparatus and mobile apparatus
US20080277777A1 (en) * 2007-05-11 2008-11-13 Siliconware Precision Industries Co., Ltd. Heat dissipation semiconductor package
US20090127700A1 (en) * 2007-11-20 2009-05-21 Matthew Romig Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules
TW200926458A (en) * 2007-09-28 2009-06-16 Osram Opto Semiconductors Gmbh Arrangement including an optoelectronic component
US20090224400A1 (en) * 2008-03-05 2009-09-10 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
US20150069635A1 (en) * 2013-09-11 2015-03-12 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
CN105097716A (zh) * 2014-05-09 2015-11-25 赛米控电子股份有限公司 具有开关装置的功率半导体模块以及包括该功率半导体模块的布置
CN105359267A (zh) * 2013-07-03 2016-02-24 罗森伯格高频技术有限及两合公司 包括具有至少部分被电介质层包围的多个金属芯的互连件的互连系统
TW201729357A (zh) * 2015-11-30 2017-08-16 英特爾公司 具有在底部晶粒與導熱材料之間的貫穿模具導熱結構之堆疊晶粒封裝體

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4138411C2 (de) 1991-11-22 1995-01-26 Bosch Gmbh Robert Härtende Vergußmassen
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
US7332797B2 (en) * 2003-06-30 2008-02-19 Intel Corporation Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold
US9176804B2 (en) * 2013-06-27 2015-11-03 International Business Machines Corporation Memory dump optimization in a system

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849940B1 (en) * 2000-11-20 2005-02-01 Ati Technologies, Inc. Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same
US20080211110A1 (en) * 2007-01-31 2008-09-04 Sanyo Electric Co., Ltd. Semiconductor apparatus and mobile apparatus
US20080277777A1 (en) * 2007-05-11 2008-11-13 Siliconware Precision Industries Co., Ltd. Heat dissipation semiconductor package
TW200926458A (en) * 2007-09-28 2009-06-16 Osram Opto Semiconductors Gmbh Arrangement including an optoelectronic component
US20090127700A1 (en) * 2007-11-20 2009-05-21 Matthew Romig Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules
US20090224400A1 (en) * 2008-03-05 2009-09-10 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
CN105359267A (zh) * 2013-07-03 2016-02-24 罗森伯格高频技术有限及两合公司 包括具有至少部分被电介质层包围的多个金属芯的互连件的互连系统
US20150069635A1 (en) * 2013-09-11 2015-03-12 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
CN105097716A (zh) * 2014-05-09 2015-11-25 赛米控电子股份有限公司 具有开关装置的功率半导体模块以及包括该功率半导体模块的布置
TW201729357A (zh) * 2015-11-30 2017-08-16 英特爾公司 具有在底部晶粒與導熱材料之間的貫穿模具導熱結構之堆疊晶粒封裝體

Also Published As

Publication number Publication date
WO2017095385A1 (en) 2017-06-08
US10541190B2 (en) 2020-01-21
DE112015007162B4 (de) 2025-06-26
DE112015007162T5 (de) 2018-09-27
TW201729357A (zh) 2017-08-16
US20180308784A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
KR102239259B1 (ko) 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체
CN102194804B (zh) 封装结构
US9837383B2 (en) Interconnect structure with improved conductive properties and associated systems and methods
KR102165024B1 (ko) 와이어-접합 멀티-다이 스택을 구비한 집적 회로 패키지
CN103681543B (zh) 倒装芯片封装的矩阵盖散热器
CN104037153B (zh) 3d封装件及其形成方法
US9349670B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
KR102147354B1 (ko) 반도체 패키지 및 그 제조 방법
TWI234860B (en) Chip package and process thereof
CN113451255A (zh) 开放空腔桥接器共面放置架构和工艺
TWI766464B (zh) 半導體裝置、半導體裝置封裝、包括上述之電子系統、及相關方法
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
CN108292637A (zh) 多基准集成式散热器（ihs）解决方案
EP3087599A1 (en) Package on package architecture and method for making
TWI718190B (zh) 具有在底部晶粒與導熱材料之間的貫穿模具導熱結構之堆疊晶粒封裝體
CN102280390A (zh) 组装具有散热器的半导体器件的方法
TW201705395A (zh) 具有底部填充控制腔之半導體裝置總成
TW201705401A (zh) 多層封裝技術
TW201635457A (zh) 用於堆疊式封裝產品之帶有導線的積體封裝設計
US20150091154A1 (en) Substrateless packages with scribe disposed on heat spreader
CN104022088B (zh) 重叠注塑倒装芯片封装中的热管
TWI539562B (zh) Quaternary planar pinless package structure and its manufacturing method
CN101840866A (zh) 芯片级尺寸封装结构及其制造方法
US20250218953A1 (en) Methods and apparatus for embedding interconnect bridges having through silicon vias in substrates
TWI355723B (en) Heat spreader chip scale package and method for ma