TWI539562B - Quaternary planar pinless package structure and its manufacturing method - Google Patents

Description

四方平面無引腳之封裝結構及其製作方法

本發明係關於一種封裝結構及其方法，特別是指一種四方平面無引腳之封裝結構及該結構之製作方法。

隨著科技日新月異，高科技電子工業快速地發表各種包含多功能、更人性化之電子產品，因此，半導體封裝在尺寸縮小工藝上也有著快速的發展，例如四方無引腳封裝(Quad Flat Non-lead Package，QFN)或是晶圓級晶片尺寸封裝(Wafer Level Chip Size Package，WLCSP)，其目的除了減少元件體積外，還能有效降低生產成本，並得到較佳之電性。

而在牽涉到將晶粒直接形成於基底上表面之技術上，目前業界係利用重佈(Re-Distribution Layer，RDL)技術應用在四方無引腳封裝(QFN)之產品上，首先先以銅箔層(Cu foil layer)做為基底，並運用RDL技術進行重新佈線，接著再將其與晶圓(Wafer)做黏合。然而，重佈在進行再分佈時，重佈層被形成於一區域中多個金屬接墊上，如此增層將會導致封裝尺寸變大以及製程的困難度增加，進而影響生產良率及成本。

綜上所陳，習知的四方無引腳封裝結構及方法仍具上述之缺失而有待改進。

本發明之主要目的在於提供一種四方平面無引腳之封裝結構及其製作方法，其為WLCSP之運用及Tape QFN之延伸，藉此不僅可將封裝製程簡單化，更能降低生產成本及提升良率。

為了達成上述目的，本發明所提供一種四方平面無引腳封裝結構之製作方法，其包含下列步驟：提供一薄膜層；提供一傳導層於該薄膜層之表面；透過電路布局手段使該傳導層形成複數個導通線路；提供一晶粒，係具有複數個接觸墊，各該接觸墊分別電性連接各該導通線路之前端；透過鑽孔手段使該薄膜層形成複數個通孔，且讓各該導通線路之末端分別暴露於各該通孔中；以及將複數個金屬凸塊分別設置在各該通孔，使該晶粒之訊號透過各該導通線路被傳導出至該薄膜層之底面。

其中該薄膜層包括在表面形成一膠體之步驟。

其中更包含有研磨該晶粒之步驟。

其中該薄膜層之各通孔係以鐳射鑽孔之方式所形成。

為了達成上述目的，本發明另提供一種四方平面無引腳封裝結構之製作方法，其包含有下列步驟：提供一薄膜層；提供一傳導層於該薄膜層之上表面； 透過電路布局手段使該傳導層形成複數個導通線路；設置一包括有複數個晶粒之晶圓於該傳導層的上表面，而各該晶粒彼此相鄰排列且分別具有複數個接觸墊，各該接觸墊分別電性連接各該導通線路之前端；透過鑽孔手段使該薄膜層形成複數個通孔，且各該導通線路之末端分別暴露於各該通孔中；形成複數個金屬凸塊於各該通孔，使該晶圓之各晶粒的訊號透過各該導通線路被傳導出至該薄膜層之底面；以及利用一切割手段沿著各該晶粒間之切割路徑進行切割。

其中該薄膜層包括在表面形成一膠體之步驟。

其中更包含有研磨該晶圓之步驟。

其中該薄膜層之各通孔係以鐳射鑽孔之方式所形成。

為了達成上述目的，本發明所提供一種四方平面無引腳之封裝結構，其包含有一薄膜層、複數個導通線路、一晶粒以及複數個金屬凸塊，其中該薄膜層具有複數個通孔，各該導通線路分別鋪設於該薄膜層之表面，且各該導通線路之末端分別暴露於各該通孔中，該晶粒具有複數個接觸墊，各該接觸墊分別電性連接各該導通線路之前端，以及各該金屬凸塊分別位於各該通孔且一端連接於各該導通線路之末端，另一端突出於該薄膜層之底面。

其中該薄膜層朝各該導通線路之表面具有一黏性膠體。

藉此，本發明之四方平面無引腳之封裝結構不僅為WLCSP之運用，更為Tape QFN之延伸，故能將封裝製程簡單化，以降低生產成本及提升良率。

為使貴審查委員能進一步了解本發明之構成、特徵及其目的，以下乃舉本發明之若干實施例，並配合圖式詳細說明如後，同時讓熟悉該技術領域者能夠具體實施，惟以下所述者，僅係為了說明本發明之技術內容及特徵而提供之一實施方式，凡為本發明領域中具有一般通常知識者，於了解本發明之技術內容及特徵之後，以不違背本發明之精神下，所為之種種簡單之修飾、替換或構件之減省，皆應屬於本發明意圖保護之範疇。

10、10’‧‧‧封裝結構

20‧‧‧薄膜層

21‧‧‧通孔

23‧‧‧膠體

30‧‧‧傳導層

31‧‧‧導通線路

4‧‧‧晶圓

40‧‧‧晶粒

41‧‧‧接觸墊

50‧‧‧金屬凸塊

P‧‧‧切割路徑

以下將藉由所列舉之實施例，配合隨附之圖式，詳細說明本發明之技術內容及特徵，其中：第1圖為本發明一第一較佳實施例所提供之四方平面無引腳應用晶圓級晶片尺寸封裝之結構的剖面圖。

第2圖a至第2圖i為該第一較佳實施例所提供之四方平面無引腳應用晶圓級晶片尺寸封裝之結構及該結構之製作方法的流程圖。

第3圖a至第3圖g為一第二較佳實施例所提供之四方平面無引腳應用晶圓級晶片尺寸封裝之結構及該結構之製作方法的流程圖。

為了詳細說明本發明之結構、特徵及功效所在，茲列舉一第一較佳實施例並配合下列圖式說明如後，其中：請參閱第1圖所示，為本發明該第一較佳實施例所提供之一種四方平面無引腳之封裝結構10，其包含有一薄膜層20、複數個導通線路31、一晶粒40以及複數個金屬凸塊50。

該薄膜層20具有複數個通孔21以及朝各該導通線路31之表面具有一黏性膠體23。

各該導通線路31分別鋪設於該薄膜層20之表面，且各該導通線路31之末端分別暴露於各該通孔21中。

該晶粒40係具有複數個接觸墊41，各該接觸墊41分別電性連接各該導通線路31之前端。

各該金屬凸塊50分別位於各該通孔21且一端連接於各該導通線路31之末端，另一端突出於該薄膜層20之底面。

請參閱第2圖所示，為本發明該第一較佳實施例所提供之一種四方平面無引腳封裝結構10之製作方法，其包含下列步驟：

步驟A：如第2圖a所示，首先在該薄膜層20之上表面形成一傳導層30，在本實施例中，該傳導層30即為銅箔(Cu foil)，其中該薄膜層20更包括預先於該薄膜層20的 上表面上形成一膠體23，使該薄膜層20如同膠帶般之型態，又因該薄膜層20係如同具有該膠體23之膠帶，故該傳導層30即可輕易地與該薄膜層20作相互之黏合，藉以降低製程之困難度。

步驟B：如第2圖b-c所示，透過電路布局手段使該傳導層30形成各該導通線路31，在本實施例中，該電路布局手段係利用重佈(Re-Distribution)技術使該傳導層30形成預定的導通線路31，即為業界所稱之重佈層(Re-Distribution Layer，RDL)。

步驟C：如第2圖d-e所示，提供一晶粒40，係具有複數個接觸墊41，各該接觸墊41分別電性連接各該導通線路31之前端。

步驟D：如第2圖f-g所示，透過鑽孔手段使該薄膜層20形成複數個通孔21，且讓各該導通線路31之末端分別暴露於各該通孔21中，其中該薄膜層20之各通孔21係以鐳射鑽孔之方式所形成。

步驟E：如第2圖h-i所示，將複數個金屬凸塊50分別設置在各該通孔21，使該晶粒40之訊號透過各該導通線路31被傳導出至該薄膜層20之底面，並由各該金屬凸塊50傳遞出去，在此值得一提的是，各該金屬凸塊50係植球(Ball Mounting)方式形成於各該通孔21，藉以提升生產之品質及效率。

其中在步驟C與步驟D之間更包含有研磨該晶粒40之步驟，使得該晶粒40的厚度符合預設之需求。

為了詳細說明本發明之結構、特徵及功效所在，茲列舉一第二較佳實施例並配合下列圖式說明如後，其中部分之技術特徵已於上述所揭露，故此不再贅述。

請參閱第3圖所示，本發明該第二較佳實施例所另提供之一種四方平面無引腳封裝結構10'之製作方法，其包含有下列步驟：

步驟A：如第3圖a所示，在該薄膜層20之上表面形成該傳導層30，而實際實施中，該薄膜層20的表面與前揭相同係具有膠體23，透過該膠體23使得該傳導層30可輕易地黏合於該薄膜層20。

步驟B：如第3圖b所示，透過電路布局手段使該傳導層30形成各該導通線路31。

步驟C：如第3圖c所示，設置一包括有各該晶粒40之晶圓4於該傳導層30的上表面，而各該晶粒40彼此相鄰排列且分別具有各該接觸墊41，又將各該接觸墊41分別電性連接各該導通線路31之前端。

步驟D：如第3圖d所示，在該晶圓4之上表面進行研磨製程，使得該晶圓4的厚度符合預設之需求。

步驟E：如第3圖e所示，透過鑽孔手段使該薄膜層20形成複數個通孔21，且各該導通線路31之末端分別 暴露於各該通孔21中，其中該薄膜層20之各通孔21係以鐳射鑽孔之方式所形成。

步驟F：如第3圖f所示，形成複數個金屬凸塊50於各該通孔21，使該晶圓4之各晶粒40之訊號透過各該導通線路31被傳導出至該薄膜層20之底面。

步驟G：如第3圖g所示，利用一切割手段沿著各該晶粒40間之切割路徑P進行切割，經切割完成後即會等同上述該第一較佳實施例的四方平面無引腳之封裝結構10。

綜上所陳，本發明之四方平面無引腳之封裝結構10、10'及其製作方法不僅為晶圓級晶片尺寸封裝(Wafer Level Chip Size Package，WLCSP)之運用，更為膠膜四方平面無引腳(Tape Quad Flat Non-lead Package，Tape QFN)之延伸，更重要的是，本發明讓複雜的封裝製程簡單化，藉以降低生產成本並改善其良率。

本發明於前揭露實施例中所揭露的構成元件，僅為舉例說明，並非用來限制本案之範圍，其他等效元件的替代或變化，亦應為本案之申請專利範圍所涵蓋。

10‧‧‧封裝結構

20‧‧‧薄膜層

21‧‧‧通孔

23‧‧‧膠體

30‧‧‧傳導層

31‧‧‧導通線路

40‧‧‧晶粒

41‧‧‧接觸墊

50‧‧‧金屬凸塊

Claims (7)

1. 一種四方平面無引腳封裝結構之製作方法，其包含下列步驟：提供一薄膜層，係為膠帶，且於表面形成一膠體；提供一傳導層於該薄膜層之表面；透過電路布局手段使該傳導層形成複數個導通線路；提供一晶粒，係具有複數個接觸墊，各該接觸墊分別電性連接各該導通線路之前端；透過鑽孔手段使該薄膜層形成複數個通孔，且讓各該導通線路之末端分別暴露於各該通孔中；以及將複數個金屬凸塊分別填滿於各該通孔且突出於該薄膜層之底面，使該晶粒之訊號透過各該導通線路被傳導出至該薄膜層之底面。
2. 根據申請專利範圍第1項的四方平面無引腳封裝結構之製作方法，其中更包含有研磨該晶粒之步驟。
3. 根據申請專利範圍第1項的四方平面無引腳封裝結構之製作方法，其中該薄膜層之各通孔係以鐳射鑽孔之方式所形成。
4. 一種四方平面無引腳封裝結構之製作方法，其包含有下列步驟：提供一薄膜層，係為膠帶，且於表面形成一膠體；提供一傳導層於該薄膜層之上表面；透過電路布局手段使該傳導層形成複數個導通線路； 設置一包括有複數個晶粒之晶圓於該傳導層的上表面，而各該晶粒彼此相鄰排列且分別具有複數個接觸墊，各該接觸墊分別電性連接各該導通線路之前端；透過鑽孔手段使該薄膜層形成複數個通孔，且各該導通線路之末端分別暴露於各該通孔中；將複數個金屬凸塊填滿於各該通孔且突出於該薄膜層之底面，使該晶圓之各晶粒的訊號透過各該導通線路被傳導出至該薄膜層之底面；以及利用一切割手段沿著各該晶粒間之切割路徑進行切割。
5. 根據申請專利範圍第5項的四方平面無引腳封裝結構之製作方法，其中更包含有研磨該晶圓之步驟。
6. 根據申請專利範圍第5項的四方平面無引腳封裝結構之製作方法，其中該薄膜層之各通孔係以鐳射鑽孔之方式所形成。
7. 一種四方平面無引腳之封裝結構，其包含有：一薄膜層，係為膠帶，且具有複數個通孔以及於表面具有一黏性膠體；複數個導通線路，係分別鋪設於該薄膜層之膠體，且各該導通線路之末端分別暴露於各該通孔中；一晶粒，係具有複數個接觸墊，各該接觸墊分別電性連接各該導通線路之前端；以及複數個金屬凸塊，係分別填滿於各該通孔且一端連接於各該導通線路之末端，另一端突出於該薄膜層之底面。