[go: up one dir, main page]

TWI716004B - 用於形成具有彎折後側字元線的三維（3d）記憶體元件的方法 - Google Patents

用於形成具有彎折後側字元線的三維（3d）記憶體元件的方法 Download PDF

Info

Publication number
TWI716004B
TWI716004B TW108121477A TW108121477A TWI716004B TW I716004 B TWI716004 B TW I716004B TW 108121477 A TW108121477 A TW 108121477A TW 108121477 A TW108121477 A TW 108121477A TW I716004 B TWI716004 B TW I716004B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
forming
memory device
layers
Prior art date
Application number
TW108121477A
Other languages
English (en)
Other versions
TW202042377A (zh
Inventor
肖莉紅
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202042377A publication Critical patent/TW202042377A/zh
Application granted granted Critical
Publication of TWI716004B publication Critical patent/TWI716004B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H10D64/0113—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H10P14/3411—
    • H10P14/3456—
    • H10P14/6339—
    • H10P14/69215—
    • H10P14/69433—
    • H10P50/264—
    • H10P50/283—
    • H10W46/00—
    • H10W46/201—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本文公開了用於形成具有彎折後側字元線的三維(3D)記憶體元件的方法的實施例，其包括：將凹口形成於基底的至少一個邊緣上；形成半導體層，其在基底上方並且橫向延伸超出基底的至少一個邊緣，以覆蓋凹口；沿著半導體層的正面和至少一個邊緣，並沿著凹口的頂面、側面和底面形成複數個交替的導電層和介電層；去除部分基底，以裸露半導體層下方的交替的導電層和介電層。

Description

用於形成具有彎折後側字元線的三維(3D)記憶體元件的方 法
本公開係關於一種三維(3D)記憶體元件的製造方法，尤其是一種具有交替堆疊導電層和介電層的三維記憶體元件的製造方法。
通過改進工藝技術、電路設計、程式設計演算法和製程，平面記憶體單元被縮放到更小的尺寸。然而，隨著記憶體單元的特徵尺寸接近下限，平面工藝和製程技術變得具有挑戰性且成本高。結果，平面記憶體單元的儲存密度接近上限。
3D記憶體架構可以解決平面記憶體單元中的密度限制。3D記憶體架構包括記憶體陣列和用於控制進出記憶體陣列的訊號的週邊設備。
本文公開了具有彎折背面字元線的3D記憶體元件實施例。
在一個示例中，公開了一種用於形成3D記憶體元件的方法，包括：在基底的至少一個邊緣上形成凹口；在基底上方並且橫向延伸超出基底的至少一個邊緣形成半導體層，以覆蓋所述凹口；沿著所述半導體層的正面和至少一 個邊緣並沿著所述凹口的頂面、側面和底面形成複數個交替的導電層和介電層；去除所述基底的部分以裸露所述半導體層下面的交替的導電層和介電層。
在另一個示例中，公開了一種用於形成3D記憶體元件的方法，包括：在基底的至少一個邊緣上形成凹口；在所述基底上方並且橫向延伸超出所述基底的至少一個邊緣形成半導體層以覆蓋所述凹口；沿著所述半導體層的正面和至少一個邊緣並沿著所述凹口的頂面、側面和底面交替地沉積犧牲層和介電層；去除所述基底的部分以裸露所述半導體層下面的所述交替的犧牲層和介電層。利用複數個導電層來替換所述犧牲層。
在又一個示例中，公開了一種用於形成3D記憶體元件的方法，包括：凹口被形成於基底的至少一個邊緣上；在所述基底上方並且橫向延伸超出所述基底的至少一個邊緣形成半導體層被以覆蓋所述凹口；沿著所述半導體層的正面和至少一個邊緣並沿著所述凹口的頂面、側面和底面交替地沉積導電層和介電層；去除所述基底的部分，以裸露所述半導體層下面的交替的導電層和介電層。
100:3D記憶體元件
102,103:基底
104:半導體層(源極板)
106:襯墊層
108:記憶體堆疊層
110:導電層
112:介電層
114,116,118,120:邊緣
122:第一橫向部分
124:第二橫向部分
126:垂直部分
128:字元線接觸點
130:前側NAND記憶體串
132:半導體通道
134:記憶體膜
136:半導體插塞
138:通道插塞
140:後側NAND記憶體串
142:半導體通道
144:記憶體膜
146:半導體插塞
148:通道插塞
202:基底
204:襯墊層
206,208:凹口
210:凹口犧牲層
214:半導體層
218:導電層/犧牲層
220:介電層
222,224:凹槽
226:蝕刻停止層
228:字元線接觸點
230:狹縫開口
232:導電層
236:字元線接觸點
300:方法
302,304,306,308:操作
圖示在此併入並且形成說明書的一部分，其繪示了本文所公開的實施例，並且與說明書一起進一步用於解釋本發明的原理，並使得相關領域的通常知識者能夠製作和使用本發明。
第1A圖繪示了根據一些實施例的具有彎折背面字元線的示例性3D記憶體元件的橫截面。
第1B圖繪示了根據一些實施例的具有彎折背面字元線的另一示例性3D記憶體元件的橫截面。
第2A-2G圖繪示了根據一些實施例的用於形成具有彎折背面字元線的示例性3D記憶體元件的製程。
第3圖是根據一些實施例的用於形成具有彎折背面字元線的示例性3D記憶體元件的方法的流程圖。
後文中將參考圖示來描述本案公開的實施例。
儘管文中討論特定配置和佈置，但應該理解，這僅出於說明性目的而進行。相關領域的通常知識者將認識到，在不脫離本案公開的精神和範圍的情況下，可以使用其他配置和佈置。對於相關領域的通常知識者顯而易見的是，本案還可以在各種其他應用中被採用。
應注意，說明書中對「一個實施例」、「實施例」、「示例實施例」、「一些實施例」等的引用指示所描述的實施例可以包括特定特徵、結構或特性，但是每個實施例可以不必包括特定的特徵、結構或特性。此外，這樣的短語不一定是指相同的實施例。另外，當結合實施例描述特定特徵、結構、或特性時，在相關領域通常知識者的知識內能夠結合其他實施例來實現這樣的特徵、結構、或特性，無論是否進行了明確描述。
通常，術語可以至少部分地從上下文中的使用來理解。例如，如本文中所使用的術語「一個或多個」，至少部分地取決於上下文，可以用於在單數意義上描述任何特徵、結構或特性，或者可以用於在複數意義上描述特徵、結構或特性的組合。類似地，諸如「一」、「一個」或「該」的術語也可以被理解為傳達單數使用或傳達複數使用，至少部分地取決於上下文。另外，術語「基於」可以被理解為不一定旨在傳達因素的排他性集合，或者是可以再次至少部分地根據上下文，允許存在不一定明確描述的其他因素。
應該容易理解的是，本案中的「上」、「之上」和「上方」的含義應該以最廣義的方式來解讀，使得「上」不僅意味著「直接」在某物之上，而且還包括具有中間特徵或其間的層而在某物之「上」的含義，並且「之上」或「上方」不僅意味著「之上」或「上方」的含義，而且還可以包括它在某物「之上」或「上方」而沒有中間特徵或其之間的層(即直接在某物上)的含義。
此外，本文中可以為方便說明而使用空間上的相對術語，例如「下方」、「之下」、「下面」、「之上」、「上方」等，以描述如附圖中所示的一個元件或特徵與另外(一個或多個)元件或(一個或多個)特徵的關係。除了附圖中所示的位向之外，空間上相對的術語旨在包括設備在使用或操作中的不同位向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且相應地，本文中使用的空間上的相對描述符可以類似地解釋。
如本文中所用的，術語「基底」是指在其上添加後續材料層的材料。 基底本身可以被圖案化。在基底上方的增加材料可以被圖案化或者可以保持無圖案狀態。此外，基底可以包括寬泛的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。或者，基底可以由非導電性材料製成，例如玻璃、塑膠、或藍寶石晶圓。
如本文中所使用的，術語「層」是指包括具有一厚度的區域的材料部分。層可以在整個下面的或上面的結構上延伸，或者可以具有小於下面的或上面的結構的範圍。此外，層可以是均勻或不均勻的連續結構的區域，其厚度小於所述連續結構的厚度。例如，層可以位於連續結構的上表面與下表面之間或是處在任何一對水平面之間。層可以橫向地、垂直地和/或沿著錐形表面延伸。 基底可以是層，可以在其中包括一個或多個層，和/或可以在其上、其之上和/或其下具有一個或多個層。層可以包抱多個層。例如，互連層可以包括一個或多個導體和接觸層(其中形成互連線和/或通孔接觸結構)和一個或多個介電層。
如本文中所使用的，術語「標稱/名義」是指在產品或過程的設計階段期間設定的部件或過程操作的特徵或參數的期望值或目標值，以及所述期望值之上和/或之下的值的範圍。值的範圍可能是由於製程或公差的微小變化。如本文中所使用的，術語「約」指的可以是基於與主題半導體設備相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語「約」可以指示給定量的值，其在例如值的10-30%內變化(例如，值的±10%、±20%或±30%)。
如本文中所使用的，術語「3D記憶體元件」指的是在橫向取向的基底上具有垂直取向的記憶體單元電晶體串(在本文中稱為「記憶體串」，例如NAND記憶體串)的半導體設備，使得記憶體串相對於基底在垂直方向上延伸。 如本文中所使用的，術語「垂直/垂直地」意味著名義上垂直於基底的側表面。
在一些3D記憶體元件(例如，3D NAND記憶體元件)中，需要階梯結構來使接觸點落在並且單獨地電連接每個字元線，以操作記憶體單元程式設計、擦除和讀取序列。週邊電路在記憶體單元陣列的周圍、之下或之上並且通過週邊接觸點電連接。隨著3D記憶體元件擴展到更低成本和更高的單元密度，降低成本和增加單元密度的自然方法是在記憶體堆疊層中添加更多層。然而，添加層還增加了用於存取字元線的階梯結構的尺寸，這減小了晶片上的記憶體單元的核心陣列面積。此外，在記憶體堆疊層的正面上形成的更多字元線接觸點可增加了互連佈線(例如字元線扇出設計)的複雜性。
根據本案公開的各種實施例，其提供了具有彎折的背面字元線的3D記憶體元件。這裡公開的記憶體堆疊層結構允許朝向元件基底兩側的互連佈線(例如字元線扇出電路)，從而增加佈線靈活性、降低互連密度、節省核心陣列的晶片面積、以及擴大製程容限範圍。在一些實施例中，記憶體單元(例如3D NAND記憶體串)通過元件基底兩側上的記憶體堆疊層形成，這也增加了記憶體單元密度。此外，字元線接觸點可以與字元線一體形成，而無需專門的接觸點 形成製程，以降低成本並在字元線觸點與字元線之間具有較低的介面電阻實現更好的電性。
第1A圖繪示了根據本案的一些實施例中具有彎折背面字元線的示例性3D記憶體元件100的橫截面。3D記憶體元件100可包括基底102，基底102可包括矽(例如單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、覆矽絕緣體(SOI)或任何其它合適的材料。在一些實施例中，基底102是薄化後的基底，其可通過研磨、濕/乾蝕刻、化學機械拋光(CMP)或其任何組合而從正常厚度減薄的。 在一些實施例中，基底102是載片晶圓(也稱為支撐晶圓)，其不包括在其上形成的任何半導體器件，例如其可以包括玻璃或石英。
3D記憶體元件100可以包括在基底102的至少一個邊緣118/120上方並且橫向延伸超過基底102的至少一個邊緣118/120的半導體層104。如第1A圖中所示，半導體層104橫向延伸超過基底102的兩個邊緣118和120。注意，x軸和y軸被添加到第1A圖中，以進一步繪示了3D記憶體元件100中部件的空間關係。基底102包括在x方向(橫向方向或寬度方向)上橫向延伸的兩個側表面(例如頂面和底面)。如本文中所使用的，半導體元件(例如3D記憶體元件100)的一個部件(例如層或元件)是否在另一部件(例如層或元件)「上」、「之上」或「下方」是在基底在y方向上(垂直方向或厚度方向)被定位於半導體元件在y方向上的最低平面中時相對於半導體元件(例如基底102)的基底來確定的。綜觀本案，其應用了用於描述空間關係的相同概念。
半導體層104可包括矽(例如多晶矽、非晶矽、單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)或任何其他合適的半導體材料。在一些實施例中，半導體層104包括多晶矽。根據一些實施例，半導體層104的一部分或全部可通過任何合適的摻雜劑以所欲的摻雜等級進行摻雜。例如，半導體層104可以是摻雜多晶矽層。在一些實施例中，半導體層104的厚度約不大於1μm，例如1μm。在一 些實施例中，半導體層104的厚度約在10nm與1μm之間，例如在10nm與1μm之間(例如，10nm，20nm，30nm，40nm，50nm，60nm，70nm，80nm，90nm，100nm，200nm，300nm，400nm，500nm，600nm，700nm，800nm，900nm，1μm，由任何這些值限定下限的任何範圍，或由這些值中的任何兩個限定的任何範圍)。在一些實施例中，半導體層104延伸超出基底102的距離(即半導體層104的邊緣114或116與基底102的相應邊緣118或120之間的距離)約在5μm與10μm之間，例如在5μm與10μm之間(例如，5μm，6μm，7μm，8μm，9μm，10μm，由任何這些值限定下限的任何範圍，或由這些值中的任何兩個限定的任何範圍)。
半導體層104可以用作3D記憶體元件100的源極(例如陣列共源極(ACS))以及用於形成雙側彎折字元線的支撐結構，如下文的詳細描述。因此，半導體層104在此也可稱為3D記憶體元件100的「源極板」104。
在一些實施例中，3D記憶體元件100還包括設置在基底102與半導體層104之間的襯墊層106。襯墊層106可以包括氧化矽。在一些實施例中，襯墊層106是包括多個介電層的複合介電層，例如多個氧化矽層或具有氧化矽層、氧氮化矽層和/或高介電常數的(高k)介電層的氧化矽層。
3D記憶體元件100還可以包括記憶體堆疊層108。記憶體堆疊層108可以是堆疊的記憶體結構，通過該堆疊記憶體結構形成記憶體串(例如，NAND記憶體串130和140
)。在一些實施例中，記憶體堆疊層108包括垂直地堆疊的多個交錯的導電層110和介電層112。在一些實施例中，3D記憶體元件100是NAND快閃記憶體設備，其中記憶體單元被提供於NAND記憶體串130和140與3D記憶體元件100的導電層110的交叉點處。記憶體堆疊層108中的導電層110和介電層112成對的數量(例如：32、64、96或128)可以設置3D記憶體元件100中的記憶體單元的 數量。
導電層110可各自具有相同的厚度或具有不同的厚度。類似地，介電層112可各自具有相同的厚度或具有不同的厚度。導電層110可包括導電材料，包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽(多晶矽)、摻雜矽、矽化物或其任何組合。在一個示例中，每個所述導電層110包括金屬，例如鎢。 在另一個示例中，每個所述的導電層110包括摻雜多晶矽。介電層112可包括介電材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。在一個示例中，每個介電層112包括氧化矽。
如第1A圖中所示，根據一些實施例，記憶體堆疊層108的交錯的導電層110和介電層112位於半導體層(源極板)104的正面上方並且在半導體層(源極板)104的背面下方延伸。本文中提到的半導體層(源極板)104的正面是半導體層(源極板)104的兩個主側面(在兩個邊緣114和116之間延伸)中的在y方向更遠離基底102的一個面，而本文中提到的半導體層(源極板)104的背面是半導體層(源極板)104的兩個主側面(在兩個邊緣114和116之間延伸)中的在y方向更靠近基底102的一個面。每個導電層110和介電層112可以橫向延伸超過半導體層(源極板)104的正面處的半導體層(源極板)104的至少一個邊緣114/116。如第1A圖中所示，在一些實施例中，每個導電層110和介電層112可以在半導體層(源極板)104的正面橫向延伸超過半導體層(源極板)104的兩個邊緣114和116。 也就是說，根據一些實施例，每個導電層110和介電層112的尺寸大於半導體層(源極板)104在x方向上的尺寸，半導體層104在x方向上的尺寸繼而大於基底102在x方向上的尺寸。因此，記憶體堆疊層108可以在x方向上延伸超出半導體層(源極板)104的整個正面。
在一些實施例中，記憶體堆疊層108的交錯的導電層110和介電層112沿著半導體層(源極板)104的至少一個邊緣114/116垂直延伸。如第1A圖中所示， 存儲堆疊層108的交錯的導電層110和介電層112可以沿半導體層(源極板)104的兩個邊緣114和116垂直延伸。在一些實施例中，記憶體堆疊層108的交錯的導電層110和介電層112進一步延伸到半導體層(源極板)104的背面下方。也就是說，根據一些實施例，基底102和記憶體堆疊層108交錯的導電層110和介電層112的一部分會被設置在半導體層(源極板)104的背面下方。在一些實施例中，記憶體堆疊層108交錯的導電層110和介電層112的部分在x方向上會被設置在基底102的左側和右側。換句話說，根據一些實施例，記憶體堆疊層108在x方向上在半導體層(源極板)104的背面的一部分上但不是在其整體上延伸。
如第1A圖中所示，每個導電層110和介電層112在側視圖中可以具有連續彎折形狀體，所述連續彎折形狀體包括在半導體層(源極板)104的正面上方的第一橫向部分122，在半導體層(源極板)104背面下方的第二橫向部分124和連接第一和第二橫向部分122和124的垂直部分126。在一些實施例中，每個導電層110或介電層112的第一橫向部分122在x方向上分別比每個導電層110或介電層112的第二橫向部分124長。在一些實施例中，每個導電層110或介電層112的垂直部分126在y方向上比半導體層(源極板)104的厚度更長。每個導電層110的第一和第二橫向部分122和124以及垂直部分126可以形成(例如：當作)在半導體層(源極板)104的正面和背面之間延伸的彎折字元線。3D記憶體元件100的每個彎折字元線可以在半導體層(源極板)104的正面橫向延伸超過半導體層(源極板)104的邊緣114和116，例如通過其第一橫向部分122。每個彎折字元線可以沿著半導體層(源極板)104的至少一個邊緣114/116垂直延伸，例如，通過其垂直部分126。如第1A圖中所示，在一些實施例中，每個彎折字元線沿著半導體層(源極板)104的兩個邊緣114和116垂直延伸。與僅具有且/或僅設置在正面的筆直型態字元線的一些現有3D記憶體元件不同，本發明的3D記憶體元件100包括在正面和背面之間延伸的彎折字元線。
3D記憶體元件100的每個導電層110可以是由相同導電材料製成的連續層，包括但不限於金屬或摻雜多晶矽。除了彎折字元線之外，根據一些實施例，每個導電層110還包括字元線接觸點128，字元線接觸點128連接到彎折字元線並且在半導體層(源極板)104的背面下方垂直延伸。如第1A圖中所示，導電層110還可以在半導體層(源極板)104的背面下方垂直延伸，以形成(例如作為)多個字元線接觸點128。每個字元線接觸點128在3D記憶體元件100的背面上垂直(例如在y方向上)延伸，用於字元線扇出設計。與具有單獨的字元線和字元線接觸點的一些現有3D記憶體元件不同，3D記憶體元件100包括導電層110，每個導電層110是由相同導電材料製成的連續層，用作字元線和字元線接觸點兩者。
如在第1A圖中所示，3D記憶體元件100可以包括多個NAND記憶體串130和140，每個NAND記憶體串130和140垂直地延伸穿過交錯的導電層110和介電層112。根據一些實施例，每個NAND記憶體串130或140與半導體層(源極板)104接觸。NAND記憶體串130和140可以設置在半導體層(源極板)104的正面上方(這裡稱為前側NAND記憶體串130)以及半導體層(源極板)104的背面下方(在此稱為後側NAND記憶體串140)。每個前側NAND記憶體串130可包括填充有半導體材料(例如形成半導體通道132)和介電材料(例如形成記憶體膜134)的通道孔。在一些實施例中，半導體通道132包括矽，例如非晶矽、多晶矽或單晶矽。 在一些實施例中，記憶體膜134是複合層，包括穿隧層、儲存層(也稱為「電荷捕獲/儲存層」)和阻隔層。每個前側NAND記憶體串130可以具有圓柱形狀(例如柱形)。根據一些實施例，半導體通道132、穿隧層、儲存層和記憶體膜134的阻隔層按此順序從柱的中心朝向外表面徑向佈置。穿隧層可包括氧化矽、氮氧化矽或其任何組合。儲存層可包括氮化矽、氮氧化矽、矽或其任何組合。阻隔層可包括氧化矽、氮氧化矽、高k介電質或其任何組合。
在一些實施例中，每個前側NAND記憶體串130還包括位於通道孔下 部(例如在下端)的半導體插塞136。半導體插塞136可包括半導體材料，例如多晶矽。半導體插塞136可以與半導體層(源極板)104接觸，並且作為由前側NAND記憶體串130的源極選擇閘極控制的通道。在一些實施例中，每個前側NAND記憶體串130還包括位於通道孔上部(例如在上端)的通道插塞138。在一些實施例中，通道插塞138可以作為前側NAND記憶體串130的汲極。
與僅具有前側NAND記憶體串的一些現有3D記憶體元件不同，3D記憶體元件100還可包括設置在半導體層(源極板)104的背面下方的後側NAND記憶體串140，因為彎折的字元線可以在半導體層(源極板)104的背面下方延伸。 類似於前側NAND記憶體串130，每個後側NAND記憶體串140包括半導體通道142和記憶體膜144。每個後側NAND記憶體串140可以具有圓柱形狀(例如柱形)。 根據一些實施例，半導體通道142、穿隧層、儲存層和記憶體膜144的阻隔層按此順序，從柱的中心朝向外表面徑向佈置。
在一些實施例中，每個後側NAND記憶體串140還包括位於通道孔上部(例如：在上端)的半導體插塞146。半導體插塞146可包括半導體材料，例如多晶矽。半導體插塞146可以與半導體層(源極板)104接觸，並且作為由後側NAND記憶體串140的源極選擇閘極控制的通道。在一些實施例中，每個後側NAND記憶體串140還包括位於通道孔下部(例如：在下端)的通道插塞148。在一些實施例中，通道插塞148可以作為後側NAND記憶體串140的汲極。
在一些實施例中，3D記憶體元件100是單片3D記憶體元件的一部分，其中，單片3D記憶體元件的部件(例如記憶體單元和週邊設備)形成在單個基底(例如：基底102)上。可以在記憶體堆疊層108上方形成週邊設備(未示出)，例如用於便於3D記憶體元件100運作的任何合適的數位、類比和/或混合訊號週邊電路。在一些實施例中，3D記憶體元件100是非單片3D記憶體元件的一部分，其中部件分別在不同的基底上形成，並且然後被以面對面的方式、面對背的方式 或者背對背的方式結合。週邊電路(未示出)可以形成在與基底102不同的單獨基底上。作為結合的非單片3D記憶體元件一部分，基底102可以是薄化後的基底(其不是結合的非單片3D記憶體元件基底)，並且後段製程(BEOL)互連的非單片3D記憶體元件可以形成在薄化基底102的背面上。然而，3D記憶體元件100可以是單片或非單片3D記憶體元件的一部分，而不管3D記憶體元件100是在週邊設備之上還是之下(未示出)。為便於參考，第1A圖描繪出了3D記憶體元件100的狀態，其中基底102在y方向上位於半導體層(源極板)104下方。還應理解，儘管未在第1A圖中繪示出，但是3D記憶體元件100的額外部件可以形成為3D記憶體元件100的一部分，包括但不限於閘極線狹縫開口/源極接觸點、虛置通道、局部互連結構、互連層(例如：BEOL互連層)等。
第1B圖繪示了根據一些實施例中具有彎折背面字元線的另一示例性3D記憶體元件101的橫截面。與沿著半導體層(源極板)104的兩個邊緣114和116形成彎折的字元線的第1A圖中不同，第1B圖中的3D記憶體元件101包括沿著半導體層(源極板)104的一個邊緣114形成的彎折字元線。3D記憶體元件101的其餘部件基本上類似於第1A圖中3D記憶體元件100中的對應物，於此不再贅述。
如第1B圖中所示，根據一些實施例，基底103上方的半導體層(源極板)104橫向延伸超過基底103的一個邊緣118。半導體層(源極板)104的一個邊緣116可以與基底103的另一個邊緣120對齊。結果，根據一些實施例，每個導電層110和介電層112橫向延伸超出半導體層(源極板)104的正面處的半導體層(源極板)104的一個邊緣114而不超出另一個邊緣116。交錯的導電層110和介電層112可以沿著半導體層(源極板)104的一個邊緣114而不是另一個邊緣116垂直延伸。 因此，根據一些實施例，彎折的字元線(包括導電層110的第一和第二橫向部分122和124以及垂直部分126)在半導體層(源極板)104的正面橫向延伸超出半導體層(源極板)104的一個邊緣114，而不超出另一個邊緣116。彎折的字元線可 以沿著半導體層(源極板)104的一個邊緣114而不是另一個邊緣116垂直延伸。 除了彎折字元線之外，根據一些實施例，每個導電層110還包括多個字元線接觸點128，字元線接觸點128連接到彎折字元線並且在半導體層(源極板)104的背面下方垂直延伸。
第2A-2G圖繪示了根據一些實施例中用於形成具有彎折背面字元線的示例性3D記憶體元件的製程。第3圖是根據一些實施例用於形成具有彎折背面字元線的示例性3D記憶體元件的方法流程圖。第2A-2G圖和第3圖中所描繪的3D記憶體元件的示例包括第1A圖中描繪的3D記憶體元件100。將一起描述第2A-2G圖和第3圖。應當理解，方法300中示出的操作並非窮舉性質的，其可以在任何所示操作之前、之後或之間執行其他操作。此外，一些操作可以同時執行，或者以與第3圖中所示不同的循序執行。
參考第3圖，方法300於操作302開始，其中在基底的至少一個邊緣上形成凹口。在一些實施例中，兩個凹口分別形成在基底的兩個邊緣上。凹口的深度可以大於導電層和介電層的組合厚度的兩倍。
如第2A圖中所示，在基底202上形成襯墊層204。基底202可以是矽基底或載片晶圓。襯墊層204可包括氧化矽，例如四乙氧基矽烷(TEOS)、氧化矽、或任何其他介電質材料，其包括但不限於氮化矽、氮氧化矽或其任何組合。襯墊層204可以通過一或多種薄膜沉積製程形成，包括但不限於臨場蒸氣產生(ISSG)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、旋塗或其任何組合。可以通過旋塗在襯墊層204上形成光阻層(未示出)。光阻層可以是任何合適類型的正型或負型光阻劑。在一些實施例中，在襯墊層204與光阻層之間形成硬遮罩層(例如：非晶碳膜)、底部抗反射塗層(BARC)和/或介電抗反射塗層(DARC)。
光阻層可以通過光微影和顯影來圖案化，並且被用作為蝕刻遮罩， 以通過濕蝕刻和/或乾蝕刻來蝕刻襯墊層204和基底202的裸露部分。可以使用任何合適的蝕刻劑(例如：濕蝕刻和/或乾蝕刻)來去除裸露部分中的襯墊層204的整個厚度和基底202的特定厚度，以分別在基底202的兩個邊緣上形成兩個凹口206和208(例如：深槽隔離結構(DTI))，例如用於形成如第1A圖中所示的3D記憶體元件100。每個凹口206或208在x方向上的寬度可以由經圖案化的光阻層來控制。應該理解，在一些實施例中，光阻層可以被圖案化為覆蓋凹口206和208中的一個，使得僅可以在基底202的一個邊緣上形成一個凹口206或208，例如用於形成如第1B圖中所示的3D記憶體元件101。為了便於描述，第2A-2G圖分別示出了在基底202的兩個邊緣上包括兩個凹口206和208的製程。相同的製程可用於製造如第1B圖中所示的3D記憶體元件101，僅包括在基底202的一個邊緣上的一個凹口。
每個凹口206或208在y方向上的深度可以名義上相同。可以通過蝕刻速率和/或蝕刻時間來控制深度(例如：基底202的蝕刻厚度)。在一些實施例中，每個凹口206或208的深度大於要在記憶體堆疊層中形成的導電層和介電層的組合厚度的兩倍。例如，如果導電層和介電層的組合厚度是5μm，則每個凹口206或208的深度可以大於10μm。在一些實施例中，通過針對基底202的任何合適的非等向性蝕刻製程(例如：反應離子蝕刻(RIE))來使每個凹口206或208的側壁輪廓盡可能地筆直。在形成凹口206和208之後，可以通過一或多個蝕刻製程去除襯墊層204上方的一或多個剩餘層(例如：光阻層)以裸露襯墊層204，如第2A圖中所示。
方法300來到操作304，如第3圖中所示，其中在基底上方並且橫向延伸超出基底的至少一個邊緣而將半導體層形成為覆蓋凹口。在一些實施例中，為了形成半導體層，用凹口犧牲層來填充凹口，在基底和凹口犧牲層上方沉積半導體層，並去除凹口中的凹口犧牲層。
如第2B圖中所示，每個凹口206或208(如第2A圖中所示)填充有凹口犧牲層210。凹口犧牲層210可包括對基底202的材料具有高蝕刻(濕蝕刻或乾蝕刻)選擇性的任何材料。例如，基底202可以是矽基底，並且凹口犧牲層210可以包括氧化矽、碳、聚合物或光阻劑。在一些實施例中，通過一或多個薄膜沉積製程來形成凹口犧牲層210，包括但不限於CVD、PVD、ALD、電鍍、無電極電鍍、旋塗或其任何組合，然後進行平坦化製程，例如CMP，以去除凹口206或208外部的多餘凹口犧牲層210。結果，可以僅在凹口206和208中形成凹口犧牲層210並填充每個凹口206或208，使得凹口犧牲層210的頂面與襯墊層204的頂面齊平，如第2B圖中所示。
如第2C圖中所示，半導體層214形成在基底202上方並橫向延伸超過基底202的兩個邊緣以覆蓋凹口206和208。根據一些實施例，半導體層214包括多晶矽。在一些實施例中，半導體層214通過一或多個薄膜沉積製程沉積在焊墊層204和凹口犧牲層210上(如第2B圖所示)，所述薄膜沉積製程包括但不限於CVD、PVD、ALD、電鍍、無電極電鍍或其任何組合。之後，凹口206和208中的凹口犧牲層210可以通過如濕蝕刻、乾蝕刻、聚合物灰化、光阻劑剝離等方式來去除，這取決於凹口犧牲層210的材料。在一些實施例中，去除其兩個邊緣處的半導體層214的一部分以裸露下面的凹口犧牲層210，使得蝕刻劑可以施加到凹口犧牲層210。可以通過在上面形成的另一蝕刻遮罩(例如：另一光阻層)來對半導體層214的被去除部分進行圖案化。結果，凹口206和208可以重新打開，如第2C圖中所示。根據一些實施例，每個凹口206或208的頂面由半導體層214形成，並且每個凹口206或208的底面和側面由基底202形成。在一些實施例中，使用離子佈植和/或熱擴散，通過任何合適的摻雜劑以所欲的摻雜等級來對半導體層214進行摻雜。
方法300前進到操作306，如第3圖中所示，其中沿著半導體層的正面 和至少一個邊緣並沿著凹口的頂面、側面和底面形成多個交錯的導電層和介電層。在一些實施例中，例如使用ALD交替地沉積所述多個導電層和介電層。在一些實施例中，每個導電層包括摻雜過的多晶矽，並且每個介電層包括氧化矽。
如第2D圖中所示，沿著半導體層214的正面和兩個邊緣並沿著每個凹口206或208的頂面、側面和底面形成多個導電層218和介電層220(如第2C圖中所示)。每個導電層218可以包括金屬或摻雜多晶矽，並且每個介電層220可以包括氧化矽、氮化矽和/或氮氧化矽。在一些實施例中，每個導電層218包括摻雜多晶矽，並且每個介電層220包括氧化矽。導電層218和介電層220可以通過一或多種薄膜沉積製程來交替地沉積，所述薄膜沉積製程包括但不限於CVD、PVD、ALD、電鍍、無電極電鍍或其任何組合。可以控制沉積速率和/或沉積時間以控制每個導電層218和每個介電層220的厚度。在一些實施例中，導電層218和介電層220的每對的組合厚度名義上相同。如上所述，根據一些實施例，每對導電層218和介電層220的組合厚度小於每個凹口206或208的一半深度，使得可以在凹口206和208中形成至少一對導電層218和介電層220，如第2D圖所示。
在一些實施例中，使用ALD交替地沉積導電層218和介電層220。ALD是一種薄膜沉積技術，其基於順序使用氣相化學過程以使表面裸露於交替的氣態物質(前體)。ALD可用於生產非常薄的共形薄膜，其精確地控制薄膜的厚度和成分並且可能形成原子層級的均勻薄膜。可以使用ALD沿著半導體層214的正面和兩個邊緣以及沿著每個凹口206或208的頂面、側面和底面來沉積具有良好控制的厚度和表面均勻性的導電層218和介電層220。也就是說，可以使用ALD循著半導體層214和基底202的輪廓來共形地沉積堆疊的連續層。在一些實施例中，每個凹口206或208的一部分未被導電層218和介電層220填充，分別在凹口206和208中留下凹槽222和224。
方法300前進到操作308，如第3圖中所示，其中去除基底的一部分以 裸露出半導體層下方交錯的導電層和介電層。在一些實施例中，為了去除基底的一部分，在交錯的導電層和介電層上方沉積蝕刻停止層，並且基底被薄化至蝕刻停止層停止。蝕刻停止層可包括多晶矽。在一些實施例中，去除所述基底的一部分，使得所述凹口和所述側面的一部分和所述底面被去除。
如第2E圖中所示，在交錯的導電層218和介電層220上沉積蝕刻停止層226。在一些實施例中，蝕刻停止層226包括多晶矽。蝕刻停止層226可以通過一或多種薄膜沉積製程來沉積，所述薄膜沉積製程包括但不限於CVD、PVD、ALD、電鍍、無電極電鍍或其任何組合。在一些實施例中，可以使用ALD沉積蝕刻停止層226，使得蝕刻停止層226可以共形地塗覆，以填充凹槽222和224(如第2D圖中所示)。
如第2F圖中所示，移除基底202的一部分以裸露出交錯的導電層218(例如作為字元線接觸點228)和半導體層214下方的介電層220。基底202可以被薄化至蝕刻停止層226停止。在一些實施例中，通過CMP、乾蝕刻和/或濕法蝕刻來減薄基底202，並且蝕刻停止層226用作CMP蝕刻停止層和/或用於濕法蝕刻的硬遮罩。在一些實施例中，移除基底202的一部分，使得所述凹口206或208和所述凹口側面的一部分和所述凹口底面被去除。可以通過蝕刻停止層226來控制薄化程度。例如，可以去除蝕刻停止層226下方的基底202的部分以及蝕刻停止層226下方的交錯的導電層218和介電層220部分以裸露出字元線接觸點228(即導電層218在半導體層214背面下方垂直延伸的一部分)。根據一些實施例，在基底202減薄之後，可通過如濕蝕刻和/或乾蝕刻去除蝕刻停止層226。
返回參考第3圖中方法300的操作306，在一些實施例中，為了形成多個交錯的導電層和介電層，沿半導體層的正面和至少一個邊緣並且沿著凹口的頂面、側面和底面交替地沉積多個犧牲層和介電層，並且用多個導電層替換犧牲層。可以使用ALD交替地沉積多個犧牲層和介電層。在一些實施例中，每個 犧牲層包括氮化矽，每個介電層包括氧化矽，並且每個導電層包括金屬。在操作308，在一些實施例中，去除基底的一部分以裸露出半導體層下方的交錯犧牲層和介電層。為了去除基底的一部分，可以在交錯的犧牲層和介電層上方沉積蝕刻停止層，並且可以薄化基底，直至蝕刻停止層停止。
如第2D圖中所示，在一些實施例中，沿著半導體層214的正面和兩個邊緣並沿著每個凹口206或208的頂面、側面和底面形成多個犧牲層218和介電層220(如第2C圖中所示)。每個犧牲層218可以包括第一介電質，例如氮化矽，並且每個介電層220可以包括除第一介電質之外的第二介電質，例如氧化矽。犧牲層218和介電層220可以通過一或多種薄膜沉積製程來交替地沉積，所述薄膜沉積製程包括但不限於CVD、PVD、ALD、電鍍、無電極電鍍或其任何組合。可以控制沉積速率和/或沉積時間來控制每個犧牲層218和每個介電層220的厚度。在一些實施例中，每對犧牲層218和介電層220的組合厚度名義上相同。如上所述，根據一些實施例，每對犧牲層218和介電層220的組合厚度小於每個凹口206或208的一半深度，使得可以在凹口206和208中形成至少一對犧牲層218和介電層220。
在一些實施例中，使用ALD交替地沉積犧牲層218和介電層220。可以使用ALD沿著半導體層214的正面和兩個邊緣以及沿著每個凹口206或208的頂面、側面和底面來沉積具有良好控制的厚度和表面均勻性的犧牲層218和介電層220。也就是說，可以使用ALD循著半導體層214和基底202的輪廓來共形地沉積堆疊的連續層。在一些實施例中，每個凹口206或208的一部分未被犧牲層218和介電層220填充，從而在相應的凹口206或208中留下凹槽222和224。
如第2E圖中所示，在一些實施例中，在交錯的犧牲層218和介電層220上沉積蝕刻停止層226。在一些實施例中，蝕刻停止層226包括多晶矽。蝕刻停止層226可以通過一或多種薄膜沉積工藝來沉積，所述薄膜沉積製程包括但不限於CVD、PVD、ALD、電鍍、無電極電鍍或其任何組合。在一些實施例中，可以使 用ALD沉積蝕刻停止層226，使得蝕刻停止層226可以共形地塗覆以填充凹槽222和224(如第2D圖中所示)。
如第2F圖所示，在一些實施例中，移除基底202的一部分以裸露半導體層214下方交錯的犧牲層218和介電層220。基底202可以被減薄至蝕刻停止層226處停止。在一些實施例中，通過CMP、乾蝕刻和/或濕蝕刻來減薄基底202，並且蝕刻停止層226作為CMP蝕刻停止層和/或用於濕蝕刻的硬遮罩。在一些實施例中，移除基底202的一部分，使得所述凹口206或208和所述側面的一部分和所述底面被去除。可以通過蝕刻停止層226來控制薄化程度。例如，可以去除蝕刻停止層226下方的基底202部分以及蝕刻停止層226下方交錯的犧牲層218和介電層220部分以裸露犧牲層218在半導體層214背面下方垂直延伸的一部分。根據一些實施例，在基底202減薄之後，可通過如濕蝕刻和/或乾蝕刻等方式去除蝕刻停止層226。
如第2G圖所示，在一些實施例中，形成一或多個狹縫開口230，每個狹縫開口230垂直延伸穿過交錯的犧牲層218和介電層220。狹縫開口230可以通過濕蝕刻和/或乾蝕刻製程來形成，例如深RIE，以形成用於隨後的閘極替換製程的路徑，閘極替換製程會用導電層232替換犧牲層218(如第2F圖所示)。利用導電層232替換犧牲層218可以通過對介電層220(例如氧化矽)有選擇性的濕蝕刻製程來移除犧牲層218(例如氮化矽)並用導電層232填充移除後的空位來達成。導電層232可包括金屬，例如鎢。可以通過PVD、CVD、ALD、任何其他合適的製程或其任何組合來沉積導電層232。結果，在閘極替換製程之後，在半導體層214背面下方垂直延伸的犧牲層218的部分可以變為字元線接觸點236。
應當理解，閱者可以從本文容易地領會形成3D記憶體元件的其他部件(例如NAND記憶體串，局部互連結構和週邊電路)的細節，於此不再多加贅述。例如，可以在交錯的導電層和介電層沉積之後並且在基底的晶背薄化製程 之前形成至少一些NAND記憶體串和局部互連結構。
根據本公開的一個面向，公開了一種用於形成3D記憶體的方法。凹口被形成於基底的至少一個邊緣上；在所述基底上方並且橫向延伸超出所述基底的至少一個邊緣形成半導體層，以覆蓋所述凹口；沿著所述半導體層的正面和至少一個邊緣並沿著所述凹口的頂面、側面和底面形成複數個交替的導電層和介電層；去除所述基底的部分以裸露所述半導體層下面的交替的導電層和介電層。
在一些實施例中，為了形成凹口，會分別在基底的兩個邊緣上形成兩個凹口。
在一些實施例中，所述凹口的深度會大於導電層和介電層的組合總厚度的兩倍。
在一些實施例中，為了形成半導體層，會用凹口犧牲層來填充凹口，之後在基底和凹口犧牲層上方沉積半導體層，之後去除凹口中的凹口犧牲層。
在一些實施例中，所述半導體層的厚度不大於1μm。在一些實施例中，所述半導體層包括多晶矽。
在一些實施例中，為了形成所述複數個交替的導電層和介電層，使用ALD來交替地沉積所述複數個導電層和介電層。在一些實施例中，各導電層包括摻雜多晶矽，並且各介電層包括氧化矽。
在一些實施例中，為了形成所述複數個交替的導電層和介電層，使用ALD來交替地沉積所述複數個犧牲層和介電層，並且用導電層來替換所述犧牲層。在一些實施例中，每個犧牲層包括氮化矽，每個介電層包括氧化矽，並且每個導電層包括金屬。
在一些實施例中，為了去除所述基底的一部分，在交替的導電層和介電層上方沉積蝕刻停止層，並且基底被減薄直到被蝕刻停止層停止。在一些 實施例中，所述蝕刻停止層包括多晶矽。
在一些實施例中，去除所述基底的一部分，使得所述凹口和所述側面的一部分和所述底面被去除。
根據本公開的另一方面，公開了一種用於形成3D記憶體元件的方法。凹口被形成於基底的至少一個邊緣上；在所述基底上方並且橫向延伸超出所述基底的至少一個邊緣形成半導體層以覆蓋所述凹口；沿著所述半導體層的正面和至少一個邊緣並沿著所述凹口的頂面、側面和底面交替地沉積所述犧牲層和介電層；去除所述基底的部分以裸露所述半導體層下面的所述交替的犧牲層和介電層；之後利用複數個導電層來替換所述犧牲層。
在一些實施例中，使用ALD來交替地沉積所述複數個犧牲層和介電層。
在一些實施例中，各犧牲層包括氮化矽，各介電層包括氧化矽，並且各導電層包括金屬。
在一些實施例中，為了形成半導體層，會用凹口犧牲層來填充凹口，之後在基底和凹口犧牲層上方沉積半導體層，之後再去除凹口中的凹口犧牲層。
在一些實施例中，為了去除所述基底的一部分，在交替的犧牲層和介電層上方沉積蝕刻停止層，並且所述基底被減薄直到被蝕刻停止層停止。
根據本公開的再另一方面，公開了一種用於形成3D記憶體方法。凹口被形成於基底的至少一個邊緣上；在所述基底上方並且橫向延伸超出所述基底的至少一個邊緣形成半導體層以覆蓋所述凹口；沿著所述半導體層的正面和至少一個邊緣並沿著所述凹口的頂面、側面和底面交替地沉積導電層和介電層；去除所述基底的部分以裸露所述半導體層下面的交替的導電層和介電層。
在一些實施例中，使用ALD交替地沉積所述複數個導電層和介電層。
在一些實施例中，每個導電層包括摻雜多晶矽，並且各介電層包括 氧化矽。
在一些實施例中，為了形成半導體層，會用凹口犧牲層來填充凹口，之後在基底和凹口犧牲層上方沉積半導體層，之後再去除凹口中的凹口犧牲層。
在一些實施例中，為了去除所述基底的一部分，在交替的導電層和介電層上方沉積蝕刻停止層，並且基底被減薄直到被蝕刻停止層停止。
對具體實施例的前述描述將揭示本案公開的一般性質，他人可以通過應用本領域技術範圍內的知識，針對各種應用容易地修改和/或調整這樣的具體實施例，而無需過度實驗，而不離開從本案公開的一般概念來看。因此，基於本文給出的教導和指導，這些調整和修改旨在落入所公開實施例的等價方案的含義和範圍內。應理解，本文中的措辭或術語是出於描述而非限制的目的，使得本說明書的術語或措辭將由本領域通常知識者根據教導和指導來解釋。
上文已經借助於功能區塊描述了本案的實施例，功能區塊例示出了指定功能及其關係的實施方式。在本文中出於方便描述的目的任意地限定了這些功能區塊的邊界。可以限定替代的邊界，只要適當進行指定的功能及其關係即可。
發明內容和摘要部分可以闡述發明人所設想的本案的一或多個示例性實施例，但未必是所有示例性實施例，並且因此，並非旨在通過任何方式限制本案和其所附之申請專利範圍。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
300:方法
302,304,306,308:操作

Claims (18)

  1. 一種用於形成三維(3D)記憶體元件的方法，包括：在基底的至少一個邊緣上形成凹口；形成半導體層，該半導體層在該基底上方並且橫向延伸超出該基底的至少一個邊緣，以覆蓋該凹口；形成交替的複數個導電層和複數個介電層，使得該些導電層和該些介電層係沿著該半導體層的正面和該至少一個邊緣並沿著該凹口的頂面、側面和底面而設置；以及去除該基底的一部分，以裸露出該半導體層下方的交替的該些導電層和該些介電層。
  2. 如請求項1所述的用於形成三維記憶體元件的方法，其中形成該凹口的步驟包括將兩個凹口分別形成在該基底的兩個邊緣上。
  3. 如請求項1所述的用於形成三維記憶體元件的方法，其中該凹口的深度大於該些導電層和該些介電層的組合總厚度的兩倍。
  4. 如請求項1所述的用於形成三維記憶體元件的方法，其中形成該半導體層的步驟包括：利用凹口犧牲層來填充該凹口；在該基底和該凹口犧牲層上方沉積該半導體層；以及去除該凹口中的該凹口犧牲層。
  5. 如請求項1所述的用於形成三維記憶體元件的方法，其中該半導 體層的厚度不大於1μm。
  6. 如請求項1所述的用於形成三維記憶體元件的方法，其中該半導體層包括多晶矽。
  7. 如請求項1所述的用於形成三維記憶體元件的方法，其中形成交替的該些導電層和該些介電層的步驟包括使用原子層沉積(ALD)來交替地沉積該些導電層和該些介電層。
  8. 如請求項7所述的用於形成三維記憶體元件的方法，其中各該導電層包括摻雜多晶矽，並且各該介電層包括氧化矽。
  9. 如請求項1所述的用於形成三維記憶體元件的方法，其中形成交替的該些導電層和該些介電層的步驟包括：使用ALD來交替地沉積複數個犧牲層和該些介電層；以及利用該些導電層來替換該些犧牲層。
  10. 如請求項9所述的用於形成三維記憶體元件的方法，其中各該犧牲層包括氮化矽、各該介電層包括氧化矽、並且各該導電層包括金屬。
  11. 如請求項1所述的用於形成三維記憶體元件的方法，其中去除該基底的該部分的步驟包括：在交替的該些導電層和該些介電層上方沉積蝕刻停止層；以及對該基底進行減薄，直到停止於該蝕刻停止層。
  12. 如請求項11所述的用於形成三維記憶體元件的方法，其中該蝕刻停止層包括多晶矽。
  13. 如請求項1所述的用於形成三維記憶體元件的方法，其中透過去除該基底的該部分，會使得該凹口的該側面的一部分和該底面被去除。
  14. 一種用於形成三維(3D)記憶體元件的方法，包括：在基底的至少一個邊緣上形成凹口；形成半導體層，該半導體層在該基底上方並且橫向延伸超出該基底的至少一個邊緣，以覆蓋該凹口；交替地沉積複數個犧牲層和複數個介電層，使得該些犧牲層和該些介電層沿著該半導體層的正面和該至少一個邊緣並沿著該凹口的頂面、側面和底面而設置；去除該基底的一部分，以裸露該半導體層下方的交替的該些犧牲層和該些介電層；以及利用複數個導電層來替換該些犧牲層。
  15. 如請求項14所述的用於形成三維記憶體元件的方法，其中各該犧牲層包括氮化矽、各該介電層包括氧化矽、且各該導電層包括金屬。
  16. 如請求項14所述的用於形成三維記憶體元件的方法，其中去除該基底的該部分的步驟包括：在交替的該些犧牲層和該些介電層上方沉積蝕刻停止層；以及 對該基底進行減薄，直到停止於該蝕刻停止層。
  17. 一種用於形成三維(3D)記憶體元件的方法，包括：在基底的至少一個邊緣上形成凹口；形成半導體層，該半導體層在該基底上方並且橫向延伸超出該基底的至少一個邊緣，以覆蓋該凹口；沿著該半導體層的正面和至少一個邊緣並沿著該凹口的頂面、側面和底面交替地沉積複數個導電層和複數個介電層；以及去除該基底的一部分，以裸露該半導體層下方的交替的該些導電層和該些介電層。
  18. 如請求項17所述的用於形成三維記憶體元件的方法，其中各該導電層包括摻雜多晶矽，並且各該介電層包括氧化矽。
TW108121477A 2019-04-30 2019-06-20 用於形成具有彎折後側字元線的三維（3d）記憶體元件的方法 TWI716004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/085211 WO2020220269A1 (en) 2019-04-30 2019-04-30 Methods for forming three-dimensional memory device having bent backside word lines
WOPCT/CN2019/085211 2019-04-30

Publications (2)

Publication Number Publication Date
TW202042377A TW202042377A (zh) 2020-11-16
TWI716004B true TWI716004B (zh) 2021-01-11

Family

ID=68033035

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121477A TWI716004B (zh) 2019-04-30 2019-06-20 用於形成具有彎折後側字元線的三維（3d）記憶體元件的方法

Country Status (7)

Country Link
US (1) US10770478B1 (zh)
EP (1) EP3891805B1 (zh)
JP (1) JP7247355B2 (zh)
KR (1) KR102642281B1 (zh)
CN (1) CN110301046B (zh)
TW (1) TWI716004B (zh)
WO (1) WO2020220269A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102729847B1 (ko) * 2020-02-17 2024-11-12 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI369760B (en) * 2007-02-05 2012-08-01 Toshiba Kk Non-volatile semiconductor memory device and method of making the same
CN102959693A (zh) * 2010-06-30 2013-03-06 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法
US20160276268A1 (en) * 2015-02-05 2016-09-22 Sandisk Technologies Llc Multilevel interconnect structure and methods of manufacturing the same
US9935123B2 (en) * 2015-11-25 2018-04-03 Sandisk Technologies Llc Within array replacement openings for a three-dimensional memory device
US10211215B1 (en) * 2017-11-30 2019-02-19 Sandisk Technologies Llc Three-dimensional memory device containing word lines having vertical protrusion regions and methods of making the same
TW201913962A (zh) * 2017-08-23 2019-04-01 大陸商長江存儲科技有限責任公司 形成三維記憶體裝置的方法與三維記憶體裝置
CN109690774A (zh) * 2018-12-07 2019-04-26 长江存储科技有限责任公司 用于三维存储器的阶梯结构和接触结构

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2742710B2 (ja) * 1989-06-26 1998-04-22 三菱電機株式会社 半導体ウェハ
CN1063285C (zh) * 1996-09-26 2001-03-14 联华电子股份有限公司 具有电容器的半导体存储器件的制造方法
US7470598B2 (en) 2004-06-21 2008-12-30 Sang-Yun Lee Semiconductor layer structure and method of making the same
KR101548674B1 (ko) 2009-08-26 2015-09-01 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US20120086072A1 (en) * 2010-10-11 2012-04-12 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and related method of manufacture
US9029234B2 (en) * 2012-05-15 2015-05-12 International Business Machines Corporation Physical design symmetry and integrated circuits enabling three dimentional (3D) yield optimization for wafer to wafer stacking
KR20140025632A (ko) * 2012-08-21 2014-03-05 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
CN202905470U (zh) * 2012-10-10 2013-04-24 无锡纳能科技有限公司 多层硅基电容器电极连接结构
KR20150061395A (ko) * 2013-11-27 2015-06-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9196628B1 (en) * 2014-05-08 2015-11-24 Macronix International Co., Ltd. 3D stacked IC device with stepped substack interlayer connectors
US9666594B2 (en) * 2014-09-05 2017-05-30 Sandisk Technologies Llc Multi-charge region memory cells for a vertical NAND device
US9305937B1 (en) * 2014-10-21 2016-04-05 Sandisk Technologies Inc. Bottom recess process for an outer blocking dielectric layer inside a memory opening
US20160118391A1 (en) * 2014-10-22 2016-04-28 SanDisk Technologies, Inc. Deuterium anneal of semiconductor channels in a three-dimensional memory structure
US9553100B2 (en) 2014-12-04 2017-01-24 Sandisk Techologies Llc Selective floating gate semiconductor material deposition in a three-dimensional memory structure
US9484357B2 (en) 2014-12-16 2016-11-01 Sandisk Technologies Llc Selective blocking dielectric formation in a three-dimensional memory structure
US9613977B2 (en) * 2015-06-24 2017-04-04 Sandisk Technologies Llc Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices
US9853043B2 (en) * 2015-08-25 2017-12-26 Sandisk Technologies Llc Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US9659956B1 (en) 2016-01-06 2017-05-23 Sandisk Technologies Llc Three-dimensional memory device containing source select gate electrodes with enhanced electrical isolation
US10050048B2 (en) 2016-02-19 2018-08-14 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing semiconductor memory device
US10192877B2 (en) * 2017-03-07 2019-01-29 Sandisk Technologies Llc Three-dimensional memory device with level-shifted staircase structures and method of making thereof
CN108933139B (zh) 2017-05-25 2023-10-17 三星电子株式会社 垂直非易失性存储器装置
KR102356741B1 (ko) * 2017-05-31 2022-01-28 삼성전자주식회사 절연층들을 갖는 반도체 소자 및 그 제조 방법
JP2019153735A (ja) * 2018-03-06 2019-09-12 東芝メモリ株式会社 半導体装置
JP7123585B2 (ja) 2018-03-15 2022-08-23 キオクシア株式会社 半導体記憶装置
US10651153B2 (en) 2018-06-18 2020-05-12 Intel Corporation Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding
KR102651818B1 (ko) 2018-07-20 2024-03-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3 차원 메모리 장치
WO2020034084A1 (en) * 2018-08-14 2020-02-20 Yangtze Memory Technologies Co., Ltd. Stacked connections in 3d memory and methods of making the same
CN109686738A (zh) * 2018-11-21 2019-04-26 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
KR20210022093A (ko) * 2018-11-22 2021-03-02 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치 및 그 제조 방법
WO2020113590A1 (en) * 2018-12-07 2020-06-11 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI369760B (en) * 2007-02-05 2012-08-01 Toshiba Kk Non-volatile semiconductor memory device and method of making the same
CN102959693A (zh) * 2010-06-30 2013-03-06 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法
CN102959693B (zh) 2010-06-30 2015-08-19 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法
US20160276268A1 (en) * 2015-02-05 2016-09-22 Sandisk Technologies Llc Multilevel interconnect structure and methods of manufacturing the same
US9935123B2 (en) * 2015-11-25 2018-04-03 Sandisk Technologies Llc Within array replacement openings for a three-dimensional memory device
TW201913962A (zh) * 2017-08-23 2019-04-01 大陸商長江存儲科技有限責任公司 形成三維記憶體裝置的方法與三維記憶體裝置
US10211215B1 (en) * 2017-11-30 2019-02-19 Sandisk Technologies Llc Three-dimensional memory device containing word lines having vertical protrusion regions and methods of making the same
CN109690774A (zh) * 2018-12-07 2019-04-26 长江存储科技有限责任公司 用于三维存储器的阶梯结构和接触结构

Also Published As

Publication number Publication date
WO2020220269A1 (en) 2020-11-05
US10770478B1 (en) 2020-09-08
EP3891805B1 (en) 2023-09-27
KR102642281B1 (ko) 2024-02-28
EP3891805A4 (en) 2022-07-27
EP3891805A1 (en) 2021-10-13
CN110301046B (zh) 2020-06-26
CN110301046A (zh) 2019-10-01
JP7247355B2 (ja) 2023-03-28
KR20210110344A (ko) 2021-09-07
JP2022519371A (ja) 2022-03-23
TW202042377A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
TWI668805B (zh) 三維記憶體裝置
CN109075172B (zh) 用于三维存储器件双侧布线的阶梯结构
TWI745890B (zh) 三維記憶體元件的互連結構
CN110520985B (zh) 三维存储器件的互连结构
TWI725633B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
JP2022050647A (ja) ３次元メモリデバイスの相互接続構造
CN109451765B (zh) 用于形成三维存储器设备的沟道插塞的方法
CN109075173B (zh) 形成用于三维存储器件双侧布线的阶梯结构的方法
TWI691056B (zh) 用於形成三維記憶體裝置的方法以及用於形成三維記憶體裝置的階梯結構的方法
CN111916461A (zh) 具有z字形狭缝结构的三维存储器件及其形成方法
CN111279479B (zh) 三维存储器设备的局部触点及用于形成其的方法
CN112020774A (zh) 用于形成接触结构及其半导体器件的方法
TWI779201B (zh) 具有彎折的背面字元線的三維記憶體元件
TW202220110A (zh) 具有在三維記憶體元件中的突出部分的通道結構和用於形成其的方法
TWI716004B (zh) 用於形成具有彎折後側字元線的三維（3d）記憶體元件的方法
TW202135301A (zh) 具有源極結構的三維記憶體元件及其形成方法