[go: up one dir, main page]

TWI714145B - 讀取輔助電路、記憶體系統以及在讀取操作期間向多個記憶胞提供讀取輔助的方法 - Google Patents

讀取輔助電路、記憶體系統以及在讀取操作期間向多個記憶胞提供讀取輔助的方法 Download PDF

Info

Publication number
TWI714145B
TWI714145B TW108122449A TW108122449A TWI714145B TW I714145 B TWI714145 B TW I714145B TW 108122449 A TW108122449 A TW 108122449A TW 108122449 A TW108122449 A TW 108122449A TW I714145 B TWI714145 B TW I714145B
Authority
TW
Taiwan
Prior art keywords
write line
voltage
read
transistor
source
Prior art date
Application number
TW108122449A
Other languages
English (en)
Other versions
TW202011404A (zh
Inventor
藤原英弘
廖宏仁
潘顯裕
林志宇
陳炎輝
賽赫爾 普列特 辛格
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202011404A publication Critical patent/TW202011404A/zh
Application granted granted Critical
Publication of TWI714145B publication Critical patent/TWI714145B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

揭露一種讀取輔助電路，其在多個記憶胞的讀取操作期間將讀取輔助選擇性地提供至多個記憶胞。讀取輔助電路包含分壓器電路及多個寫入線驅動電路。分壓器電路經組態以分壓電源電壓，且在分壓器電路的輸出端處將源寫入線電壓提供至多個寫入線驅動電路。每一寫入線驅動電路經組態以接收源寫入線電壓，且根據控制每一寫入驅動電路的對應獨立啟用信號來將源寫入線電壓選擇性地施加至對應寫入線。此外，每一寫入線驅動電路經由對應寫入線耦接至多個記憶胞中的對應記憶胞，使得對應寫入線提供對應寫入線電壓以在讀取操作期間提供讀取輔助。

Description

讀取輔助電路、記憶體系統以及在讀取操作期間向多個記憶胞提供讀取輔助的方法
本揭露的實施例是有關於一種讀取輔助電路，且特別是有關於一種讀取輔助電路、記憶體系統以及在讀取操作期間向多個記憶胞提供讀取輔助的方法。
資料儲存元件為用於寫入及/或讀取電子資料的電子元件。資料儲存元件可實施為習知地需要電力來維持其所儲存資訊的揮發性記憶體，諸如隨機存取記憶體(random-access memory；RAM)，或即使在不供電時仍可維持其所儲存資訊的非揮發性記憶體，諸如唯讀記憶體(read-only memory；ROM)。RAM可以動態隨機存取記憶體(dynamic random-access memory；DRAM)、靜態隨機存取記憶體(static random-access memory；SRAM)及/或通常稱為快閃記憶體的非揮發性隨機存取記憶體(non-volatile random-access memory；NVRAM)組態實施。
本揭露提供一種包含分壓器電路及多個寫入線驅動電路的讀取輔助電路。分壓器電路操作以分壓電源電壓且在分壓器電路的輸出端處將源寫入線電壓提供至多個寫入線驅動電路。每一寫入線驅動電路接收源寫入線電壓，且根據控制每一寫入驅動電路的對應獨立啟用信號來將源寫入線電壓選擇性地施加至對應寫入線。此外，每一寫入線驅動電路經由對應寫入線耦接至多個記憶胞中的對應記憶胞，使得對應寫入線提供對應寫入線電壓以在對應記憶胞的讀取操作期間控制傳送電晶體。
本揭露提供一種包含多個記憶胞及讀取輔助電路的記憶體系統。每一記憶胞包含：雙定態閂鎖，其儲存邏輯狀態；以及傳送電晶體，其耦接在雙定態閂鎖與位元線之間，其中傳送電晶體操作以回應於控制傳送電晶體的寫入線電壓而將邏輯狀態選擇性地輸出至位元線。讀取輔助電路將多個寫入線電壓提供至多個寫入線上，其中每一寫入線連接至多個記憶胞中的對應記憶胞的對應傳送電晶體的閘極。讀取輔助電路包含分壓器電路，所述分壓器電路回應於主啟用信號，且分壓電源電壓且回應於藉由主啟用信號啟用的讀取輔助而在分壓器電路的輸出端處提供源寫入線電壓。讀取輔助電路更包含多個寫入線驅動電路，所述寫入線驅動電路與多個記憶胞相對應，其中每一寫入線驅動電路接收源寫入線電壓且根據控制每一寫入驅動電路的對應獨立啟用信號來將 源寫入線電壓選擇性地施加至多個寫入線中的對應寫入線。
本揭露提供一種在讀取操作期間向多個記憶胞提供讀取輔助的方法。方法包含接收主啟用信號及判定主啟用信號是否指示讀取輔助可供用於多個記憶胞。方法更包含回應於判定讀取輔助可供用於多個記憶胞而分壓電源電壓以產生源寫入線電壓，且根據與多個記憶胞的子集相關聯的對應獨立啟用信號而基於用於多個記憶胞的子集的源寫入線電壓來產生一或多個寫入線電壓。另外，方法更包含基於對應獨立啟用信號而將一或多個寫入線電壓施加至在讀取操作期間啟用以用於讀取輔助的多個記憶胞的子集。
100、300、400、600:讀取輔助電路
102、302、402、602:分壓器電路
103、105、112、304、306、420、604:PMOS電晶體
104.1~104.N、412.1~412.N:寫入線驅動電路
106、403:節點
108.1~108.N、424.1~424.N:寫入線
110、308、404、406、418、606、608:NMOS電晶體
114、417:源寫入線
116.1~116.N、422.1~422.N:獨立啟用信號
118、414:輸入端
120:輸出端
122、410:休眠控制信號
124、408:主啟用信號
126:電壓
200:記憶體系統
202.1~202.N:記憶胞
204:雙定態閂鎖
206:第一傳送電晶體
208:第二傳送電晶體
210.1、210.2:位元線
212:記憶體控制器
416:輸出端/輸出節點
500:流程圖
502、504、506、508、510、512:操作
SLP:休眠控制信號的電壓
VDD:電源/供應電壓
WL、WL-1~WL-N:寫入線電壓
WL-E:啟用信號的電壓
WL-ME:主啟用信號的電壓
WL-Source:源寫入線的電壓
GND、VSSFT:接地
當結合附圖閱讀時，自以下具體實施方式最佳地理解本揭露之態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見而任意地增加或減小各種特徵的尺寸。
圖1A示出根據本揭露的例示性實施例的讀取輔助電路。
圖1B示出與根據本揭露的例示性實施例的讀取輔助電路相關聯的各種時序圖。
圖2示出根據本揭露的例示性實施例的包含讀取輔助的記憶體系統。
圖3示出根據本揭露的第二例示性實施例的讀取輔助電路。
圖4示出根據本揭露的第三例示性實施例的讀取輔助電路。
圖5示出用於向記憶胞的子集提供讀取輔助的例示性操作的流程圖。
圖6示出根據本揭露的第四例示性實施例的讀取輔助電路。
以下揭露內容提供用於實施所提供的標的物的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，此等組件及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方的形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複本身不指示各種實施例及/或所論述組態之間的關係。
綜述
靜態隨機存取記憶體(SRAM)包含使用回饋來儲存邏輯狀態(例如「0」或「1」)的雙定態閂鎖。在「寫入操作」期間，在電流邏輯狀態改變(自「0」或「1」，或反之亦然)時，將新所需邏輯狀態施加至「位元線(bit-line)」同時啟用「寫入線(write-line)」以將邏輯狀態儲存至雙定態閂鎖。在「讀取操作」期間，再次啟用寫入線以讀取位元線上的儲存於雙定態閂鎖中的 邏輯狀態。本文中提供讀取輔助電路以在讀取操作期間產生啟用寫入線所需要的寫入線電壓。本文中提供的讀取輔助電路提供可與若干寫入線驅動電路共用的寫入源電壓，所述若干寫入線驅動電路藉由其自身的對應單獨啟用信號啟用，以便在讀取操作期間將讀取輔助寫入線電壓選擇性地提供至對應記憶胞。此外，寫入線源電壓具有最小變化，因此足夠穩定。
例示性讀取輔助電路
圖1A示出根據本揭露的實施例的讀取輔助電路100。讀取輔助電路100產生多個寫入線電壓WL-1至寫入線電壓WL-N，所述多個寫入線電壓WL-1至寫入線電壓WL-N可施加至諸如SRAM元件的相關聯記憶體元件的對應寫入線。讀取輔助電路100包含分壓器電路102及多個寫入線驅動電路104.1至寫入線驅動電路104.N，所述多個寫入線驅動電路104.1至寫入線驅動電路104.N產生寫入線電壓WL-1至寫入線電壓WL-N。分壓器電路102包含以疊接組態連接的PMOS電晶體103及PMOS電晶體105。更特定言之，PMOS電晶體103的源極在節點106處連接至PMOS電晶體105的汲極。PMOS電晶體105的源極連接至電源VDD，且PMOS電晶體103的汲極接地。其他分壓器電路在本揭露的範疇及精神內，如本領域的技術人員基於本文中提供的論述而將理解的。節點106(在PMOS電晶體103與PMOS電晶體105之間)處的電壓定義源寫入線114的電壓WL-Source，其可用於藉由獨立寫入線驅動電路104.1至寫入線驅動電路104.N而施加至其對應 寫入線108.1至寫入線108.N，如所展示。獨立寫入線驅動電路104.1至寫入線驅動電路104.N各自實施為根據本揭露的實施例的反相器。舉例而言，寫入線驅動電路104.1包含NMOS電晶體110，其與PMOS電晶體112疊接連接以提供反相器組態。
在操作期間，分壓器電路102回應於兩個輸入控制信號，即休眠控制信號122及主啟用信號124。休眠控制信號122的電壓SLP施加於PMOS電晶體105的閘極處且一般保持在邏輯低電平下，使得除非讀取輔助電路100處於「休眠模式」中，否則PMOS電晶體105一般為導通的(例如「接通」)。在「休眠模式」期間，休眠控制信號122升高至「邏輯高電平」，從而截止PMOS電晶體105。主啟用信號124的電壓WL-ME施加至PMOS電晶體103的閘極且設置為邏輯低電平，以針對寫入線108.1至寫入線108.N啟用讀取輔助，其中邏輯低電平使得PMOS電晶體103導通(例如「接通」)。在啟用讀取輔助時，PMOS電晶體103及PMOS電晶體105操作以根據PMOS電晶體103及PMOS電晶體105的相對電阻率來分壓供應電壓VDD，使得節點106處的源寫入線電壓114為供應電壓VDD的百分比。獨立寫入線驅動電路104.1至寫入線驅動電路104.N接著將源寫入線電壓114隨著藉由其對應獨立啟用信號116.1至獨立啟用信號116.N控制而選擇性地施加至其獨立寫入線108.1至寫入線108.N。
寫入線驅動電路104.1至寫入線驅動電路104.N回應於如所展示的對應獨立啟用信號116.1至獨立啟用信號116.N而實施為 反相器。因此，讀取輔助可針對附接至對應寫入線108.1至寫入線108.N的每一記憶胞而獨立地控制。舉例而言，寫入線驅動電路104.1(例如驅動電路104.1)包含輸入端118及輸出端120，其中輸入端118接收獨立啟用信號116.1，且輸出端120連接至寫入線108.1以將讀取輔助寫入線電壓WL-1提供至附接至寫入線108.1的對應記憶胞。在獨立啟用信號116.1為邏輯低電平時，針對附接至寫入線108.1的對應記憶胞激活讀取輔助，所述獨立啟用信號116.1藉由驅動電路104.1反相以在輸出端120處提供邏輯高電平。輸出端120處的邏輯高電壓由源寫入線114供應，所述源寫入線114的電壓WL-Source由如上文所描述的分壓器電路102產生。更特定言之，在獨立啟用116.1為邏輯低電平時，則PMOS電晶體112導通以將源寫入線114的電壓WL-Source施加至輸出端120並相應地施加至寫入線108.1。另外，在啟用信號116.1為邏輯低電平時截止NMOS電晶體110以使輸出端120與接地GND絕緣。在獨立啟用信號116.1為邏輯高電平時，則截止PMOS電晶體112，使得源寫入線114的電壓WL-Source與節點106隔離，且NMOS電晶體110導通以便使輸出端120接地且因此停用讀取輔助。額外寫入線驅動電路104.2至寫入線驅動電路104.N(例如「驅動電路」104.2至「驅動電路」104.N)具有相似組態，且以與驅動電路104.1類似的方式操作，如本領域的技術人員將理解的。
如上文所指出，分壓器電路102產生施加至獨立寫入線驅動電路104.1至寫入線驅動電路104.N的源寫入線114的電壓 WL-Source，其中源寫入線114的電壓WL-Source為供應電壓VDD的百分比。在本揭露的實例實施例中，源寫入線114的電壓WL-Source具有與供應電壓VDD實質上類似的量值，例如供應電壓VDD的90%至95%。如上文所論述，藉由PMOS電晶體103及PMOS電晶體105的相對電阻率來判定源寫入線114的電壓WL-Source與供應電壓VDD的相對值。因此，PMOS電晶體103的大小可小於PMOS電晶體105的大小，使得在讀取輔助處於操作中時，PMOS電晶體103上發生自電源VDD至接地GND的電壓降中的大部分(例如90%至95%)。因此，PMOS電晶體103具有的第一電阻實質上大於PMOS電晶體105的第二電阻。
圖1B示出根據本揭露的實施例的例如與寫入線驅動104.1相關聯的寫入線108.1的啟用讀取輔助的各種啟用信號的時序圖。如所示出，在藉由控制驅動電路104.1的獨立啟用信號116.1進行類似轉換之前，主啟用信號124的電壓WL-ME自邏輯高電平轉換為邏輯低電平。此發生以使得分壓器電路102在觸發驅動電路104.1之前產生源寫入線114的電壓WL-Source以提供寫入電壓WL-1，其藉由如上文所論述的源寫入線114的電壓WL-Source而產生。如所展示，一旦獨立啟用信號116.1的電壓WL-E轉換為邏輯低電平，則寫入線108.1上的寫入線電壓WL轉換至略微低於電源VDD的電壓126，例如約為供應電壓VDD的90%至95%。
圖2示出根據本揭露的實施例的併有讀取輔助的記憶體系統200。記憶體系統200包含圖1A中所描述的讀取輔助電路100 及多個記憶胞202.1至記憶胞202.N，所述多個記憶胞202.1至記憶胞202.N經由對應寫入線108.1至寫入線108.N接收對應寫入線電壓WL-1至寫入線電壓WL-N。因此，記憶胞202.1至記憶胞202.N中的每一者接收可選擇性地啟用以用於讀取輔助的其自身對應寫入線電壓WL-1至寫入線電壓WL-N。在實施例中，記憶胞202.1至記憶胞202.N為SRAM記憶胞。此外，記憶體系統200包含產生上文所描述的休眠控制信號122、主啟用信號124以及獨立啟用信號116.1至獨立啟用信號116.N的記憶體控制器212。
實例記憶胞202.1包含雙定態閂鎖204、第一傳送電晶體206以及第二傳送電晶體208。雙定態閂鎖204使用本領域的技術人員熟知的回饋機制來儲存邏輯狀態(例如「0」或「1」)，因此本文中未進一步描述。第一傳送電晶體206及第二傳送電晶體208為NMOS電晶體，選擇性地將雙定態閂鎖204耦接至各別位元線210.1及位元線210.2，使得儲存於雙定態閂鎖204中的邏輯狀態可在讀取操作期間「讀取」。如所展示，第一傳送電晶體206及第二傳送電晶體208的各別閘極耦接至寫入線108.1，因此藉由自讀取輔助電路100產生的寫入線電壓WL-1來控制。在針對記憶胞202.1的讀取輔助期間，寫入線電壓WL-1升高至邏輯高電平(例如圖1B中的電壓126)，使得第一傳送電晶體206及第二傳送電晶體208導通，且因此使得儲存於雙定態閂鎖204中的邏輯狀態BL、
Figure 108122449-A0305-02-0012-1
能夠分別自位元線210.1及位元線210.2讀取。額外記憶胞202.2至記憶胞202.N具有相似組態，且以與記憶胞202.1類似 的方式操作，如本領域的技術人員將理解的。應注意，記憶胞202.1至記憶胞202.N中的每一者具有其自身對應寫入線108.1至寫入線108.N，使得可針對對應記憶胞202.1至記憶胞202.N而獨立地控制讀取輔助寫入線電壓。
圖3示出根據本揭露的額外實施例的讀取輔助電路300。讀取輔助電路300產生多個寫入線電壓WL-1至寫入線電壓WL-N，所述多個寫入線電壓WL-1至寫入線電壓WL-N可施加至諸如SRAM元件的相關聯記憶體元件的對應寫入線。讀取輔助電路300實質上與讀取輔助電路100類似，且因此將僅詳細論述讀取輔助電路100與讀取輔助電路300之間的差別。舉例而言，讀取輔助電路300包含分壓器電路，所述分壓器電路除了上文針對讀取輔助電路100所描述的級聯連接的PMOS電晶體以外，還包含NMOS電晶體。
更特定言之，讀取輔助電路300包含分壓器電路302及多個寫入線驅動電路104.1至寫入線驅動電路104.N，所述多個寫入線驅動電路104.1至寫入線驅動電路104.N產生多個寫入線電壓WL-1至寫入線電壓WL-N。分壓器電路302包含以疊接組態連接的PMOS電晶體304及PMOS電晶體306，所述疊接組態類似於分壓器電路102的疊接組態。另外，分壓器電路302包含疊接連接至PMOS電晶體306的NMOS電晶體308。更特定言之，PMOS電晶體306的源極在節點106處連接至PMOS電晶體304的汲極。PMOS電晶體304的源極連接至電源VDD，且PMOS電晶體306 的汲極連接至NMOS電晶體308的汲極，且NMOS電晶體308的源極接地。與讀取輔助電路100類似，節點106(在PMOS電晶體304與PMOS電晶體306之間)處的電壓定義源寫入線電壓114，其可藉由獨立寫入線驅動電路104.1至寫入線驅動電路104.N施加至其對應寫入線108.1至寫入線108.N，如所展示。
在操作期間，分壓器電路302回應於兩個輸入控制信號，即休眠控制信號122及主啟用信號124；其中PMOS電晶體304及PMOS電晶體306由休眠控制信號122控制，且NMOS電晶體308由主啟用信號124控制。休眠控制信號122一般保持在邏輯低電平下，使得除非讀取輔助電路100處於「休眠模式」中，否則PMOS電晶體304及PMOS電晶體306一般為導通的(例如「接通」)。在「休眠模式」期間，休眠控制信號122升高至「邏輯高電平」，從而截止PMOS電晶體304及PMOS電晶體306兩者。主啟用信號124設置為邏輯高電平以針對寫入線108.1至寫入線108.N啟用讀取輔助，其中邏輯高電平使得NMOS電晶體308以最小電阻導通(例如「接通」)，使得PMOS電晶體306的汲極本質上接地。因此，在啟用讀取輔助時，PMOS電晶體304及PMOS電晶體306操作以根據PMOS電晶體304及PMOS電晶體306的相對電阻率來分壓供應電壓VDD，使得節點106處的源寫入線114的電壓WL-Source為供應電壓VDD的百分比。獨立寫入線驅動電路104.1至寫入線驅動電路104.N接著可將源寫入線電壓114隨著藉由其對應獨立啟用信號116.1至獨立啟用信號116.N選擇性地控 制而施加至其獨立寫入線108.1至寫入線108.N。獨立寫入線驅動電路104.1至寫入線驅動電路104.N各自實施為反相器，與讀取輔助電路100的反相器類似，且因此本文中將不進一步論述。
分壓器302中的PMOS電晶體304及PMOS電晶體306兩者回應於相同控制信號，即休眠控制信號122。因此，PMOS電晶體304及PMOS電晶體306在給定時間段上循環接通/斷開相同次數，且因此具有實質上類似的老化特徵曲線。
圖4示出根據本揭露的額外實施例的讀取輔助電路400。讀取輔助電路400產生多個寫入線電壓WL-1至寫入線電壓WL-N，所述多個寫入線電壓WL-1至寫入線電壓WL-N可施加至諸如SRAM元件的相關聯記憶體元件的對應寫入線。讀取輔助電路400類似於讀取輔助電路100操作，除了與讀取輔助電路100相比邏輯極性為互補的以外。亦即，藉由分壓器402製備的源寫入線電壓略微高於接地(示出為VSSFT)，例如供應電壓VDD的5%至10%。此配置與為PMOS電晶體(並非如將闡述的NMOS電晶體)的傳送電晶體(例如傳送電晶體206)一致。
讀取輔助電路400包含分壓器電路402及多個寫入線驅動電路412.1至寫入線驅動電路412.N，所述多個寫入線驅動電路412.1至寫入線驅動電路412.N產生寫入線電壓WL-1至寫入線電壓WL-N。分壓器電路402包含以疊接組態連接的NMOS電晶體404及NMOS電晶體406。更特定言之，NMOS電晶體404的源極在節點403處連接至NMOS電晶體406的汲極。NMOS電晶體404 的汲極連接至電源VDD，且NMOS電晶體406的源極連接至地面。節點403(在NMOS電晶體404與NMOS電晶體406之間)處的電壓定義源寫入線417的電壓，其可用於藉由獨立寫入線驅動電路412.1至寫入線驅動電路412.N而施加至其對應寫入線424.1至寫入線424.N，如所展示。獨立寫入線驅動電路412.1至寫入線驅動電路412.N各自實施為反相器。舉例而言，寫入線驅動電路412.1包含NMOS電晶體418，其與PMOS電晶體420疊接連接以提供反相器組態。
在操作期間，分壓器電路402回應於兩個輸入控制信號，即休眠控制信號410及主啟用信號408。休眠控制信號410一般保持在邏輯高電平下，使得除非讀取輔助電路400處於「休眠模式」中，否則NMOS電晶體406一般為導通的(例如「接通」)。在「休眠模式」期間，休眠控制信號410設置為邏輯低電平，從而截止NMOS電晶體406。主啟用信號408設置為邏輯高電平以針對寫入線424.1至寫入線424.N啟用讀取輔助，其中邏輯高電平使得NMOS電晶體404導通(例如「接通」)。在啟用讀取輔助(且關閉休眠模式)時NMOS電晶體404及NMOS電晶體406操作以根據NMOS電晶體404及NMOS電晶體406的相對電阻率來分壓供應電壓VDD，使得節點403處的源寫入線417的電壓略微高於接地(例如供應電壓VDD的5%至10%)。獨立寫入線驅動電路412.1至寫入線驅動電路412.N接著將源寫入線417的電壓隨著藉由其對應獨立啟用信號422.1至獨立啟用信號422.N控制而選擇性地施 加至其獨立寫入線424.1至寫入線424.N。
寫入線驅動電路412.1至寫入線驅動電路412.N回應於如所展示的對應獨立啟用信號422.1至獨立啟用信號422.N而實施為反相器。因此，讀取輔助可針對可附接至對應寫入線424.1至對應寫入線424.N的每一記憶胞而獨立地控制。舉例而言，寫入線驅動電路412.1包含輸入端414及輸出端416，其中輸入端414接收獨立啟用信號422.1，且輸出端416連接至寫入線424.1以將讀取輔助寫入線電壓WL-1提供至附接至寫入線424.1的對應記憶胞。在獨立啟用信號422.1為邏輯高電平時，針對附接至寫入線424.1的對應記憶胞激活讀取輔助，所述獨立啟用信號422.1藉由反相器412.1反相以在輸出端416處提供邏輯低電平，此與PMOS傳送電晶體一致。輸出端416處的邏輯低電壓由源寫入線417供應，所述源寫入線417如上文所描述由分壓器電路402產生。更特定言之，在獨立啟用信號422.1為邏輯高電平時，則NMOS電晶體418導通以將源寫入線417的電壓施加至輸出端416並相應地施加至寫入線424.1。另外，在獨立啟用信號422.1為邏輯高電平時截止PMOS電晶體420以使輸出端416與電源VDD隔絕。在獨立啟用信號422.1為邏輯低電平時，則截止NMOS電晶體418，使得源寫入線417的電壓與輸出節點416分離，且PMOS電晶體420導通以使輸出端416升高至供應電壓VDD並因此停用讀取輔助。額外驅動電路412.2至驅動電路412.N具有相似組態，且以與驅動電路412.1類似的方式操作，如本領域的技術人員將理解的。
如上文所指出，分壓器電路402定義施加至獨立寫入線驅動電路412.1至寫入線驅動電路412.N的源寫入線417的電壓，其中源寫入線417的電壓為供應電壓VDD的百分比。在本揭露的實例實施例中，源寫入線417的電壓具有略微高於接地的量值，例如供應電壓VDD的5%至10%。如上文所論述，藉由NMOS電晶體404及NMOS電晶體406的相對電阻率來判定源寫入線417的電壓與供應電壓VDD的相對值。因此，NMOS電晶體404的大小可小於NMOS電晶體406，使得在讀取輔助處於操作中時，NMOS電晶體404上發生自電源VDD至接地的電壓降中的大部分(例如90%至95%)。
圖5示出根據本揭露的實施例的用於提供讀取輔助寫入線電壓的例示性操作的流程圖500。僅出於實例目的，流程圖500參考圖1A中的讀取輔助電路100及圖2中的記憶體系統200。本揭露不限於此操作性描述或其對讀取輔助電路100或記憶體系統200的應用。實際上，於本領域具有通常知識者將顯而易見，其他操作性控制流程、系統以及應用在本揭露的範疇及精神內。
在操作502處，接收休眠控制信號及主啟用信號。舉例而言，分壓器電路102可接收休眠控制信號122及主啟用信號124。
在操作504處，作出是否基於休眠控制信號而斷定休眠模式的判定。若為「是」，則控制返回至步驟502。若為「否」，則控制繼續至步驟506。舉例而言，PMOS電晶體105在休眠控制信號122為邏輯高電平時截止以實施休眠模式，且在休眠控制信號 為邏輯低電平時導通。
在操作506處，作出是否基於主啟用信號而啟用讀取輔助的判定。若為「是」，則控制繼續至步驟508。若為「否」，則控制返回至步驟502。舉例而言，PMOS電晶體103在主啟用信號124為邏輯低電平時導通以針對多個記憶胞啟用讀取輔助，且在主啟用信號為邏輯高電平時截止以停用讀取輔助。
在操作508處，分壓供應電壓VDD以產生為供應電壓VDD的百分比的源寫入線電壓。舉例而言，分壓器電路102可基於PMOS電晶體103及PMOS電晶體105的相對電阻率來分壓供應電壓VDD以產生源寫入線114的電壓WL-Source，其中在本揭露的實施例中，源寫入線114的電壓WL-Source可為供應電壓VDD的90%至95%。
在操作510處，根據與多個記憶胞的子集相關聯的對應獨立啟用信號而基於用於多個記憶胞的子集的源寫入線電壓來產生一或多個寫入線電壓。舉例而言，寫入驅動電路104.1至寫入驅動電路104.N將源寫入線114的電壓WL-Source隨著藉由其獨立啟用信號116.1至啟用信號116.N控制而選擇性地施加至對應寫入線108.1至寫入線108.N。因此，源寫入線114的電壓WL-Source可選擇性地施加至寫入線108.1至寫入線108.N的子集或所有寫入線108.1至寫入線108.N，以向對應記憶胞提供用於讀取輔助的一或多個寫入線電壓。
在操作512處，施加一或多個讀取輔助寫入線電壓至記 憶胞的子集，針對讀取輔助啟用所述記憶胞的子集以在讀取操作期間讀取儲存於記憶胞的子集中的對應經儲存邏輯狀態。舉例而言，寫入線電壓WL-1可選擇性地施加至記憶胞202.1的傳送電晶體206及傳送電晶體208，其中藉由獨立啟用信號116.1判定讀取輔助啟用。額外寫入線電壓WL-2至寫入線電壓WL-N可隨著藉由其獨立啟用信號116.2至啟用信號116.N判定而選擇性地施加至其對應記憶胞202.2至記憶胞202.N。
圖6示出根據本揭露的額外實施例的讀取輔助電路600。讀取輔助電路600產生多個寫入線電壓WL-1至寫入線電壓WL-N，所述多個寫入線電壓WL-1至寫入線電壓WL-N可施加至諸如SRAM元件的相關聯記憶體元件的對應寫入線。讀取輔助電路600實質上與讀取輔助電路400類似，且因此將僅詳細論述讀取輔助電路600與讀取輔助電路400之間的差別。舉例而言，讀取輔助電路600包含分壓器電路，所述分壓器電路除了上文針對讀取輔助電路400所描述的級聯連接的NMOS電晶體以外，還包含PMOS電晶體。
更特定言之，讀取輔助電路600包含分壓器電路602及多個寫入線驅動電路412.1至寫入線驅動電路412.N，所述多個寫入線驅動電路412.1至寫入線驅動電路412.N產生多個寫入線電壓WL-1至寫入線電壓WL-N。分壓器電路602包含以疊接組態連接的NMOS電晶體606及NMOS電晶體608，所述疊接組態類似於分壓器電路402的疊接組態。另外，分壓器電路602包含疊接連 接至NMOS電晶體606的PMOS電晶體604。更特定言之，NMOS電晶體606的源極在節點403處連接至NMOS電晶體608的汲極。NMOS電晶體608的源極接地，NMOS電晶體606的汲極連接至PMOS電晶體604的汲極，且PMOS電晶體604的源極連接至電源VDD。與讀取輔助電路400類似，節點403(在NMOS電晶體606與NMOS電晶體608之間)處的電壓定義源寫入線417的電壓，其可藉由獨立寫入線驅動電路412.1至寫入線驅動電路412.N施加至其對應寫入線424.1至寫入線424.N，如所展示。
在操作期間，分壓器電路602回應於兩個輸入控制信號，即休眠控制信號410及主啟用信號408；其中NMOS電晶體606及NMOS電晶體608由休眠控制信號410控制，且PMOS電晶體604由主啟用信號408控制。休眠控制信號410一般保持在邏輯高電平下，使得除非讀取輔助電路600處於「休眠模式」中，否則NMOS電晶體606及NMOS電晶體608一般為導通的(例如「接通」)。在「休眠模式」期間，休眠控制信號410改變為「邏輯低電平」，從而截止NMOS電晶體606及NMOS電晶體608。主啟用信號408設置為邏輯低電平以針對寫入線424.1至寫入線424.N啟用讀取輔助，其中邏輯低電平使得PMOS電晶體604以最小電阻導通(例如「接通」)，使得NMOS電晶體606的汲極本質上連接至電源VDD。因此，在啟用讀取輔助時，NMOS電晶體606及NMOS電晶體608操作以根據NMOS電晶體606及NMOS電晶體608的相對電阻率來分壓供應電壓VDD，使得節點403處的源寫入線417 的電壓為供應電壓VDD的百分比。獨立寫入線驅動電路412.1至寫入線驅動電路412.N接著可將源寫入線417的電壓隨著藉由其對應獨立啟用信號422.1至獨立啟用信號422.N選擇性地控制而施加至其獨立寫入線424.1至寫入線424.N。獨立寫入線驅動電路412.1至寫入線驅動電路412.N各自實施為反相器，如對於讀取輔助電路400所描述，且因此本文中將不進一步論述。
結論
前述具體實施方式揭露一種包含分壓器電路及多個寫入線驅動電路的讀取輔助電路。分壓器電路操作以分壓電源電壓且在分壓器電路的輸出端處將源寫入線電壓提供至多個寫入線驅動電路。每一寫入線驅動電路接收源寫入線電壓，且根據控制每一寫入驅動電路的對應獨立啟用信號來將源寫入線電壓選擇性地施加至對應寫入線。此外，每一寫入線驅動電路經由對應寫入線耦接至多個記憶胞中的對應記憶胞，使得對應寫入線提供對應寫入線電壓以在對應記憶胞的讀取操作期間控制傳送電晶體。於一實施例中，分壓器電路包含第一PMOS電晶體及第二PMOS電晶體，第一PMOS電晶體及第二PMOS電晶體疊接連接以形成提供源寫入線電壓的節點。於一實施例中，第一PMOS電晶體包含連接至電源電壓的源極，以及第二PMOS電晶體包含在提供源寫入線電壓的節點處連接至第一PMOS電晶體的汲極的源極，以及接地的汲極。於一實施例中，源寫入線電壓為電源電壓的百分比，藉由第一PMOS電晶體的第一電阻相比於第二PMOS電晶體的第二電 阻的比來判定所述百分比。於一實施例中，第一PMOS電晶體包含接收第一控制信號的第一閘極，且所述第二PMOS電晶體包含接收第二控制信號的第二閘極，其中第一控制信號及第二控制信號藉由分壓器電路共同地控制源寫入線電壓的產生。於一實施例中，第一控制信號指示休眠模式，且回應於激活休眠模式而截止第一PMOS電晶體以便停用源寫入線電壓的產生。於一實施例中，第二控制信號為主啟用信號，主啟用信號回應於激活讀取輔助及解除激活休眠模式而啟用源寫入線電壓的產生。於一實施例中，分壓器電路包含第一PMOS電晶體、第二PMOS電晶體以及NMOS電晶體；第一PMOS電晶體及第二PMOS電晶體疊接連接以形成提供源寫入線電壓的節點；NMOS電晶體具有連接至第二PMOS電晶體的汲極的汲極，且具有接地的源極。於一實施例中，第一PMOS電晶體及第二PMOS電晶體包含藉由同一休眠模式信號控制的各別閘極，述NMOS電晶體包含藉由用於讀取輔助電路的主啟用信號控制的閘極。於一實施例中，每一寫入線驅動電路經組態以使在每一寫入線驅動電路的輸入端處接收的對應獨立啟用信號反相，以在每一寫入線驅動電路的輸出端處將對應寫入線電壓提供至對應寫入線上。於一實施例中，對應寫入線電壓藉由源寫入線電壓回應於對應獨立啟用信號為邏輯低電平而產生。於一實施例中，每一寫入線驅動電路包含PMOS電晶體以及NMOS電晶體，PMOS電晶體具有連接至分壓器電路的輸出端以接收源寫入線電壓的源極，NMOS電晶體具有在每一寫入線驅動電路的 輸出端處連接至PMOS電晶體的汲極的汲極，其中PMOS電晶體及NMOS電晶體的各別閘極在每一寫入線驅動電路的輸入端處連接在一起以接收對應獨立啟用信號。於一實施例中，分壓器電路包含第一NMOS電晶體、第二NMOS電晶體及PMOS電晶體，第一NMOS電晶體及第二NMOS電晶體疊接連接以形成提供源寫入線電壓的節點，PMOS電晶體具有連接至第一NMOS電晶體的汲極的汲極，且具有連接至電源電壓的源極。
前述具體實施方式亦揭露一種包含多個記憶胞及讀取輔助電路的記憶體系統。每一記憶胞包含：雙定態閂鎖，其儲存邏輯狀態；以及傳送電晶體，其耦接在雙定態閂鎖與位元線之間，其中傳送電晶體操作以回應於控制傳送電晶體的寫入線電壓而將邏輯狀態選擇性地輸出至位元線。讀取輔助電路將多個寫入線電壓提供至多個寫入線上，其中每一寫入線連接至多個記憶胞中的對應記憶胞的對應傳送電晶體的閘極。讀取輔助電路包含分壓器電路，所述分壓器電路回應於主啟用信號，且分壓電源電壓且回應於藉由主啟用信號啟用的讀取輔助而在分壓器電路的輸出端處提供源寫入線電壓。讀取輔助電路更包含多個寫入線驅動電路，所述寫入線驅動電路與多個記憶胞相對應，其中每一寫入線驅動電路接收源寫入線電壓且根據控制每一寫入驅動電路的對應獨立啟用信號來將源寫入線電壓選擇性地施加至多個寫入線中的對應寫入線。於一實施例中，分壓器電路包含第一PMOS電晶體及第二PMOS電晶體，所述第一PMOS電晶體及第二PMOS電晶體疊 接連接以形成提供源寫入線電壓的節點。於一實施例中，源寫入線電壓為電源電壓的百分比，藉由第一PMOS電晶體的第一電阻相比於第二PMOS電晶體的第二電阻的比來判定百分比，且其中第二PMOS電晶體的大小小於第一PMOS電晶體，使得電源電壓的百分比大於電源電壓的90%。於一實施例中，第一PMOS電晶體包含接收第一控制信號的第一閘極，且第二PMOS電晶體包含接收第二控制信號的第二閘極，其中第一控制信號及第二控制信號藉由分壓器電路共同地控制源寫入線電壓的產生。於一實施例中，第一控制信號指示休眠模式，且回應於激活休眠模式而截止第一PMOS電晶體以便停用源寫入線電壓的產生，第二控制信號為主啟用信號，主啟用信號回應於激活讀取輔助及解除激活休眠模式而啟用源寫入線電壓的產生。於一實施例中，分壓器電路包含第一PMOS電晶體、第二PMOS電晶體以及NMOS電晶體，第一PMOS電晶體及第二PMOS電晶體疊接連接以形成提供源寫入線電壓的節點，NMOS電晶體具有連接至所述第二PMOS電晶體的汲極的汲極，且具有接地的源極。於一實施例中，分壓器電路包含第一NMOS電晶體、第二NMOS電晶體以及PMOS電晶體，第一NMOS電晶體及第二NMOS電晶體疊接連接以形成提供源寫入線電壓的節點，PMOS電晶體具有連接至所述第一PMOS電晶體的汲極的汲極，且具有電源電壓的源極。
前述具體實施方式進一步揭露一種在讀取操作期間向多個記憶胞提供讀取輔助的方法。方法包含接收主啟用信號及判定 主啟用信號是否指示讀取輔助可供用於多個記憶胞。方法更包含回應於判定讀取輔助可供用於多個記憶胞而分壓電源電壓以產生源寫入線電壓，且根據與多個記憶胞的子集相關聯的對應獨立啟用信號而基於用於多個記憶胞的子集的源寫入線電壓來產生一或多個寫入線電壓。另外，方法更包含基於對應獨立啟用信號而將一或多個寫入線電壓施加至在讀取操作期間啟用以用於讀取輔助的多個記憶胞的子集。於一實施例中，所述產生根據與多個記憶胞的子集相關聯的對應獨立啟用信號而基於用於多個記憶胞的子集的源寫入線電壓來產生一或多個寫入線電壓包括：根據對應獨立啟用信號來將源寫入線電壓選擇性地施加至一或多個寫入線，其中一或多個寫入線中的每一寫入線控制多個記憶胞的所述子集的記憶胞的讀取操作。
前述具體實施方式稱為隨附圖式以為了是示出根據本揭露的例示性實施例。前述具體實施方式對「例示性實施例」的參考指示所描述的例示性實施例可包含特定特徵、結構或特性，但每一例示性實施例未必包含特定特徵、結構或特性。此外，此等片語未必指代相同例示性實施例。此外，無論是否明確地描述其他例示性實施例的特徵、結構或特性，可獨立包含或以任何組合形式包含結合例示性實施例所描述的任何特徵、結構或特性。
前述具體實施方式並不意謂為限制性的。實情為，本揭露的範疇僅根據以下申請專利範圍及其等效物定義。應瞭解，前述具體實施方式而非以下發明摘要章節意欲用以解譯申請專利範 圍。發明摘要章節可闡述本揭露的一或多個但並非所有例示性實施例，且因此不意欲以任何方式限制本揭露及以下申請專利範圍及其等效物。
前述具體實施方式內描述的例示性實施例已經出於說明之目的提供，且不意欲為限制性的。其他例示性實施例為可能的，且可在保持於本揭露的精神及範疇內時對例示性實施例進行修改。已憑藉說明特定功能及其關係的實施的功能建置區塊來描述前述具體實施方式。為了便於描述，本文已任意地定義此等功能建置區塊的邊界。只要適當地執行指定功能及其關係，便可定義替代邊界。
本揭露的實施例可以硬體、韌體、軟體或其任何組合予以實施。本揭露的實施例亦可實施為儲存於機器可讀媒體上的指令，所述指令可由一或多個處理器讀取並執行。機器可讀媒體可包含用於以可由機器(例如計算電路系統)讀取的形式儲存或傳輸資訊的任何機制。舉例而言，機器可讀媒體可包含非暫時性機器可讀媒體，諸如唯讀記憶體(ROM)；隨機存取記憶體(RAM)；磁碟儲存媒體；光學儲存媒體；快閃記憶體元件；以及其他媒體。作為另一實例，機器可讀媒體可包含暫時性機器可讀媒體，諸如電學、光學、聲學或其他形式的傳播信號(例如載波、紅外線信號、數位信號等)。另外，韌體、軟體、常式、指令可在本文中描述為執行特定動作。然而，應瞭解，此等描述僅僅是出於方便起見，且此等動作事實上是由計算元件、處理器、控制器或執行韌 體、軟體、常式、指令等的其他元件引起。
前述具體實施方式充分揭示本揭露的一般性質：其他人可在不背離本揭露的精神及範疇的情況下藉由應用在本領域的技術人員所瞭解的知識來針對各種應用容易地修改及/或調適此類例示性實施例而不進行過度實驗。因此，基於本文中所呈現的教示及指導，此等調適及修改意欲在例示性實施例的等效物的含義及數目內。應理解，本文中的措詞或術語是出於描述而非限制的目的，使得本說明書的術語或措詞待由本領域的技術人員按照本文中的教示予以解譯。
100:讀取輔助電路
102:分壓器電路
103、105、112:PMOS電晶體
104.1~104.N:寫入線驅動電路
106:節點
108.1~108.N:寫入線
110:NMOS電晶體
114:源寫入線電壓
116.1~116.N:啟用信號
118:輸入端
120:輸出端
122:休眠控制信號
124:主啟用信號
SLP:休眠控制信號的電壓
VDD:電源/供應電壓
WL-1~WL-N:寫入線電壓
WL-E:啟用信號的電壓
WL-ME:主啟用信號的電壓
WL-Source:源寫入線的電壓
GND:接地

Claims (9)

  1. 一種讀取輔助電路，包括：分壓器電路，經組態以分壓電源電壓且在所述分壓器電路的輸出端處提供源寫入線電壓；以及多個寫入線驅動電路，每一寫入線驅動電路經組態以接收所述源寫入線電壓且根據控制所述每一寫入驅動電路的對應獨立啟用信號來將所述源寫入線電壓選擇性地施加至對應寫入線，其中所述分壓器電路包含第一電晶體及第二電晶體，所述第一電晶體及所述第二電晶體疊接連接以形成提供所述源寫入線電壓的節點，其中所述源寫入線電壓為所述電源電壓的百分比，藉由所述第一電晶體的第一電阻相比於所述第二電晶體的第二電阻的比例來判定所述百分比。
  2. 如申請專利範圍第1項所述的讀取輔助電路，其中所述分壓器電路包含：第三電晶體，具有連接至所述第二電晶體的汲極的汲極，且具有接地的源極。
  3. 如申請專利範圍第1項所述的讀取輔助電路，其中所述每一寫入線驅動電路經組態以使在所述每一寫入線驅動電路的輸入端處接收的所述對應獨立啟用信號反相，以在所述每一寫入線驅動電路的輸出端處將對應寫入線電壓提供至所述對應寫入線上。
  4. 如申請專利範圍第1項所述的讀取輔助電路，其中：所述每一寫入線驅動電路經由所述對應寫入線耦接至多個記憶胞中的對應記憶胞；以及所述對應寫入線提供對應寫入線電壓以在所述對應記憶胞的讀取操作期間控制傳送電晶體。
  5. 如申請專利範圍第1項所述的讀取輔助電路，其中所述分壓器電路包含：第三電晶體，具有連接至所述第一電晶體的汲極的汲極，且具有連接至所述電源電壓的源極。
  6. 一種記憶體系統，包括：多個記憶胞，每一記憶胞包含：雙定態閂鎖，儲存邏輯狀態；以及傳送電晶體，耦接在所述雙定態閂鎖與位元線之間，其中所述傳送電晶體經組態以回應於控制所述傳送電晶體的寫入線電壓而將所述邏輯狀態選擇性地輸出至所述位元線；以及讀取輔助電路，經組態以將多個寫入線電壓提供至多個寫入線上，每一寫入線連接至多個記憶胞中的對應記憶胞的對應傳送電晶體的閘極，所述讀取輔助電路包含：分壓器電路，回應於主啟用信號，且經組態以分壓電源電壓且回應於藉由所述主啟用信號啟用的讀取輔助而在所述 分壓器電路的輸出端處提供源寫入線電壓；以及多個寫入線驅動電路，與所述多個記憶胞相對應，每一寫入線驅動電路經組態以接收所述源寫入線電壓且根據控制所述每一寫入線驅動電路的對應獨立啟用信號來將所述源寫入線電壓選擇性地施加至所述多個寫入線中的對應寫入線。
  7. 如申請專利範圍第6項所述的記憶體系統，其中所述分壓器電路包含第一PMOS電晶體及第二PMOS電晶體，所述第一PMOS電晶體及所述第二PMOS電晶體疊接連接以形成提供所述源寫入線電壓的節點。
  8. 一種在讀取操作期間向多個記憶胞提供讀取輔助的方法，所述方法包括：接收主啟用信號；判定所述主啟用信號是否指示讀取輔助可供用於所述多個記憶胞；回應於判定讀取輔助可供用於所述多個記憶胞而分壓電源電壓以產生源寫入線電壓；根據與所述多個記憶胞的子集相關聯的對應獨立啟用信號而基於用於所述多個記憶胞的所述子集的所述源寫入線電壓來產生一或多個寫入線電壓；以及基於所述對應獨立啟用信號而將所述一或多個寫入線電壓施加至在所述讀取操作期間啟用以用於讀取輔助的所述多個記憶胞 的所述子集，其中所述源寫入線電壓為所述電源電壓的百分比，藉由執行分壓的分壓器電路的所述第一電晶體的第一電阻相比於所述分壓器電路的所述第二電晶體的第二電阻的比例來判定所述百分比。
  9. 如申請專利範圍第8項所述的在讀取操作期間向多個記憶胞提供讀取輔助的方法，其中所述根據與所述多個記憶胞的子集相關聯的對應獨立啟用信號而基於用於所述多個記憶胞的所述子集的所述源寫入線電壓來產生一或多個寫入線電壓包括：根據所述對應獨立啟用信號來將所述源寫入線電壓選擇性地施加至一或多個寫入線，其中所述一或多個寫入線中的每一寫入線控制所述多個記憶胞的所述子集的記憶胞的所述讀取操作。
TW108122449A 2018-06-29 2019-06-26 讀取輔助電路、記憶體系統以及在讀取操作期間向多個記憶胞提供讀取輔助的方法 TWI714145B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862692104P 2018-06-29 2018-06-29
US62/692,104 2018-06-29
US16/376,640 US10832765B2 (en) 2018-06-29 2019-04-05 Variation tolerant read assist circuit for SRAM
US16/376,640 2019-04-05

Publications (2)

Publication Number Publication Date
TW202011404A TW202011404A (zh) 2020-03-16
TWI714145B true TWI714145B (zh) 2020-12-21

Family

ID=68886167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122449A TWI714145B (zh) 2018-06-29 2019-06-26 讀取輔助電路、記憶體系統以及在讀取操作期間向多個記憶胞提供讀取輔助的方法

Country Status (5)

Country Link
US (1) US10832765B2 (zh)
KR (2) KR20200002695A (zh)
CN (1) CN110660443B (zh)
DE (1) DE102019111284A1 (zh)
TW (1) TWI714145B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831188A (zh) * 2022-11-29 2023-03-21 中国科学院微电子研究所 一种亚阈值sram读写辅助电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056264A1 (en) * 2004-09-16 2006-03-16 Worley James L Variable boost voltage row driver circuit and method and memory device and system including same
US20120146601A1 (en) * 2010-12-14 2012-06-14 Elite Semiconductor Memory Technology Inc. Voltage divider circuit and voltage regulator
US9865333B2 (en) * 2016-04-19 2018-01-09 Stmicroelectronics International N.V. Temperature compensated read assist circuit for a static random access memory (SRAM)
US20180174646A1 (en) * 2016-12-19 2018-06-21 Globalfoundries Singapore Pte. Ltd. Integrated circuits with sram devices having read assist circuits and methods for operating such circuits

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3278765B2 (ja) * 1997-11-17 2002-04-30 日本電気株式会社 負電圧生成回路
US6525896B2 (en) * 1998-05-14 2003-02-25 International Business Machines Corporation Method and circuitry for high voltage application with MOSFET technology
US6493266B1 (en) * 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
DE10246741B4 (de) * 2002-10-07 2007-04-19 Infineon Technologies Ag Verfahren und Halbleitereinrichtung zum Abgleich von Schnittstelleneinrichtungen
US6788583B2 (en) * 2002-12-02 2004-09-07 Advanced Micro Devices, Inc. Pre-charge method for reading a non-volatile memory cell
US6768160B1 (en) * 2003-01-28 2004-07-27 Advanced Micro Devices, Inc. Non-volatile memory cell and method of programming for improved data retention
US6911704B2 (en) * 2003-10-14 2005-06-28 Advanced Micro Devices, Inc. Memory cell array with staggered local inter-connect structure
KR100634412B1 (ko) * 2004-09-02 2006-10-16 삼성전자주식회사 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치
KR100680462B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그것의 핫 일렉트론 프로그램디스터브 방지방법
KR100634455B1 (ko) * 2005-06-13 2006-10-16 삼성전자주식회사 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
US7535754B2 (en) * 2005-11-01 2009-05-19 Samsung Electronics Co., Inc. Integrated circuit memory devices with MRAM voltage divider strings therein
KR101333503B1 (ko) * 2006-02-03 2013-11-28 삼성전자주식회사 프로그램 셀의 수에 따라 프로그램 전압을 조절하는 반도체메모리 장치 및 그것의 프로그램 방법
KR100805839B1 (ko) * 2006-08-29 2008-02-21 삼성전자주식회사 고전압 발생기를 공유하는 플래시 메모리 장치
KR20090097712A (ko) * 2008-03-12 2009-09-16 주식회사 하이닉스반도체 컬럼 선택 신호 전위 조절 회로 및 이를 이용한 반도체메모리 장치
KR20100088923A (ko) * 2009-02-02 2010-08-11 주식회사 하이닉스반도체 오피 앰프 회로
KR101038992B1 (ko) * 2009-04-14 2011-06-03 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로
US8300451B2 (en) * 2010-03-30 2012-10-30 Texas Instruments Incorporated Two word line SRAM cell with strong-side word line boost for write provided by weak-side word line
KR101781616B1 (ko) * 2010-07-16 2017-09-26 삼성전자주식회사 어시스트 회로를 포함하는 스태틱 랜덤 액세스 메모리 장치
US8451670B2 (en) * 2010-09-23 2013-05-28 Intel Corporation Adaptive and dynamic stability enhancement for memories
KR20120132764A (ko) * 2011-05-30 2012-12-10 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
US8674724B2 (en) * 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
WO2013054389A1 (ja) * 2011-10-11 2013-04-18 ルネサスエレクトロニクス株式会社 半導体装置
US20130250657A1 (en) * 2012-03-07 2013-09-26 Rambus Inc. System and Method for Writing Data to an RRAM Cell
US9183912B2 (en) * 2012-05-17 2015-11-10 Everspin Technologies, Inc. Circuit and method for controlling MRAM cell bias voltages
US9324413B2 (en) * 2013-02-15 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuit, memory device and method
CN105531767B (zh) * 2013-06-28 2018-01-26 英特尔公司 电阻式存储器的低功率写和读操作的装置
WO2015133987A1 (en) * 2014-03-03 2015-09-11 Intel Corporation High voltage tolerant word-line driver
US9564243B2 (en) * 2014-04-23 2017-02-07 Globalfoundries Singapore Pte. Ltd. Equivalent fuse circuit for a one-time programmable read-only memory array
GB2527363B (en) * 2014-06-20 2019-06-19 Advanced Risc Mach Ltd Read assist techniques in a memory device
DE112016006170B4 (de) * 2016-01-08 2021-07-29 Synopsys, Inc. Puf-werterzeugung unter verwendung einer anti-schmelzsicherungs-speicheranordnung
US9805777B2 (en) * 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
WO2017146692A1 (en) * 2016-02-24 2017-08-31 Hewlett Packard Enterprise Development Lp Memristive control circuits with current control components
US9792982B1 (en) * 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10269406B2 (en) * 2016-05-19 2019-04-23 University of Pittsburgh—of the Commonwealth System of Higher Education Adaptive refreshing and read voltage control scheme for a memory device such as an FeDRAM
CN110036444B (zh) * 2016-09-21 2023-06-30 合肥睿科微电子有限公司 自适应存储器单元写入条件
KR102657562B1 (ko) * 2016-12-02 2024-04-17 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR102659651B1 (ko) * 2017-01-09 2024-04-22 삼성전자주식회사 비휘발성 메모리 장치의 고전압 스위치 회로 및 비휘발성 메모리 장치
JP2018156701A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置
KR102313601B1 (ko) * 2017-03-24 2021-10-15 삼성전자주식회사 메모리 장치의 동작 방법
JP2018163713A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリデバイス及びその制御方法
JP2020521265A (ja) * 2017-05-12 2020-07-16 日本電気株式会社 相補型抵抗スイッチのための書き込み装置及び方法
US20190006019A1 (en) * 2017-06-28 2019-01-03 Sandisk Technologies Llc Word line leakage detection using source and sink currents

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056264A1 (en) * 2004-09-16 2006-03-16 Worley James L Variable boost voltage row driver circuit and method and memory device and system including same
US20120146601A1 (en) * 2010-12-14 2012-06-14 Elite Semiconductor Memory Technology Inc. Voltage divider circuit and voltage regulator
US9865333B2 (en) * 2016-04-19 2018-01-09 Stmicroelectronics International N.V. Temperature compensated read assist circuit for a static random access memory (SRAM)
US20180174646A1 (en) * 2016-12-19 2018-06-21 Globalfoundries Singapore Pte. Ltd. Integrated circuits with sram devices having read assist circuits and methods for operating such circuits

Also Published As

Publication number Publication date
CN110660443A (zh) 2020-01-07
US20200005858A1 (en) 2020-01-02
CN110660443B (zh) 2021-08-17
KR102353066B1 (ko) 2022-01-19
US10832765B2 (en) 2020-11-10
DE102019111284A1 (de) 2020-01-02
KR20200002695A (ko) 2020-01-08
KR20210086595A (ko) 2021-07-08
TW202011404A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
JP4133149B2 (ja) 半導体記憶装置
US8509004B2 (en) Nonvolatile logic circuit, integrated circuit including the nonvolatile logic circuit, and method of operating the integrated circuit
TWI727771B (zh) 記憶體儲存系統及其操作方法
TWI321796B (en) Word-line driver
US11264088B2 (en) Semiconductor memory with respective power voltages for memory cells
KR20170131367A (ko) 자체 저장형 및 자체 복구형 비-휘발성 정적 랜덤 액세스 메모리
US11955157B2 (en) Physically unclonable function apparatus based on ferroelectric elements and operation method thereof
TW202335187A (zh) 記憶體裝置
TWI714145B (zh) 讀取輔助電路、記憶體系統以及在讀取操作期間向多個記憶胞提供讀取輔助的方法
CN110931059B (zh) 提供掉电模式的半导体器件及使用其控制掉电模式的方法
TWI523013B (zh) 於交叉點陣列中透過耦合電容器之地磚層級突返檢測技術
JP2015156248A (ja) クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出
KR102553854B1 (ko) 반도체장치
JP2020155192A (ja) メモリデバイス
CN117636953A (zh) 存储器阵列、电子装置及存储器阵列的操作方法
TWI739091B (zh) 選擇電路以及用於預防記憶體儲存系統閂鎖的方法
US10269424B2 (en) Semiconductor memory apparatus
US7193888B2 (en) Nonvolatile memory circuit based on change in MIS transistor characteristics
TW202006724A (zh) 半導體記憶元件
WO2021241070A1 (ja) 半導体記憶装置
WO2020000231A1 (zh) 记忆体驱动装置
CN108962310A (zh) 静态随机存取存储器的控制电路
TW201110137A (en) Semiconductor storage device
JP2014229327A (ja) 半導体装置