[go: up one dir, main page]

TWI713152B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI713152B
TWI713152B TW107144151A TW107144151A TWI713152B TW I713152 B TWI713152 B TW I713152B TW 107144151 A TW107144151 A TW 107144151A TW 107144151 A TW107144151 A TW 107144151A TW I713152 B TWI713152 B TW I713152B
Authority
TW
Taiwan
Prior art keywords
dipole
layer
gate dielectric
region
dielectric layer
Prior art date
Application number
TW107144151A
Other languages
English (en)
Other versions
TW202004999A (zh
Inventor
陳昱璇
蔡承晏
李威縉
李欣怡
洪正隆
李達元
張文
蘇慶煌
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202004999A publication Critical patent/TW202004999A/zh
Application granted granted Critical
Publication of TWI713152B publication Critical patent/TWI713152B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明實施例提供有關於調整電晶體裝置中的臨界電壓的範例，以及由此形成的電晶體裝置，並描述用於進行調整臨界電壓的各種機制之各種範例。在一示例性半導體裝置的製造方法中，沉積閘極介電層於基板的裝置區域中的主動區域之上，沉積偶極層於裝置區域中的閘極介電層之上，以及將偶極摻雜物種從偶極層擴散到裝置區域中的閘極介電層中。

Description

半導體裝置及其製造方法
本發明實施例係關於半導體裝置及其製造方法，且特別是有關於調整電晶體裝置之臨界電壓的方法及由此形成之電晶體裝置。
半導體積體電路工業已歷經蓬勃的發展。積體電路材料及設計在技術上的進步使得每一代生產的積體電路變得比先前生產的積體電路更小且其電路也變得更複雜。在積體電路發展的進程中，功能性密度（例如：每一個晶片區域中內連接裝置的數目）已經普遍增加，而幾何尺寸（例如：製程中所能創造出最小的元件或線路）則是普遍下降。這種微縮化的過程通常可藉由增加生產效率及降低相關成本提供許多利益。然而，微縮化也帶來了在前幾代更大的幾何尺寸下不曾存在的挑戰。
根據本發明的一實施例，提供一種半導體裝置的製造方法，包括：沉積閘極介電層於基板之第一裝置區域中的第一主動區域之上；沉積第一偶極層於第一裝置區域中的閘極介電層之上；以及將偶極摻雜物種（dipole dopant species）從第一偶極層擴散到第一裝置區域中的閘極介電層中。
根據本發明的另一實施例，提供一種半導體裝置，包括：位於基板上的第一電晶體；以及位於基板上的第二電晶體。所述第一電晶體包括：第一閘極介電層位於第一主動區域之上，第一閘極介電層摻雜有第一偶極摻雜物濃度的偶極摻雜物種；以及第一閘極位於第一閘極介電層之上。所述第二電晶體包括：第二閘極介電層位於第二主動區域之上，第二閘極介電層摻雜有第二偶極摻雜物濃度的偶極摻雜物種，所述第一偶極摻雜物濃度大於所述第二偶極摻雜物濃度；以及第二閘極位於第二閘極介電層之上。
根據本發明的又另一實施例，提供一種半導體裝置的製造方法，包括：形成閘極介電層於第一主動區域和第二主動區域之上，第一主動區域和第二主動區域位於基板上；形成第一偶極層於第一主動區域之上的閘極介電層之上；以及將偶極摻雜物種從第一偶極層擴散到閘極介電層中，其中在將偶極摻雜物種從第一偶極層擴散到閘極介電層中之後，第一主動區域上的閘極介電層中的偶極摻雜物濃度大於第二主動區域上的閘極介電層中的偶極摻雜物濃度。
以下揭示提供許多不同的實施例或是例子來實行本發明實施例之不同部件，以下描述具體的元件及其排列的例子，以簡化本發明實施例，當然這些僅是例子，且不該以此限定本發明實施例的範圍。例如，在描述中提及第一個部件形成於第二個部件“之上”或“上”時，其可能包括第一個部件與第二個部件直接接觸的實施例，也可能包括兩者之間有其他部件形成而沒有直接接觸的實施例。另外，不同實施例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
此外，描述中可能用到與空間相關的用詞，像是“在…下方”、“下方”、“較低的”、“上方”、“較高的”、及類似的用詞，這些關係詞係為了便於描述如圖式中一個元件或部件與另一個元件或部件之間的關係。這些空間關係詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。裝置可能被轉向不同方位（例如：旋轉90度或其他方位），則其中使用的空間相關形容詞也可依此做相同的解釋。
通常，本發明實施例提供關於調整電晶體裝置中的臨界電壓（threshold voltage）的示例實施例，以及由此形成之電晶體裝置。更確切地說，在一些示例中，可透過沉積閘極介電層，並隨後將一個或多個偶極摻雜物種（dipole dopant species）擴散到閘極介電層中，來形成基板上不同電晶體的閘極介電層。一個電晶體裝置的閘極介電層中的一個或多個偶極摻雜物種之偶極摻雜物濃度，可與另一個電晶體裝置的閘極介電層中的一個或多個偶極摻雜物種之偶極摻雜物濃度不同，以調整這些電晶體裝置的臨界電壓使其不同。此外，在一些示例中，不同電晶體裝置的通道區域可具有不同的材料及/或不同的導電摻雜物濃度，以調整這些電晶體裝置的臨界電壓使其不同。可在不影響電晶體裝置的各個閘極的間距（spacing）之情況下，實行這些方式以調整電晶體裝置的臨界電壓。可在閘極中具有或不具有額外的功函數調整層以及各種組合中，進一步實行這些方式以調整臨界電壓。使用這些方式，可在基板上的不同電晶體中實現多個不同的臨界電壓。
此處描述的示例實施例是在用於鰭狀場效電晶體（Fin Field Effect Transistor; FinFET）的背景（context）下描述的。其他實施例可在形成其他電晶體裝置中實行（例如，其他電晶體裝置包括金氧半導體（metal-oxide-semiconductor; MOS）結構），像是平面場效電晶體、垂直環繞式閘極（Vertical Gate All Around; VGAA）場效電晶體、水平環繞式閘極（Horizontal Gate All Around; HGAA）場效電晶體、穿隧式（tunnel）場效電晶體等，在此描述示例性方法和結構的一些變化。本發明所屬技術領域中具有通常知識者將輕易地理解，可在其他實施例的範圍內進行的其他修改。儘管可以用特定順序描述方法實施例，但是可以用任何符合邏輯的順序實行各種其他方法實施例，且可以包括比此處描述的步驟更少或更多的步驟。此外，為達簡潔之目的，對本發明所屬技術領域中具有通常知識者來說為明顯且可輕易理解的一些製程細節可在此省略。舉例來說，本發明所屬技術領域中具有通常知識者可輕易理解此處實行的一些微影製程、蝕刻製程、和沉積製程的細節，因此，在此描述中省略這樣的細節。
第1圖到第4圖是根據一些實施例顯示在形成半導體裝置的示例性方法期間，各個階段的中間結構之剖面圖。更確切地說，第1圖到第4圖顯示在不同的裝置區域中形成鰭片的方法，其中不同裝置區域的鰭片可在其通道區域中包括不同的材料組成及/或導電摻雜物濃度。藉由在不同裝置區域的鰭片中實行不同的材料組成及/或導電摻雜物濃度，可調整各個裝置區域中的電晶體裝置之臨界電壓。舉例而言，根據第1圖到第4圖的方法所形成的鰭片可以用下述的任何方法及/或結構來實行，以進一步調整鰭狀場效電晶體（FinFETs）的臨界電壓。
第1圖顯示於半導體基板40上形成第一材料/摻雜物區域44。半導體基板40包括第一裝置區域210、第二裝置區域220、以及第三裝置區域230。半導體基板40可為或可包括塊狀半導體、絕緣體上半導體（semiconductor-on-insulator; SOI）基板、或其類似物，其可摻雜有導電摻雜物種（例如，摻雜有p-型或n-型摻雜物種）或是未經摻雜的。 在一些實施例中，半導體基板40的半導體材料可包括元素半導體（像是矽（Si）及/或鍺（Ge））、化合物半導體、合金半導體、或前述之組合。
罩幕42形成於半導體基板40上，以暴露第二裝置區域220中的半導體基板40，同時覆蓋第一裝置區域210和第三裝置區域230中的半導體基板40。罩幕42可包括硬罩幕，其可為或可包括氧化鈦、氮化矽、氮氧化矽、碳氮化矽、其類似材料、或前述之組合。可透過合適的沉積製程將罩幕42跨越裝置區域210、220、230沉積於半導體基板40上，並隨後透過像是合適的微影和蝕刻製程將罩幕42圖案化， 以暴露第二裝置區域220中的半導體基板40。
在具有經圖案化以暴露第二裝置區域220中的半導體基板40的罩幕42的情況下，在第二裝置區域220中的半導體基板40上及/或中形成第一材料/摻雜物區域44。在一些示例中，第一材料/摻雜物區域44包括第一導電摻雜物濃度的第一導電摻雜物種及/或第一磊晶材料。在一些示例中，可透過使用像是離子佈植、電漿摻雜、或其類似方法，將第一導電摻雜物種植入半導體基板40中，以形成第一材料/摻雜物區域44。在一些示例中，可蝕刻在第二裝置區域220中的半導體基板40，且可透過像是合適的磊晶沉積製程，在第二裝置區域220中的半導體基板40上成長第一磊晶材料。在一些示例中，第一磊晶材料可在磊晶成長期間以第一導電摻雜物種進行原位（in situ）摻雜，及/或在磊晶成長後以第一導電摻雜物種進行植入。在形成第一材料/摻雜物區域44之後，透過例如平坦化製程將罩幕42移除，像是化學機械平坦化（chemical mechanical planarization; CMP）， 其可進一步平坦化第一裝置區域210和第三裝置區域230中的半導體基板40的頂表面，以及第二裝置區域220中的第一材料/摻雜物區域44的頂表面。
第2圖顯示在半導體基板40的第三裝置區域230中形成第二材料/摻雜物區域48。罩幕46形成於半導體基板40上，以暴露第三裝置區域230中的半導體基板40，同時覆蓋第一裝置區域210和第二裝置區域220中的半導體基板40。罩幕46可包括硬罩幕，其可為或可包括氧化鈦、氮化矽、氮氧化矽、碳氮化矽、其類似材料、或前述之組合。可透過合適的沉積製程將罩幕46跨越裝置區域210、220、230沉積於半導體基板40上，並隨後透過像是合適的微影和蝕刻製程將罩幕46圖案化， 以暴露第三裝置區域230中的半導體基板40。
在具有經圖案化以暴露第三裝置區域230中的半導體基板40的罩幕46的情況下，在第三裝置區域230中的半導體基板40上及/或中形成第二材料/摻雜物區域48。在一些示例中，第二材料/摻雜物區域48包括第二導電摻雜物濃度的第二導電摻雜物種及/或第二磊晶材料。在一些示例中，可透過使用像是離子佈植、電漿摻雜、或其類似方法，將第二導電摻雜物種植入半導體基板40中，以形成第二材料/摻雜物區域48。在一些示例中，可蝕刻在第三裝置區域230中的半導體基板40，且可透過像是合適的磊晶沉積製程在第三裝置區域230中的半導體基板40上成長第二磊晶材料。在一些示例中，第二磊晶材料可在磊晶成長期間以第二導電摻雜物種進行原位（in situ）摻雜，及/或在磊晶成長後以第二導電摻雜物種進行植入。在形成第二材料/摻雜物區域48之後，透過例如平坦化製程將罩幕46移除，像是化學機械平坦化（CMP）， 其可進一步平坦化第一裝置區域210中的半導體基板40的頂表面、第二裝置區域220中的第一材料/摻雜物區域44的頂表面、以及第三裝置區域230中的第二材料/摻雜物區域48的頂表面。
第3圖顯示在半導體基板40上形成鰭片52、54、56和隔離區域50。蝕刻半導體基板40、第一材料/摻雜物區域44、以及第二材料/摻雜物區域48，使得溝槽形成於相鄰的一對鰭片52、54、56之間，並使得鰭片52、54、56從半導體基板40突出。舉例而言，蝕刻製程可為任何合適的非等向性（anisotropic）蝕刻製程。第一裝置區域210中的溝槽延伸至半導體基板40中，以形成第一裝置區域210中的鰭片52。第二裝置區域220中的溝槽延伸穿過第一材料/摻雜物區域44且延伸至半導體基板40中，以形成第二裝置區域220中的鰭片54。第三裝置區域230中的溝槽延伸穿過第二材料/摻雜物區域48且延伸至半導體基板40中，以形成第三裝置區域230中的鰭片56。
透過任何合適的沉積製程在溝槽中沉積絕緣材料。絕緣材料可包括或可為氧化物（像是氧化矽）、氮化物、其類似材料、或前述之組合。平坦化製程，例如化學機械平坦化（CMP），可移除任何多餘的絕緣材料，使得絕緣材料和鰭片52、54、56的頂表面成為共平面。接著，使絕緣材料凹陷以形成隔離區域50。將絕緣材料凹陷使得鰭片52、54、56從相鄰的隔離區域50之間突出，因此，可至少部分地將鰭片52、54、56描述（delineate）為半導體基板40上的主動區域。可以使用合適的蝕刻製程使絕緣材料凹陷，像是對絕緣材料的材料具有選擇性的蝕刻製程。第二裝置區域220中的隔離區域50的頂表面可位於第一材料/摻雜物區域44和半導體基板40之間的界面上方之水平處，且第三裝置區域230中的隔離區域50的頂表面可位於第二材料/摻雜物區域48和半導體基板40之間的界面上方之水平處。鰭片52、54、56（例如，各個半導體基板40、第一材料/摻雜物區域44、以及第二材料/摻雜物區域48）的材料隨後在將要形成的替代（replacement）閘極結構之上形成各個通道區域。
本發明所屬技術領域中具有通常知識者可輕易理解的是，上述參照第1圖到第4圖所述之製程僅為可如何形成鰭片52、54、56的示例。可實行其他製程，以在半導體基板40上形成鰭片52、54、56。
此處將描述各種示例，以進一步顯示第1圖到第4圖的各個方面。此處的示例是以鰭片52、54、56在p-型鰭狀場效電晶體（FinFETs）中實行的背景下進行描述。本發明所屬技術領域中具有通常知識者可輕易理解，鰭片52、54、56在n-型鰭狀場效電晶體中實行的相應示例。
在第一個示例中，半導體基板40為矽，且鰭片52形成於例如矽中的n-型摻雜井中，其中n-型摻雜井具有第一導電摻雜物濃度的n-型摻雜物種。因此，鰭片52為摻雜有第一導電摻雜物濃度的n-型摻雜物種的矽。第一材料/摻雜物區域44為摻雜有第二導電摻雜物濃度的n-型摻雜物種的矽，因此，鰭片54為摻雜有第二導電摻雜物濃度的n-型摻雜物種的矽。第二材料/摻雜物區域48為摻雜有第三導電摻雜物濃度的n-型摻雜物種的矽，因此，鰭片56為摻雜有第三導電摻雜物濃度的n-型摻雜物種的矽。第一材料/摻雜物區域44和第二材料/摻雜物區域48可各自透過，例如，離子佈植或電漿摻雜，分別將第二導電摻雜物濃度和第三導電摻雜物濃度的n-型摻雜物種植入半導體基板40而形成。第三導電摻雜物濃度可大於第二導電摻雜物濃度，且第二導電摻雜物濃度可大於第一導電摻雜物濃度。
在第二個示例中，半導體基板40為矽，因此，鰭片52為矽。第一材料/摻雜物區域44為矽鍺（Si1-x Gex ），因此，鰭片54為矽鍺（Si1-x Gex ）。第二材料/摻雜物區域48為矽鍺（Si1-y Gey ），因此，鰭片56為矽鍺（Si1-y Gey ）。第一材料/摻雜物區域44和第二材料/摻雜物區域48可各自透過將半導體基板40凹陷，並於半導體基板40的凹陷處磊晶成長矽鍺而形成。半導體基板40、第一材料/摻雜物區域44、以及第二材料/摻雜物區域48可透過，例如，離子佈植或電漿摻雜，摻雜有相同導電摻雜物濃度的n-型摻雜物種。第二材料/摻雜物區域48中鍺的濃度（例如，y）可大於第一材料/摻雜物區域44中鍺的濃度（例如，x），而第一材料/摻雜物區域44中鍺的濃度可大於半導體基板40中鍺的濃度。
在第三個示例中，半導體基板40為矽，且鰭片52形成於例如矽中的n-型摻雜井中，其中n-型摻雜井具有第一導電摻雜物濃度的n-型摻雜物種。因此，鰭片52為摻雜有第一導電摻雜物濃度的n-型摻雜物種的矽。第一材料/摻雜物區域44為摻雜有第二導電摻雜物濃度的n-型摻雜物種的矽鍺（Si1-x Gex ），因此，鰭片54為摻雜有第二導電摻雜物濃度的n-型摻雜物種的矽鍺（Si1-x Gex ）。第二材料/摻雜物區域48為摻雜有第三導電摻雜物濃度的n-型摻雜物種的矽鍺（Si1-y Gey ），因此，鰭片56為摻雜有第三導電摻雜物濃度的n-型摻雜物種的矽鍺（Si1-y Gey ）。第一材料/摻雜物區域44和第二材料/摻雜物區域48可各自透過將半導體基板40凹陷，並於半導體基板40的凹陷處磊晶成長矽鍺的同時，分別以第二導電摻雜物濃度和第三導電摻雜物濃度的n-型摻雜物種進行原位摻雜而形成。第三導電摻雜物濃度可大於第二導電摻雜物濃度，且第二導電摻雜物濃度可大於第一導電摻雜物濃度。第二材料/摻雜物區域48中鍺的濃度（例如，y）可大於第一材料/摻雜物區域44中鍺的濃度（例如，x），而第一材料/摻雜物區域44中鍺的濃度可大於半導體基板40中鍺的濃度。
通常，根據上述方法形成具有不同材料及/或導電摻雜物濃度的鰭片52、54、56（例如，用於相同導電類型的電晶體裝置），可改變或調整將形成之電晶體裝置中，閘極和鰭片之間跨越閘極介電層的功函數及/或電容。因為臨界電壓為功函數及電容的函數，因此經由改變或調整的功函數及/或電容，可因此而改變或調整形成於裝置區域中的電晶體裝置之臨界電壓。因此，透過改變不同電晶體裝置的材料及/或導電摻雜物濃度，不同的電晶體裝置可具有不同的臨界電壓。
第4圖顯示在鰭片52、54、56上形成虛設閘極堆疊，或更廣義地稱為虛設閘極結構。各個虛設閘極堆疊位於鰭片52、54、56 之上，且垂直於鰭片52、54、56橫向（laterally）延伸。每一個虛設閘極堆疊包括界面介電質62、虛設閘極64、和罩幕66。界面介電質62可包括或可為氧化矽、氮化矽、其類似材料、或前述之多層。虛設閘極64可包括或可為矽（例如，多晶矽）或另一種材料。罩幕66可包括或可為氮化矽、氮氧化矽、碳氮化矽、其類似材料、或前述之組合。可透過像是合適的沉積製程，依序地形成或沉積用於虛設閘極堆疊的界面介電質62、虛設閘極64、和罩幕66的各個層，接著，透過像是合適的微影和蝕刻製程，將這些層圖案化為虛設閘極堆疊。
第5圖是根據一些實施例顯示在形成半導體裝置的示例性方法期間，各個階段的中間結構之透視圖。第5圖的結構概括地描繪了在半導體基板40的裝置區域中形成有虛設閘極堆疊的鰭片60。鰭片60可為第一裝置區域210中的鰭片52、第二裝置區域220中的鰭片54、以及第三裝置區域230中的鰭片56之任何一種。如第5圖所示，虛設閘極堆疊（包括界面介電質62、虛設閘極64、和罩幕66）垂直於鰭片60延伸。各個鰭片60的源極/汲極區域設置於虛設閘極堆疊的兩側（opposing sides）的鰭片60中。
第5圖進一步顯示參考剖面A-A和B-B。剖面A-A是沿著虛設閘極並跨越鰭片60中通道區域的平面。剖面B-B是沿著鰭片60並跨越鰭片60的兩側源極/汲極區域的平面。剖面A-A垂直於剖面B-B。第1圖到第4圖通常對應剖面A-A，而接下來的圖式通常對應剖面B-B。
第6圖到第15圖是根據一些實施例顯示在形成半導體裝置的示例性方法期間，各個階段的中間結構之剖面圖。更確切地說，第6圖到第15圖顯示在不同的裝置區域中形成替代閘極結構的方法，其中不同裝置區域的替代閘極結構可包括具有不同濃度等級（level）的偶極摻雜物種之閘極介電層，以調整像是臨界電壓。第16圖是根據一些實施例顯示形成第6圖到第15圖中的半導體裝置的示例性方法的一些操作之流程圖。
以下的圖式顯示第一裝置區域310、第二裝置區域320、以及第三裝置區域330，每一個裝置區域都具有鰭片60。這些裝置區域310、320、330可為第1圖到第4圖中的第一裝置區域210、第二裝置區域220、以及第三裝置區域230的任何組合的任何一種、或是另一種裝置區域。舉例而言，每一個裝置區域310、320、330可為第一裝置區域210，其中每一個鰭片60為鰭片52，或者，裝置區域310、320、330可分別為裝置區域210、220、230。可實行這些組合的任何一種來調整跨越裝置區域310、320、330的臨界電壓。
第6圖顯示沿著虛設閘極堆疊側壁的閘極間隔物68；位於鰭片60中的源極/汲極區域70；位於源極/汲極區域70、閘極間隔物68、和虛設閘極堆疊之上的接觸蝕刻停止層（contact etch stop layer; CESL）72；以及位於接觸蝕刻停止層（CESL）72之上的第一層間介電質（interlayer dielectric; ILD）74的形成。閘極間隔物68沿著虛設閘極堆疊的側壁（例如：界面介電質62、虛設閘極64、和罩幕66的側壁）形成，且形成於半導體基板40上的鰭片60之上。舉例而言，可透過順形地沉積用於閘極間隔物68的一層或多層，並非等向性地（anisotropiclly）蝕刻所述一層或多層來形成閘極間隔物68。用於閘極間隔物68的一層或多層可包括或可為氮化矽、氮氧化矽、碳氮化矽、其類似材料、前述之多層、或前述之組合。
源極/汲極區域70形成於各個虛設閘極堆疊的兩側的鰭片60中。在一些示例中，使用虛設閘極堆疊和閘極間隔物68做為罩幕，將導電摻雜物種植入鰭片60中來形成源極/汲極區域70。因此，可透過在虛設閘極堆疊的兩側進行佈植（implantation）來形成源極/汲極區域70。在其他示例中，可使用虛設閘極堆疊和閘極間隔物68做為罩幕來使鰭片60凹陷，且可在凹陷中磊晶成長磊晶源極/汲極區域70。凹陷可透過蝕刻製程進行，蝕刻製程可為等向性（isotropic）或非等向性（anisotropic），或者進一步地，可對半導體基板40的一個或多個晶面（crystalline planes）具有選擇性。因此，凹陷可根據所施行的蝕刻製程而具有各種剖面輪廓。磊晶源極/汲極區域70可包括或可為矽鍺、碳化矽、矽磷、純鍺或大致上（substantially）純的鍺、III-V族化合物半導體、II-VI族化合物半導體、或其類似材料。如圖所示，磊晶源極/汲極區域70可相對於鰭片60升高。可透過磊晶成長期間的原位摻雜，及/或在磊晶成長後的佈植，而使磊晶源極/汲極區域70被摻雜。因此，可透過磊晶成長及可能的佈植，在各個虛設閘極堆疊的兩側形成磊晶源極/汲極區域70。雖然也可以使用其他導電摻雜物種，用於源極/汲極區域70的示例導電摻雜物種（例如：透過原位摻雜或佈植）可包括或可為，例如，用於p-型裝置的硼，和用於n-型裝置的磷或砷。
接著，在鰭片60（包括源極/汲極區域70）之上、沿著閘極間隔物68、以及虛設閘極堆疊之上，順形地沉積接觸蝕刻停止層（CESL）72。通常，蝕刻停止層72可透過例如對相鄰的層或元件具有不同的蝕刻選擇性，而在形成例如接觸物（contacts）或導孔（vias）時，提供停止蝕刻製程的機制。接觸蝕刻停止層72可包括或可為氮化矽、碳氮化矽、碳氧化矽、碳氮化物、其類似材料、或前述之組合。
第一層間介電質（ILD）74沉積於接觸蝕刻停止層72之上。第一層間介電質74可包括或可為二氧化矽、低介電常數（low-k）介電材料（例如，介電常數低於二氧化矽的介電常數之材料）、氮氧化矽、磷矽酸鹽玻璃（phosphosilicate glass; PSG）、硼矽酸鹽玻璃（borosilicate glass; BSG）、硼磷矽酸鹽玻璃（borophosphosilicate glass; BPSG）、未經摻雜的矽酸鹽玻璃（undoped silicate glass; USG）、氟化矽酸鹽玻璃（fluorinated silicate glass; FSG）、有機矽酸鹽玻璃（organosilicate glasses; OSG）、SiOx Cy 、旋塗玻璃、旋塗聚合物、矽碳材料、前述之化合物、前述之組成物、其類似材料、或前述之組合。
第7圖顯示將第一層間介電質74和接觸蝕刻停止層72平坦化，以露出虛設閘極64。可使用例如化學機械平坦化（CMP）將第一層間介電質74和接觸蝕刻停止層72平坦化。將第一層間介電質74和接觸蝕刻停止層72的頂表面平坦化，以與虛設閘極64的頂表面共平面，進而露出虛設閘極64。平坦化可移除虛設閘極堆疊的罩幕66（以及，在一些情況中，閘極間隔物68的上部）。
第8圖顯示虛設閘極堆疊的移除，其於各個閘極間隔物68之間形成溝槽76。一旦虛設閘極64經由第一層間介電質74和接觸蝕刻停止層72而露出，則藉由一個或多個蝕刻製程將虛設閘極堆疊的虛設閘極64和界面介電質62移除。可透過對虛設閘極64具有選擇性的蝕刻製程將虛設閘極64移除，其中界面介電質62可做為蝕刻停止層，且接著可透過對界面介電質62具有選擇性的不同蝕刻製程將界面介電質62移除。
第9圖顯示在裝置區域310、320、330中的溝槽76中形成閘極介電層82和第一偶極層84等。在一些示例中，例如圖示說明，界面介電質80形成於透過溝槽76露出的鰭片60上，且位於閘極間隔物68之間。界面介電質80可例如為熱氧化或化學氧化所形成的氧化物。在一些示例中，虛設閘極堆疊的界面介電質62可保留並代替界面介電質80。在更多的示例中，界面介電質80可由各種製程步驟產生，例如由清洗製程而形成的天然氧化物。在其他示例中，可省略界面介電質80。
閘極介電層82順形地沉積於裝置區域310、320、330中的溝槽76中，也如第16圖的操作402所示。舉例而言，閘極介電層82沉積於界面介電層80之上、沿著閘極間隔物68的側壁、且沉積於閘極間隔物68、接觸蝕刻停止層72、及第一層間介電質74的頂表面之上。閘極介電層82可為或可包括氧化矽、氮化矽、高介電常數（high-k）介電材料、前述之多層、或其他介電材料。高介電常數（high-k）介電材料可具有大於約7.0的k值，且可包括鉿（Hf）、鋁（Al）、鋯（Zr）、鑭（La）、鎂（Mg）、鋇（Ba）、鈦（Ti）、鉛（Pb）的金屬氧化物或金屬矽化物、或前述之組合。可透過原子層沉積（atomic layer deposition; ALD）、電漿輔助化學氣相沉積（plasma enhanced chemical vapor deposition; PECVD）、分子束沉積（molecular beam deposition; MBD）、或另一種沉積技術來沉積閘極介電層82。閘極介電層82可具有介於約3Å至約1000Å的厚度範圍。
第一偶極層84順形地沉積於裝置區域310、320、330中的閘極介電層82上，也如第16圖的操作404所示。第一偶極層84可包括或可為鑭（La）、鋁（Al）、鈧（Sc）、釕（Ru）、鋯（Zr）、鉺（Er）、鎂（Mg）、鍶（Sr）、其類似材料、或前述之組合；前述之氧化物；前述之氮化物；前述之碳化物；及/或前述之組合。可透過原子層沉積（ALD）、電漿輔助化學氣相沉積（PECVD）、分子束沉積（MBD）、或另一種沉積技術來沉積第一偶極層84 。第一偶極層84可具有介於約0.1Å至約1000Å的厚度範圍。
可選地，硬罩幕86順形地沉積於第一偶極層84上。硬罩幕86可包括或可為金屬氧化物（例如，氧化鈦（TiO2 ）、氧化鋁（Al2 O3 ）等）、金屬氮化物（例如，氮化鈦（TiN）、氮化鉭（TaN）等）、金屬碳化物、氮化矽、氮氧化矽、其類似材料、或前述之組合。可透過原子層沉積（ALD）、電漿輔助化學氣相沉積（PECVD）、分子束沉積（MBD）、或另一種沉積技術來沉積硬罩幕86。硬罩幕86可具有介於約5Å至約1000Å的厚度範圍。光阻（photoresist; PR）和底部抗反射塗層（bottom anti-reflective coating; BARC）堆疊（此後稱為“PR/BARC”）88形成於硬罩幕86（如果實行的話）之上及/或第一偶極層84之上。PR/BARC88填充溝槽76，且其形成覆蓋半導體基板40的裝置區域310、320、330。
第10圖顯示從第二裝置區域320移除第一偶極層84，也如第16圖的操作406所示。使用合適的微影和蝕刻製程，從第二裝置區域320中的溝槽76移除PR/BARC 88和硬罩幕86。之後，使用合適的蝕刻製程從第二裝置區域320中的溝槽76移除第一偶極層84。蝕刻製程可為乾蝕刻或濕蝕刻製程，例如反應性離子蝕刻（reactive ion etch; RIE）、中性粒子束蝕刻（neutral beam etch; NBE）、其類似方法、或前述之組合。
之後，透過像是對PR/BARC 88和硬罩幕86的材料具有選擇性之合適的蝕刻製程，從第一裝置區域310和第三裝置區域330將PR/BARC 88和硬罩幕86移除。在從第一裝置區域310和第三裝置區域330將PR/BARC 88和硬罩幕86移除之後，第一偶極層84留在第一裝置區域310和第三裝置區域330中的溝槽76中。
第11圖顯示在裝置區域310、320、330中的溝槽76中形成第二偶極層90等。第二偶極層90順形地沉積於第一裝置區域310和第三裝置區域330中的第一偶極層84上，以及第二裝置區域320中的閘極介電層82上，也如第16圖的操作408所示。第二偶極層90可包括或可為鑭（La）、鋁（Al）、鈧（Sc）、釕（Ru）、鋯（Zr）、鉺（Er）、鎂（Mg）、鍶（Sr）、其類似材料、或前述之組合；前述之氧化物；前述之氮化物；前述之碳化物；及/或前述之組合。第二偶極層90可為或可包括與第一偶極層84不同或相同的材料。可透過原子層沉積（ALD）、電漿輔助化學氣相沉積（PECVD）、分子束沉積（MBD）、或另一種沉積技術來沉積第二偶極層90。第二偶極層90可具有介於約0.1Å至約1000Å的厚度範圍。
可選地，硬罩幕92順形地沉積於第二偶極層90上。硬罩幕92可包括或可為金屬氧化物（例如，氧化鈦（TiO2 ）、氧化鋁（Al2 O3 ）等）、金屬氮化物（例如，氮化鈦（TiN）、氮化鉭（TaN）等）、金屬碳化物、氮化矽、氮氧化矽、其類似材料、或前述之組合。可透過原子層沉積（ALD）、電漿輔助化學氣相沉積（PECVD）、分子束沉積（MBD）、或另一種沉積技術來沉積硬罩幕92。硬罩幕92可具有介於約5 Å至約1000 Å的厚度範圍。PR/BARC 94形成於硬罩幕92（如果實行的話）之上，及/或第二偶極層90之上。PR/BARC 94填充溝槽76，且其形成覆蓋半導體基板40的裝置區域310、320、330。
第12圖顯示從第三裝置區域330將第二偶極層90和第一偶極層84移除，也如第16圖的操作410所示。使用合適的微影和蝕刻製程，從第三裝置區域330中的溝槽76將PR/BARC 94和硬罩幕92移除。之後，使用合適的蝕刻製程從第三裝置區域330中的溝槽76將第二偶極層90和第一偶極層84移除。蝕刻製程可為乾蝕刻或濕蝕刻製程，例如反應性離子蝕刻（RIE）、中性粒子束蝕刻（NBE）、其類似方法、或前述之組合。
之後，透過像是對PR/BARC 94和硬罩幕92的材料具有選擇性之合適的蝕刻製程，從第一裝置區域310和第二裝置區域320將PR/BARC 94和硬罩幕92移除。在從第一裝置區域310和第二裝置區域320將PR/BARC 94和硬罩幕92移除之後，第二偶極層90和第一偶極層84留在第一裝置區域310中的溝槽76中，且第二偶極層90留在第二裝置區域320中的溝槽76中，如第13圖所示。
接著，對第13圖所示的中間結構進行退火，以將偶極摻雜物種從偶極層84、90驅動（例如，擴散）到閘極介電層82中，也如第16圖的操作412所示。在一些示例中，退火可為快速熱退火或另一種熱製程，其溫度範圍可介於約400℃至約1,100℃。退火可具有足以將一種或多種偶極摻雜物種驅動（例如，擴散）到閘極介電層82中，達到所期望的偶極摻雜物濃度的溫度及/或持續時間（duration）。將一種或多種偶極摻雜物種從第一偶極層84及/或第二偶極層90驅動到第一裝置區域310中的閘極介電層82中。將一種或多種偶極摻雜物種從第二偶極層90驅動到第二裝置區域320中的閘極介電層82中。由於在退火期間沒有個別的（separate）偶極層位於第三裝置區域330中，所以在退火期間沒有偶極摻雜物種從偶極層被驅動到第三裝置區域330中的閘極介電層82中。
如第14圖所示，由於偶極摻雜物種被驅動到閘極介電層82中，在第一裝置區域310中的溝槽76中形成經偶極摻雜物種高度摻雜（highly-doped）的閘極介電層100；在第二裝置區域320中的溝槽76中形成經偶極摻雜物種輕度摻雜（lightly-doped）的閘極介電層102；且在第三裝置區域330中的溝槽76中形成不含（free）偶極摻雜物種的閘極介電層104。由於第一裝置區域310中的偶極摻雜物種來源（例如，第一偶極層84及/或第二偶極層90）與第二裝置區域320中的偶極摻雜物種來源（例如，第二偶極層90）不同，所以比起被驅動到第二裝置區域320中的閘極介電層82中，有較高偶極摻雜物濃度的偶極摻雜物種可被驅動到第一裝置區域310中的閘極介電層82中。舉例而言，比起第二裝置區域320中第二偶極層90，第一裝置區域310中存在的第一偶極層84（例如，單獨或與第二偶極層90一起）可為較多的偶極摻雜物種來源。退火之後，第一裝置區域310中經偶極摻雜物種高度摻雜的閘極介電層100中，其偶極摻雜物濃度範圍可介於約1x1012 cm‑3 至約1x1022 cm‑3 ；第二裝置區域320中經偶極摻雜物種輕度摻雜的閘極介電層102中，其偶極摻雜物濃度範圍可介於約1x1012 cm‑3 至約1x1022 cm‑3 ；且第三裝置區域330中不含偶極摻雜物種的閘極介電層104中，其偶極摻雜物濃度範圍可等於或小於約1x1013 cm‑3 。值得注意的是，用語“高度摻雜”和“輕度摻雜”不一定意味著任何特定濃度或濃度範圍。
第14圖進一步顯示第一偶極層84和第二偶極層90的移除，也如第16圖的操作414所示；以及一層或多層可選的順形層106和閘極導電填充材料108的形成，也如第6圖的操作416所示。可使用對第一偶極層84和第二偶極層90的材料具有選擇性的一種或多種蝕刻製程，從第一裝置區域310和第二裝置區域320將第一偶極層84和第二偶極層90移除。蝕刻製程可包括濕蝕刻製程或乾蝕刻製程，例如反應性離子蝕刻（RIE）、中性粒子束蝕刻（NBE）、或其類似方法、及/或濕蝕刻製程。
接著，可在第一裝置區域310中經偶極摻雜物種高度摻雜的閘極介電層100、第二裝置區域320中經偶極摻雜物種輕度摻雜的閘極介電層102、以及第三裝置區域330中不含偶極摻雜物種的閘極介電層104上，順形地（並且依序地，如果不止一層）沉積一層或多層可選的順形層106。所述一層或多層可選的順形層106可包括一層或多層的阻障層及/或覆蓋層、以及一層或多層的功函數調整層（work-function tuning layers）。所述一層或多層的阻障層及/或覆蓋層可包括鉭及/或鈦的氮化物、矽氮化物、碳氮化物、及/或鋁氮化物；鎢的氮化物、碳氮化物、及/或碳化物；其類似材料；或前述之組合。所述一層或多層的功函數調整層可包括或可為鈦及/或鉭的氮化物、矽氮化物、碳氮化物、鋁氮化物、鋁氧化物、及/或鋁碳化物；鎢的氮化物、碳氮化物、及/或碳化物；鈷；鉑；其類似材料；或前述之組合。在一層或多層可選的順形層106（如果實行的話）之上，及/或閘極介電層100、102、104之上，形成閘極導電填充材料108。閘極導電填充材料108可填充經移除虛設閘極堆疊而留下的溝槽76。閘極導電填充材料108可為或可包括含金屬的材料，例如鎢、鈷、鋁、釕、銅、前述之多層、前述之組合、或其類似材料。可透過任何合適的沉積技術來沉積一層或多層可選的順形層106和閘極導電填充材料108。
在一些示例中，在閘極介電層100、102、104上的溝槽76中形成相同的功函數調整層和閘極導電填充材料108。在其他示例中，在閘極介電層100、102、104上的溝槽76中形成不同的功函數調整層及/或閘極導電填充材料108（例如，具有不同的材料），以進一步調整各個電晶體裝置的臨界電壓。在更多的示例中，可在一些閘極介電層100、102、104上的溝槽76中形成一層或多層的功函數調整層，而不在其他一層或多層閘極介電層100、102、104上的溝槽76中形成功函數調整層。在又更多的示例中，不在任何閘極介電層100、102、104上的溝槽76中形成功函數調整層。
第15圖顯示多餘的閘極導電填充材料108、一層或多層可選的順形層106、以及閘極介電層100、102、104的移除，以及第二層間介電質（ILD）110的形成。化學機械平坦化（CMP）可移除第一層間介電質74等的頂表面上方多餘的閘極導電填充材料108、一層或多層可選的順形層106、以及閘極介電層100、102、104。因此，可形成如第15圖所示之包括各個閘極（例如，閘極導電材料108和一層或多層可選的順形層106）；閘極介電層100、102、104；以及界面介電質80的替代閘極結構。
第二層間介電質110形成於第一層間介電質74、接觸蝕刻停止層（CESL）72、閘極間隔物68、和替代閘極結構之上。第二層間介電質110可包括或可為二氧化矽、低介電常數（low-k）介電材料，像是氮氧化矽、磷矽酸鹽玻璃（PSG）、硼矽酸鹽玻璃（BSG）、硼磷矽酸鹽玻璃（BPSG）、未經摻雜的矽酸鹽玻璃（USG）、氟化矽酸鹽玻璃（FSG）、有機矽酸鹽玻璃（OSG）、SiOx Cy 、旋塗玻璃、旋塗聚合物、矽碳材料、前述之化合物、前述之組成物、其類似材料、或前述之組合。可透過任何合適的沉積技術來沉積第二層間介電質110。
第17圖到第23圖是根據一些實施例顯示在形成半導體裝置的另一示例性方法期間，各個階段的中間結構之剖面圖。更確切地說，第17圖到第23圖顯示在不同的裝置區域中形成替代閘極結構的方法，其中不同裝置區域的替代閘極結構可包括具有不同濃度等級（level）的偶極摻雜物種之閘極介電層，以調整像是臨界電壓。第24圖是根據一些實施例顯示形成第17圖到第23圖中的半導體裝置的示例性方法的一些操作之流程圖。
製程如上所述參照第6圖至第8圖進行，並接著如下所述參照第17圖繼續進行。
第17圖顯示裝置區域310、320、330中的溝槽76中之閘極介電層82和第一阻隔層（blocking layer）120等的形成。在一些示例中，例如圖示說明，界面介電質80可位於透過溝槽76露出的鰭片60上，且位於閘極間隔物68之間，如先前參照第9圖所述。閘極介電層82順形地沉積於裝置區域310、320、330中的溝槽76中，也如第24圖的操作502所示。舉例而言，閘極介電層82沉積於界面介電層80之上、沿著閘極間隔物68的側壁、且沉積於閘極間隔物68、接觸蝕刻停止層（CESL）72、及第一層間介電質74的頂表面之上。閘極介電層82可為或可包括如先前參照第9圖所述之材料，並可參照如第9圖所述之方法而沉積。閘極介電層82可具有介於約3Å至約1000Å的厚度範圍。
第一阻隔層120順形地沉積於裝置區域310、320、330中的閘極介電層82上，也如第24圖的操作504所示。第一阻隔層120可包括或可為金屬氮化物（例如，TiN或TaN）、金屬氧化物、氧化矽、氮化矽、其類似材料、或前述之組合。可透過原子層沉積（ALD）、電漿輔助化學氣相沉積（PECVD）、分子束沉積（MBD）、或另一種沉積技術來沉積第一阻隔層120。第一阻隔層120可具有介於約5Å至約1000Å的厚度範圍。
可選地，硬罩幕122順形地沉積於第一阻隔層120上。硬罩幕122可包括或可為金屬氧化物（例如，氧化鈦（TiO2 ）、氧化鋁（Al2 O3 ）等）、金屬氮化物（例如，氮化鈦（TiN）、氮化鉭（TaN）等）、金屬碳化物、氮化矽、氮氧化矽、其類似材料、或前述之組合。可透過原子層沉積（ALD）、電漿輔助化學氣相沉積（PECVD）、分子束沉積（MBD）、或另一種沉積技術來沉積硬罩幕122。硬罩幕122可具有介於約5 Å至約1000 Å的厚度範圍。PR/BARC 124形成於硬罩幕122（如果實行的話）之上，及/或第一阻隔層120之上。PR/BARC 124填充溝槽76，且其形成覆蓋半導體基板40的裝置區域310、320、330。
第18圖顯示從第二裝置區域320將第一阻隔層120移除，也如第24圖的操作506所示。使用合適的微影和蝕刻製程，從第二裝置區域320中的溝槽76將PR/BARC 124和硬罩幕122移除。之後，使用合適的蝕刻製程，從第二裝置區域320中的溝槽76將第一阻隔層120移除。蝕刻製程可為乾蝕刻或濕蝕刻製程，例如反應性離子蝕刻（RIE）、中性粒子束蝕刻（NBE）、其類似方法、或前述之組合。
之後，透過像是對PR/BARC 124和硬罩幕122的材料具有選擇性之合適的蝕刻製程，從第一裝置區域310和第三裝置區域330將PR/BARC 124和硬罩幕122移除。在從第一裝置區域310和第三裝置區域330將PR/BARC 124和硬罩幕122移除之後，第一阻隔層120留在第一裝置區域310和第三裝置區域330中的溝槽76中。
第19圖顯示在裝置區域310、320、330中的溝槽76中形成第二阻隔層132等。第二阻隔層132順形地沉積於第一裝置區域310和第三裝置區域330中的第一阻隔層120上，以及第二裝置區域320中的閘極介電層82上，也如第24圖的操作508所示。第二阻隔層132可包括或可為金屬氮化物（例如，TiN或TaN）、金屬氧化物、氧化矽、氮化矽、其類似材料、或前述之組合。第二阻隔層132可為或可包括與第一阻隔層120不同或相同的材料。可透過原子層沉積（ALD）、電漿輔助化學氣相沉積（PECVD）、分子束沉積（MBD）、或另一種沉積技術來沉積第二阻隔層132。第二阻隔層132可具有介於約5Å至約1000Å的厚度範圍。
可選地，硬罩幕134順形地沉積於第二阻隔層132上。硬罩幕134可包括或可為金屬氧化物（例如，氧化鈦（TiO2 ）、氧化鋁（Al2 O3 ）等）、金屬氮化物（例如，氮化鈦（TiN）、氮化鉭（TaN）等）、金屬碳化物、氮化矽、氮氧化矽、其類似材料、或前述之組合。可透過原子層沉積（ALD）、電漿輔助化學氣相沉積（PECVD）、分子束沉積（MBD）、或另一種沉積技術來沉積硬罩幕134。硬罩幕134可具有介於約5Å至約1000Å的厚度範圍。PR/BARC 136形成於硬罩幕134（如果實行的話）之上，及/或第二阻隔層132之上。PR/BARC 136填充溝槽76，且其形成覆蓋半導體基板40的裝置區域310、320、330。
第20圖顯示從第一裝置區域310將第二阻隔層132和第一阻隔層120移除，也如第24圖的操作510所示。使用合適的微影和蝕刻製程，從第一裝置區域310中的溝槽76將PR/BARC 136和硬罩幕134移除。之後，使用合適的蝕刻製程，從第一裝置區域310中的溝槽76將第二阻隔層132和第一阻隔層120移除。蝕刻製程可為乾蝕刻或濕蝕刻製程，例如反應性離子蝕刻（RIE）、中性粒子束蝕刻（NBE）、其類似方法、或前述之組合。
之後，透過像是對PR/BARC 136和硬罩幕134的材料具有選擇性之合適的蝕刻製程，從第二裝置區域320和第三裝置區域330將PR/BARC 136和硬罩幕134移除。在從第二裝置區域320和第三裝置區域330將PR/BARC 136和硬罩幕134移除之後，第二阻隔層132留在第二裝置區域320中的溝槽76中，且第二阻隔層132和第一阻隔層120留在第三裝置區域330中的溝槽76中，如第21圖所示。
第21圖進一步顯示在裝置區域310、320、330中的溝槽76中形成偶極層140。偶極層140順形地沉積於第一裝置區域310中的閘極介電層82上，以及第二裝置區域320和第三裝置區域330中的第二阻隔層132上，也如第24圖的操作512所示。偶極層140可包括或可為鑭（La）、鋁（Al）、鈧（Sc）、釕（Ru）、鋯（Zr）、鉺（Er）、鎂（Mg）、鍶（Sr）、其類似材料、或前述之組合；前述之氧化物；前述之氮化物；前述之碳化物；及/或前述之組合。可透過原子層沉積（ALD）、電漿輔助化學氣相沉積（PECVD）、分子束沉積（MBD）、或另一種沉積技術來沉積偶極層140。偶極層140可具有介於約0.1Å至約1000Å的厚度範圍。
接著，對第21圖所示的中間結構進行退火，以將偶極摻雜物種從偶極層140驅動到閘極介電層82中，也如第24圖的操作514所示。阻隔層120、132可延緩或避免偶極摻雜物種擴散到第二裝置區域320和第三裝置區域330中的閘極介電層82中。在一些示例中，退火可為快速熱退火或另一種熱製程，其溫度範圍可介於約400℃至約1,100℃。退火可具有足以將一種或多種偶極摻雜物種驅動（例如，擴散）到閘極介電層82中，達到所期望的偶極摻雜物濃度的溫度及/或持續時間。將一種或多種偶極摻雜物種從偶極層140驅動到第一裝置區域310中的閘極介電層82中。將一種或多種偶極摻雜物種從偶極層140驅動到第二裝置區域320中的閘極介電層82中。第三裝置區域330中的阻隔層120、132在退火期間可阻隔或最小化在退火期間從偶極層140被驅動到第三裝置區域330中的閘極介電層82中的偶極摻雜物種。
如第22圖所示，由於偶極摻雜物種被驅動到閘極介電層82中，在第一裝置區域310中的溝槽76中形成經偶極摻雜物種高度摻雜的閘極介電層150；在第二裝置區域320中的溝槽76中形成經偶極摻雜物種輕度摻雜的閘極介電層152；且在第三裝置區域330中的溝槽76中形成不含偶極摻雜物種的閘極介電層154。因為在第一裝置區域310中偶極摻雜來源（例如，偶極層140）和閘極介電層82之間沒有設置阻隔層，而在第二裝置區域320中的偶極摻雜來源（例如，偶極層140）和閘極介電層82之間設置了第二阻隔層132，以延緩偶極摻雜物種擴散到閘極介電層82中，所以比起被驅動到第二裝置區域320中的閘極介電層82中，有較高偶極摻雜物濃度的偶極摻雜物種可被驅動到第一裝置區域310中的閘極介電層82中。類似地，相較於第二裝置區域320，由於第三裝置區域330在偶極摻雜來源（例如，偶極層140）和閘極介電層82之間設置了額外的阻隔層（例如，第一阻隔層120），所以比起被驅動到第三裝置區域330中的閘極介電層82中，有較高偶極摻雜物濃度的偶極摻雜物種可被驅動到第二裝置區域320中的閘極介電層82中。
退火之後，第一裝置區域310中經偶極摻雜物種高度摻雜的閘極介電層150中，其偶極摻雜物濃度範圍可介於約1x1012 cm‑3 至約1x1022 cm‑3 ；第二裝置區域320中經偶極摻雜物種輕度摻雜的閘極介電層152中，其偶極摻雜物濃度範圍可介於約1x1012 cm‑3 至約1x1022 cm‑3 ；且第三裝置區域330中不含偶極摻雜物種的閘極介電層154中，其偶極摻雜物濃度範圍可等於或小於約1x1013 cm‑3 。
第22圖進一步顯示從裝置區域310、320、330移除偶極層140、第一阻隔層120、以及第二阻隔層132，也如第24圖的操作516所示；以及一層或多層可選的順形層106和閘極導電填充材料108的形成，也如第24圖的操作518所示。可使用對偶極層140、第一阻隔層120、以及第二阻隔層132的材料具有選擇性的一種或多種蝕刻製程，從裝置區域310、320、330將偶極層140、第一阻隔層120、以及第二阻隔層132移除。蝕刻製程可包括濕蝕刻製程或乾蝕刻製程，例如反應性離子蝕刻（RIE）、中性粒子束蝕刻（NBE）、或其類似方法、及/或濕蝕刻製程。
接著，可在第一裝置區域310中經偶極摻雜物種高度摻雜的閘極介電層150、第二裝置區域320中經偶極摻雜物種輕度摻雜的閘極介電層152、以及第三裝置區域330中不含偶極摻雜物種的閘極介電層154上，順形地（並且依序地，如果不止一層）沉積一層或多層可選的順形層106。可使用如先前參照第14圖所述的材料和任何合適的沉積技術，形成一層或多層可選的順形層106和閘極導電填充材料108。
在一些示例中，在閘極介電層150、152、154上的溝槽76中形成相同的功函數調整層和閘極導電填充材料108。在其他示例中，在閘極介電層150、152、154上的溝槽76中形成不同的功函數調整層及/或閘極導電填充材料108（例如，具有不同的材料），以進一步調整各個電晶體裝置的臨界電壓。在更多的示例中，可在一些閘極介電層150、152、154上的溝槽76中形成一層或多層的功函數調整層，而不在其他一層或多層閘極介電層150、152、154上的溝槽76中形成功函數調整層。在又更多的示例中，不在任何閘極介電層150、152、154上的溝槽76中形成功函數調整層。
第23圖顯示多餘的閘極導電填充材料108、一層或多層可選的順形層106、以及閘極介電層150、152、154的移除，以及第二層間介電質（ILD）110的形成，如先前所述參照第15圖所具有的相應層。
第25圖是根據一些實施例顯示由上述方法形成的結構中，偶極摻雜物種的二次離子質譜（secondary ion mass spectrometry; SIMS）分析圖。在為了二次離子質譜分析所形成的示例中，使用鑭做為偶極摻雜物。鑭摻雜物在經摻雜的層中形成氧化鑭。圖式顯示出偶極摻雜物（例如，鑭）濃度為結構中位置的函數。所描述的位置跨越一層或多層可選的順形層106、閘極介電層600、界面介電質80、以及鰭片60。閘極介電層600為對應於一般偶極摻雜物濃度的個別之經偶極摻雜物種高度摻雜的閘極介電層100、150；經偶極摻雜物種輕度摻雜的閘極介電層102、152；以及不含偶極摻雜物種的閘極介電層104、154。經高度摻雜的偶極摻雜物濃度梯度602是對應於第一裝置區域310中經偶極摻雜物種高度摻雜的閘極介電層100、150的一般偶極摻雜物濃度梯度。經輕度摻雜的偶極摻雜物濃度梯度604是對應於第二裝置區域320中經偶極摻雜物種輕度摻雜的閘極介電層102、152的一般偶極摻雜物濃度梯度。不含偶極摻雜物的偶極摻雜物濃度梯度606是對應於第三裝置區域330中不含摻雜偶極摻雜物種的閘極介電層104、154的一般偶極摻雜物濃度梯度。
每一個偶極摻雜物濃度梯度602、604、606可具有一尖峰，且可從尖峰朝鰭片60的方向下降。這些偶極摻雜物濃度梯度602、604、606可由偶極摻雜物種擴散到個別的閘極介電層600中而產生。在完整的結構中，偶極摻雜物種可進一步從各個閘極介電層600擴散到上方（overlying）層（例如，一層或多層的順形層106）中，如此一來，各個偶極摻雜物濃度梯度602、604、606可從其尖峰朝上方層和各個閘極介電層600之間的界面產生些許下降。在一些示例中，偶極摻雜物濃度的尖峰可朝向更接近或更遠離各個閘極介電層600和界面介電質80之間的界面偏移。
通常，經高度摻雜的偶極摻雜物濃度梯度602大於經輕度摻雜的偶極摻雜物濃度梯度604，而經輕度摻雜的偶極摻雜物濃度梯度604大於不含偶極摻雜物的偶極摻雜物濃度梯度606。一些偶極摻雜物種可存在於不含偶極摻雜物種的閘極介電層104、154中，這是由於退火之前所進行的製程所造成，及/或由於無法透過阻擋層完全防止偶極摻雜物種的擴散；然而，這樣的偶極摻雜物種含量是可忽略的。
通常，根據上述方法進行的偶極摻雜（dipole doping）可改變或調整裝置區域中，閘極和鰭片之間跨越閘極介電層的電容。因為臨界電壓為電容的函數，所以經改變或調整的電容可因此改變或調整形成於裝置區域中電晶體裝置的臨界電壓。因此，透過不同電晶體裝置之不同濃度等級的偶極摻雜，不同電晶體裝置可具有不同的臨界電壓。
可以將上述一些操作重複任意次數，以產生任意數量的具有不同偶極摻雜物濃度的閘極介電層。本發明所屬技術領域中具有通常知識者可輕易理解，這些操作可如何重複以達到各種不同的偶極摻雜物濃度。
一些實施例可以達到許多優點。上述方法和對應結構的各個方面可允許在獨立於或者在除了替代閘極結構中實行的金屬層方案之外，調整電晶體裝置的臨界電壓。因此，在一些示例中，可以在不犧牲替代閘極結構中的各金屬層間距（spacing）的情況下調整臨界電壓，否則將需要犧牲替代閘極結構中的各金屬層間距來達到類似的調整。因此，一些示例在可允許調整臨界電壓的同時，更容易地容納低電阻閘極導電填充材料，以降低閘極電阻。此外，此處所述的各個方面可提供調整電晶體裝置之臨界電壓的多種機制。可透過任意數量的方式組合實行於基板（例如，鰭片60）、基板（例如，鰭片60）的導電摻雜、閘極介電層中的偶極摻雜、及/或替代閘極結構中的功函數調整層的材料，以在單一基板上實現任意數量的臨界電壓。這樣可以允許不同電晶體裝置之間許多不同臨界電壓的小差異，例如像是35 mV。此外，根據本案發明人所進行的測試，根據上述方法所進行的偶極摻雜可不增加閘極介電層的依時性介電質崩潰（time dependent dielectric breakdown; TDDB）。此外，在本案發明人所進行的測試中，閘極介電層的電容等效厚度（capacitance equivalent thickness; CET）相對於其他製程增加或未顯著地減少。舉例而言，在一些示例中，不含偶極摻雜物種的閘極介電層104或154（例如，未經偶極摻雜的閘極介電層）具有12.49Å的電容等效厚度；經偶極摻雜物種輕度摻雜的閘極介電層102或152具有12.76Å的電容等效厚度（例如，超過未經偶極摻雜的層增加0.26Å）；且經偶極摻雜物種高度摻雜的閘極介電層100或150具有12.81Å的電容等效厚度（例如，超過未經偶極摻雜的層增加0.32Å）。另外，也可達到其他優點。
一實施例為半導體裝置的製造方法，包括沉積閘極介電層於基板之第一裝置區域中的第一主動區域之上，沉積第一偶極層於第一裝置區域中的閘極介電層之上，以及將偶極摻雜物種從第一偶極層擴散到第一裝置區域中的閘極介電層中。
在一些實施例中，閘極介電層更沉積於基板之第二裝置區域中的第二主動區域之上，且更包括：沉積第二偶極層於第二裝置區域中的閘極介電層之上和第一裝置區域中的第一偶極層之上，其中第一偶極層不設置於第二偶極層和第二裝置區域中的閘極介電層之間；以及，在將偶極摻雜物種從第一偶極層擴散到第一裝置區域中的閘極介電層中的同時，將偶極摻雜物種從第二偶極層擴散到第二裝置區域中的閘極介電層中，其中在偶極摻雜物種從第一偶極層和第二偶極層擴散之後，偶極摻雜物種在第一裝置區域中的閘極介電層中之濃度大於偶極摻雜物種在第二裝置區域中的閘極介電層中之濃度。
在一些實施例中，閘極介電層更沉積於基板之第二裝置區域中的第二主動區域之上；在將偶極摻雜物種從第一偶極層擴散到第一裝置區域中的閘極介電層中的同時，沒有偶極層位於第二裝置區域中的閘極介電層之上；以及，在將偶極摻雜物種從第一偶極層擴散到第一裝置區域中的閘極介電層中之後，偶極摻雜物種在第一裝置區域中的閘極介電層中之濃度大於偶極摻雜物種在第二裝置區域中的閘極介電層中之濃度。
在一些實施例中，閘極介電層更沉積於基板之第二裝置區域中的第二主動區域之上，且更包括：沉積阻隔層於第二裝置區域中的閘極介電層之上，其中第一偶極層更沉積於第二裝置區域中的阻隔層之上，其中阻隔層不設置於第一偶極層和第一裝置區域中的閘極介電層之間；以及，在將偶極摻雜物種從第一偶極層擴散到第一裝置區域中的閘極介電層中的同時，將偶極摻雜物種從第一偶極層擴散到第二裝置區域中的閘極介電層中，其中在偶極摻雜物種從第一裝置區域和第二裝置區域中的第一偶極層擴散之後，偶極摻雜物種在第一裝置區域中的閘極介電層中之濃度大於偶極摻雜物種在第二裝置區域中的閘極介電層中之濃度。
在一些實施例中，閘極介電層更沉積於基板之第二裝置區域中的第二主動區域之上，且更包括：沉積第一阻隔層於第二裝置區域中的閘極介電層之上；沉積第二阻隔層於第一裝置區域中的閘極介電層之上和第二裝置區域中的第一阻隔層之上，其中第一偶極層沉積於第一裝置區域和第二裝置區域中的第二阻隔層之上；以及，在將偶極摻雜物種從第一偶極層擴散到第一裝置區域中的閘極介電層中的同時，將偶極摻雜物種從第一偶極層擴散到第二裝置區域中的閘極介電層中，其中在偶極摻雜物種從第一裝置區域和第二裝置區域中的第一偶極層擴散之後，偶極摻雜物種在第一裝置區域中的閘極介電層中之濃度大於偶極摻雜物種在第二裝置區域中的閘極介電層中之濃度。
在一些實施例中，閘極介電層更沉積於基板之第二裝置區域中的第二主動區域之上，且其中第一主動區域的通道區域包括與第二主動區域的通道區域不同的材料。
在一些實施例中，閘極介電層更沉積於基板之第二裝置區域中的第二主動區域之上，且其中第一主動區域的通道區域和第二主動區域的通道區域都摻雜有導電摻雜物種，第一主動區域的通道區域中的導電摻雜物種之濃度不同於第二主動區域的通道區域中的導電摻雜物種之濃度。
在一些實施例中，將偶極摻雜物種從第一偶極層擴散到第一裝置區域中的閘極介電層包括進行退火。
在一些實施例中，所述半導體裝置的製造方法更包括形成閘極於第一裝置區域中的閘極介電層上。
另一實施例為半導體裝置的結構。所述半導體裝置包括位於基板上的第一電晶體，和位於基板上的第二電晶體。第一電晶體包括：位於第一主動區域之上的第一閘極介電層，以及位於第一閘極介電層之上的第一閘極。第二電晶體包括：位於第二主動區域之上的第二閘極介電層，以及位於第二閘極介電層之上的第二閘極。第一閘極介電層摻雜有第一偶極摻雜物濃度的偶極摻雜物種。第二閘極介電層摻雜有第二偶極摻雜物濃度的偶極摻雜物種，所述第一偶極摻雜物濃度大於所述第二偶極摻雜物濃度。
在一些實施例中，第一偶極摻雜物濃度為第一閘極介電層中的偶極摻雜物種之第一偶極摻雜物尖峰濃度；第一閘極介電層中的偶極摻雜物種的第一偶極摻雜物濃度梯度從第一偶極摻雜物尖峰濃度朝第一主動區域的方向下降；第二偶極摻雜物濃度為第二閘極介電層的偶極摻雜物種之第二偶極摻雜物尖峰濃度；以及，第二閘極介電層中的偶極摻雜物種的第二偶極摻雜物濃度梯度從第二偶極摻雜物尖峰濃度朝第二主動區域的方向下降。
在一些實施例中，第一閘極包括第一功函數調整層和位於第一功函數調整層之上的第一導電填充材料；第二閘極包括第二功函數調整層和位於第二功函數調整層之上的第二導電填充材料；以及，第一功函數調整層為與第二功函數調整層不同的材料。
在一些實施例中，第一電晶體更包括位於第一主動區域中和第一閘極介電層下方的第一通道區域；第二電晶體更包括位於第二主動區域中和第二閘極介電層下方的第二通道區域；第一電晶體和第二電晶體為相同導電類型的裝置；以及，第一通道區域為與第二通道區域不同的材料。
在一些實施例中，第一電晶體更包括位於第一主動區域中和第一閘極介電層下方的第一通道區域，所述第一通道區域摻雜有第一導電摻雜物濃度的第一導電摻雜物種；第二電晶體更包括位於第二主動區域中和第二閘極介電層下方的第二通道區域，所述第二通道區域摻雜有第二導電摻雜物濃度的第二導電摻雜物種；第一導電摻雜物種與第二導電摻雜物種為相同的導電類型；以及，第一導電摻雜物濃度與第二導電摻雜物濃度不同。
又一實施例為半導體裝置的製造方法，包括形成閘極介電層於第一主動區域和第二主動區域之上，第一主動區域和第二主動區域位於基板上；形成第一偶極層於第一主動區域之上的閘極介電層之上；以及將偶極摻雜物種從第一偶極層擴散到閘極介電層中，在將偶極摻雜物種從第一偶極層擴散到閘極介電層中之後，第一主動區域之上的閘極介電層中之偶極摻雜物濃度大於第二主動區域之上的閘極介電層中之偶極摻雜物濃度。
在一些實施例中，在將偶極摻雜物種從第一偶極層擴散到閘極介電層的期間，第一偶極層並不位於第二主動區域之上的閘極介電層之上。
在一些實施例中，所述半導體裝置的製造方法更包括：形成第二偶極層於第一主動區域之上的第一偶極層之上，和第二主動區域之上的閘極介電層之上，第一偶極層並不設置於第二主動區域之上的第二偶極層和閘極介電層之間；以及在將偶極摻雜物種從第一偶極層擴散到閘極介電層中的同時，將偶極摻雜物種從第二偶極層擴散到閘極介電層中。
在一些實施例中，所述半導體裝置的製造方法更包括：形成阻隔層於第二主動區域之上的閘極介電層之上，且第一偶極層更形成於第二主動區域之上的阻隔層之上，阻隔層不設置於第一主動區域之上的第一偶極層和閘極介電層之間。
在一些實施例中，所述半導體裝置的製造方法更包括：形成第一阻隔層於第二主動區域之上的閘極介電層之上；以及形成第二阻隔層於第一主動區域之上的閘極介電層之上，和第二主動區域之上的第一阻隔層之上，第一阻隔層不設置於第一主動區域之上的第二阻隔層和閘極介電層之間，其中第一偶極層形成於第一主動區域和第二主動區域之上的第二阻隔層之上。
在一些實施例中，將偶極摻雜物種從第一偶極層擴散到閘極介電層包括對第一偶極層進行退火。
前述內文概述了許多實施例的部件，以使本發明所屬技術領域中具有通常知識者可以從各個方面更好地了解本發明實施例。本發明所屬技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修改其他製程及結構，並以此達到相同的目的，及/或達到與在此介紹的實施例等相同之優點。本發明所屬技術領域中具有通常知識者也應了解，這些等效的結構並未背離本發明的精神與範圍。在不背離本發明的精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
40‧‧‧半導體基板42、46、66‧‧‧罩幕44‧‧‧第一材料/摻雜物區域48‧‧‧第二材料/摻雜物區域50‧‧‧隔離區域52、54、56、60‧‧‧鰭片62、80‧‧‧界面介電質64‧‧‧虛設閘極68‧‧‧閘極間隔物70‧‧‧源極/汲極區域72‧‧‧接觸蝕刻停止層74‧‧‧第一層間介電質76‧‧‧溝槽82、100、102、104、150、152、154、600‧‧‧閘極介電層84、90、140‧‧‧偶極層86、92、122、134‧‧‧硬罩幕88、94、124、136‧‧‧光阻/底部抗反射塗層堆疊（PR/BARC）106‧‧‧順形層108‧‧‧閘極導電填充材料110‧‧‧第二層間介電質120、132‧‧‧阻隔層210、220、230、310、320、330‧‧‧裝置區域402~416、502~518‧‧‧操作602、604、606‧‧‧偶極摻雜物濃度梯度
本發明實施例可配合以下圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準慣例，各個部件（feature）並未必按照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個部件的尺寸。 第1圖到第4圖是根據一些實施例顯示在形成半導體裝置的示例性方法期間，各個階段的中間結構之剖面圖。 第5圖是根據一些實施例顯示在形成半導體裝置的示例性方法期間，各個階段的中間結構之透視圖。 第6圖到第15圖是根據一些實施例顯示在形成半導體裝置的示例性方法期間，各個階段的中間結構之剖面圖。 第16圖是根據一些實施例顯示形成第6圖到第15圖中的半導體裝置的示例性方法的一些操作之流程圖。 第17圖到第23圖是根據一些實施例顯示在形成半導體裝置的另一示例性方法期間，各個階段的中間結構之剖面圖。 第24圖是根據一些實施例顯示形成第17圖到第23圖中的半導體裝置的示例性方法的一些操作之流程圖。 第25圖是根據一些實施例顯示由上述方法形成之結構中偶極摻雜物種的一般偶極摻雜物濃度圖。
402~416‧‧‧操作

Claims (14)

  1. 一種半導體裝置的製造方法，該方法包括：沉積一閘極介電層於一基板之一第一裝置區域中的一第一主動區域之上及該基板之一第二裝置區域中的一第二主動區域；沉積一第一偶極層於該第一裝置區域中的該閘極介電層之上；沉積一第二偶極層於該第一裝置區域中的該第一偶極層之上及該第二裝置區域中的該閘極介電層之上，其中該第一裝置區域中的該第二偶極層與該第一裝置區域中的該第一偶極層接觸；以及將一偶極摻雜物種從該第一偶極層和該第二偶極層擴散到該第一裝置區域中的該閘極介電層中。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一偶極層不設置於該第二偶極層和該第二裝置區域中的該閘極介電層之間，該第二裝置區域中的該第二偶極層與該第二裝置區域中的該閘極介電層接觸；以及在將該偶極摻雜物種從該第一偶極層和該第二偶極層擴散到該第一裝置區域中的該閘極介電層中的同時，將一偶極摻雜物種從該第二偶極層擴散到該第二裝置區域中的該閘極介電層中，其中在該偶極摻雜物種從該第一偶極層和該第二偶極層擴散之後，該偶極摻雜物種在該第一裝置區域中的該閘極介電層中之一濃度大於該偶極摻雜物種在該第二裝置區域中的該閘極介電層中之一濃度。
  3. 如申請專利範圍第1項所述之半導體裝置的製造方法，更包括：沉積一阻隔層於該第二裝置區域中的該閘極介電層之上，其中該第一偶極層更沉積於該第二裝置區域中的該阻隔層之上，其中該阻隔層不設置於該第一 偶極層和該第一裝置區域中的該閘極介電層之間；或者沉積一第一阻隔層於該第二裝置區域中的該閘極介電層之上；以及沉積一第二阻隔層於該第一裝置區域中的該閘極介電層之上和該第二裝置區域中的該第一阻隔層之上，其中該第一偶極層沉積於該第一裝置區域和該第二裝置區域中的該第二阻隔層之上。
  4. 如申請專利範圍第1至3項中任一項所述之半導體裝置的製造方法，其中該第一主動區域的一通道區域包括與該第二主動區域的一通道區域不同的一材料。
  5. 如申請專利範圍第1至3項中任一項所述之半導體裝置的製造方法，其中該第一主動區域的一通道區域和該第二主動區域的一通道區域都摻雜有一導電摻雜物種，該第一主動區域的該通道區域中的該導電摻雜物種之一濃度不同於該第二主動區域的該通道區域中的該導電摻雜物種之一濃度。
  6. 如申請專利範圍第1至3項中任一項所述之半導體裝置的製造方法，其中將該偶極摻雜物種從該第一偶極層擴散到該第一裝置區域中的該閘極介電層包括進行一退火。
  7. 一種半導體裝置，包括：一第一電晶體，位於一基板上，該第一電晶體包括：一第一通道區域，位於一第一主動區域中；一第一閘極介電層，位於該第一通道區域之上，該第一閘極介電層摻雜有一第一偶極摻雜物濃度的一偶極摻雜物種；一第一閘極，位於該第一閘極介電層之上；以及一第二電晶體，位於該基板上，該第二電晶體包括：一第二通道區域，位於一第二主動區域中；一第二閘極介電層，位於該第二通道區域之上，該第二閘極介電層摻雜有 一第二偶極摻雜物濃度的一偶極摻雜物種，該第一偶極摻雜物濃度大於該第二偶極摻雜物濃度；以及一第二閘極，位於該第二閘極介電層之上，其中該第一通道區域由Si1-xGex形成且該第二通道區域由Si1-yGey形成，且y>x。
  8. 如申請專利範圍第7項所述之半導體裝置，其中：該第一偶極摻雜物濃度為該第一閘極介電層中的該偶極摻雜物種之一第一偶極摻雜物尖峰濃度；該第一閘極介電層中的該偶極摻雜物種的一第一偶極摻雜物濃度梯度從該第一偶極摻雜物尖峰濃度朝該第一主動區域的方向下降；該第二偶極摻雜物濃度為該第二閘極介電層中的該偶極摻雜物種之一第二偶極摻雜物尖峰濃度；以及該第二閘極介電層中的該偶極摻雜物種的一第二偶極摻雜物濃度梯度從該第二偶極摻雜物尖峰濃度朝該第二主動區域的方向下降。
  9. 如申請專利範圍第7或8項所述之半導體裝置，其中：該第一閘極包括一第一功函數調整層，和位於該第一功函數調整層之上的一第一導電填充材料；該第二閘極包括一第二功函數調整層，和位於該第二功函數調整層之上的一第二導電填充材料；以及該第一功函數調整層為與該第二功函數調整層不同的一材料。
  10. 如申請專利範圍第7或8項所述之半導體裝置，其中：該第一通道區域摻雜有一第一導電摻雜物濃度的一第一導電摻雜物種；該第二通道區域摻雜有一第二導電摻雜物濃度的一第二導電摻雜物種；該第一導電摻雜物種與該第二導電摻雜物種為一相同的導電類型；以及 該第一導電摻雜物濃度與該第二導電摻雜物濃度不同。
  11. 一種半導體裝置的製造方法，該方法包括：形成一閘極介電層於一第一主動區域和一第二主動區域之上，該第一主動區域和該第二主動區域位於一基板上；形成一第一偶極層於該第一主動區域之上的該閘極介電層之上；以及形成一第二偶極層於第一主動區域之上的該第一偶極層之上及該第二主動區域之上的該閘極介電層之上，其中該第一偶極層的一偶極摻雜物種與該第二偶極層的一偶極摻雜物種相同；將該偶極摻雜物種從該第一偶極層和該第二偶極層擴散到該閘極介電層中，其中在將該偶極摻雜物種從該第一偶極層擴散到該閘極介電層中之後，該第一主動區域之上的該閘極介電層中之一偶極摻雜物濃度大於該第二主動區域之上的該閘極介電層中之一偶極摻雜物濃度。
  12. 如申請專利範圍第11項所述之半導體裝置的製造方法，其中在將該偶極摻雜物種從該第一偶極層擴散到該閘極介電層的期間，該第一偶極層不位於該第二主動區域之上的該閘極介電層之上。
  13. 如申請專利範圍第11或12項所述之半導體裝置的製造方法，其中：該第一偶極層不設置於該第二主動區域之上的該第二偶極層和該閘極介電層之間；以及該第二主動區域之上的該第二偶極層與該第二主動區域之上的閘極介電層接觸。
  14. 如申請專利範圍第11項所述之半導體裝置的製造方法，更包括：形成一阻隔層於該第二主動區域之上的該閘極介電層之上，該第一偶極層更形成於該第二主動區域之上的該阻隔層之上，且該阻隔層不設置於該第一主 動區域之上的該第一偶極層和該閘極介電層之間；或者形成一第一阻隔層於該第二主動區域之上的該閘極介電層之上；以及形成一第二阻隔層於該第一主動區域之上的該閘極介電層之上，和該第二主動區域之上的該第一阻隔層之上，該第一阻隔層不設置於該第一主動區域之上的該第二阻隔層和該閘極介電層之間，其中該第一偶極層形成於該第一主動區域和該第二主動區域之上的該第二阻隔層之上。
TW107144151A 2018-04-13 2018-12-07 半導體裝置及其製造方法 TWI713152B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/952,534 2018-04-13
US15/952,534 US10510621B2 (en) 2018-04-13 2018-04-13 Methods for threshold voltage tuning and structures formed thereby

Publications (2)

Publication Number Publication Date
TW202004999A TW202004999A (zh) 2020-01-16
TWI713152B true TWI713152B (zh) 2020-12-11

Family

ID=68162145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144151A TWI713152B (zh) 2018-04-13 2018-12-07 半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US10510621B2 (zh)
CN (1) CN110379713B (zh)
TW (1) TWI713152B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497574B2 (en) * 2017-09-28 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming multi-layer mask
US10510621B2 (en) * 2018-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for threshold voltage tuning and structures formed thereby
US11329136B2 (en) * 2018-06-01 2022-05-10 International Business Machines Corporation Enabling anneal for reliability improvement and multi-Vt with interfacial layer regrowth suppression
US11289578B2 (en) * 2019-04-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching to increase threshold voltage spread
US11342188B2 (en) * 2019-09-17 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping high-k metal gates for tuning threshold voltages
DE102020119609A1 (de) * 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Neue gatestrukturen zur einstellung der grenzspannung
US11610822B2 (en) 2020-01-31 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for tuning threshold voltage
TWI856071B (zh) * 2020-03-10 2024-09-21 聯華電子股份有限公司 半導體元件及其製作方法
US11107736B1 (en) * 2020-03-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures for semiconductor devices
US11791218B2 (en) * 2020-05-20 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole patterning for CMOS devices
DE102020130401B4 (de) * 2020-05-28 2026-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben
US11784052B2 (en) * 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
US11955485B2 (en) 2020-06-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11557649B2 (en) 2020-06-29 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11810960B2 (en) * 2020-07-31 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures in semiconductor devices
KR102830292B1 (ko) 2020-08-21 2025-07-03 삼성전자주식회사 반도체 장치
US12183798B2 (en) * 2021-01-25 2024-12-31 Applied Materials, Inc. Threshold voltage modulation for gate-all-around FET architecture
US12009400B2 (en) * 2021-02-14 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Device providing multiple threshold voltages and methods of making the same
US12142640B2 (en) * 2021-03-31 2024-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with multiple threshold voltage offerings and methods thereof
US20230146060A1 (en) * 2021-11-09 2023-05-11 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US20230178601A1 (en) * 2021-12-07 2023-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device Having Doped Gate Dielectric Layer and Method for Forming the Same
US20230261074A1 (en) * 2022-02-11 2023-08-17 International Business Machines Corporation Multiple dipole of different strengths in gate all around transistor
US12417918B2 (en) 2022-03-29 2025-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having doped gate dielectric layer and method for forming the same
CN114883270B (zh) * 2022-03-31 2025-11-25 中国科学院微电子研究所 一种半导体器件的制造方法
KR20250011625A (ko) * 2022-05-17 2025-01-21 어플라이드 머티어리얼스, 인코포레이티드 전압 특성들을 조정하도록 기판들을 패터닝하기 위한 방법들
US20240313076A1 (en) * 2023-03-15 2024-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gate dielectric layers for stacked multi-gate device
US20240332004A1 (en) * 2023-03-30 2024-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Aluminum Nitride Dipole Dopant Film for Tuning Multi-VT Devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170133486A1 (en) * 2015-11-05 2017-05-11 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structures and fabrication methods thereof
US20170250117A1 (en) * 2016-02-29 2017-08-31 Globalfoundries Inc. Semiconductor devices with varying threshold voltage and fabrication methods thereof
TW201739051A (zh) * 2016-01-19 2017-11-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040710A (ja) * 2008-08-04 2010-02-18 Panasonic Corp 半導体装置及びその製造方法
US8106455B2 (en) * 2009-04-30 2012-01-31 International Business Machines Corporation Threshold voltage adjustment through gate dielectric stack modification
US7855105B1 (en) * 2009-06-18 2010-12-21 International Business Machines Corporation Planar and non-planar CMOS devices with multiple tuned threshold voltages
DE102009031155B4 (de) * 2009-06-30 2012-02-23 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
CN103855094A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件及其制造方法
US20150021699A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation FIN Field Effect Transistors Having Multiple Threshold Voltages
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
CN108573924B (zh) * 2017-03-07 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10510621B2 (en) * 2018-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for threshold voltage tuning and structures formed thereby

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170133486A1 (en) * 2015-11-05 2017-05-11 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structures and fabrication methods thereof
TW201739051A (zh) * 2016-01-19 2017-11-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US20170250117A1 (en) * 2016-02-29 2017-08-31 Globalfoundries Inc. Semiconductor devices with varying threshold voltage and fabrication methods thereof

Also Published As

Publication number Publication date
US20190318967A1 (en) 2019-10-17
US20200083114A1 (en) 2020-03-12
CN110379713B (zh) 2022-11-04
CN110379713A (zh) 2019-10-25
US11121041B2 (en) 2021-09-14
TW202004999A (zh) 2020-01-16
US10510621B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
TWI713152B (zh) 半導體裝置及其製造方法
US12218209B2 (en) Contacts for semiconductor devices and methods of forming the same
US20210313181A1 (en) Cut metal gate refill with void
US20230387246A1 (en) Methods of forming gate structures with uniform gate length
US11916114B2 (en) Gate structures in transistors and method of forming same
US11908695B2 (en) Replacement gate methods that include treating spacers to widen gate
US20250311413A1 (en) Finfet device and method
US20220336636A1 (en) Semiconductor Device and Method
US12300717B2 (en) Semiconductor device and method of manufacture
TW202217974A (zh) 半導體裝置及其形成方法
US20230066477A1 (en) Gate structures in transistors and method of forming same
TWI774186B (zh) 半導體裝置及其製造方法
US20250098223A1 (en) Transistor Gates and Method of Forming
US12002719B2 (en) Gapfill structure and manufacturing methods thereof
US12490488B2 (en) Semiconductor device structure and methods of forming the same
US20250359248A1 (en) Sti protection layer formation through implantation and the structures thereof
CN220172136U (zh) 半导体装置
TWI827115B (zh) 半導體裝置及其形成方法
US12199156B2 (en) Contact formation with reduced dopant loss and increased dimensions
US20250203967A1 (en) Semiconductor device and method of manufacture
US20230369386A1 (en) Semiconductor device structure and methods of forming the same