[go: up one dir, main page]

TWI711121B - 半導體結構以及其形成方法 - Google Patents

半導體結構以及其形成方法 Download PDF

Info

Publication number
TWI711121B
TWI711121B TW108142881A TW108142881A TWI711121B TW I711121 B TWI711121 B TW I711121B TW 108142881 A TW108142881 A TW 108142881A TW 108142881 A TW108142881 A TW 108142881A TW I711121 B TWI711121 B TW I711121B
Authority
TW
Taiwan
Prior art keywords
layer
forming
gate structures
spacer
gate
Prior art date
Application number
TW108142881A
Other languages
English (en)
Other versions
TW202121594A (zh
Inventor
莊哲輔
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW108142881A priority Critical patent/TWI711121B/zh
Priority to CN202010721721.7A priority patent/CN112864008B/zh
Priority to US17/061,185 priority patent/US11380582B2/en
Application granted granted Critical
Publication of TWI711121B publication Critical patent/TWI711121B/zh
Publication of TW202121594A publication Critical patent/TW202121594A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/01328—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W20/069—
    • H10W20/0696—

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一種半導體結構的形成方法，包含以下步驟：提供基底；形成複數個閘極結構於基底上；形成襯層於基底以及閘極結構上；形成第一間隔層於襯層上；形成停止層於第一間隔層上；形成第一犧牲層於停止層上以及閘極結構之間；移除第一犧牲層的一部分，使第一犧牲層的頂表面位於閘極結構的上部之間；形成一第二間隔層於第一犧牲層以及閘極結構上；移除第二間隔層的一部分，使剩餘的第二間隔層位於閘極結構的上部之間；形成第二犧牲層於閘極結構上以及閘極結構之間；移除第一犧牲層及第二犧牲層，以及移除襯層、第一間隔層及停止層的一部分，以於閘極結構之間形成複數個接觸開口，且接觸開口暴露出基底的部分表面；以及填充導電材料於接觸開口中，以形成複數個接觸插塞。本揭露亦提供一種由上述方法所形成的半導體結構。

Description

半導體結構以及其形成方法
本揭露係有關於一種半導體結構以及其形成方法，且特別係有關於一種自對準接觸結構以及其形成方法。
隨著積體電路尺寸縮小，自對準接觸結構與閘極結構之間距離變小，因此短路產生漏電流的機率增加。傳統上製作自對準接觸結構時，閘極結構的側壁間隔物可能在形成自對準接觸結構時損耗。如此不完整的側壁間隔物可能無法有效隔離自對準接觸結構與閘極結構，而產生閘極結構至自對準接觸結構之間的漏電流。
雖然現存的自對準接觸結構可大致滿足它們原先預定的用途，但其仍未在各個方面皆徹底地符合需求。因此，發展出能夠進一步改善自對準接觸結構的良率的製程，仍為目前業界致力研究的課題之一。
根據本揭露一些實施例，提供一種半導體結構及形成方法，包含以下步驟：提供基底；形成複數個閘極結構於基底上；形成襯層於基底以及複數個閘極結構上；形成第一間隔層於襯層上；形成停止層於第一間隔層上；形成第一犧牲層於停止層上以及複數個閘極結構之間；移除第一犧牲層的一部分，使第一犧牲層的頂表面位於複數個閘極結構的上部之間；形成第二間隔層於第一犧牲層以及複數個閘極結構上；移除第二間隔層的一部分，使剩餘的第二間隔層位於複數個閘極結構的上部之間；形成第二犧牲層於複數個閘極結構上以及複數個閘極結構之間；移除第一犧牲層及第二犧牲層，以及移除襯層、第一間隔層及停止層的一部分，以於複數個閘極結構之間形成複數個接觸開口，且複數個接觸開口暴露出基底的部分表面；以及填充導電材料於複數個接觸開口中，以形成複數個接觸插塞。
請參照第1A圖，首先，提供基底100。接著，形成複數個閘極結構200於基底100上。在一些實施例中，閘極結構200之間定義出複數個溝槽110。
如第1A圖所示，在一些實施例中，閘極結構200可為具有多個層別的堆疊結構。具體而言，根據一些實施例，閘極結構200可包含依序堆疊於基底100上的穿隧介電層202、導體層204、閘間介電層206以及導體層208。
在在一些實施例中，導體層204可作為浮置閘極(floating gate)。在一些實施例中，導體層208可作為控制閘極(control gate)。
在一些實施例中，穿隧介電層202的材料可包含氧化矽。在一些實施例中，導體層204的材料可包含摻雜的多晶矽、非摻雜的多晶矽、或前述之組合。在一些實施例中，閘間介電層206的材料可包含氧化層/氮化層/氧化層(oxide/nitride/oxide，ONO)所構成的複合層，例如由氧化矽/氮化矽/氧化矽所構成的複合層。再者，在一些實施例中，導體層208的材料可包含摻雜的多晶矽、非摻雜的多晶矽、或前述之組合。
此外，在一些實施例中，閘極結構200可進一步包含閘極罩幕層210，閘極罩幕層210可設置於導體層208上。在一些實施例中，閘極罩幕層210的材料可包含氧化矽、氮化矽、氮氧化矽、或前述之組合。
接著，如第1A圖所示，形成襯層302於基底100以及閘極結構200上，襯層302可覆蓋閘極結構200並形成於閘極結構200之間的溝槽110的底部。詳細而言，在一些實施例中，襯層302可順應性地(conformally)形成於基底100及閘極結構200上。再者，襯層302可覆蓋閘極結構200的側壁及頂表面，並與閘極結構200的側壁及頂表面接觸。
在一實施例中，可於形成閘極結構200的步驟之後以及於形成襯層302的步驟之前，實行至少一離子植入製程，以於基底100中形成多個淺摻雜區(未繪示)。
在一些實施例中，襯層302的材料可包含氧化矽。此外，在一些實施例中，襯層302的材料例如可為高溫氧化物(high-temperature oxide，HTO)。
接著，形成第一間隔層304於襯層302上，第一間隔層304可覆蓋襯層302以及閘極結構200，且第一間隔層304亦可形成於閘極結構200之間的溝槽110的底部。詳細而言，在一些實施例中，第一間隔層304可順應性地(conformally)形成於襯層302上，並與襯層302接觸。再者，第一間隔層304亦可覆蓋第一閘極結構200的側壁及頂表面。
在一些實施例中，第一間隔層304的材料可包含氮化矽、氮氧化矽、或前述之組合。
接著，形成停止層306於第一間隔層304上，停止層306可覆蓋第一間隔層304、襯層302以及閘極結構200，且停止層306亦可形成於第一閘極結構200之間的溝槽110的底部。詳細而言，在一些實施例中，停止層306可順應性地(conformally)形成於第一間隔層304上，並與第一間隔層304接觸。再者，停止層306可覆蓋閘極結構的側壁及頂表面。
此外，根據一些實施例，前述襯層302、第一間隔層304以及停止層306可作為閘極結構200的間隙壁結構300。換言之，根據一些實施例，間隙壁結構300主要可包含襯層302、第一間隔層304以及停止層306。
在一些實施例中，停止層306的材料可包含氧化矽。
接著，請參照第1B圖，形成第一犧牲層308於停止層306上以及閘極結構200之間。詳細而言，第一犧牲層308可覆蓋閘極結構200與前述的停止層306、第一間隔層304以及襯層302，且第一犧牲層308可填充於溝槽110中，與溝槽110的側壁110s及底部110b接觸。再者，第一犧牲層308可覆蓋閘極結構200的側壁及頂表面。此外，於此步驟中，形成的第一犧牲層308可高於停止層306的頂表面306t。
在一些實施例中，第一犧牲層308的材料可包含多晶矽。
接著，請參照第1C圖，移除第一犧牲層308的一部分，使第一犧牲層308的頂表面308t位於閘極結構200的上部1000A之間。根據一些實施例，閘極結構200的上部1000A可包含前述的閘極罩幕層210。換言之，在一些實施例中，上部1000A大致上可對應於閘極罩幕層210的區域。根據一些實施例，閘極結構200的上部1000A可包含閘極罩幕層210以及位於其下方的一部分的導體層208。此外，於移除第一犧牲層308的一部分之後，會暴露出停止層306的頂表面306t以及側表面306s的一部分。
在一些實施例中，第一犧牲層308的頂表面308t的位置(或水平高度)高於導體層208的頂表面208t的位置(或水平高度)，換言之，第一犧牲層308的頂表面308t的位置(或水平高度)高於閘極罩幕層210的底表面210b的位置(或水平高度)。詳細而言，在一些實施例中，第一犧牲層308的頂表面308t與閘極罩幕層210的底表面210b之間相隔第一距離d1。在一些實施例中，第一距離d1的範圍介於約250Å至約50Å之間。
應注意的是，根據本揭露一些實施例，前述第一距離d1指的是第一犧牲層308的頂表面308t的延伸線(未繪示)與閘極罩幕層210的底表面210b的延伸線(未繪示)之間的最小距離。
此外，進一步而言，在一些實施例中，於移除第一犧牲層308的一部分之後，第一犧牲層308的頂表面308t的位置(或水平高度)高於閘極結構200的肩部KN的位置(或水平高度)約第一距離d1。在一些實施例中，前述閘極結構200的肩部KN大致上可對應於導體層208的頂角部，且導體層208的頂角部通常會突出於閘極罩幕層210，詳細而言，導體層208的頂表面208t通常會大於閘極罩幕層210的底表面210b，使得閘極結構200具有突出的肩部KN。
在一些實施例中，可藉由回蝕刻製程移除第一犧牲層308的一部分。
接著，請參照第1D圖，形成第二間隔層310於第一犧牲層308以及閘極結構200上。詳細而言，第二間隔層310可順應性地(conformally)形成於第一犧牲層308以及閘極結構200上，並與第一犧牲層308的頂表面308t以及停止層306的頂表面306t及側表面306s接觸。在一些實施例中，第二間隔層310可大致上覆蓋閘極結構200的上部1000A。進一步而言，在一些實施例中，第二間隔層310可大致上形成於閘極結構200的上部1000A，而未形成於閘極結構200的下部(未標示)。
在一些實施例中，第二間隔層310的材料可包含氮化矽、氮氧化矽、或前述之組合。
接著，請參照第1E圖，移除第二間隔層310的一部分，使剩餘的第二間隔層310’位於閘極結構200的上部1000A之間。再者，於此步驟中，亦可暴露出停止層306的頂表面306t。在一些實施例中，於移除第二間隔層310的一部分之後，剩餘的第二間隔層310’位於停止層306的側表面306s的一部分上。在一些實施例中，剩餘的第二間隔層310’可位於閘極結構200的上部1000A的兩側。
如第1E圖所示，剩餘的第二間隔層310’可從停止層306的頂表面306t延伸至第一犧牲層308的頂表面308t，藉此，位於閘極結構200的上部1000A的兩側的間隙壁結構300可具有較平直的輪廓(profile)。具體而言，在一些實施例中，兩個相鄰的剩餘的第二間隔層310’的底部之間相隔第二距離d 2，且兩個相鄰的剩餘的第二間隔層310’的頂部之間相隔第三距離d 3。在一些實施例中，第二距離d 2與第三距離d 3大致上相同。在一些實施例中，第二距離d 2與第三距離d 3之間的差異少於約20%的第三距離d 3、約15%的第三距離d 3、約10%的第三距離d 3、或約5%的第三距離d 3。
接著，請參照第1F圖，形成第二犧牲層408於閘極結構200上以及閘極結構200之間。詳細而言，第二犧牲層408可覆蓋停止層306的頂表面306t、第一犧牲層308的頂表面308t以及剩餘的第二間隔層310’。此外，於此步驟中，形成的第二犧牲層408可高於停止層306的頂表面306t。
在一些實施例中，第二犧牲層408的材料可包含多晶矽。此外，第二犧牲層408的材料與第一犧牲層308的材料相同。
接著，請參照第1G圖，在一些實施例中，於形成第二犧牲層408於閘極結構200上以及閘極結構200之間之後，可進一步形成罩幕層312於第二犧牲層408上。
在一些實施例中，罩幕層312可包含氮化矽、氧化矽、非晶碳材、其它合適的罩幕材料、或前述之組合。
此外，根據一些實施例，於形成罩幕層312於第二犧牲層408上之前，可先對第二犧牲層408進行平坦化製程，使第二犧牲層408具有平坦的頂表面408t。
接著，請參照第1H圖，在一些實施例中，可圖案化罩幕層312，以移除位於閘極結構200上方的罩幕層312。經圖案化的罩幕層312可定義出後續形成於閘極結構200上方的開口120的位置。具體而言，可藉由圖案化的罩幕層312作為遮罩，移除未被罩幕層312遮蔽的第二犧牲層408，以於閘極結構200上方形成貫穿第二犧牲層408的開口120，且開口120可暴露出第一間隔層304的一部分的頂表面304t及一部分的停止層306。
在一些實施例中，可藉由圖案化製程移除一部分的罩幕層312。
再者，在一些實施例中，可藉由乾蝕刻製程移除部分的第二犧牲層408以形成開口120。
接著，請參照第1I圖，在一些實施例中，於形成第二犧牲層408於閘極結構200上以及閘極結構200之間之後，可進一步形成介電插塞314於閘極結構200上，且介電插塞314可貫穿位於閘極結構200上的第二犧牲層408。介電插塞314可定義後續將形成的接觸插塞的位置，並且可保護閘極結構200，避免移動離子(mobile ion)影響元件可靠度。
詳細而言，在一些實施例中，於形成位於閘極結構200上方的開口120之後，可先形成第三間隔層314a於開口120的側壁上。在一些實施例中，第三間隔層314a可順應性地形成於開口120中。之後，可填充介電材料314b於開口120中，以形成介電插塞314。
在一些實施例中，第三間隔層314a的材料可包含氮化矽、氮氧化矽、或前述之組合。再者，第三間隔層314a的材料可與第一間隔層304及第二間隔層310的材料相同或不同。
在一些實施例中，介電材料314b可包含氧化矽、氮化矽、氮氧化矽、其它合適的介電材料、或前述之組合。
接著，請參照第1J圖，在一些實施例中，於形成介電插塞314之後，可移除前述經圖案化的罩幕層312。
接著，請參照第1K以及1L圖，移除第一犧牲層308及第二犧牲層408(如第1K圖所示)，以及移除襯層302、第一間隔層304及停止層306的一部分(如第1L圖所示)，以於閘極結構200之間形成接觸開口111，且接觸開口111暴露出基底100的部分表面100p，例如，一部分的頂表面。詳細而言，如第1K圖所示，在一些實施例中，可先實質上移除全部的第一犧牲層308及第二犧牲層408，以再次暴露出溝槽110的側壁110s及底部110b。如第1L圖所示，在一些實施例中，接著可移除位於溝槽110的底部的襯層302、第一間隔層304及停止層306，以形成接觸開口111。
根據一些實施例，移除第一犧牲層308及第二犧牲層408的步驟(如第1K圖所示)與移除位於溝槽110的底部110b的襯層302、第一間隔層304及停止層306的步驟(如第1L圖所示)可同時進行。然而，根據另一些實施例，移除第一犧牲層308及第二犧牲層408的步驟與移除位於溝槽110的底部110b的襯層302、第一間隔層304及停止層306的步驟亦可分開進行。
在一些實施例中，可藉由乾蝕刻製程移除第一犧牲層308及第二犧牲層408以及位於溝槽110的底部的襯層302、第一間隔層304及停止層306。
此外，在一些實施例中，前述移除第一犧牲層308及第二犧牲層408以及襯層302、第一間隔層304及停止層306的一部分的步驟亦同時移除剩餘的第二間隔層310’的一部分。值得注意的是，剩餘的第二間隔層310’可保護閘極結構200的間隙壁結構300，避免形成接觸開口111的蝕刻製程損耗過多的間隙壁結構300，進而可降低閘極結構200的肩部KN外露的風險。
接著，請參照第1M圖，填充導電材料於接觸開口111中，以形成接觸插塞316。在一些實施例中，前述接觸插塞316可為自對準接觸件(self-align contact)。在一些實施例中，導電材料可完全地填充於接觸開口111中，並且形成於介電插塞314之間。
在一些實施例中，形成接觸插塞316的導電材料可包含金屬、多晶矽、其它合適的材料、或前述之組合。在一些實施例中，金屬可包含鎢(W)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鈦(Ti)、鉬(Mo)、鎳(Ni)、鎢合金、銅合金、鋁合金、金合金、銀合金、鈦合金、鉬合金、鎳合金、其它合適的金屬材料、或前述之組合。
於此，大致完成半導體結構10的製作。具體而言，如第1M圖所示，半導體結構10可包含基底100、閘極結構200、襯層302、第一間隔層304、停止層306、第二間隔層310’以及接觸插塞316。閘極結構200可位於基底100上，襯層302可位於閘極結構200上，第一間隔層304可位於襯層302上，停止層306可位於第一間隔層304上，第二間隔層310’可位於閘極結構200的上部1000A之間，且接觸插塞316可位於閘極結構200之間。在一些實施例中，介電插塞314可位於閘極結構200上方。
詳細而言，在一些實施例中，襯層302可順應性地覆蓋閘極結構200，第一間隔層304可順應性地覆蓋襯層302，停止層306可順應性地覆蓋第一間隔層304。在一些實施例中，第二間隔層310’可位於停止層306的側表面306s上。此外，在一些實施例中，第二間隔層310’可位於閘極結構200的上部1000A的兩側。此外，在一些實施例中，接觸插塞316可同時與第二間隔層310’以及停止層306接觸。
在一些實施例中，第二間隔層310’高於閘極結構200的導體層208的頂表面208t。進一步而言，在一些實施例中，第二間隔層310’的最低位置高於導體層208的頂表面208t。在一些實施例中，第二間隔層310’與導體層208的頂表面208t之間相隔第四距離d 4。在一些實施例中，第四距離d 4的範圍介於250Å至50Å之間。
綜上所述，根據本揭露一些實施例，提供之半導體結構的形成方法包含形成額外的間隔層於閘極結構的肩部的兩側，藉此可進一步保護閘極結構的間隙壁結構，減少蝕刻移除步驟對間隙壁結構造成的損耗，避免閘極結構的肩部外露，進而可改善字元線漏電、位元線漏電或短路等問題。
10:半導體結構 100:基底 100p:部分表面 110:溝槽 110b:底部 110s:側壁 111:接觸開口 120:開口 200:閘極結構 1000A:上部 202:穿隧介電層 204:導體層 206:閘間介電層 208:導體層 208t:頂表面 210:閘極罩幕層 210b:底表面 300:間隙壁結構 302:襯層 304:第一間隔層 304t:頂表面 306:停止層 306s:側表面 306t:頂表面 308:第一犧牲層 308t:頂表面 310:第二間隔層 310’:第二間隔層 312:罩幕層 314:介電插塞 314a:第三間隔層 314b:介電材料 316:接觸插塞 408:第二犧牲層 408t:頂表面 d1:第一距離 d2:第二距離 d3:第三距離 d4:第四距離 KN:肩部
第1A至1M圖顯示根據本揭露一些實施例中，半導體結構於其形成方法中各階段的結構剖面示意圖。
10:半導體結構
100:基底
100p:部分表面
200:閘極結構
1000A:上部
202:穿隧介電層
204:導體層
206:閘間介電層
208:導體層
208t:頂表面
210:閘極罩幕層
300:間隙壁結構
302:襯層
304:第一間隔層
306:停止層
306s:側表面
310’:第二間隔層
314:介電插塞
314a:第三間隔層
314b:介電材料
316:接觸插塞
d4:第四距離
KN:肩部

Claims (10)

  1. 一種半導體結構的形成方法，包括：提供一基底；形成複數個閘極結構於該基底上；形成一襯層於該基底以及該複數個閘極結構上；形成一第一間隔層於該襯層上；形成一停止層於該第一間隔層上；形成一第一犧牲層於該停止層上以及該複數個閘極結構之間；移除該第一犧牲層的一部分，使該第一犧牲層的一頂表面位於該複數個閘極結構的上部之間；形成一第二間隔層於該第一犧牲層以及該複數個閘極結構上；移除該第二間隔層的一部分，使剩餘的第二間隔層位於該複數個閘極結構的上部之間；形成一第二犧牲層於該複數個閘極結構上以及該複數個閘極結構之間；移除該第一犧牲層及該第二犧牲層，以及移除該襯層、該第一間隔層及該停止層的一部分，以於該複數個閘極結構之間形成複數個接觸開口，且該複數個接觸開口暴露出該基底的部分表面；以及填充一導電材料於該複數個接觸開口中，以形成複數個接觸插塞。
  2. 如申請專利範圍第1項所述之半導體結構的形成方法，其中於移除該第二間隔層的一部分之後，該剩餘的第二間隔層位於該停止層的一側表面上。
  3. 如申請專利範圍第1項所述之半導體結構的形成方法，其中該複數個閘極結構的上部包括一閘極罩幕層。
  4. 如申請專利範圍第3項所述之半導體結構的形成方法，其中該第一犧牲層的頂表面與該閘極罩幕層的一底表面之間的距離介於250Å至50Å之間。
  5. 如申請專利範圍第1項所述之半導體結構的形成方法，其中於形成該第二犧牲層於該複數個閘極結構上以及該複數個閘極結構之間之後，更包括：形成一罩幕層於該第二犧牲層上；以及圖案化該罩幕層，以移除位於該複數個閘極結構上方的該罩幕層。
  6. 如申請專利範圍第1項所述之半導體結構的形成方法，其中移除該第一犧牲層及第二犧牲層，以及移除該襯層、該第一間隔層及該停止層的一部分的步驟亦移除該剩餘的第二間隔層的一部分。
  7. 如申請專利範圍第1項所述之半導體結構的形成方法，其中於形成該第二犧牲層於該複數個閘極結構上以及該複數個閘極結構之間之後，更包括： 形成複數個介電插塞於該複數個閘極結構上，且該複數個介電插塞貫穿位於該複數個閘極結構上的該第二犧牲層。
  8. 一種半導體結構，包括：一基底；複數個閘極結構，位於該基底上，該閘極結構包括依序堆疊於該基底上的一穿隧介電層、一第一導體層、一閘間介電層、一第二導體層以及一閘極罩幕層；一襯層，位於該複數個閘極結構上；一第一間隔層，位於該襯層上；一停止層，位於該第一間隔層上；一第二間隔層，位於該複數個閘極結構的上部之間；以及複數個接觸插塞，位於該複數個閘極結構之間，其中該第二間隔層的最低位置高於該第二導體層的頂表面，且該第二間隔層的最高位置低於該閘極罩幕層的頂表面。
  9. 如申請專利範圍第8項所述之半導體結構，其中該第二間隔層位於該停止層的一側表面上。
  10. 如申請專利範圍第8項所述之半導體結構，其中該複數個接觸插塞與該第二間隔層以及該停止層接觸。
TW108142881A 2019-11-26 2019-11-26 半導體結構以及其形成方法 TWI711121B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108142881A TWI711121B (zh) 2019-11-26 2019-11-26 半導體結構以及其形成方法
CN202010721721.7A CN112864008B (zh) 2019-11-26 2020-07-24 半导体结构以及其形成方法
US17/061,185 US11380582B2 (en) 2019-11-26 2020-10-01 Semiconductor structure and method for forming ihe same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108142881A TWI711121B (zh) 2019-11-26 2019-11-26 半導體結構以及其形成方法

Publications (2)

Publication Number Publication Date
TWI711121B true TWI711121B (zh) 2020-11-21
TW202121594A TW202121594A (zh) 2021-06-01

Family

ID=74202136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108142881A TWI711121B (zh) 2019-11-26 2019-11-26 半導體結構以及其形成方法

Country Status (3)

Country Link
US (1) US11380582B2 (zh)
CN (1) CN112864008B (zh)
TW (1) TWI711121B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117677192B (zh) * 2024-01-31 2024-04-26 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030068885A1 (en) * 2001-10-08 2003-04-10 Woo Seock Cheong Method of forming a contact plug for a semiconductor device
US20030098509A1 (en) * 1999-09-27 2003-05-29 Kabushiki Kaisha Toshiba Semiconductor device, semiconductor element and method for producing same
US20150194314A1 (en) * 2014-01-09 2015-07-09 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670946B2 (en) * 2006-05-15 2010-03-02 Chartered Semiconductor Manufacturing, Ltd. Methods to eliminate contact plug sidewall slit
TWI305669B (en) * 2006-07-14 2009-01-21 Nanya Technology Corp Method for making a raised vertical channel transistor device
US7902066B2 (en) * 2006-09-26 2011-03-08 Chartered Semiconductor Manufacturing, Ltd. Damascene contact structure for integrated circuits
KR20090077299A (ko) * 2008-01-10 2009-07-15 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR20090123513A (ko) * 2008-05-28 2009-12-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
CN101826524B (zh) * 2009-03-06 2012-05-23 宜扬科技股份有限公司 具有高掺杂漏极区的nor型闪存结构及其制造方法
US10008385B1 (en) * 2017-06-02 2018-06-26 Globalfoundries Inc. Enlarged sacrificial gate caps for forming self-aligned contacts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098509A1 (en) * 1999-09-27 2003-05-29 Kabushiki Kaisha Toshiba Semiconductor device, semiconductor element and method for producing same
US20030068885A1 (en) * 2001-10-08 2003-04-10 Woo Seock Cheong Method of forming a contact plug for a semiconductor device
US20150194314A1 (en) * 2014-01-09 2015-07-09 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
US11380582B2 (en) 2022-07-05
TW202121594A (zh) 2021-06-01
CN112864008A (zh) 2021-05-28
US20210159119A1 (en) 2021-05-27
CN112864008B (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
TWI704648B (zh) 記憶體裝置的製造方法
US7084030B2 (en) Method of forming a non-volatile memory device having floating trap type memory cell
US11367727B2 (en) Memory structure
US8120123B2 (en) Semiconductor device and method of forming the same
US7928494B2 (en) Semiconductor device
US20230261046A1 (en) Method of forming semiconductor structure
US11805644B2 (en) Manufacturing method of memory device
TWI711121B (zh) 半導體結構以及其形成方法
CN112447741A (zh) 存储器元件及其制造方法
US20190355732A1 (en) Method of manufacturing memory structure
US20090051014A1 (en) Method of fabricating semiconductor device having silicide layer and semiconductor device fabricated thereby
CN210110741U (zh) 半导体结构
CN111696989B (zh) 存储元件及其制造方法
TW201327727A (zh) 嵌入式快閃記憶體的製造方法
TWI869245B (zh) 半導體結構的形成方法
CN113140569B (zh) 存储器装置的制造方法
US6750099B2 (en) Method for fabricating capacitor of semiconductor device
US11764274B2 (en) Memory device having contact plugs with narrower and wider portions
TW202545282A (zh) 積體電路裝置及其製造方法
KR20100025715A (ko) 반도체 소자의 게이트 패턴 형성방법
KR20020031871A (ko) 반도체 소자의 제조방법
KR20100011317A (ko) 랜딩 플러그 콘택 마스크 및 이를 이용하는 랜딩 플러그콘택 형성 방법