[go: up one dir, main page]

TWI711029B - 像素電路 - Google Patents

像素電路 Download PDF

Info

Publication number
TWI711029B
TWI711029B TW108138020A TW108138020A TWI711029B TW I711029 B TWI711029 B TW I711029B TW 108138020 A TW108138020 A TW 108138020A TW 108138020 A TW108138020 A TW 108138020A TW I711029 B TWI711029 B TW I711029B
Authority
TW
Taiwan
Prior art keywords
signal
terminal
photodiode
switch
pixel circuit
Prior art date
Application number
TW108138020A
Other languages
English (en)
Other versions
TW202103136A (zh
Inventor
歐翰碩
Original Assignee
恆景科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆景科技股份有限公司 filed Critical 恆景科技股份有限公司
Application granted granted Critical
Publication of TWI711029B publication Critical patent/TWI711029B/zh
Publication of TW202103136A publication Critical patent/TW202103136A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供一種像素電路，其中該像素電路包含一光電二極體、一緩衝電路、一第一電容器、一第一開關、一第二開關以及一第三開關。該光電二極體係用來因應入射光來累積電荷以產生一光電二極體訊號，而該緩衝電路係用來輸出至少一讀出訊號，其中該緩衝電路的輸入端子耦接至一特定節點。該第一電容器耦接於該像素電路的控制電壓端子以及該特定節點，該第一開關耦接於該光電二極體與該特定節點之間，該第二開關耦接於該緩衝電路的輸入端子以及該緩衝電路的輸出端子之間，而該第三開關耦接於該緩衝電路的輸出端子以及該像素電路的讀出端子之間。

Description

像素電路
本發明係關於電子電路，尤指一種可應用於互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor,CMOS)影像感測器的像素電路。
在相關技術中，一源極隨耦器(source follower)能用來輸出一像素電路的讀出訊號。該源極隨耦器的輸入訊號與輸出訊號之間會有一電壓差，使得該些讀出訊號的訊號擺幅受到限制。另外，該源極隨耦器中的電晶體的臨界電壓會因為基體效應(body effect)而變動，從而增加了該源極隨耦器之輸入訊號與輸出訊號之間的電壓差，所以該些讀出訊號的訊號擺幅(swing)又會更加被限縮。因此，需要一種新穎的像素電路的架構以解決上述問題。
本發明之一目的在於提供一種像素電路以解決相關技術的問題。
本發明至少一實施例提供一種像素電路。該像素電路可包含一光電二極體(photodiode)、一緩衝電路、一第一電容器、一第一開關、一第二開關以及一第三開關。該光電二極體係用來因應入射光來累積電荷以產生一光電二極體訊號，而該緩衝電路係用來輸出至少一讀出訊號，其中該緩衝電路的一輸入端子耦接至一特定節點。該第一電容器耦接於該像素電路的一控制電壓端子以及該特定節點之間，該第一開關耦接於該光電二極體與該特定節點之間，該二開關耦接於該緩衝電路的該輸入端子以及該緩衝電路的一輸出端子之間，以及該第三開關耦接於該緩衝電路的該輸出端子以及該像素電路的一讀出端子之 間。在該像素電路的運作中，該特定節點的一電壓位準在一重設階段的期間被設為一重設位準，該光電二極體訊號在該重設階段以後的一傳送階段的期間被傳送至該特定節點，以及該緩衝電路將所述至少一讀出訊號在該傳送階段後的一讀出階段的期間輸出至該讀出端子。
本發明的像素電路能克服因為在相關技術中使用源極隨耦器造成的電壓擺幅限制，並且能解決肇因於基體效應(body effect)的問題。相較於相關技術，本發明的像素電路能增加輸出訊號的電壓擺幅，從而改善該像素電路的整體效能。
10:像素電路
100:緩衝電路
SW1、SW2、SW3、SW4:開關
MA、MB:電晶體
PD:光電二極體
FD:節點
C1、C2:電容器
QR、TX、RST、SEL、VC、VFD、VDS_MA、VOUT:訊號
AVDD:參考電壓端子
VB:偏置電壓
210、220、230、242、244:階段
CFD:寄生電容器
△VC:電壓增量
△VOUT:訊號差值
△VFD:電壓減量
△Q:電荷
VGS_MA:電壓位準
GND:接地電壓位準
第1圖為依據本發明一實施例之一像素電路的示意圖。
第2圖為依據本發明一實施例之第1圖所示之多個訊號的示意圖。
第1圖為依據本發明一實施例之像素電路10的示意圖。如第1圖所示，像素電路10可包含一光電二極體(photodiode)PD、一緩衝電路100、一電容器C1、一開關SW1、一開關SW2以及一開關SW3。光電二極體PD係用來因應入射光來累積電荷(例如電子)以產生一光電二極體訊號，而緩衝電路100係用來輸出至少一讀出訊號，其中緩衝電路100的輸入端子耦接至一特定節點(例如一浮動擴散(floating diffusion)節點)諸如節點FD，且在節點FD上的訊號係由訊號VFD來表示。電容器C1耦接於像素電路10的一控制電壓端子(由訊號VC來控制)以及節點FD之間，開關SW1耦接於光電二極體PD與節點FD之間，開關SW2耦接於緩衝電路100的輸入端子以及緩衝電路100的輸出端子之間，以及開關 SW3耦接於緩衝電路100的輸出端子以及像素電路10的一讀出端子之間，其中在該讀出端子上的訊號係由訊號VOUT來表示。在像素電路10的運作中，節點FD(例如訊號VFD)的電壓位準在一重設階段的期間被設為一重設位準，該光電二極體訊號在該重設階段以後的一傳送階段的期間被傳送至節點FD，以及緩衝電路100將上述至少一讀出訊號在該傳送階段後的一讀出階段的期間輸出至該讀出端子。
如第1圖所示，開關SW1、開關SW2及開關SW3的至少一者(例如一或多者)包含至少一電晶體。在本實施例中，開關SW1、開關SW2及開關SW3的每一者係由一電晶體來實施。尤其，開關SW1中的電晶體的閘極端子係由訊號TX來控制，開關SW2中的電晶體的閘極端子係由訊號RST來控制，而開關SW3中的電晶體的閘極端子係由訊號SEL來控制。
另外，像素電路10可另包含耦接於一參考電壓端子AVDD與光電二極體PD之間的一開關SW4，其可用來重設光電二極體PD(例如將在前一次曝光的期間累積的電荷放掉(例如放電))，但本發明不限於此。與開關SW1、SW2及SW3類似，開關SW4可由一電晶體來實施，而開關SW4中的電晶體的閘極端子係由訊號QR來控制。
在本實施例中，緩衝電路100可包含一放大器電路以及一電容器C2，其中該放大器電路耦接於緩衝電路100的輸入端子以及緩衝電路100的輸出端子之間，而電容器C2耦接於緩衝器100的輸入端子以及緩衝電路100的輸出端子之間。尤其，該放大器電路可包含至少一電晶體諸如電晶體MA，其中電晶體MA的源極端子、閘極端子以及汲極端子分別耦接至一參考電壓端子(例如一接地電壓端子)、緩衝器100的輸入端子以及緩衝電路100的輸出端子。需注意的是，緩衝電路100的輸出端子上的訊號係由訊號VDS_MA來表示，其可等於電晶體MA的汲極端子與源極端子之間的電壓差，但本發明不限於此。
在本實施例中，由電晶體MB實施的一電流源(由偏置電壓(bias voltage)VB控制)耦接至像素電路10(例如耦接至像素電路10的讀出端子)。在上述重設階段的期間，節點FD的電壓位準係基於該電流源提供的一偏置電流(bias current)被設為該重設位準。具體來說，該重設位準係關於在該偏置電流流過電晶體MA的情況下的電晶體MA的閘極端子與源極端子之間的電壓差，但本發明不限於此。
為便於理解，請連同第1圖參考第2圖，其中第2圖為依據本發明一實施例之第1圖所示之訊號QR、RST、TX、SEL、VC、VFD、VOUT及VDS_MA的示意圖。需注意的是，第2圖所示之這些訊號的電壓位準只是為了說明之目的，並非對本發明的限制。例如，訊號QR、RST、TX及SEL為邏輯訊號，且訊號QR、RST、TX及SEL的任一者的一相對高位準以及一相對低位準可分別表示一邏輯高狀態以及一邏輯低狀態，但本發明不限於此。另外，訊號VFD及VDS_MA在某些特定時期的期間是處於浮動狀態(floating status)，如第2圖所示之斜線區域，但本發明不限於此。
在階段210的期間(其可稱為一光電二極體重設階段)，訊號QR為高(例如處在該邏輯高狀態)而訊號RST、TX及SEL為低(例如處在該邏輯低狀態)。開關SW4可被開啟以將光電二極體PD設為參考電壓端子AVDD的電壓位準，而在訊號QR轉為低以後，光電二極體PD可開始因應入射光來累積電荷(例如電子)以產生一光電二極體訊號。
在階段220的期間(其可稱為一浮動擴散重設階段)，訊號RST及SEL為高而訊號QR及TX為低。開關SW2及SW3可被開啟以將訊號VFD設為電壓位準VGS_MA(例如上述重設位準)
在階段230的期間(其可稱為一傳送階段)，訊號TX為高而訊號QR、RST及SEL為低。開關SW1可被開啟以將該光電二極體訊號自光電二極體PD傳送 至節點FD。在本實施例中，該光電二極體訊號可由在一積分時間(integration time)(例如階段210與230之間的一時期)的期間累積的電荷△Q來表示。需注意的是，電荷△Q為電子，而訊號VFD的電壓位準可因應電荷△Q被傳送至節點FD而減少。為了提供一足夠的範圍來用於訊號VFD的電壓位準的減少，在開關SW1被開啟以開始將該光電二極體訊號傳送至該特定節點以前，該控制電壓端子的電壓位準(由訊號VC控制)可自一第一參考位準上拉至一第二參考位準。如第2圖所示，訊號VC的電壓位準增加了一電壓增量△VC，因此訊號VFD的電壓位準可在電荷△Q開始被傳送至節點FD以前增加一對應的增量，其等於△VC*C1/(C1+C2+CFD)，其中符號CFD可代表在節點FD上的一寄生電容器(未顯示於第1圖)。因此，當電荷△Q被傳送至節點FD時，訊號VFD的電壓位準可自高於電壓位準VGS_MA的一臨時高位準開始以△VFD(其等於△VC*C1/(C1+C2+CFD))減少。需注意的是，當訊號VFD被上拉該對應增量時，訊號VDS_MA的電壓位準會被下拉至一低電壓位準(例如該接地電壓端子的電壓位準，諸如接地電壓位準，在第2圖中標示為「GND」以便於理解)，但本發明不限於此。
在一讀出階段的期間(例如階段242及244)，像素電路10(尤指其內的緩衝電路100)可開始輸出上述至少一讀出訊號，其中上述至少一讀出訊號可包含對應於該光電二極體訊號的一光電二極體讀出訊號以及具有該重設位準(例如電壓位準VGS_MA)的一重設讀出訊號，並且該光電二極體讀出訊號以及該重設讀出訊號之間的差值可指出代表該光電二極體訊號(例如電荷△Q)的一整體讀出訊號。需注意的是，在緩衝電路100將上述至少一讀出訊號(例如該光電二極體讀出訊號以及該重設讀出訊號)輸出至像素電路10的讀出端子以前，該控制電壓端子的電壓位準可自該第二電壓位準下拉至該第一電壓位準。請注意，如第2圖所示，施加於訊號VC的電壓增量△VC會在訊號SEL轉為高時被 移除。也就是說，電壓增量△VC(其與該光電二極體訊號無關)並不會被讀出至像素電路10的讀出端子。
在階段242的期間(其可稱為該讀出階段中的一第一時期)，訊號SEL為高而訊號QR、RST及TX為低。開關SW3可被開啟，而緩衝電路100可將對應於該光電二極體訊號的該光電二極體讀出訊號輸出。在階段244的期間(其可稱為該讀出階段中的一第二時期)，訊號RST及SEL為高而訊號QR及TX為低。開關SW2及SW3可被開啟，而訊號VOUT與VDS_MA可改變為該重設位準(例如電壓位準VGS_MA)，所以緩衝電路100可將具有該重設位準的該重設讀出訊號輸出。在本實施例中，該光電二極體訊號(例如電荷△Q)可基於該光電二極體讀出訊號與該重設讀出訊號之間的差值(由△VOUT來表示)作計算，其中差值△VOUT等於△VFD*(C1+C2+CFD)/C2。
在某些實施例中，像素電路10可應用於(applicable to)一全域式快門(global shutter)互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，簡稱為CMOS)影像感測器。在某些實施例中，像素電路10可應用於一滾動式快門(rolling shutter)CMOS影像感測器。針對不同的應用諸如全域式快門或是滾動式快門，第2圖所示之時序可予以變化。以該全域式快門CMOS影像感測器為例，該全域式快門CMOS影像感測器中的多個像素電路(例如依據像素電路10來實施的多個像素電路)的階段210、220及230可以全域的方式進行(例如同時進行)，而這些像素電路的階段242及244可以滾動的方式進行(例如一列一列(row by row)進行)；以該滾動式快門CMOS影像感測器為例，該滾動式快門CMOS影像感測器中的多個像素電路(例如依據像素電路10來實施的多個像素電路)的階段210、220、230、242及244均以滾動的方式進行(例如一列一列進行)；但本發明不限於此。
總結來說，本發明的像素電路利用一切換式電容放大器(例如緩衝 電路100)來輸出該像素電路的讀出訊號。相較於相關技術，本發明不會利用一源極隨耦器來進行讀出運作，所以能避免該源極隨耦器的造成的缺點。另外，本發明的實施方式不會大幅地增加額外成本。因此，本發明能在沒有副作用或較不會帶來副作用的情況下克服相關技術在訊號擺幅上的限制，從而改善該像素電路的整體效能。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:像素電路
100:緩衝電路
SW1、SW2、SW3、SW4:開關
MA、MB:電晶體
PD:光電二極體
FD:節點
C1、C2:電容器
QR、TX、RST、SEL、VC、VFD、VDS_MA、VOUT:訊號
AVDD:參考電壓端子
VB:偏置電壓

Claims (7)

  1. 一種像素電路，包含：一光電二極體(photodiode)，用來因應入射光來累積電荷以產生一光電二極體訊號；一緩衝電路，用來輸出至少一讀出訊號，其中該緩衝電路的一輸入端子耦接至一特定節點；一第一電容器，耦接於該像素電路的一控制電壓端子以及該特定節點之間；一第一開關，耦接於該光電二極體與該特定節點之間；一第二開關，耦接於該緩衝電路的該輸入端子以及該緩衝電路的一輸出端子之間；以及一第三開關，耦接於該緩衝電路的該輸出端子以及該像素電路的一讀出端子之間；其中該特定節點的一電壓位準在一重設階段的期間被設為一重設位準，該光電二極體訊號在該重設階段以後的一傳送階段的期間被傳送至該特定節點，以及該緩衝電路將所述至少一讀出訊號在該傳送階段後的一讀出階段的期間輸出至該讀出端子；其中在該第一開關被開啟以開始將該光電二極體訊號傳送至該特定節點以前，該控制電壓端子的一電壓位準自一第一參考位準上拉至一第二參考位準。
  2. 如申請專利範圍第1項所述之像素電路，其中該緩衝電路包含：一放大器電路，耦接於該緩衝電路的該輸入端子以及該輸出端子之間；以及一第二電容器，耦接於該緩衝器的該輸入端子以及該輸出端子之間。
  3. 如申請專利範圍第2項所述之像素電路，其中該放大器電路包含至少一電晶體，以及所述至少一電晶體的一閘極端子以及一汲極端子分別耦接至該緩衝電路的該輸入端子以及該輸出端子。
  4. 如申請專利範圍第1項所述之像素電路，其中該第一開關、該第二開關以及該第三開關中之至少一者包含至少一電晶體。
  5. 如申請專利範圍第1項所述之像素電路，其中在該重設階段的期間，該特定節點係基於耦接至該像素電路的一電流源提供的一偏置電流(bias current)被設為該重設位準。
  6. 如申請專利範圍第1項所述之像素電路，其中在該緩衝電路將所述至少一讀出訊號輸出至該讀出端子以前，該控制電壓端子的該電壓位準自該第二參考位準下拉至該第一參考位準。
  7. 如申請專利範圍第1項所述之像素電路，其中所述至少一讀出訊號包含對應於該光電二極體訊號的一光電二極體讀出訊號、以及具有該重設位準的一重設讀出訊號，以及該緩衝電路在該讀出階段中的一第一時期的期間輸出該光電二極體讀出訊號並且在該讀出階段中的一第二時期的期間輸出該重設讀出訊號。
TW108138020A 2019-07-03 2019-10-22 像素電路 TWI711029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/503,435 2019-07-03
US16/503,435 US10771725B1 (en) 2019-07-03 2019-07-03 Pixel circuit

Publications (2)

Publication Number Publication Date
TWI711029B true TWI711029B (zh) 2020-11-21
TW202103136A TW202103136A (zh) 2021-01-16

Family

ID=72289893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138020A TWI711029B (zh) 2019-07-03 2019-10-22 像素電路

Country Status (3)

Country Link
US (1) US10771725B1 (zh)
CN (1) CN112188129B (zh)
TW (1) TWI711029B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044243A1 (en) * 2004-08-30 2006-03-02 Jeffrey Rysinski Dual pinned diode pixel with shutter
TW201211968A (en) * 2010-09-06 2012-03-16 Himax Imagimg Inc Sensing devices
TWI398164B (zh) * 2009-05-07 2013-06-01 Himax Imagimg Inc 影像感測器及具高轉換增益之低雜訊像素讀出電路
TWI525600B (zh) * 2010-03-08 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
TW201714289A (zh) * 2013-01-31 2017-04-16 蘋果公司 垂直堆疊式影像感測器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970001345B1 (ko) * 1993-07-28 1997-02-05 삼성전자 주식회사 레벨 쉬프터
US7388183B2 (en) * 2002-08-23 2008-06-17 Micron Technology, Inc. Low dark current pixel with a guard drive active photodiode
US7652704B2 (en) * 2004-08-25 2010-01-26 Aptina Imaging Corporation Pixel for boosting pixel reset voltage
US7446807B2 (en) * 2004-12-03 2008-11-04 Micron Technology, Inc. Imager pixel with capacitance for boosting reset voltage
US7608873B2 (en) * 2006-04-27 2009-10-27 Aptina Imaging Corporation Buried-gated photodiode device and method for configuring and operating same
US9609243B2 (en) * 2007-05-25 2017-03-28 Uti Limited Partnership Systems and methods for providing low-noise readout of an optical sensor
US8059173B2 (en) * 2008-09-26 2011-11-15 On Semiconductor Trading Ltd. Correlated double sampling pixel and method
US8324548B2 (en) * 2009-03-26 2012-12-04 Aptina Imaging Corporation Imaging devices and methods for charge transfer
EP2362640B1 (en) * 2010-02-15 2019-05-01 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Compact low noise signal readout circuit and method for operating thereof
CN119165030A (zh) * 2010-06-30 2024-12-20 生命科技公司 阵列列积分器
US8610046B2 (en) * 2011-06-16 2013-12-17 Forza Silicon Corporation Image readout circuit with capacitor that is shared between sample and hold and buffer
US9185273B2 (en) * 2012-09-19 2015-11-10 Semiconductor Components Industries, Llc Imaging pixels with improved dynamic range
CN104244505A (zh) * 2013-06-21 2014-12-24 美中全照光电股份有限公司 发光二极管的驱动电路
US9402039B2 (en) * 2014-01-10 2016-07-26 Omnivision Technologies, Inc. Dual conversion gain high dynamic range sensor
US9602750B2 (en) * 2014-11-25 2017-03-21 Semiconductor Components Industries, Llc Image sensor pixels having built-in variable gain feedback amplifier circuitry
US9832407B2 (en) * 2014-11-26 2017-11-28 Semiconductor Components Industries, Llc Global shutter image sensor pixels having improved shutter efficiency
CN106788434B (zh) * 2016-12-19 2020-03-17 电子科技大学 一种源极跟随器缓冲电路
US9888197B1 (en) * 2017-01-04 2018-02-06 Semiconductor Components Industries, Llc Methods and apparatus for a CMOS image sensor with an in-pixel amplifier
US10362255B2 (en) * 2017-02-09 2019-07-23 Semiconductor Components Industries, Llc Multi-conversion gain pixel configurations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044243A1 (en) * 2004-08-30 2006-03-02 Jeffrey Rysinski Dual pinned diode pixel with shutter
TWI398164B (zh) * 2009-05-07 2013-06-01 Himax Imagimg Inc 影像感測器及具高轉換增益之低雜訊像素讀出電路
TWI525600B (zh) * 2010-03-08 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
TW201211968A (en) * 2010-09-06 2012-03-16 Himax Imagimg Inc Sensing devices
TW201714289A (zh) * 2013-01-31 2017-04-16 蘋果公司 垂直堆疊式影像感測器

Also Published As

Publication number Publication date
CN112188129B (zh) 2022-05-24
CN112188129A (zh) 2021-01-05
TW202103136A (zh) 2021-01-16
US10771725B1 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
JP6743809B2 (ja) 固体撮像装置、電子機器、およびａｄ変換装置
US10523889B2 (en) Image sensor, electronic apparatus, comparator, and drive method
TWI674003B (zh) 具有有著可變偏壓及增加輸出信號範圍之放大器的成像感測器
US20110194007A1 (en) Cmos image sensor
US7745776B2 (en) Photo detecting apparatus comprising a current control element
CN110265416B (zh) 成像器件和电子设备
US11323639B2 (en) Image sensor and operation method thereof
US20200077041A1 (en) Pixel circuit
US10447957B2 (en) Unit pixel and operating method thereof and CMOS image sensor using the same
US10574917B2 (en) Pixel output level control device and CMOS image sensor using the same
US10498989B1 (en) Digital double sampling circuit
US9992435B2 (en) Image sensing device and method for driving the same
US11665445B2 (en) Image sensing device for cancelling a horizontal banding noise
WO2015186533A1 (ja) イメージセンサ、電子機器、ａｄ変換装置、及び、駆動方法
TWI711029B (zh) 像素電路
CN114598826B (zh) 带有有源钳位以抑制转移栅极馈通的图像传感器
KR102514403B1 (ko) 픽셀 신호 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
KR100865111B1 (ko) 넓은 동작 범위의 ｃｍｏｓ형 이미지 센서용 화소 회로
JP2017073746A (ja) 撮像装置、撮像システム、撮像装置の駆動方法
CN105100655B (zh) 像素电路
EP4412089A1 (en) Comparator and image sensor including the same
CN111343397B (zh) 数字双重取样电路
TWI543618B (zh) 像素電路
JP2009141419A (ja) 固体撮像素子