TWI708531B - 導電通孔結構 - Google Patents
導電通孔結構 Download PDFInfo
- Publication number
- TWI708531B TWI708531B TW108130103A TW108130103A TWI708531B TW I708531 B TWI708531 B TW I708531B TW 108130103 A TW108130103 A TW 108130103A TW 108130103 A TW108130103 A TW 108130103A TW I708531 B TWI708531 B TW I708531B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- width
- opening
- via structure
- conductive via
- Prior art date
Links
Images
Classifications
-
- H10W70/095—
-
- H10W20/20—
-
- H10W20/42—
-
- H10W20/4405—
-
- H10W70/611—
-
- H10W70/635—
-
- H10W74/43—
-
- H10W70/05—
-
- H10W70/65—
-
- H10W70/66—
-
- H10W70/68—
-
- H10W70/69—
-
- H10W72/244—
-
- H10W72/252—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
Abstract
一種導電通孔結構包含第一介電層、導電墊、第二介電層以及重分佈層。導電墊位在第一介電層中。第二介電層設置於第一介電層上,並具有開口。導電墊位在開口中。開口在第二介電層的上表面處具有第一寬度,開口在第二介電層的下表面處具有第二寬度。第一寬度與第二寬度具有差異,且此差異落在自約3微米至約6微米的範圍中。重分佈層自第二介電層的上表面延伸至導電墊。
Description
本揭露是有關於一種導電通孔結構。
在藉由鋁沉積製程形成重分佈層之製程中,鋁的顆粒會影響後續製程之效率以及裝置的效能。因此,為了避免顆粒的行程,鋁沉積製程的溫度會被控制在較低的溫度。然而,較低的溫度會使得形成於介電層之開口中的重分佈層之厚度變得更薄。此外,鋁的堆積會形成在開口的上端,使得鋁沉積效率變得更差。如此一來,將使得電性連接品質下降。
另一方面,較大的開口雖然可提供更多的空間讓鋁沉積至開口中。然而,越大的開口尺寸同時也限制的裝置的微縮幅度。如此一來,也使得導電通孔結構的製造難以達到所需的設計規則。
本揭露之一技術態樣為一種導電通孔結構。
在本揭露之一實施例中,導電通孔結構包含第一介電層、導電墊、第二介電層以及重分佈層。導電墊位在第一介電層中。第二介電層設置於第一介電層上,並具有開口。導
電墊位在開口中。開口在第二介電層的上表面處具有第一寬度,開口在第二介電層的下表面處具有第二寬度。第一寬度與第二寬度具有差異,且此差異落在自約3微米至約6微米的範圍中。重分佈層自第二介電層的上表面延伸至導電墊。
在本揭露之一實施例中,第二介電層具有斜面,位在第二介電層的上表面與第二介電層的下表面之間。
在本揭露之一實施例中,第二介電層的開口的第一寬度大於8微米。
在本揭露之一實施例中,第二介電層的開口的第一寬度落在自約9微米至約13微米的範圍中。
在本揭露之一實施例中,第二介電層的開口的第二寬度落在自約3微米至約7微米的範圍中。
在本揭露之一實施例中,第一寬度與第二寬度之間的比例落在自約1.5至約2.2的範圍中。
在本揭露之一實施例中,第二介電層的開口還包含第三寬度,位在第二介電層的上表面與第二介電層的下表面之間,且第三寬度小於第一寬度,第三寬度大於第二寬度。
在本揭露之一實施例中,開口的第三寬度自第二介電層的上表面往第二介電層的下表面遞減。
在本揭露之一實施例中,第二介電層包含上部以及位在上部下方的下部,且位在上部的開口的第一寬度為定值。
在本揭露之一實施例中,導電墊具有凹陷,凹陷連通第二介電層的開口。
在本揭露之一實施例中,位在第二介電層的上表面上的重分佈層具有一厚度,此厚度落在自約4微米至約5微米的範圍中。
在本揭露之一實施例中,位在第二介電層的開口中的重分佈層具有一側壁,側壁圍繞次要開口,且次要開口具有大致相同的第四寬度。
在本揭露之一實施例中,重分佈層的側壁的厚度自第二介電層的上表面往第二介電層的下表面遞減。
在本揭露之一實施例中,第二介電層為複合層。
在本揭露之上述實施例中,由於第二介電層的第一寬度大於第二介電層的第二寬度約3微米至約6微米,重分佈層之材料不會於鋁沉積製程中聚集在開口的上端。換句話說,重分佈層可具有較厚的側壁。藉由如此的結構,可增進導電通孔結構的電性連接品質。
100、200‧‧‧導電通孔結構
110‧‧‧第一介電層
120‧‧‧第二介電層
122‧‧‧上表面
124‧‧‧下表面
126‧‧‧斜面
130‧‧‧導電墊
132‧‧‧凹陷
140‧‧‧重分佈層
142‧‧‧側壁
140S‧‧‧內表面
140T‧‧‧上表面
140B‧‧‧下表面
OP1‧‧‧開口
OP2‧‧‧次要開口
OP3‧‧‧開口
D1‧‧‧第一寬度
D2‧‧‧第二寬度
D3‧‧‧第三寬度
D4‧‧‧第四寬度
T1‧‧‧第一厚度
T2‧‧‧第二厚度
T3‧‧‧第三厚度
220‧‧‧第二介電層
220A‧‧‧上部
220B‧‧‧下部
第1圖為根據本揭露一些實施例之導電通孔結構的上視圖。
第2圖為沿著第1圖中線段2-2之導電通孔結構的剖面圖。
第3圖為第2圖之導電通孔結構的剖面圖,其中省略重分佈層。
第4圖為根據本揭露另一實施例之導電通孔結構的剖面圖。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。且若實施上為可能,不同實施例的特徵係可以交互應用。
第1圖為根據本揭露一些實施例之導電通孔結構100的上視圖。第2圖為沿著第1圖中線段2-2之導電通孔結構100的剖面圖。參閱第1圖及第2圖。導電通孔結構100包含第一介電層110、第二介電層120、導電墊130以及重分佈層140。於一些實施例中,基板,例如矽基板、半導體基板,或其他相似者,可設置於第一介電層110下方以支撐並電性連接至導電墊130。導電墊130位在第一介電層110中。第二介電層120設置於第一介電層110上,並具有開口OP1。導電墊130位在開口OP1中。第二介電層120具有上表面122以及相對於上表面122的下表面124。下表面124接觸第一介電層110以及導電墊130。如第2圖所示,重分佈層140自第二介電層120的上表面122延伸至導電墊130。
第3圖為第2圖之導電通孔結構100的剖面圖,其中省略重分佈層140。為了清楚說明,第二介電層120的結構將於此詳細描述。第二介電層120的開口OP1在第二介電層
120的上表面122處具有第一寬度D1,開口OP1在第二介電層120的下表面124處具有第二寬度D2。如第3圖所示,第一寬度D1大於第二寬度D2。第一寬度D1與第二寬度D2之間的差異落在自約3微米至約6微米的範圍中。第二介電層120具有斜面126。斜面126位在第二介電層120的上表面122與第二介電層120的下表面124之間,並且連接上表面122與下表面124。換句話說,開口OP1是由第二介電層120的斜面126構成的空間。於本實施例中,開口OP1為矩形,且第一寬度D1與第二寬度D2為兩相對的斜面126之間的距離。於一些其他實施例中,開口OP1為圓形,且第一寬度D1與第二寬度D2為開口OP1之直徑。
於一些實施例中,第二介電層120為複合層。複合層之材料可包含氧化矽(silicon oxide,SiO2)以及氮化矽(silicon nitride,SiN2)。於一些實施例中,第二介電層120的厚度落在自約5微米至約8微米的範圍中。
於一些實施例中,第二介電層120的開口OP1的第一寬度D1大於8微米。於一些其他實施例中,第二介電層120的開口OP1的第一寬度D1落在自約9微米至約13微米的範圍中。第二介電層120的開口OP1的第二寬度D2落在自約3微米至約7微米的範圍中。於一些實施例中,第一寬度D1與第二寬度D2之間的比例落在自約1.5至約2.2的範圍中。
於本實施例中,第二介電層120的開口OP1還包含第三寬度D3,位在第二介電層120的上表面122與第二介電層120的下表面124之間。第三寬度D3小於第一寬度D1,且第
三寬度D3大於第二寬度D2。具體來說,於本實施例中,第三寬度D3自第二介電層120的上表面122往第二介電層120的下表面124遞減。
於一些實施例中,導電墊130具有凹陷132,凹陷132位在開口OP1下方。換句話說,導電墊130的凹陷132連通第二介電層120的開口OP1。
請參閱第2圖,重分佈層140覆蓋第二介電層120的上表面122以及斜面126。此外,重分佈層140延伸至導電墊130的凹陷132,使得重分佈層140與導電墊130電性連接。位在第二介電層120的上表面122的重分佈層140可電性連接至導電結構,例如焊球、凸塊或其他相似結構。
位在第二介電層120的開口OP1中之一部分的重分佈層140具有一側壁142。重分佈層140具有由側壁142圍繞的次要開口OP2。重分佈層140的次要開口OP2位在第二介電層120的開口OP1中。於本實施例中,次要開口OP2具有大致相同的第四寬度D4。換句話說,重分佈層140的內表面140S大致為垂直的。於一些其他實施例中,第四寬度D4可自重分佈層140的上表面140T往重分佈層140的下表面140B遞減。也就是說,大約位在第二介電層120的上表面122的第四寬度D4是大於或等於大約位在第二介電層120的下表面124的第四寬度D4。
位在第二介電層120的上表面122上的重分佈層140具有一第一厚度T1。第一厚度T1為重分佈層140的上表面140T與第二介電層120的上表面122之間的距離。第一厚度T1
落在自約4微米至約5微米的範圍中。於一些實施例中,重分佈層140的側壁142具有大約位在第二介電層120的上表面122的第二厚度T2。重分佈層140的側壁142具有大約位在第二介電層120的下表面124的第三厚度T3。第二厚度T2與第三厚度T3中任一者皆為重分佈層140的內表面140S與第二介電層120的斜面126之間的距離。於本實施例中,重分佈層140的側壁142的第二厚度T2大於重分佈層140的側壁142的第三厚度T3。具體來說,重分佈層140的側壁142的厚度是自第二介電層120的上表面122往第二介電層120的下表面124遞減。
如同前述,由於第二介電層120的第一寬度D1是大於第二介電層120的第二寬度D2約3微米至約6微米(見第3圖)、第一寬度D1是大於8微米、第二寬度D2是落在約自3微米至約7微米的範圍中,使重分佈層140之材料(例如:鋁)不會聚集在開口OP1的上端(見第2圖)。因此,可增進沉積鋁以形成重分佈層140在開口OP1中的效率,且重分佈層140可具有較厚的側壁142。藉由如此的結構,可增進導電通孔結構100的電性連接品質。
具體來說,由於傳統鋁沉積製程的操作溫度較低(例如,約200度),且無回焊製程(re-flow)。因此,較難以形成可具有足夠厚度以達到較佳電性連接品質的重分佈層140之側壁142。於一些實施例中,為了使重分佈層140之側壁142與導電墊130之間具有足夠的電性連接品質,重分佈層140之側壁142的厚度需大於600奈米。
舉例來說,表格1顯示了三個示例性的導電通孔
結構,樣本1-3。樣本1-3具有不同的第一寬度D1以及不同的第三厚度T3。
如表格1所示,樣本1具有小於8微米的第一寬度D1。因此,第三厚度T3小於600奈米。另一方面,樣本2-3各具有大於8微米的第一寬度D1。如此一來,第三厚度T3可大於600奈米。此外,如樣本1-3所示,具有越大的第一寬度D1的樣本,所形成的側壁142越厚。
表格1顯示了兩個示例性的導電通孔結構,樣本4-5。樣本4-5具有不同的第一寬度D1、不同的第一寬度D1與第二寬度D2之差異(D1-D2)以及不同的第三厚度T3。
如表格2所示,樣本4及樣本5各具有大於8微米的第一寬度D1以及大於3微米的第一寬度D1與第二寬度D2之差
異。因此,第三厚度T3皆大於600奈米。此外,雖然樣本4及樣本5的第一寬度D1相近,當第一寬度D1與第二寬度D2之差異越大時,第三厚度T3也越大。也就是說,藉由使第一寬度D1與第二寬度D2之差異大於3微米,側壁142的第三厚度T3即可達到所需的厚度(例如:600奈米)。因此,第一寬度D1可縮小,例如小於13微米。由此可知,上述的結構可達成導電通孔結構100的微型化。
根據樣本1-5可知,藉由上述關於第二介電層120的結構,重分佈層140之材料不會於沉積鋁製程中聚集在開口OP1的上端。因此,沉積較厚的側壁142變得較為容易。藉由如此的結構,可增進導電通孔結構100的電性連接品質。
應瞭解到,已敘述過的元件連接關係、材料與功效將不再重複贅述,合先敘明。在以下敘述中,僅說明與第二介電層120之不同態樣相關的內容。
第4圖為根據本揭露另一實施例之導電通孔結構200的剖面圖。導電通孔結構200與第3圖的導電通孔結構100大致相同,其差異在於導電通孔結構200的第二介電層220具有上部220A以及位在上部220A下方的下部220B。下部220B位在上部220A與第一介電層110之間。換句話說,下部220B是位在上部220A與導電墊130之間。導電通孔結構200具有被上部220A以及下部220B圍繞的開口OP3。
被上部220A圍繞的開口OP3具有第一寬度D1,位在第二介電層120的上表面122處,且第一寬度D1與第3圖中所述的導電通孔結構100的第一寬度D1相同。於本實施例
中,位在上部220A中的開口OP3的寬度為定值。
被下部220B圍繞開口OP3具有第二寬度D2,位在第二介電層120的下表面124處,且第二寬度D2與第3圖中所述的導電通孔結構100的第二寬度D2相同。位在下部220B中的開口OP3還具有位在上部220A與下部220B之間的第三寬度D3。第三寬度D3大於第二寬度D2,第二寬度D2小於第一寬度D1。於本實施例中,位在下部220B的開口OP3的第三寬度D3自上部220A往第二介電層120的下表面124遞減。
其他導電通孔結構200的結構細節與導電通孔結構100相同,因此,導電通孔結構200具有與導電通孔結構100同樣的效果,於此不再贅述。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧導電通孔結構
110‧‧‧第一介電層110
120‧‧‧第二介電層
122‧‧‧上表面
124‧‧‧下表面
126‧‧‧斜面
130‧‧‧導電墊
132‧‧‧凹陷
140‧‧‧重分佈層
142‧‧‧側壁
140S‧‧‧內表面
140T‧‧‧上表面
140B‧‧‧下表面
OP1‧‧‧開口
OP2‧‧‧次要開口
D4‧‧‧第四寬度
T1‧‧‧第一厚度
T2‧‧‧第二厚度
T3‧‧‧第三厚度
Claims (13)
- 一種導電通孔結構,包含:一第一介電層;一導電墊,位在該第一介電層中;一第二介電層,設置於該第一介電層上,並具有一開口,其中該導電墊位在該開口中,該開口在該第二介電層的一上表面處具有一第一寬度,該開口在該第二介電層的一下表面處具有一第二寬度,該第一寬度與該第二寬度具有一差異,且該差異落在自約3微米至約6微米的一範圍中;以及一重分佈層,自該第二介電層的該上表面延伸至該導電墊,其中位在該第二介電層的該開口中的該重分佈層具有一側壁,該側壁圍繞一次要開口,且該次要開口具有大致相同的一第四寬度。
- 如請求項1所述之導電通孔結構,其中該第二介電層具有一斜面,位在該第二介電層的該上表面與該第二介電層的該下表面之間。
- 如請求項1所述之導電通孔結構,其中該第二介電層的該開口的該第一寬度大於8微米。
- 如請求項1所述之導電通孔結構,其中該第二介電層的該開口的該第一寬度落在自約9微米至約13微米的一範圍中。
- 如請求項1所述之導電通孔結構,其中該第二介電層的該開口的該第二寬度落在自約3微米至約7微米的一範圍中。
- 如請求項1所述之導電通孔結構,其中該第一寬度與該第二寬度之間的一比例落在自約1.5至約2.2的一範圍中。
- 如請求項1所述之導電通孔結構,其中該開口還包含一第三寬度,位在該第二介電層的該上表面與該第二介電層的該下表面之間,且其中該第三寬度小於該第一寬度,該第三寬度大於該第二寬度。
- 如請求項7所述之導電通孔結構,其中該第三寬度自該第二介電層的該上表面往該第二介電層的該下表面遞減。
- 如請求項1所述之導電通孔結構,其中該第二介電層包含一上部以及位在該上部下方的一下部,且位在該上部的該開口的該第一寬度為定值。
- 如請求項1所述之導電通孔結構,其中該導電墊具有一凹陷,該凹陷連通該第二介電層的該開口。
- 如請求項1所述之導電通孔結構,其中位在 該第二介電層的該上表面上的該重分佈層具有一厚度,該厚度落在自約4微米至約5微米的一範圍中。
- 如請求項1所述之導電通孔結構,其中該重分佈層的該側壁的一厚度自該第二介電層的該上表面往該第二介電層的該下表面遞減。
- 如請求項1所述之導電通孔結構,其中該第二介電層為一複合層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/514,986 | 2019-07-17 | ||
| US16/514,986 US20210020455A1 (en) | 2019-07-17 | 2019-07-17 | Conductive via structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI708531B true TWI708531B (zh) | 2020-10-21 |
| TW202106132A TW202106132A (zh) | 2021-02-01 |
Family
ID=74091437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108130103A TWI708531B (zh) | 2019-07-17 | 2019-08-22 | 導電通孔結構 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20210020455A1 (zh) |
| CN (1) | CN112242364A (zh) |
| TW (1) | TWI708531B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230011552A (ko) | 2021-07-14 | 2023-01-25 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치 제조 방법 |
| US12015002B2 (en) | 2021-08-30 | 2024-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip structure and method for forming the same |
| US11688708B2 (en) * | 2021-08-30 | 2023-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip structure and method for forming the same |
| US20240071887A1 (en) * | 2022-08-23 | 2024-02-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semicondcutor package and manufacturing method thereof |
| US20240347451A1 (en) * | 2023-04-13 | 2024-10-17 | Nanya Technology Corporation | Interconnection structure and method for manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201916775A (zh) * | 2017-09-27 | 2019-04-16 | 台灣積體電路製造股份有限公司 | 半導體結構及其形成方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001076A (en) * | 1987-10-23 | 1991-03-19 | Vitesse Semiconductor Corporation | Process for fabricating III-V devices using a composite dielectric layer |
| US4902377A (en) * | 1989-05-23 | 1990-02-20 | Motorola, Inc. | Sloped contact etch process |
| US5200808A (en) * | 1989-11-29 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds |
| EP0499433B1 (en) * | 1991-02-12 | 1998-04-15 | Matsushita Electronics Corporation | Semiconductor device with improved reliability wiring and method of its fabrication |
| US5203957A (en) * | 1991-06-12 | 1993-04-20 | Taiwan Semiconductor Manufacturing Company | Contact sidewall tapering with argon sputtering |
| US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
| KR0126801B1 (ko) * | 1993-12-22 | 1998-04-02 | 김광호 | 반도체 장치의 배선 형성방법 |
| US6495470B2 (en) * | 1994-11-18 | 2002-12-17 | Intel Corporation | Contact and via fabrication technologies |
| US5591679A (en) * | 1995-04-12 | 1997-01-07 | Sensonor A/S | Sealed cavity arrangement method |
| US5746884A (en) * | 1996-08-13 | 1998-05-05 | Advanced Micro Devices, Inc. | Fluted via formation for superior metal step coverage |
| US5883002A (en) * | 1996-08-29 | 1999-03-16 | Winbond Electronics Corp. | Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device |
| KR100402940B1 (ko) * | 1996-11-13 | 2004-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 다중 금속층 형성 방법 |
| US7122462B2 (en) * | 2003-11-21 | 2006-10-17 | International Business Machines Corporation | Back end interconnect with a shaped interface |
| US7456097B1 (en) * | 2004-11-30 | 2008-11-25 | National Semiconductor Corporation | System and method for faceting via top corners to improve metal fill |
| US7470985B2 (en) * | 2006-07-31 | 2008-12-30 | International Business Machines Corporation | Solder connector structure and method |
| JP5291310B2 (ja) * | 2007-08-29 | 2013-09-18 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| DE102008063430B4 (de) * | 2008-12-31 | 2016-11-24 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten |
| US8283650B2 (en) * | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Flat lower bottom electrode for phase change memory cell |
| US9917027B2 (en) * | 2015-12-30 | 2018-03-13 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with aluminum via structures and methods for fabricating the same |
| JP6836418B2 (ja) * | 2017-02-27 | 2021-03-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10847482B2 (en) * | 2018-05-16 | 2020-11-24 | Micron Technology, Inc. | Integrated circuit structures and methods of forming an opening in a material |
-
2019
- 2019-07-17 US US16/514,986 patent/US20210020455A1/en not_active Abandoned
- 2019-08-22 TW TW108130103A patent/TWI708531B/zh active
- 2019-09-02 CN CN201910821908.1A patent/CN112242364A/zh active Pending
-
2021
- 2021-12-08 US US17/643,190 patent/US20220102165A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201916775A (zh) * | 2017-09-27 | 2019-04-16 | 台灣積體電路製造股份有限公司 | 半導體結構及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112242364A (zh) | 2021-01-19 |
| TW202106132A (zh) | 2021-02-01 |
| US20220102165A1 (en) | 2022-03-31 |
| US20210020455A1 (en) | 2021-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI708531B (zh) | 導電通孔結構 | |
| US8587119B2 (en) | Conductive feature for semiconductor substrate and method of manufacture | |
| US9761655B1 (en) | Stacked planar capacitors with scaled EOT | |
| CN101771038B (zh) | 集成电路结构 | |
| US9613903B2 (en) | Fine line space resolution lithography structure for integrated circuit features using double patterning technology | |
| US8058175B2 (en) | Method for planarization of wafer and method for formation of isolation structure in top metal layer | |
| US8551857B2 (en) | Semiconductor device and method for manufacturing the same | |
| US11923292B2 (en) | Semiconductor device and method of fabricating the same | |
| CN205645810U (zh) | 集成电子器件 | |
| US20230261036A1 (en) | Semiconductor device packages including an inductor and a capacitor | |
| US6107183A (en) | Method of forming an interlevel dielectric | |
| US7855434B2 (en) | Semiconductor device capable of decreasing variations in size of metal resistance element | |
| TWI817244B (zh) | 被動零件 | |
| WO2022160633A1 (zh) | 电容结构的处理方法及半导体结构 | |
| US11335678B2 (en) | Integrated circuit comprising a three-dimensional capacitor | |
| TW202125805A (zh) | 記憶體裝置及其製造方法 | |
| US12021009B2 (en) | Semiconductor device with plug structure | |
| TWI752464B (zh) | 半導體結構及其形成方法 | |
| US20020106888A1 (en) | Process for manufacturing an electronic semiconductor device with improved insulation by means of air gaps | |
| US10886174B2 (en) | Semiconductor device and fabrication method thereof | |
| CN109585426B (zh) | 高电压电容器、包括电容器的系统以及制造电容器的方法 | |
| TWI755722B (zh) | 半導體結構及其製造方法 | |
| TWI872000B (zh) | 半導體裝置與其製造方法 | |
| US11823984B2 (en) | Method for fabricating semiconductor device with plug structure | |
| WO2025199969A1 (zh) | 电容结构及其制备方法和射频设备 |