TWI706511B - 圖案化用於敷金屬之介電層之方法及相關結構 - Google Patents

Abstract

本發明揭露包括敷金屬層及金屬線之結構、以及其形成方法。在介電層上方形成圖案化堆疊、遮罩層、及間隔物圖案化層，並且在該間隔物圖案化層中形成開口。在該間隔物圖案化層中之開口之側壁處，於該遮罩層之一部分上形成第一間隔物及第二間隔物。該第一間隔物及該第二間隔物上覆於並穿越虛設線之第一部分。在移除該間隔物圖案化層及遮罩層之後，移除該虛設線之第二部分以在該圖案化堆疊中形成在該第一間隔物下方包括第一間隙及在該第二間隔物下方包括第二間隙之特徵。金屬線係使用該特徵在該介電層中形成，並且在該特徵中包括位於該第一間隙及該第二間隙處之切口。

Description

圖案化用於敷金屬之介電層之方法及相關結構

本發明係關於半導體裝置製作及積體電路，並且更具體來說，係關於為了敷金屬(metallization)層積體電路之金屬線形成及製作而將介電層圖案化之方法。

積體電路中之敷金屬層允許積體電路層與外部裝置之間的電連接。隨著電路尺寸不斷縮小，持續開發用於將敷金屬層圖案化及形成敷金屬線之新方法，以克服現有製作設備之限制，符合更新且甚至更小金屬線特徵之設計要求。

在本發明之一具體實施例中，一種方法包括形成位在介電層上方之圖案化堆疊、形成位在該圖案化堆疊上方之遮罩層、及位在該遮罩層上方之間隔物圖案化層、以及蝕刻該間隔物圖案化層中之開口以使該遮罩層之上覆於該圖案化堆疊之虛設線(dummy line)之一部分曝露。該方法更包括於該開口之側壁處形成位在該遮罩層之該曝露部分上之第一間隔物及第二間隔物。該第一間隔物及該第 二間隔物上覆於並穿越該虛設線之相應第一部分。該方法更包括移除對該圖案化堆疊、該第一間隔物、及該第二間隔物具有選擇性之該間隔物圖案化層及該遮罩層以使該虛設線之第二部分曝露、以及移除對該第一間隔物及該第二間隔物具有選擇性之該虛設線之該第二部分以在該圖案化堆疊中形成在該第一間隔物下方包括第一間隙及在該第二間隔物下方包括第二間隙之特徵。使用該圖案化堆疊中之該特徵在該介電層中形成金屬線。該金屬線在該圖案化堆疊中包括位在該特徵中之該第一間隙及該第二間隙處之相應切口(cuts)。

在本發明之另一具體實施例中，一種結構包括：第一敷金屬層，其包括複數條第一金屬線及一金屬島；第二敷金屬層，其包括設置或布置在該第一敷金屬層下方之第二金屬線；以及第三敷金屬層，其包括設置或布置在該第一敷金屬層上面之第三金屬線。第一導電通孔將該金屬島連接至該第二金屬線，並且第二導電通孔將該金屬島連接至該第三金屬線。該第一導電通孔、第二導電通孔、及金屬島在該第二金屬線與該第三金屬線之間提供電連接性。

100‧‧‧結構

100a‧‧‧電路結構

105‧‧‧下電路結構層

110‧‧‧介電層

120‧‧‧圖案化堆疊

122‧‧‧硬遮罩層

122a,122b‧‧‧下伏部分

124‧‧‧介電層

125,126‧‧‧虛設線

127,128‧‧‧下伏部分或剩餘部分

130‧‧‧遮罩層

135‧‧‧間隔物圖案化層

137‧‧‧開口

140‧‧‧微影堆疊

144‧‧‧阻劑層

145‧‧‧開口

150‧‧‧保形層

151,152‧‧‧間隔物

155‧‧‧間隔物環

156,157,158‧‧‧間隔物

160,161‧‧‧金屬線

165‧‧‧金屬島(金屬線)

170‧‧‧下敷金屬層

171‧‧‧金屬線

175‧‧‧上敷金屬層

176‧‧‧金屬線

182‧‧‧通孔或導電通孔

184‧‧‧導電通孔

L,L_m‧‧‧長度

T₁,T₂,T₃,T₄‧‧‧厚度

W‧‧‧寬度或寬度尺寸

附圖係合併於本說明書之一部分並構成該部分，繪示本發明之各項具體實施例，並且連同上述對本發明之一般性說明、及下文對具體實施例提供之詳細說明，目的是為了闡釋本發明之具體實施例。

第1圖至第10圖根據本發明之具體實施例，為一種結構在處理方法之接續製作階段時的截面圖。

第1A圖為該結構的俯視圖，其中大體上係沿著線條1-1取看第1圖。

第3A圖為該結構的俯視圖，其中大體上係沿著線條3-3取看第3圖。

第6A圖為該結構的俯視圖，其中大體上係沿著線條6-6取看第6圖。

第7A圖為該結構的俯視圖，其中大體上係沿著線條7-7取看第7圖。

第8A圖為該結構的俯視圖，其中大體上係沿著線條8-8取看第8圖。

第9A圖為該結構的俯視圖，其中大體上係沿著線條9-9取看第9圖。

第10A圖為該結構的俯視圖，其中大體上係沿著線條10-10取看第10圖。

第11圖根據本發明之具體實施例，為一種結構在處理方法之第6圖後之替代製作階段時的截面圖。

第11A圖為該結構的俯視圖，其中大體上係沿著線條11-11取看第11圖。

第12圖至第13圖根據本發明之具體實施例，為第1圖至第10圖之結構在處理方法之進一步製作階段時的截面圖。

請參閱第1圖及第1A圖，並且根據本發明之具體實施例，結構100包括一或多個下電路結構層105、介電層110、以及圖案化堆疊120，且圖案化堆疊120包括硬遮罩層122、介電層124、及虛設線125、126。虛設線125、126可從其材料之沉積層藉由微影及蝕刻程序所形成。可由諸如非晶矽(a-Si)之犧牲材料所組成之虛設線125、126係嵌埋於介電層124中。將虛設線126圖案化成具有大型尖部對尖部間隔。

介電層124可由例如在硬遮罩層122上及虛設線125、126上方藉由電漿增強型化學氣相沉積(plasma-enhanced chemical vapor deposition；PECVD)所沉積之二氧化矽所組成，然後予以研磨以使虛設線125、126在介電層124之頂端表面處曝露。硬遮罩層122可由例如氮化鈦、氧化鈦、或其它硬遮罩材料所組成。介電層110可由諸如矽之氧化物或矽之氮化物等介電材料所組成，其中要使用圖案化堆疊120將敷金屬線圖案化，如下文部分所述。

請參閱第2圖，圖中相似的參考元件符號係指第1圖及第1A圖中相似的特徵，而在處理方法之後續製作階段，圖案化堆疊120上方形成遮罩層130及間隔物圖案化層135。遮罩層130可由諸如氮化物基(nitride-based)介電材料之介電材料所組成，並且間隔物圖案化層135可由諸如氧化物基(oxide-based)介電材料而與遮罩層130不同之介電材料所組成，以使得遮罩層130及間隔物圖案化 層135具有不同蝕刻選擇性特性。舉例而言，遮罩層130可由氮化矽所組成，而間隔物圖案化層135可由二氧化矽所組成。可將間隔物圖案化層135形成為選定之厚度T₁，其可部分地促使間隔物之形成，下面有進一步說明。遮罩層130可具有比間隔物圖案化層135之厚度T₁更小之厚度T₂。如下文所述，間隔物圖案化層135之厚度T₁可部分地界定間隔物圖案化層135中圖案化之開口137(第4圖)之側壁上形成之間隔物151及152之高度。

請參閱第3圖及第3A圖，圖中相似的參考元件符號係指第2圖中相似的特徵，而在處理方法之後續製作階段，間隔物圖案化層135上方形成微影堆疊(lithography stack)140及阻劑層144。微影堆疊140可包括有機旋塗硬遮罩(spin-on hardmask；SOH)層、氮氧化矽(SiON)硬遮罩層、及抗反射塗層。將阻劑層144圖案化以形成在虛設線125被指定要切割以提供小型尖部對尖部間隔之部分上方對準之開口145、或如下文所述之多個開口。如下文所述，開口145使間隔物圖案化層135待蝕刻及移除之一部分曝露。

請參閱第4圖，圖中相似的參考元件符號係指第3圖及第3A圖中相似的特徵，而在處理方法之後續製作階段，在間隔物圖案化層135中蝕刻開口137。開口137舉例而言，可藉由反應性離子蝕刻(reactive ion etch；RIE)程序來形成。開口137可具有寬度尺寸W，其約等於要在間隔物圖案化層135上方形成之保形層150之選定厚度T₃之兩倍加上使間隔物151與間隔物152(由保形層150 所形成)分開之長度L，如第5圖所示。舉例而言，保形層150之選定厚度T₃可約為5nm，並且使間隔物151與152分開之長度L可約為15nm，以使得開口137之寬度W可約為25nm。該蝕刻可以是選擇性蝕刻程序，其受到控制以移除間隔物圖案化層135之曝露部分，並且終止於遮罩層130之材料上。開口137使上覆於虛設線125之一部分上之遮罩層130之一部分曝露。「選擇性」一詞參照材料移除程序(例如：蝕刻)於本文中使用時，表示憑藉選擇適當的蝕刻劑，靶材料的材料移除率(即蝕刻率)大於經受材料移除程序之至少另一材料的移除率。

與需要多種「顏色」或多個圖案化階段才能形成相對尺寸小之相隔緊密之切口的習知技術相比之下，可將開口137(其為間隔物圖案化層135中尺寸較大之單一開口)用於形成多個相隔緊密之切口，後續有說明。另外，介於相鄰習知切口之間的間隔可因微影解析度限制而受限，此情況可透過使用如下文所述之間隔物來減輕。

請參閱第5圖，圖中相似的參考元件符號係指第4圖中相似的特徵，而在處理方法之後續製作階段，保形層150係沉積在間隔物圖案化層135上方、以及間隔物圖案化層135中開口137之側壁及基底(base)上方。開口137之側壁上沉積之保形層150之區段界定間隔物151及間隔物152。如下面在第6A圖中所示及所述，設置成要在開口137之側壁上形成「間隔物環」155之複數個間隔物之中可包括間隔物151及間隔物152。亦如下面在第6A 圖中所述及所示，間隔物151及間隔物152上覆於並穿越虛設線125。間隔物圖案化層135之厚度T₁可至少部分地界定間隔物圖案化層135之開口137之側壁上形成之間隔物151及152之高度。保形層150之厚度T₃可選定為確定間隔物151及152之厚度T₄，並且可進一步至少部分地界定使間隔物151與間隔物152分開之長度L。間隔物151及間隔物152之厚度T₄亦可界定使介電層110中形成之金屬線之諸端部分開之間隙之尺寸，下面有進一步說明。舉例而言，所具厚度T₃為5nm之保形層150可形成所具厚度T₄為5nm之間隔物151、152，以使得介電層110中金屬線之諸端部之間形成之間隙亦為5nm。使間隔物151與間隔物152分開之長度L可為15nm或更小，以使得介電層110中形成之所得金屬島165(下面有進一步說明)可具有15nm或更小之長度L_m。保形層150、且透過延展還有間隔物151與152、以及遮罩層130可由相同材料所組成，例如：諸如氮化矽之氮化物基介電材料。

請參閱第6圖及第6A圖，圖中相似的參考元件符號係指第5圖中相似的特徵，而在處理方法之後續製作階段，將保形層150從間隔物圖案化層135上方移除，留下布置在遮罩層130之曝露部分上方之間隔物環155，包括間隔物151及間隔物152。保形層150舉例而言，可藉由諸如反應性離子蝕刻(RIE)程序之選擇性異向性蝕刻程序來移除，其受到控制而在藉由蝕刻使間隔物圖案化層135曝露時終止。受到控制之異向性蝕刻程序允許以最小 間隔物151、152蝕刻進行保形層150之移除。如第6A圖所示，間隔物圖案化層135中開口137之側壁上沉積之保形層150可形成間隔物環155或環狀間隔物形成，包括上覆於並穿越虛設線125之間隔物151及間隔物152。

請參閱第7圖及第7A圖，圖中相似的參考元件符號係指第6圖及第6A圖中相似的特徵，而在處理方法之後續製作階段，移除間隔物圖案化層135及遮罩層130，這留下布置在虛設線125之不同區段上方之間隔物151及152。如第7圖及第7A圖所示，間隔物151及間隔物152採隔開方式上覆於並穿越虛設線125。間隔物圖案化層135可藉由選擇性蝕刻程序來移除，其選擇性移除間隔物圖案化層135之材料而未蝕刻遮罩層130，也未蝕刻間隔物151、152。遮罩層130可藉由受到控制將遮罩層130移除而未完全蝕刻或移除間隔物151及間隔物152之選擇性蝕刻程序來蝕刻，諸如受到控制而在藉由蝕刻程序使圖案化堆疊120之介電層124曝露時終止之反應性離子蝕刻(RIE)程序。

請參閱第8圖及第8A圖，圖中相似的參考元件符號係指第7圖及第7A圖中相似的特徵，而在處理方法之後續製造階段，移除虛設線125及126以使硬遮罩層122之下伏部分曝露。間隔物151及間隔物152保護虛設線125之下伏部分127、128未遭受移除，以使得在後續製作階段中，如下文所述，硬遮罩層122在下伏於虛設線125之剩餘部分127、128處之部分將保持未遭受蝕刻，並 且在要於介電層110中形成之最終敷金屬線中形成「切口」或間隙。

請參閱第9圖及第9A圖，圖中相似的參考元件符號係指第8圖及第8A圖中相似的特徵，而在處理方法之後續製造階段，硬遮罩層122之曝露部分受蝕刻以在硬遮罩層122中形成溝槽，並且使介電層110待蝕刻之部分曝露。間隔物151及152之剩餘部分亦遭受移除。間隔物151及152、以及間隔物環155之其它間隔物之材料可藉由例如選擇性蝕刻程序來移除。介電層124可經由單獨之選擇性蝕刻程序來移除，如第9圖所示。或者，介電層124可留下待於隨後蝕刻介電質110期間受蝕刻，第10圖中有圖示且下文有進一步說明。虛設線125之剩餘部分127、128保護硬遮罩層122之下伏部分122a、122b，並且界定硬遮罩層122中形成之溝槽中之間隙。虛設線125、126可例如藉由諸如反應性離子蝕刻(RIE)程序之選擇性異向性蝕刻程序來移除。

請參閱第10圖及第10A圖，圖中相似的參考元件符號係指第9圖及第9A圖中相似的特徵，而在處理方法之後續製作階段，使用硬遮罩層122中受蝕刻之溝槽在介電層110中形成敷金屬溝槽，並且用導電材料填充溝槽以形成金屬線160、161。移除硬遮罩層122之剩餘部分，使介電層110曝露。可將如上述由間隔物151及152所界定之切口或間隙產生之金屬線165視為「金屬島」，因為其與周圍之金屬線160電隔離。金屬島165可具有15nm 或更小之長度L_m。導電材料可以是任何導電材料，諸如鈷或釕或銅或用於在電路結構中形成金屬線之其它導電材料。鈷可為用於形成金屬線160、161及金屬島165之較佳導電材料，因為鈷可用於形成非常短之金屬線，例如15nm或更小之金屬島，而由於銅之材料特性，並且由於積體電路結構之作用及使用期間之可靠度問題，銅金屬線則大體上必須具有大於15nm之最小長度。

請參閱第11圖及第11A圖，圖中相似的參考元件符號在第7圖及第7A圖中係指相似的特徵，而在處理方法之進一步具體實施例中，可在虛設線125上方形成多組間隔物156、157、158，以在虛設線125中、且隨後在介電層110中形成之金屬線中界定多組切口或間隙。多組間隔物156、157、158可經由微影蝕刻程序來形成，以上有部分說明，其中多個開口在間隔物圖案化層135中受蝕刻，並且隨後在間隔物圖案化層135上方沉積之保形層150形成多個間隔物156、157、158。在虛設線125中需要偶數個切口或間隙之具體實施例中，可在間隔物圖案化層135中形成多個更寬開口，類似於第4圖至第5圖中所示間隔物圖案化層135中之開口137，其導致形成類似於第5圖至第6A圖所示單一間隔物環之多個間隔物環或環狀間隔物。在虛設線125中需要奇數個切口或間隙之具體實施例中，可在間隔物圖案化層135中形成多個更寬開口，類似於第4圖至第5圖中所示間隔物圖案化層135中之開口137，其導致形成多個間隔物環，並且可在導致間隔物158 之間隔物圖案化層135中形成附加狹窄開口。間隔物圖案化層135中之附加狹窄開口可具有比間隔物圖案化層135上方形成之保形層150之厚度T₃之兩倍更小之寬度尺寸W_N，導致合併到布置於虛設線125上方之單一間隔物塊體內之間隔物158。由間隔物158所形成之單一間隔物塊體接著在虛設線125中形成單一切口或間隙。

請參閱第12圖及第13圖，圖中相似的參考元件符號在第1圖至第10A圖中係指相似的特徵，而在處理方法之進一步具體實施例中，包括金屬線160、161及金屬島165之介電層110可以是電路結構100a中之一個敷金屬層，並且可布置在具有複數條金屬線171之下敷金屬層170上面、及具有複數條金屬線176之上敷金屬層175下面。如第12圖所示，可先形成下敷金屬層170，然後形成通孔182以連接至下敷金屬層170中之一條金屬線171。然後，如上述，介電層110可形成有與連接至金屬線171之通孔182對準之金屬島165。在形成金屬線160、161及金屬島165之前，可例如藉由穿過介電層110之介電材料蝕刻孔洞來形成導電通孔182，隨後用諸如鈷、釕、或銅之導電材料填充該孔洞。導電通孔182可在相同處理步驟中連同金屬線160、161及金屬島165予以填充，或可在形成金屬線160、161及金屬島165之前先予以填充，如上述。如第13圖所示，可接著形成連接至金屬島165之另一導電通孔184，然後可在介電層110上方形成上敷金屬層175，其中上敷金屬層175中之一條金屬線176與另一導電通孔 184對準並連接。導電通孔184可藉由與用於形成通孔182類似之程序來形成。從而形成之電路結構100a在上敷金屬層175與下敷金屬層170之間具有互連，其中介電層110使上敷金屬層175與下敷金屬層170分開。導電通孔182及184搭配介電層110中形成之金屬島165形成延展之通孔或「超通孔」，其允許電路結構100a中非相鄰敷金屬階之諸金屬線之間的互連。如本文中所述形成之金屬島165允許導電通孔182與184之間有效率的導電連接，因為可將金屬島165形成為與導電通孔182及184實質具有相等尺寸，以便使面積損失達到最小。

本方法如以上所述，係用於製作積體電路晶片。產生之積體電路晶片可由製作者以空白晶圓形式(例如：作為具有多個未封裝晶片的單一晶圓)、當作裸晶粒、或以封裝形式來配送。在後例中，晶片乃嵌裝於單晶片封裝(例如：塑膠載體，有導線黏貼至主機板或其它更高層階載體)中、或多晶片封裝(例如：具有表面互連或埋置型互連任一者或兩者的陶瓷載體)中。無論如何，晶片可與其它晶片、離散電路元件、及/或其它信號處理裝置整合，作為中間產品或或最終產品的部分。

本文中對「垂直」、「水平」、「側向」等用語之參照屬於舉例，並非限制，乃用來建立參考架構。諸如「水平」與「側向」等用語係指平面中與半導體基材之頂端表面平行之方向，與其實際三維空間方位無關。諸如「垂直」與「正交」等用語係指與「水平」及「側向」方向垂 直的方向。諸如「上面」及「下面」等用語指出元件或結構彼此的相對位置，及/或與半導體基材之頂端表面相對的位置，與相對高度截然不同。

「連接」或「耦接」至另一元件、或與該另一元件「連接」或「耦接」之特徵可直接連接或耦接至其它元件，或者，轉而可出現一或多個中介元件。如無中介元件，一特徵可「直接連接」或「直接耦接」至另一元件。如有至少一個中介元件，一特徵可「間接連接」或「間接耦接」至另一元件。

本發明之各項具體實施例的描述已為了說明目的而介紹，但用意不在於窮舉或受限於所揭示的具體實施例。許多修改及變例對所屬技術領域中具有通常知識者將會顯而易見，但不會脫離所述具體實施例的範疇及精神。本文中使用的術語是為了最佳闡釋具體實施例之原理、對市場出現之技術所作的實務應用或技術改良、或讓所屬技術領域中具有通常知識者能夠理解本文中所揭示之具體實施例而選擇。

100a‧‧‧電路結構

105‧‧‧下電路結構層

110‧‧‧介電層

160‧‧‧金屬線

165‧‧‧金屬島(金屬線)

170‧‧‧下敷金屬層

171‧‧‧金屬線

175‧‧‧上敷金屬層

176‧‧‧金屬線

182‧‧‧通孔或導電通孔

184‧‧‧導電通孔

Claims (20)

1. 一種形成積體電路之方法，包含：形成位在介電層上方之圖案化堆疊，其中，該圖案化堆疊包括虛設線；形成位在該圖案化堆疊上方之遮罩層、及位在該遮罩層上方之間隔物圖案化層；蝕刻該間隔物圖案化層中之開口以使該遮罩層在上覆於該虛設線處之一部分曝露；於該開口之側壁處形成位在該遮罩層之該曝露部分上之第一間隔物及第二間隔物，其中，該第一間隔物及該第二間隔物上覆於並穿越該虛設線之相應第一部分；移除對該圖案化堆疊、該第一間隔物、及該第二間隔物具有選擇性之該間隔物圖案化層及該遮罩層，以使該虛設線之第二部分曝露；移除對該第一間隔物及該第二間隔物具有選擇性之該虛設線之該第二部分，以在該圖案化堆疊中形成在該第一間隔物下方包括第一間隙及在該第二間隔物下方包括第二間隙之特徵；以及使用該圖案化堆疊中之該特徵形成位在該介電層中之第一金屬線，其中，該第一金屬線在該圖案化堆疊中包括位在該特徵中之該第一間隙及該第二間隙處之相應切口。
2. 如申請專利範圍第1項所述之方法，其中，於該開口之 該側壁處形成位在該遮罩層之該曝露部分上之該第一間隔物及該第二間隔物包含：沉積位在該間隔物圖案化層上及位在該開口之該側壁上之保形層，該開口之該側壁上之該保形層界定該第一間隔物及該第二間隔物；以及蝕刻該保形層以使該間隔物圖案化層曝露，其中，該蝕刻受到控制以將該保形層從該間隔物圖案化層上方移除而未移除該第一間隔物及該第二間隔物。
3. 如申請專利範圍第2項所述之方法，其中，該保形層及該遮罩層係由相同材料所組成。
4. 如申請專利範圍第2項所述之方法，其中，該保形層及該遮罩層係由氮化物基介電材料所組成。
5. 如申請專利範圍第2項所述之方法，其中，該保形層具有選定之厚度用以界定該第一間隔物及該第二間隔物之厚度，並且該第一間隔物及該第二間隔物之該厚度在該圖案化堆疊中界定該特徵中之該第一間隙及該第二間隙之尺寸。
6. 如申請專利範圍第5項所述之方法，其中，該第一間隔物及該第二間隔物其中各者之該厚度小於或等於5nm。
7. 如申請專利範圍第1項所述之方法，其中，蝕刻該間隔物圖案化層中之該開口包含：形成位在該間隔物圖案化層上方之微影堆疊；將該微影堆疊中使該間隔物圖案化層之一部分曝 露之開口圖案化；以及蝕刻對該遮罩層具有選擇性之該間隔物圖案化層之該曝露部分以形成位在該間隔物圖案化層中之該開口。
8. 如申請專利範圍第1項所述之方法，其中，該間隔物圖案化層係由氧化物基介電材料所組成，並且該遮罩層係由氮化物基介電材料所組成。
9. 如申請專利範圍第1項所述之方法，其中，該第一間隔物及該第二間隔物係以小於或等於15nm之長度分開。
10. 如申請專利範圍第1項所述之方法，其中，該圖案化堆疊包括設置在該虛設線與該介電層之間的硬遮罩，並且該特徵為位在該硬遮罩中延展至該介電層之溝槽。
11. 如申請專利範圍第10項所述之方法，其中，使用該圖案化堆疊中之該特徵形成位在該介電層中之該第一金屬線包含：蝕刻該介電層之由該硬遮罩中之該溝槽所曝露之部分以形成位在該介電層中之溝槽；以及沉積位在該介電層中之該溝槽中之金屬。
12. 如申請專利範圍第11項所述之方法，其中，該金屬係由鈷或釕所組成。
13. 如申請專利範圍第11項所述之方法，其中，該第一金屬線中之該切口將金屬島界定為該第一金屬線之一區段，並且該切口係由該介電層之部分填充。
14. 如申請專利範圍第13項所述之方法，其中，該金屬島 具有小於或等於15nm之長度。
15. 如申請專利範圍第13項所述之方法，其中，該介電層、該金屬島、及該第一金屬線共同形成第一敷金屬層，並且更包含：形成布置在該第一敷金屬層下面之第二敷金屬層，該第二敷金屬層包括第二金屬線；形成與該第二金屬線對準並接觸該第二金屬線之第一導電通孔，該第一導電通孔接觸該金屬島；形成接觸該金屬島之第二導電通孔；形成布置在該第一敷金屬層上面之第三敷金屬層，該第三敷金屬層包括第三金屬線，該第三金屬線與第二導電通孔對準並接觸該第二導電通孔。
16. 如申請專利範圍第15項所述之方法，其中，該金屬島、該第一導電通孔、及該第二導電通孔係由相同材料所組成。
17. 一種電路結構，包含：包含複數條第一金屬線及一金屬島之第一敷金屬層，該金屬島與該複數條第一金屬線電隔離；布置在該第一敷金屬層下面之第二敷金屬層，該第二敷金屬層包括第二金屬線；布置在該第一敷金屬層上面之第三敷金屬層，該第三敷金屬層包括第三金屬線；將該金屬島連接至該第二金屬線之第一導電通孔；以及 將該金屬島連接至該第三金屬線之第二導電通孔，其中，該第一導電通孔、該第二導電通孔、及該金屬島在該第二金屬線與該第三金屬線之間提供電連接性。
18. 如申請專利範圍第17項所述之電路結構，其中，該金屬島具有小於或等於15nm之長度。
19. 如申請專利範圍第17項所述之電路結構，其中，該金屬島係由鈷或釕所組成。
20. 如申請專利範圍第17項所述之電路結構，其中，該金屬島、該第一導電通孔、及該第二導電通孔係由相同材料所組成。

Images