TWI703441B - 引腳複用裝置以及控制引腳複用裝置的方法 - Google Patents
引腳複用裝置以及控制引腳複用裝置的方法 Download PDFInfo
- Publication number
- TWI703441B TWI703441B TW108110484A TW108110484A TWI703441B TW I703441 B TWI703441 B TW I703441B TW 108110484 A TW108110484 A TW 108110484A TW 108110484 A TW108110484 A TW 108110484A TW I703441 B TWI703441 B TW I703441B
- Authority
- TW
- Taiwan
- Prior art keywords
- port
- circuit
- pins
- mode
- multiplexing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000001514 detection method Methods 0.000 claims abstract description 30
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims description 7
- 239000000872 buffer Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000008054 signal transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000006399 behavior Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本發明揭露一種引腳複用裝置,其包含有多工電路、控制電路以及偵測電路。多工電路包含了分別用來連接到第一裝置、第二裝置以及第三裝置的第一埠、第二埠以及第三埠;該控制電路用以控制該多工電路操作在第一模式或是第二模式,其中當該多工電路操作在該第一模式時,該第一埠係連接到該第二埠;以及當該多工電路操作在該第二模式時,該第一埠係連接到該第三埠;以及當該多工電路操作在該第二模式時,該偵測電路透過偵測該第一埠上的訊號,以在該第三裝置與該第一裝置進行資料傳輸的過程中動態地切換其資料傳輸方向。
Description
本發明係有關於引腳複用裝置。
在晶片設計中,為了讓有限的引腳盡可能有最多的功能,通常會使用引腳複用裝置以切換引腳的功能。然而,目前的引腳複用裝置都是在訊號開始傳輸之前就將引腳的功能切換設定好,但如此一來由於在訊號傳輸過程中無法對引腳功能作切換,因此無法適用於雙向資料傳輸等比較複雜的傳輸行為。此外,若是要適用於雙向資料傳輸等比較複雜的傳輸行為,則可能需要設置一些專用引腳,而增加了製造成本。
因此,本發明的目的之一在於提供一種引腳複用裝置,其可以在兩個電子裝置進行資料傳輸的過程中動態地切換引腳功能以改變資料傳輸方向,以解決先前技術中的問題。
在本發明的一個實施例中,揭露了一種引腳複用裝置,其包含有一多工電路、一控制電路以及一偵測電路。該多工電路,包含了一第一埠、一第
二埠以及一第三埠,其中該第一埠、該第二埠以及該第三埠均包含了多個引腳,且該第一埠、該第二埠以及該第三埠之該多個引腳係用來分別透過多個接點連接到一第一裝置、一第二裝置以及一第三裝置;該控制電路用以控制該多工電路操作在一第一模式或是一第二模式,其中當該多工電路操作在該第一模式時,該第一埠係連接到該第二埠;以及當該多工電路操作在該第二模式時,該第一埠係連接到該第三埠;以及當該多工電路操作在該第二模式時,該偵測電路透過偵測該第一埠之一部分引腳或是所連接之接點上的訊號,以在該第三裝置與該第一裝置進行資料傳輸的過程中動態地切換該第三裝置與該第一裝置的資料傳輸方向。
在本發明的另一個實施例中,揭露了一種控制一引腳複用裝置的方法,其中該引腳複用裝置包含了一多工電路,該多工電路包含了一第一埠、一第二埠以及一第三埠,其中該第一埠、該第二埠以及該第三埠均包含了多個引腳,且該第一埠、該第二埠以及該第三埠之該多個引腳係用來分別透過多個接點連接到一第一裝置、一第二裝置以及一第三裝置;以及該方法包含有:控制該多工電路操作在一第一模式或是一第二模式,其中當該多工電路操作在該第一模式時,該第一埠係連接到該第二埠;以及當該多工電路操作在該第二模式時,該第一埠係連接到該第三埠;以及當該多工電路操作在該第二模式時,透過偵測該第一埠之一部分引腳或是所連接之接點上的訊號,以在該第三裝置與該第一裝置進行資料傳輸的過程中動態地切換該第三裝置與該第一裝置的資料傳輸方向。
100:引腳複用裝置
110:多工電路
111:第一埠
112:第二埠
113:第三埠
114:第四埠
115_1~115_N、116_1~116_N:引腳
120:控制電路
130:偵測電路
140:暫存器
155_1~155_N、156_1~156_N:介面電路
171:第一裝置
172:第二裝置
173:第三裝置
174:第四裝置
210、220:緩衝器
230:接點
400~414:步驟
SPI_CSB:晶片選擇訊號
SPI_CLK:時脈訊號
SPI_D0、SPI_D1、SPI_D2、SPI_D3:資料訊號
V1、V2:訊號
Vc、Vc’:控制訊號
V_en:致能訊號
V_mode:模式控制訊號
第1圖為根據本發明一實施例之引腳複用裝置的示意圖。
第2圖繪示了根據本發明一實施例之一介面電路的示意圖。
第3圖為時脈訊號、晶片選擇訊號以及四個資料訊號的時序圖。
第4圖為根據本發明一實施例之控制一引腳複用裝置的方法的流程圖。
第1圖為根據本發明一實施例之引腳複用裝置100的示意圖。如第1圖所示,引腳複用裝置100包含了一多工電路110、一控制電路120、一偵測電路130以及一暫存器140,其中多工電路110包含了一第一埠111、一第二埠112、一第三埠113以及一第四埠114,且第一埠111、第二埠112、第三埠113以及第四埠114均包含了多個引腳(pin),例如圖示之第一埠111所包含的引腳115_1~115_N,以及第三埠113所包含的引腳116_1~116_N。
引腳複用裝置100中的第一埠111、第二埠112、第三埠113以及第四埠114係分別用來連接至一第一裝置171、一第二裝置172、一第三裝置173以及一第四裝置174,例如第一埠111之引腳115_1~115_N可以透過介面電路155_1~155_N連接到第一裝置171,且第三埠113之引腳116_1~116_N可以透過介面電路156_1~156_N連接到第三裝置173,以供上述裝置之間的資料傳輸,其中介面電路155_1~155_N可以包含了收發電路以及接點(pad)。在一實施例中,多工電路110可以操作在一第一模式以及一第二模式,其中當多工電路110操作在該第一模式時,第一埠111係連接至第二埠112以供第一裝置171與第二裝置172進行通訊,且第三埠113係連接至第四埠114以供第三裝置173與第四裝置174進行通訊;另一方面,當多工電路110操作在該第二模式時,第一埠111係連接至第三埠113以供第一裝置171與第三裝置173進行通訊,而此時第二埠112以及第四埠114
可以不需要進行任何操作,亦即第二裝置172以及第四裝置174此時不會透過引腳複用裝置100進行通訊。
具體來說,引腳複用裝置100可以透過使用者的控制或是其他控制方式,以使得控制電路120產生一模式控制訊號V_mode至多工電路110,以使得多工電路110操作在該第一模式或是該第二模式。當該多工電路110操作在該第一模式時,由於第一埠111係連接至第二埠112,且第三埠113係連接至第四埠114,故第一裝置171可以透過引腳複用裝置100來與第二裝置172進行資料傳輸,且第三裝置173可以透過引腳複用裝置100來與第四裝置174進行資料傳輸;此外,在該第二模式中,由於第一埠111係連接至第三埠113,故第一裝置171可以透過引腳複用裝置100來與第三裝置173進行資料傳輸;此外,在該第二模式中,多工電路110會產生一致能訊號V_en至偵測電路130以使得偵測電路130自暫存器140載入組態資料並進行組態,且開始偵測第一埠111之至少一部份引腳或是對應之介面電路上的訊號(第1圖僅繪示了偵測引腳115_N的訊號,但此並非是本發明的限制),以在第一裝置171與第三裝置173進行資料傳輸的過程中動態地切換第三裝置173與第一裝置171的資料傳輸方向。舉例來說,假設在該第二模式的一開始時第三裝置173係透過引腳複用裝置100傳送資料至第一裝置171,則此時偵測電路130可以持續偵測第一埠111之至少一部份引腳上的訊號是否符合一特定型樣,並在判斷所偵測到之訊號符合該特定型樣時產生一控制訊號Vc至多工電路110,以控制/改變至少一部份的介面電路155_1~155_N的訊號傳輸方向,來使得第一裝置171可以直接地透過介面電路155_1~155_N以及引腳複用裝置100來將資料傳送至第三裝置173。
第2圖繪示了根據本發明一實施例之一介面電路200的示意圖,其中
介面電路200可應用在介面電路155_1~155_N以及介面電路156_1~156_N中的至少一部分。如第2圖所示,介面電路200包含了作為收發電路的兩個緩衝器210、220以及一接點230,其中以介面電路155_N為例,接點230可以連接至第一裝置171,而兩個緩衝器210、220係可由多工電路110根據偵測電路130所輸出之控制訊號Vc來產生。詳細來說,在該第二模式的一開始時,多工電路110可以產生控制訊號Vc’來開啟緩衝器210並關閉緩衝器220,以使得第三裝置173透過引腳複用裝置100以及介面電路155_N中的緩衝器210以及接點230以將一訊號V1傳送至第一裝置171,且在偵測電路130判斷所偵測到之訊號符合該特定型樣而產生控制訊號Vc至多工電路110時,多工電路110可以產生控制訊號Vc’來關閉緩衝器210並開啟緩衝器220,以使得第三裝置173透過引腳複用裝置100以及介面電路155_N中的緩衝器220以及接點230以自第一裝置171接收一訊號V2。
透過以上實施例所述,由於引腳複用裝置100可以在訊號傳輸的過程中動態地切換訊號傳輸方向,且由於切換的時機點係由專門的硬體電路(亦即,偵測電路130)來控制,故對於進行訊號傳輸的兩個電子裝置而言可以認會引腳是由彼此所獨佔,因此可以支援傳輸協議比較複雜的訊號傳輸方式,且也有利於減少專用引腳的數量,以最大化地減少晶片引腳的數量並降低成本。
在一實施例中,第一裝置171可以是一符合串列周邊介面(Serial Peripheral Interface,SPI)的快閃記憶體,第二裝置172可以是用來控制第一裝置171的一快閃記憶體控制器,第三裝置173係為一可插拔裝置,而第三裝置173可以為一記憶卡或是一編程器,而第四裝置174可以用來控制記憶卡的一記憶卡控制器。在本實施例中,第一埠111包含了對應到六個介面電路155_1~155_6的六個引腳115_1~115_6,且第三埠113包含了對應到六個介面電路156_1~156_6的六
個引腳116_1~116_6。
在此實施例中,當第三裝置173為一記憶卡時,控制電路120產生模式控制訊號V_mode(例如V_mode=0)以使得引腳複用裝置100操作在該第一模式,此時快閃記憶體控制器(亦即,第二裝置172)可以透過引腳複用裝置100的第二埠112與第一埠111來存取快閃記憶體(亦即,第一裝置171),且記憶卡控制器(亦即,第四裝置174)可以透過引腳複用裝置100的第四埠114與第三埠113來存取記憶卡(亦即,第三裝置173);在本實施例中,當第三裝置173為記憶卡且引腳複用裝置100操作在該第一模式時,第三埠113的六個引腳116_1~116_6的功能可以分別對應到一時脈訊號SD_CLK、一命令訊號SD_CMD以及四個資料訊號SD_D0、SD_D1、SD_D2、SD_D3,而由於本領域具有通常知識者應能輕易了解到這些訊號在記憶卡相關規格中的功能,故細節在此不再贅述。另外,當第三裝置173為一編程器時,控制電路120產生模式控制訊號V_mode(例如V_mode=1)以使得引腳複用裝置100操作在該第二模式,此時編程器(亦即,第三裝置173)可以透過引腳複用裝置100的第三埠113來存取快閃記憶體(亦即,第一裝置171);在本實施例中,當第三裝置173為編程器且引腳複用裝置100操作在該第二模式時,第三埠113的六個引腳116_1~116_6的功能可以分別對應到SPI協議中的一時脈訊號SPI_CLK、一晶片選擇訊號SPI_CSB以及四個資料訊號SPI_D0、SPI_D1、SPI_D2、SPI_D3,而由於本領域具有通常知識者應能輕易了解到這些訊號在SPI快閃記憶體存取時的功能,故細節在此不再贅述。
在本實施例中,當第三裝置173為編程器時,其可以對快閃記憶體(亦即,第一裝置171)快速地進行抹除、編程、校驗...等操作。
在本實施例中,當第三裝置173為編程器且引腳複用裝置100操作在該第二模式時,偵測電路130可以根據時脈訊號SPI_CLK以及晶片選擇訊號SPI_CSB來偵測資料訊號SPI_D0的資料型樣,以決定是否要切換編程器與快閃記憶體的傳輸方向。具體來說,參考第3圖所示之時脈訊號SPI_CLK、晶片選擇訊號SPI_CSB以及四個資料訊號SPI_D0、SPI_D1、SPI_D2、SPI_D3的時序圖。同時參考第1圖及第3圖,一開始引腳複用裝置100係控制介面電路155_1~155_6以及介面電路156_1~156_6以使得編程器傳送資料至快閃記憶體,而當偵測電路130偵測到在時脈訊號SPI_CLK的第0~7個週期收到如第3圖所示的快速讀取指令時(亦即,符合特定型樣),因此便可以判斷在時脈訊號SPI_CLK的第8~13個週期以及第14~19個週期分收到位址資訊以及冗餘資訊,且在時脈訊號SPI_CLK的第19個週期之後快閃記憶體會開始傳送資料至編程器。因此,偵測電路130可以在時脈訊號SPI_CLK的第19個週期時傳送控制訊號Vc至多工電路110,以使得多工電路110產生控制訊號Vc’以改變介面電路155_3~155_6以及介面電路156_3~156_6的傳輸方向,以使得快閃記憶體可以透過介面電路155_3~155_6以及第一埠111的引腳115_3~115_6以將資料訊號SPI_D0、SPI_D1、SPI_D2、SPI_D3傳送到編程器。另外,在讀取結束後,編程器可以切換晶片選擇訊號SPI_CSB的準位(例如,由“0”切換為“1”),而偵測電路130偵測到此一動作時便可以傳送控制訊號Vc至多工電路110以恢復原有的傳輸方向。
在一實施例中,偵測電路130可以在偵測到如第3圖所示的快速讀取指令時便關閉對於資料訊號SPI_D0的偵測,並等到在讀取結束後編程器切換晶片選擇訊號SPI_CSB的準位後再開始偵測資料訊號SPI_D0,以防止SPI_D0上的訊號變化導致偵測電路130的誤動作。
第4圖為根據本發明一實施例之控制一引腳複用裝置的方法的流程圖。參考1~4圖及以上所揭露的內容,流程如下所述。
步驟400:流程開始。
步驟402:判斷模式控制訊號V_mode是否為“0”,若是則流程進入步驟404;反之則進入步驟406。
步驟404:引腳複用裝置操作在第一模式。
步驟406:引腳複用裝置操作在第二模式。
步驟408:設定引腳複用裝置。
步驟410:組態偵測電路。
步驟412:第三裝置透過引腳複用裝置來存取第一裝置。
步驟414:結束。
簡要歸納本發明,在本發明之引腳複用裝置中,係透過專門的硬體電路來偵測引腳或是介面電路上的訊號是否符合一特定型樣,並據以動態地切換引腳以及介面電路的訊號傳輸方向,因此可以支援傳輸協議比較複雜的訊號傳輸方式,且也有利於減少專用引腳的數量,以最大化地減少晶片引腳的數量並降低成本。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100:引腳複用裝置
110:多工電路
111:第一埠
112:第二埠
113:第三埠
114:第四埠
115_1~115_N、116_1~116_N:引腳
120:控制電路
130:偵測電路
140:暫存器
155_1~155_N、156_1~156_N:介面電路
171:第一裝置
172:第二裝置
173:第三裝置
174:第四裝置
Vc:控制訊號
V_en:致能訊號
V_mode:模式控制訊號
Claims (10)
- 一種引腳複用裝置,包含有:一多工電路,包含了一第一埠、一第二埠以及一第三埠,其中該第一埠、該第二埠以及該第三埠均包含了多個引腳,且該第一埠、該第二埠以及該第三埠之該多個引腳係用來分別透過多個介面電路連接到一第一裝置、一第二裝置以及一第三裝置;一控制電路,用以控制該多工電路操作在一第一模式或是一第二模式,其中當該多工電路操作在該第一模式時,該第一埠係連接到該第二埠;以及當該多工電路操作在該第二模式時,該第一埠係連接到該第三埠;以及一偵測電路,其中當該多工電路操作在該第二模式時,該偵測電路透過偵測該第一埠之一部分引腳或是所連接之介面電路上的訊號,以在該第三裝置與該第一裝置進行資料傳輸的過程中動態地切換該第三裝置與該第一裝置的資料傳輸方向。
- 如申請專利範圍第1項所述之引腳複用裝置,其中當該多工電路操作在該第一模式時,該偵測電路不會偵測該第一埠之該部分引腳或是所連接之介面電路上的訊號。
- 如申請專利範圍第1項所述之引腳複用裝置,其中當該多工電路操作在該第二模式時,該第三裝置透過該多工電路之該第一埠的該部分引腳傳送資料至該第一裝置;以及當該偵測電路偵測到該第一埠之該部分引腳或是所連接之介面電路上的訊號符合一特定型樣時,該偵測電路產生一控制訊號以使得該第一裝置透過該多工電路之該第一埠的該部分引腳傳送資料 至該第三裝置。
- 如申請專利範圍第3項所述之引腳複用裝置,其中該第一埠的該部分引腳所對應的介面電路包含了一收發電路,且當該偵測電路偵測到該第一埠之該部分引腳或是所連接之介面電路上的訊號符合該特定型樣時,該偵測電路產生該控制訊號以透過該多工電路控制該收發電路,以使得該第一裝置透過該多工電路之該第一埠的該部分引腳傳送資料至該第三裝置。
- 如申請專利範圍第1項所述之引腳複用裝置,其中該多工電路另包含一第四埠,其中該第四埠之該多個引腳係用來分別透過多個接點連接到一第四裝置;以及當該多工電路操作在該第一模式時,該第三埠係連接到該第四埠。
- 如申請專利範圍第5項所述之引腳複用裝置,其中該第一裝置為一快閃記憶體、該第二裝置為一快閃記憶體控制器、該第三裝置為一記憶卡或是一編程器、以及該第四裝置為一記憶卡控制器。
- 如申請專利範圍第6項所述之引腳複用裝置,其中當該第三裝置為該記憶卡時,該控制電路係控制該多工電路操作在該第一模式,以使得該快閃記憶體控制器透過該多工電路連接至該快閃記憶體,且該記憶卡控制器透過該多工電路連接至該記憶卡;以及當該第三裝置為該編程器時,該控制電路係控制該多工電路操作在該第二模式,以使得該編程器透過該多工電路連接至該快閃記憶體。
- 一種控制一引腳複用裝置的方法,其中該引腳複用裝置包含了一多工電路,該多工電路包含了一第一埠、一第二埠以及一第三埠,其中該第一埠、該第二埠以及該第三埠均包含了多個引腳,且該第一埠、該第二埠以及該第三埠之該多個引腳係用來分別透過多個介面電路連接到一第一裝置、一第二裝置以及一第三裝置;以及該方法包含有:控制該多工電路操作在一第一模式或是一第二模式,其中當該多工電路操作在該第一模式時,該第一埠係連接到該第二埠;以及當該多工電路操作在該第二模式時,該第一埠係連接到該第三埠;以及當該多工電路操作在該第二模式時,透過偵測該第一埠之一部分引腳或是所連接之介面電路上的訊號,以在該第三裝置與該第一裝置進行資料傳輸的過程中動態地切換該第三裝置與該第一裝置的資料傳輸方向。
- 如申請專利範圍第8項所述之方法,其中當該多工電路操作在該第二模式時,透過偵測該第一埠之該部分引腳或是所連接之介面電路上的訊號,以在該第三裝置與該第一裝置進行資料傳輸的過程中動態地切換該第三裝置與該第一裝置的資料傳輸方向的步驟包含有:當該多工電路操作在該第二模式時,該第三裝置透過該多工電路之該第一埠的該部分引腳傳送資料至該第一裝置;以及當偵測到該第一埠之該部分引腳或是所連接之介面電路上的訊號符合一特定型樣時,產生一控制訊號以使得該第一裝置透過該多工電路之該第一埠的該部分引腳傳送資料至該第三裝置。
- 如申請專利範圍第9項所述之方法,其中該第一埠的該部分引腳所對應的介面電路包含了一收發電路,且當偵測到該第一埠之該部分引腳或是 所連接之介面電路上的訊號符合該特定型樣時,產生該控制訊號以使得該第一裝置透過該多工電路之該第一埠的該部分引腳傳送資料至該第三裝置的步驟包含有:當偵測到該第一埠之該部分引腳或是所連接之介面電路上的訊號符合該特定型樣時,產生該控制訊號以透過該多工電路控制該收發電路,以使得該第一裝置透過該多工電路之該第一埠的該部分引腳傳送資料至該第三裝置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108110484A TWI703441B (zh) | 2019-03-26 | 2019-03-26 | 引腳複用裝置以及控制引腳複用裝置的方法 |
| US16/812,362 US11249931B2 (en) | 2019-03-20 | 2020-03-08 | Pin multiplexer and method for controlling pin multiplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108110484A TWI703441B (zh) | 2019-03-26 | 2019-03-26 | 引腳複用裝置以及控制引腳複用裝置的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI703441B true TWI703441B (zh) | 2020-09-01 |
| TW202036304A TW202036304A (zh) | 2020-10-01 |
Family
ID=73644071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108110484A TWI703441B (zh) | 2019-03-20 | 2019-03-26 | 引腳複用裝置以及控制引腳複用裝置的方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI703441B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7096310B2 (en) * | 2004-03-16 | 2006-08-22 | Hewlett-Packard Development, L.P. | Switch configurable for a plurality of communication protocols |
| US20130318271A1 (en) * | 2011-01-31 | 2013-11-28 | Hewlett-Packard Development Company, L.P. | Cable harness switches |
| US9756404B2 (en) * | 2014-07-03 | 2017-09-05 | Fiber Mountain, Inc. | Data center path switch with improved path interconnection architecture |
| TW201832089A (zh) * | 2017-02-10 | 2018-09-01 | 美商高通公司 | 多點分支串列匯流排上的多埠多邊頻帶gpio合併技術 |
-
2019
- 2019-03-26 TW TW108110484A patent/TWI703441B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7096310B2 (en) * | 2004-03-16 | 2006-08-22 | Hewlett-Packard Development, L.P. | Switch configurable for a plurality of communication protocols |
| US20130318271A1 (en) * | 2011-01-31 | 2013-11-28 | Hewlett-Packard Development Company, L.P. | Cable harness switches |
| US9756404B2 (en) * | 2014-07-03 | 2017-09-05 | Fiber Mountain, Inc. | Data center path switch with improved path interconnection architecture |
| TW201832089A (zh) * | 2017-02-10 | 2018-09-01 | 美商高通公司 | 多點分支串列匯流排上的多埠多邊頻帶gpio合併技術 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202036304A (zh) | 2020-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7689751B2 (en) | PCI-express system | |
| JP4896450B2 (ja) | 記憶装置 | |
| CN101295255B (zh) | 固件更新系统及方法 | |
| KR100462177B1 (ko) | 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러 | |
| KR100390058B1 (ko) | 주국과적어도하나의종국을갖는통신시스템 | |
| KR100513820B1 (ko) | 통합된 루프백 테스트 능력을 갖춘 버스간 브리지 회로 및 그이용 방법 | |
| US6076160A (en) | Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal | |
| US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
| US9495315B2 (en) | Information processing device and data communication method | |
| TWI710911B (zh) | 電子系統、主機端裝置及控制方法 | |
| TWI703441B (zh) | 引腳複用裝置以及控制引腳複用裝置的方法 | |
| CN111797583B (zh) | 引脚复用装置以及控制引脚复用装置的方法 | |
| JP2000293485A (ja) | 通信インターフェース | |
| US6052746A (en) | Integrated circuit having programmable pull device configured to enable/disable first function in favor of second function according to predetermined scheme before/after reset | |
| US20060095626A1 (en) | Multifunction adapter | |
| US11249931B2 (en) | Pin multiplexer and method for controlling pin multiplexer | |
| JP4116805B2 (ja) | 内部バス試験装置及び内部バス試験方法 | |
| JP2001312327A (ja) | 区分化同期インタフェース用調整可能クロックを備えたデータ処理システム | |
| US20050240849A1 (en) | Method of testing apparatus having master logic unit and slave logic unit | |
| US7093060B2 (en) | Access method and architecture of non-volatile random access memory | |
| CN119557246B (zh) | 内存扩展模组的数据传输方法、装置、设备及介质 | |
| CN119002333A (zh) | 复用引脚控制电路、芯片及电子设备 | |
| JP2003022212A (ja) | 双方向ram | |
| JPH10198524A (ja) | ハードディスク制御装置 | |
| KR20250122710A (ko) | 메모리 장치, 메모리 시스템 및 동작 방법 |