TWI701791B

TWI701791B - 半導體結構及其製造方法

Info

Publication number: TWI701791B
Application number: TW108109568A
Authority: TW
Inventors: 林智清
Original assignee: 南亞科技股份有限公司
Priority date: 2018-12-27
Filing date: 2019-03-20
Publication date: 2020-08-11
Also published as: CN111384013A; CN111384013B; TW202025423A; US20200211991A1; US10777522B2

Abstract

本揭露提供一種半導體結構及其製造方法。該半導體結構包括：一基底、複數個金屬柱、複數個金屬突起、一蓋層和一鈍化層。該金屬柱經設置在該基底的上方。該金屬突起從該金屬柱的一上表面延伸而出。該蓋層設置在該金屬突起的上方。該鈍化層設置在該突起和該蓋層的一側壁的上方。

Description

半導體結構及其製造方法

本申請案主張2018/12/27申請之美國臨時申請案第62/785,387號及2019/02/14申請之美國正式申請案第16/275,921號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。

本揭露關於一種半導體結構及其製造方法, 特別是關於半導體基底上方具有高縱深比(high-aspect ratio)的金屬互連結構和製造方法。

半導體元件和積體電路變的更加高度積集。因此，許多研究正在進行以改善這些元件和電路的特性，並且達成所期望的製程餘量(margin)。因此，做為在晶圓上形成圖案的光學微影製程是在微影的過程中一個重要的部份。

通常，圖案化互連層，然後蝕刻互連層以形成導線。然而，在蝕刻過程完成時，在金屬層和抗反射塗層的界面處可觀察到底切(undercut)，這可能在隨後填充金屬層間電介質的期間，或者在最壞的情況下，在隨後形成鋁層的期間產生空隙，因此造成半導體元件產量的降低。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露提供一種半導體結構，包括：一基底、複數個金屬柱、複數個金屬突起、一蓋層和一鈍化層。該金屬柱設置在該基底的上方。該金屬突起從該金屬柱的一上表面延伸而出。該蓋層設置在該金屬突起的上方。該鈍化層設置在該金屬突起和該蓋層的一側壁的上方

在一些實施例中，該金屬突起的該側壁與該金屬柱的該側壁不連續。

在一些實施例中，該金屬突起的一寬度實質上小於該金屬柱的一寬度。

在一些實施例中，該金屬柱的一側壁和一底壁之間的一夾角在80度和90度的範圍內。

在一些實施例中，該半導體結構更包括夾在該金屬突起和該蓋層之間的一抗反射塗層。

在一些實施例中，該金屬突起的一高度實質上大於該抗反射塗層的一高度的兩倍。

在一些實施例中，該半導體結構更包括：一絕緣層和一阻擋層；該絕緣層將該金屬柱與該基底分開，該阻擋層夾在該絕緣層和該金屬柱之間。

在一些實施例中，該鈍化層包括至少一個第一層和至少一個第二層，該第一層和該第二層交錯佈置。

在一些實施例中，該金屬柱和金屬突起是一體形成。

在一些實施例中，該鈍化層的一外圍與該金屬柱的該側壁連續。

本揭露另提供一種半導體結構的製造方法，包括：提供一基底；沉積一金屬層和一蓋層在該基底的上方；圖案化該蓋層以形成複數個溝槽及一剩餘金屬層，其中該複數個溝槽穿過該蓋層和該金屬層，該剩餘金屬層包括一基部和連接到該基部的複數個金屬突起；沉積一鈍化層在該蓋層的一側壁和該金屬金屬突起的上方；以及透過該溝槽蝕刻該基部，以在相應的該金屬突起的下方形成複數個金屬柱。

在一些實施例中，該鈍化層在該蓋層的該側壁和該金屬突起的上方的沉積包括：在該蓋層的一頂表面、該蓋層的該側壁和該突起及該基部的一上表面上沉積該鈍化層；以及執行一蝕刻製程以去除該頂表面和該上表面上方的該鈍化層。

在一些實施例中，該基部的該上表面與該金屬突起的該側壁之間的一夾角實質上等於90度。

在一些實施例中，該鈍化層透過一原子層沉積製程形成。

在一些實施例中，該鈍化層具有均勻的一厚度。

在一些實施例中，將該蓋層圖案化以形成穿過該蓋層和該金屬層的複數個溝槽包括：在蓋層上方塗覆一光阻層；圖案化該光阻層以形成具有複數個開口的光阻圖案；以及去除透過該開口暴露的該蓋層的一部分。

在一些實施例中，該製造方法更包括：在基底上形成一絕緣層；以及在沉積該金屬層之前在該絕緣層的上方沉積一阻擋層。

在一些實施例中，該製造方法更包括在沉積該蓋層之前在該金屬層的上方沉積一抗反射塗層。

在一些實施例中，該基部的蝕刻使用Cl ₂和BCl ₃作為蝕刻氣體。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。

「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。

為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。

圖1是剖視圖，例示本揭露一些實施例之半導體結構10。參照圖1，半導體結構10包括半導體基底110，設置在半導體基底110上方的絕緣層120，設置在絕緣層120上方的複數個金屬柱133，從金屬柱133的上表面1332延伸的複數個金屬突起134，設置在金屬突起134上方的蓋層140，以及設置在蓋層140的側壁1402和金屬突起134的側壁1342上方的鈍化層150。

在一些實施例中，包括氧化物的絕緣層120可以是一熱氧化層或一沉積層。在一些實施例中，金屬柱133和金屬突起134一體形成。在一些實施例中，金屬柱133具有與金屬突起134的側壁1342不連續的側壁1334。在一些實施例中，金屬柱133的寬度W1實質上大於金屬柱134的寬度W2。在一些實施例中，蓋層140包括例如氮化物的介電質。

在一些實施例中，鈍化層150在蝕刻環境中提供鈍化以防止金屬突起134的側壁1342的底切或凹口。在一些實施例中，鈍化層150包括介電質。在一些實施例中，鈍化層150可包括以交錯配置佈置的一個或複數個第一層152和一個或複數個第二層154。在一些實施例中，第一層152包括二氧化矽(SiO ₂)。在一些實施例中，第二層154包括二氧化鋯(ZrO ₂)或二氧化鉿(HfO ₂)。在一些實施例中，鈍化層150的外圍152與金屬柱133的側壁1334連續。

在一些實施例中，半導體結構10更包括夾在絕緣層120和金屬柱133之間的阻擋層160。在一些實施例中，阻擋層160用作膠合層。在一些實施例中，阻擋層160可以是一單層結構，包括鈦(Ti)、氮化鈦(TiN)、鉭(Ta)或氮化鉭(TaN)。在一些實施例中，阻擋層160可以具有包括一個或複數個鈦層和一個或複數個氮化鈦層的一多層結構；但是，在一些實施例中，阻擋層160可以是包括一個或複數個鉭層和一個或複數個氮化鉭層的多層結構。在一些實施例中，阻擋層160的側壁1602與金屬柱133的側壁1334連續。

在一些實施例中，半導體結構10更包括夾在金屬突起134和蓋層140之間的抗反射塗層(ARC)170。在一些實施例中，ARC層170可以是包括至少一個鈦層和至少一個氮化鈦層的一多層結構。在一些實施例中，ARC層170可以是包括至少一個鉭層和至少一個氮化鉭層的多層結構。在一些實施例中，ARC層170可以是一單層結構。在一些實施例中，ARC層170的側壁1702與金屬突起134的側壁1342連續。

圖2是流程圖，例示本揭露一些實施例之半導體結構10的製造方法200。圖3至圖9是剖視圖，例示本揭露一些實施例之半導體結構10的製造方法200的各種製造階段。圖3至圖9的各個的階段可於圖2的製造流程中示意性的說明。在後續說明中，圖3至圖9中所示的製造步驟對應參照圖2中的製造步驟。

參照圖3，根據圖2中的步驟202，提供一半導體基底110。在一些實施例中，半導體基底110是一體矽基底(bulk silicon substrate)。在一些實施例中，適合於半導體基底110的材料例如包括但不限於矽、絕緣體上矽和藍寶石上的矽。

接下來，根據圖2中的步驟204，在半導體基底110的上方形成絕緣層120、金屬層130和蓋層140。在一些實施例中，絕緣層120與半導體基底110接觸。在一些實施例中，絕緣層120包括例如二氧化矽(SiO2)的氧化物。在一些實施例中，使用化學氣相沉積(CVD)製程或熱氧化製程形成絕緣層120。

在一些實施例中，金屬層130沉積在絕緣層120的上方。在一些實施例中，金屬層130更括鋁(Al)、銅(Cu)或其組合，例如鋁銅(AlCu)。在一些實施例中，金屬層130可以透過阻擋層160與絕緣層120分離。在一些實施例中，阻擋層160可以改善金屬層130與絕緣層120的黏附。在一些實施例中，阻擋層160可以是一單層結構或一多層結構。在一些實施例中，難熔金屬、難熔金屬氮化物及其組合通常用於阻擋層160。在一些實施例中，阻擋層160可以包括鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、氮化鈦矽(TiSN)、氮化鉭矽(TaSiN)等。在一些實施例中，使用物理氣相沉積(PVD)製程或化學氣相沉積(CVD)製程來形成阻擋層160。

蓋層140設置在金屬層130的上方。在一些實施例中，蓋層140做為圖案化金屬層130的硬遮罩。在一些實施例中，蓋層140包括例如氮化物的介電質。

為了消除在蓋層140的圖案化期間與光的背反射相關的問題，通常在金屬層130和蓋層140之間形成抗反射塗層(anti-reflective coating，ARC)170。在一些實施例中，抗反射塗層170可以是一單層結構或一多層結構。在一些實施例中，當ARC層170是單層結構時，包括鉭(Ta)、氮化鉭(TaN)、鈦(Ti)或氮化鈦(TiN)。在一些實施例中，使用物理氣相沉積(PVD)製程或化學氣相沉積(CVD)製程來形成ARC層170。

接下來，根據圖2中的步驟206，在蓋層140的上方塗覆光阻層180。在一些實施例中，然後圖案化光阻層180以定義隨後根據圖2中的步驟208蝕刻覆蓋層140和ARC層170的區域。在一些實施例中，透過包括(1)將光阻層層180暴露於圖案(未示出)，（2）執行後曝光回曝製程，以及(3)顯影光阻層180的步驟來圖案化光阻層180，從而形成光阻圖案182，如圖4所示，具有至少一個開口184。在一些實施例中，待隨後蝕刻的覆蓋層140的一部分透過開口184暴露。

參照圖5，在一些實施例中，根據圖5中的步驟210，執行圖案化製程以蝕刻蓋層140和ARC層170。因此，形成穿透蓋層140和ARC層160以及金屬層130中的至少一個溝槽190。在一些實施例中，蝕刻製程包括乾蝕刻製程。在一些實施例中，蝕刻製程可以是非等向蝕刻製程。

在一些實施例中，剩餘金屬層130包括基部132和從基部132的表面1322延伸的複數個突起134。在一些實施例中，金屬突起134的高度H1大於ARC層170的高度的兩倍。在一些實施例中，突起134的側壁1342與表面1322之間的夾角θ1可以等於90度。在一些實施例中，剩餘的ARC層170和剩餘的蓋層140與突起134重疊。在一些實施例中，金屬突起134的寬度由光阻圖案182的寬度定義。

參照圖6，根據圖6中的步驟212，在圖案化製程之後，去除光阻圖案182。在一些實施例中，可以使用灰化製程或濕法剝離製程去除光阻圖案182，其中濕法剝離製程可以化學地改變光阻圖案182，使不再黏附到剩餘的蓋層140。

參照圖7，在一些實施例中，根據圖2中的步驟214，將鈍化層150沉積在蓋層130的上方並沉積到溝槽190內。在一些實施例中，鈍化層150沉積在蓋層140的頂表面142、蓋層140的側壁144、ARC層170的側壁172、突起134的側壁1342、以及基座132的上表面1322的上方。在一些實施例中，鈍化層150是實質上共形的層。在一些實施例中，鈍化層150具有均勻的厚度。在一些實施例中，鈍化層150包括兩種或更多種原子層沉積(ALD)氧化物。在一些實施例中，鈍化層150可包括以交錯配置佈置的至少一個第一層152和至少一個第二層154。在一些實施例中，第一層152包括二氧化矽。在一些實施例中，第二層154包括二氧化鋯或二氧化鉿。在一些實施例中，可以使用原子層沉積製程來形成鈍化層150。

參照圖8，在一些實施例中，去除鈍化層150的一部分以暴露頂表面142和上表面1322。在一些實施例中，去除設置在頂表面132和上表面1322上的鈍化層150的部分，同時留下設置在側壁144、172、1342上方的鈍化層170的部分以在隨後蝕刻基部132時防止突起134底切或凹陷。在一些實施例中，使用非等向蝕刻製程去除鈍化層150的一部分。

參照圖9，在一些實施例中，根據在圖2的步驟216，透過溝槽190(圖8中所示)蝕刻基部132和阻擋層160，以在相應的金屬突起134的下方形成複數個金屬柱133。因此，形成半導體結構10。在一些實施例中，金屬柱133具有側壁1334和與側壁1334相鄰的底表面1336。在一些實施例中，側壁1334和底表面1336之間的夾角θ2在80和90度之間的範圍內。在一些實施例中，使用蝕刻製程，例如反應離子蝕刻(RIE)製程蝕刻基部132和阻擋層160。在一些實施例中，RIE蝕刻製程利用Cl ₂和BCl ₃蝕刻氣體將基部132和阻擋層160的暴露部分從金屬柱133移除。在一些實施例中，蝕刻製程在絕緣層120處停止。

本揭露提供一種半導體結構，包括：一基底、複數個金屬柱、複數個金屬突起、一蓋層和一鈍化層。該金屬柱經設置在該基底的上方。該金屬突起從該金屬柱的一上表面延伸而出。該蓋層設置在該金屬突起的上方。該鈍化層設置在該突起和該蓋層的一側壁的上方。

本揭露另提供一種半導體結構的製造方法，包括步驟：提供一基底；在該基底上沉積一金屬層和一蓋層；將該蓋層圖案化以形成穿過該蓋層和該金屬層的複數個溝槽，其中該剩餘金屬層包括一基部和連接到該基部的複數個金屬突起；在該蓋層的一側壁上沉積一鈍化層和該金屬金屬突起；以及透過該溝槽蝕刻該基部，以在相應的該金屬突起的下方形成複數個金屬柱。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

10 半導體結構 110 半導體基底 120 絕緣層 130 金屬層 132 頂表面 133 金屬柱 134 金屬突起 140 蓋層 142 頂表面 144 側壁 150 鈍化層 152 第一層 154 第二層 160 阻擋層 170 抗反射覆蓋層 172 側壁 180 光阻層 182 光阻圖案 184 開口 190 溝槽 200 製造方法 202 步驟 204 步驟 206 步驟 208 步驟 210 步驟 212 步驟 214 步驟 216 步驟 1332 上表面 1334 側壁 1336 底表面 1342 側壁 1402 側壁 1602 側壁 1702 側壁 H1 高度 H2 高度 W1 寬度 W2 寬度 θ1 角度 θ2 角度

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。圖1是剖視圖，例示本揭露一些實施例之半導體結構。圖2是流程圖，例示本揭露一些實施例之半導體結構的製造方法。圖3至圖9是剖視圖，例示本揭露一些實施例之半導體結構的各種形成階段。

10 半導體結構 110 半導體基底 120 絕緣層 133 金屬柱 134 金屬突起 140 蓋層 150 鈍化層 152 第一層 154 第二層 160 阻擋層 170 抗反射覆蓋層 1332 上表面 1334 側壁 1342 側壁 1402 側壁 1602 側壁 1702 側壁 W1 寬度 W2 寬度

Claims

一種半導體結構，包括：一基底；複數個金屬柱，設置在該基底的上方；複數個金屬突起，從該金屬柱的一上表面延伸；一蓋層，設置在該金屬突起的上方；以及一鈍化層，設置在該金屬突起和該蓋層的一側壁的上方；其中該金屬柱和金屬突起是一體形成。
如請求項1所述的半導體結構，其中該金屬突起的該側壁與該金屬柱的該側壁不連續。
如請求項2所述的半導體結構，其中該金屬突起的一寬度實質上小於該金屬柱的一寬度。
如請求項1所述的半導體結構，其中該金屬柱的一側壁和一底壁之間的一夾角在80度和90度的範圍內。
如請求項1所述的半導體結構，更包括一抗反射塗層，夾在該金屬突起和該蓋層之間。
如請求項5所述的半導體結構，其中該金屬突起的一高度實質上大於該抗反射塗層的一高度的兩倍。
如請求項1所述的半導體結構，更包括：一絕緣層，該絕緣層將該金屬柱與該基底分開；以及一阻擋層，夾在該絕緣層和該金屬柱之間。
如請求項1所述的半導體結構，其中該鈍化層包括至少一個第一層和至少一個第二層，該第一層和該第二層交錯佈置。
如請求項1所述的半導體結構，其中該鈍化層的一外圍與該金屬柱的該側壁連續。
一種半導體結構的製造方法，包括：提供一基底；沉積一金屬層和一蓋層在該基底的上方；圖案化該蓋層以形成複數個溝槽及一剩餘金屬層，其中該複數個溝槽穿過該蓋層和該金屬層，該剩餘金屬層包括一基部和連接到該基部的複數個金屬突起；沉積一鈍化層在該蓋層的一側壁和該金屬金屬突起的上方；以及透過該溝槽蝕刻該基部，以在相應的該金屬突起的下方形成複數個金屬柱，其中該鈍化層的沉積包括：在該蓋層的一頂表面、該蓋層的該側壁和該突起及該基部的一上表面上沉積該鈍化層；以及執行一蝕刻製程以去除該頂表面和該上表面上方的該鈍化層。
如請求項10所述的製造方法，其中該基部的該上表面與該金屬突起的該側壁之間的一夾角實質上等於90度。
如請求項10所述的製造方法，其中該鈍化層透過一原子層沉積製程形成。
如請求項10所述的製造方法，其中該鈍化層具有均勻的一厚度。
如請求項10所述的製造方法，其中將該蓋層圖案化以形成穿過該蓋層和該金屬層的複數個溝槽包括：在蓋層上方塗覆一光阻層；圖案化該光阻層以形成具有複數個開口的光阻圖案；以及去除透過該開口暴露的該蓋層的一部分。
如請求項10所述的製造方法，更包括：在基底上形成一絕緣層；以及在沉積該金屬層之前在該絕緣層的上方沉積一阻擋層。
如請求項10所述的製造方法，更包括在沉積該蓋層之前在該金屬層的上方沉積一抗反射塗層。
如請求項10所述的製造方法，其中該基部的蝕刻使用Cl₂和BCl₃作為蝕刻氣體。