TWI701784B

TWI701784B - 具有黏性強化層的半導體結構

Info

Publication number: TWI701784B
Application number: TW108126989A
Authority: TW
Inventors: 蘇國輝
Original assignee: 南亞科技股份有限公司
Priority date: 2019-05-09
Filing date: 2019-07-30
Publication date: 2020-08-11
Also published as: US20200357766A1; TW202042358A; CN111916405A

Abstract

本揭露提供一種半導體結構，具有複數個中間晶粒以及一封裝膠層。該等中間晶粒疊置在一基礎晶粒上，其中該基礎晶粒的複數個邊緣區域暴露。配置該封裝膠層以覆蓋該等中間晶粒的側表面，和該基礎晶粒之該等暴露的邊緣區域之一表面一樣。該基礎晶粒的該等邊緣區域之該表面具有一黏性強化層。

Description

具有黏性強化層的半導體結構

本申請案主張2019/05/09申請之美國正式申請案第16/407,753號的優先權及益處，美國正式申請案之內容以全文引用之方式併入本文中。

本揭露係關於一種半導體結構。特別是有關於一種具有多個疊置晶粒以及多個黏性強化層之半導體結構。

半導體產業藉由在最小特徵尺寸的連續縮小，以持續改善不同電子元件(例如電晶體、二極體、電阻器、電容器等)的積體密度(integration density)，而所述最小特徵尺寸係允許更多的元件整合在一給定區域中。在多功能電子系統的發展以及更小電子系統或產品的較大儲存容量上，是非常需要多晶片疊置封裝(Multi-chip stacked packaging)技術及/或系統級封裝(system in package)技術。除此之外，為了達到一快速訊號傳送速度，係需要一高帶寬的解決方案(bandwidth solution)。雖然複數個晶片疊置在一半導體結構中，但許多努力已專注在縮小半導體結構的尺寸。當封裝尺寸縮小時，就需要處理層離缺陷(delamination defect)，而層離缺陷係在半導體結構的封裝膠(encapsulant)從該等半導體晶粒分離處。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種半導體結構。該半導體結構包括複數個中間晶粒(intermediate dies)以及一封裝膠層(encapsulant layer)。該等中間晶粒疊置在一基礎晶粒(base die)上，其中暴露該基礎晶粒的多個邊緣區域(edge regions)。該封裝膠層配置來覆蓋該等中間晶粒的側表面，和該基礎晶粒的該等暴露的邊緣區域的一表面一樣。其中該基礎晶粒的該等邊緣區域的該表面包括一黏性強化層(adhesion enhancement layer)。

依據本揭露之一些實施例，該黏性強化層具有一或多個間隙(gaps)，該封裝膠層至少部分地填滿該一或多個間隙。

依據本揭露之一些實施例，黏性強化層包括一親水性材料(hydrophilic material)。

依據本揭露之一些實施例，該親水性材料為二氧化矽(silicon dioxide)。

依據本揭露之一些實施例，該黏性強化層包括一疏水性材料(hydrophobic material)。

依據本揭露之一些實施例，該疏水性材料選擇地形成在該黏性強化層的多個不同部分上。

依據本揭露之一些實施例，該疏水性材料為一碳基材料 (carbon-based material)。

依據本揭露之一些實施例，該基礎晶粒的該等側表面分別地垂直對準該封裝膠層的外側表面。

依據本揭露之一些實施例，該基礎晶粒與該等中間晶粒形成一高帶寬記憶體(high bandwidth memory，HBM)裝置。

依據本揭露之一些實施例，該基礎晶粒與該等中間晶粒透過多個直通矽穿孔(through silicon vias，TSVs)而相互電性連接。

本揭露之另一實施例提供一種半導體結構。該半導體結構包括一第一半導體結構、一互連層以及一半導體裝置。該第一半導體結構包括複數個中間晶粒以及一第一封裝膠層，該等中間晶粒疊置在一基礎晶粒上，其中暴露該基礎晶粒的多個邊緣部分，且該第一封裝膠層配置來覆蓋該等中間晶粒的該等側表面，和該基礎晶粒的該等暴露的邊緣部分的一表面一樣，其中該基礎晶粒的該等邊緣部分的該表面包括一黏性強化層。該第一半導體結構安裝在該互連層上。該半導體裝置配置在該互連層上，並在該第一半導體結構的旁邊。該半導體結構還包括一第二封裝膠層，覆蓋該第一半導體結構與該半導體裝置。

依據本揭露之一些實施例，該黏性強化層具有一或多個間隙，該第一封裝膠層至少部分地填滿該一或多個間隙。

依據本揭露之一些實施例，該黏性強化層包括一親水性材料。

依據本揭露之一些實施例，該親水性材料為二氧化矽。

依據本揭露之一些實施例，該黏性強化層包括一疏水性材料。

依據本揭露之一些實施例，該疏水性材料為一碳基材料。

依據本揭露之一些實施例，該基礎晶粒的該等側表面分別地垂直對準該第一封裝膠層的外側表面。

依據本揭露之一些實施例，該基礎晶粒與該等中間晶粒形成一高帶寬記憶體裝置。

依據本揭露之一些實施例，該基礎晶粒與該等中間晶粒透過多個直通矽穿孔而相互電性連接。

由於該黏性強化層的材料的選擇係取決於該封裝膠層與半等體封裝的設計特徵，因此最佳化在該封裝膠層與該基礎晶粒之間的黏性強度。符合具有一親水性黏性強化層之一親水性封裝膠層或是具有一疏水性黏性強化層的一疏水性封裝膠層，係降低從該封裝膠層分離以及造成一層離問題(delamination issue)的可能性。再者，藉由在該黏性強化層中引入該等間隙以及形成切槽結構(trench structures)，係最大化該黏性界面面積(adhesion interface area)。該封裝膠層可突伸進入該等切槽結構中，以當成用在半導體結構的錨固件(anchor)，藉此最小化可能造成該層離問題的應力(stress)。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

1:半導體結構

2:半導體結構

10:基礎晶粒

10E:邊緣區域

10S:側表面

11:第一表面

11E:邊緣表面

13:間隙

30:中間晶粒

30K:堆疊

30S:側表面

30T:中間晶粒

40TS:頂表面

50:封裝膠層

50S:外側表面

60:切槽結構

60A:側壁

60B:側壁

60C:側壁

100:黏性強化層

100':黏性強化層

111:第一表面

112:第二表面

115:主動層

120:第一直通穿孔

131:連接端

132:連接端

133:第一導電黏著層

215:凸塊連接結構

220:第二直通穿孔

261:連接端

263:第二導電黏著層

300:非導電黏著層

307S:頂表面

500:記憶卡

510:記憶體

520:記憶體控制器

530:主機

600:電子系統

611:控制器

612:輸入/輸出裝置

613:記憶體

614:界面

615:匯流排

1200:互連層

1201:第一訊號路徑

1203:第二訊號路徑

1205:第三訊號路徑

1207:第六連接端

1300:半導體裝置

1307:第五連接端

1400:第二封裝膠層

1500:封裝基底

1507:第七連接端

D:深度

DH:寬度

W:寬度

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。

圖1為依據本揭露一些實施例的一種半導體結構之剖視示意圖。

圖2為依據本揭露一些實施例在圖1中的K部分之放大示意圖。

圖3為依據本揭露一些實施例在圖1中的K部分之放大示意圖。

圖4為依據本揭露一些實施例的一種半導體結構對應之一系統級封裝(system-in-package)之剖視示意圖。

圖5為具有應用依據本揭露一些實施例的至少一半導體結構之一記憶卡(memory card)的一電子系統(electronic system)之流程示意圖。

圖6為具有依據本揭露一些實施例的至少一半導體結構的電子系統之流程示意圖。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。

「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。

為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。

本揭露是針對一種半導體結構，該半導體結構具有堆疊晶片(staked chips)以及多個黏性強化層(adhesion enhancement layers)。為了能完全理解本揭露，在下列的敘述中係提供詳細的步驟以及結構。明顯地，本揭露的實現並不會限制所述技術領域中具有通常知識者所已知的特定細節。除此之外，已知的結構與步驟並不會詳細描述，而不會沒必要地限制本揭露。本揭露的較佳實施例係詳述如下。然而，除了詳細描述之外，本揭露亦可廣泛地實現在其他實施例中。本揭露的範圍並不會被詳細敘述所限制，而是由申請專利範圍所界定。

依據本揭露的一些實施例，圖1為依據本揭露一些實施例的一種半導體結構之剖視示意圖。如圖1所示，一半導體結構1具有一基礎晶粒(base die)10以及多個中間晶粒(intermediate dies)30，該等中間晶粒30疊置在基礎晶粒10上。該等中間晶粒30可具有大致相同的一寬度，雖然在一些實施例中，基礎晶粒10可具有一寬度，係大於該等中間晶粒30的寬度。基礎晶粒10的多個邊緣區域(edge regions)10E可橫向地在該等中間晶粒30之多個側表面(side surfaces)的那一邊突伸。該等中間晶粒30係可垂直地疊置在基礎晶粒10的一第一表面11上，以暴露基礎晶粒10之該等邊緣區域10E的邊緣表面(edge surfaces)11E。舉例來說，第一表面11係可為基礎晶粒10的後側表面(backside surface)。基礎晶粒10的該等邊緣表面11E係為基礎晶粒10之部分的第一表面11。

在一些實施例中，半導體結構1亦可具有一封裝膠層(encapsulant layer)50。封裝膠層50係可配置來覆蓋基礎晶粒10的該等邊緣表面11E以及該等中間晶粒30之一堆疊(stack)30K的多個側表面(side surfaces)30S。封裝膠層50係可配置來脫離中間晶粒堆疊30K所暴露之最上面的中間晶粒30T的一頂表面307S。由於封裝膠層50脫離最上面的中間晶粒30T所暴露的頂表面307S，係可有效率地移除由該等中間晶粒30的操作所產生的熱，以便維持半導體結構1的向效能。封裝膠層50係可覆蓋基礎晶粒10之該等暴露的邊緣區域10E的一頂表面。在一些實施例中，雖然圖未示，但封裝膠層50還可在一頂表面307S上延伸，以覆蓋頂表面307S以及中間晶粒堆疊30K的該等側表面30S。

當縮小半導體結構1的尺寸時，係可減小封裝膠層50的一寬度DH。封裝膠層50的寬度DH可相對應在中間晶粒堆疊30K的該側表面30S與封裝膠層50的一外側表面(outer side surface)50S之間的一距離。在一些實施例中，封裝膠層50的外側表面50S係可垂直地對準基礎晶粒10的一側表面10S。封裝膠層50的外側表面50S與基礎晶粒10的側表面10S係可形成半導體結構1的一側表面。據此，封裝膠層50的寬度DH係可相對應基礎晶粒10之邊緣區域10E的一寬度。由於基礎晶粒10的邊緣區域10E之寬度係可小於基礎晶粒10的一全部寬度，因此相較於基礎晶粒10的全部寬度，封裝膠層50的寬度DH係可為窄的。

基礎晶粒10的該等側表面11E係可具有大致平坦的一輪廓 (profile)。在一些例子中，係可將封裝膠層50與基礎晶粒10的該等邊緣表面10E之間的一交界表面(interface surface)之平面區(planar area)縮到最小，以降低在封裝膠層50與基礎晶粒10之間的一黏性強度(adhesion strength)。若是在封裝膠層50與基礎晶粒10之的黏性強度降低，則封裝膠層50不會穩固地固定到基礎晶粒10。例如，基礎晶粒10在某些時候基礎晶粒10可變為與封裝膠層50分離，導致在半導體結構1中的一層離問題(delamination issue)。

在一些實施例中，基礎晶粒10的該等邊緣表面10S係可具有一黏性強化層(adhesion enhancement layer)100。黏性強化層100所包括的多個特徵(features)，係增加在封裝膠層50與基礎晶粒10之間的接合強度(bonding strength)。

圖2及圖3為依據本揭露一些實施例在圖1中的K部分之放大示意圖。如圖2所示，基礎晶粒10的邊緣表面10S具有黏性強化層100。黏性強化層100的成分係可取決於封裝膠層50，和半導體結構1的其他設計特徵一樣。舉例來說，在一些實施例中，黏性強化層100具有一親水性材料(hydrophilic material)，例如二氧化矽(silicon dioxide)或是其混合物，係用以強化封裝膠層50與基礎晶粒10之間的接合強度。在此例中，由於封裝膠層50係亦可由一親水性材料所製，因此二氧化矽黏性強化層100係促進黏性，並可減輕半導體結構1的層離問題。係可藉由對基礎晶粒10的該等邊緣表面10S之矽進行氧化以形成在此例中的邊緣表面10S之黏性強化層100，例如藉由以基礎晶粒10接觸含臭氧之混合物(ozone-containing gas mixture)，或是以基處晶粒10接觸含有水及臭氧的一液體溶液(liquid solution)。舉例來說，所形成的黏性強化層100係可至少5Å厚。係可在封裝膠層50塗敷到半導體結構1之前形成黏性強化層100。據此，黏性強化層100係為一親水性材料，所述親水性材料具有高表面能(high surface energy)，其係可藉由氧氣殘餘物(oxygen residues)根本上終止。使用在這些例子中的封裝膠層50係可由聚醯亞胺化合物(polyimide compounds)所組成，舉例來說，例如雙馬來醯亞胺(bismaleimide，BMI)。用在封裝膠層50的一適合材料的其他例子，係包括使用在半導體製造的環氧膠(epoxy adhesives)，其係含有矽烷偶合劑(silane coupling agent)的至少一部分。使用在如此材料中之典型的矽烷化合物(silane compound)係由接合到一或多個羥基殘餘物(hydroxyl residues)以及一或多個碳氫鏈(hydrocarbon chains)的一矽原子(silicon atom)所組成。

在一些實施例中，二氧化矽黏性強化層100的形成係可還結合封裝膠層50的一固化製程(curing process)，其係可發生在回焊烘箱(solder reflow oven)、打線接合(wire bonding)機器，或在一較佳溫度用於應用之適合培養半導體結構1之任何設備。在一些實施例中，若是封裝膠體50由一含有矽烷的黏著劑所組成，在固化期間，親水性二氧化矽黏性強化層100係與封裝膠層50發生反應，以提升黏性強度。在固化期間，封裝膠層50的羥基群(hydroxyl groups)係與黏性強化層100發生反應，以形成一矽烷氧基晶格(siloxy lattice)，其係多個矽原子透過多個氧原子相互連接處。如此具有二氧化矽黏性強化層100的晶格形成係可達到更快的反應次數(faster reaction times)以及更深的矽烷穿透(silane penetration)，因此降低半導體結構1的固化時間，於此同時，亦提升黏性強度。再者，親水性二氧化矽黏性強化層100係亦可避免基礎晶粒100在自動半導體製程中黏在拾取尖端(pick-up tip)，藉此提升半導體結構1的良率(yield rate)。

理應注意的是，係可使用用於氧化基礎晶粒10之該等邊緣表面10S的矽之其他適合製程，和用於沉積黏性強化層100的二氧化矽一樣，且在生產二氧化矽的所需厚度期間，本揭露並不侷限在任何特定製程。再者，還理應注意的是，黏性強化層100係可由其他親水性材料所製，例如和氧氣殘餘物一起而含有羥基的親水性化合物。

在一些實施例中，封裝膠層50係可為一疏水性黏著劑(hydrophobic adhesive)，以便滿足半導體結構1的一些應用。在這些實施例中，黏性強化層100係可包含一疏水性材料，例如一碳基(carbon-based)材料。舉例來說，疏水性黏性強化層100係可包含終止在矽、碳(carbon)、鍺(germanium)或其混合物的氫。係可選擇地在黏性強化層100的不同部份上形成疏水性材料以控制黏性強化層100的疏水性(hydrophobicity)，其係取決於所使用的封裝膠層50的類型以及半導體結構1的應用。黏性強化層100的疏水性材料係可選擇地形成在沿著基礎晶粒10之該等邊緣表面10S形成預定的間隔(intervals)、選擇地沿著基礎晶粒10之該等邊緣表面10S以階梯式方式(stepwise manner)所形成，或是選擇地依據所使用之封裝膠層50的類型以及半導體結構1的應用以任何適當方法所形成。

理應注意的是，在一些實施例中，黏性強化層可具有一或多個間隙(gaps)，封裝膠層50係可至少部分地填滿所述一或多個間隙，以便增加在封裝膠層50與基礎晶粒10之間的一交界面積(interface area)，並提升黏性強度。

圖3為依據本揭露另一實施例在圖1中的K部分之放大示意圖。如圖3所示，在黏性強化層100'中的該等間隙13係由複數個切槽結構(trench structures)60所形成。該等間隙13具有一寬度W，延伸或突伸進入該等切槽結構60中的封裝膠層50係至少部分地填滿該等間隙13。突伸進入該等切槽結構60中的封裝膠層50之該等部分係可當作用於半導體結構1的錨固件(anchor)，以將層離問題的可能性減到最小。舉例來說，寬度W係可在數十微米(micrometers)的等級上。該等切槽結構60具有一深度D，其係可依據基礎晶粒10的一厚度所決定。該等切槽結構60係可在一方向延伸，所述方向係與中間晶粒堆疊30K的每一側表面30S平行。該等切槽結構60係可由一濕蝕刻製程、一電漿蝕刻製程，或其他適合的半導體製程所製造。理應注意的是，黏性強化層100'的該等間隙13可或可不具有相同寬度W。

如前述在圖2的黏性強化層100，黏性強化層100'的材料可取決於封裝膠層50或是半導體結構1的應用，以便最大化在封裝膠層50與基礎晶粒10之間的黏性強度。例如，當封裝膠體50為一親水性黏著劑時，黏性強化層100'係可包含一親水性材料，例如二氧化矽或是其混合物。當封裝膠體50為一疏水性黏著劑時，舉例來說，黏性強化層100'係可包含一疏水性材料，例如一碳基材料。再者，疏水性材料係亦可選擇地形成在黏性強化層100'的不同部份上。舉例來說，疏水性材料係可選擇地形成在該等切槽結構60的側壁60A、60B、60C，以進一步提升黏性強度。據此，封裝膠層50突伸進入該等切槽結構60中的該等部分係可當成用於半導體結構1的錨固件(anchors)，以同時最小化典型地造成一層離問題的壓力(stress)，其中封裝膠層50係脫離基礎晶粒10。

請再參考圖1，基礎晶粒10可具有複數個直通穿孔(through silicon vias，TSVs)。在一些實施例中，基礎晶粒10係可具有一半導體本體層(semiconductor body layer)，且多個電路元件(circuit elements)係可整合在半導體本體層中或是整合在半導體本體層上。一第一直通穿孔(first through via)120係可配置來垂直地穿透基礎晶粒10的半導體本體層，而半導體本體層係可為一矽層(silicon layer)。多個第一連接端(first connection terminals)132係可配置在基礎晶粒10之相對中間晶粒堆疊30K設置的一第二表面112上，以將基礎晶粒10電性連接到一外部裝置。多個連接端131係可配置在基礎晶粒10的一第一表面111上。連接端131係可將基礎晶粒10電性連接到中間晶粒堆疊30K。

在一些實施例中，連接端132配置在其上的一表面係可不同於連接端131配置在其上的一表面。連接端132係可配置來分別地覆蓋該等第一直通穿孔120。連接端131係亦可配置來分別地覆蓋該等第一直通穿孔120。以平面圖來看，連接端132係可配置來分別地覆蓋連接端131。連接端132係可分別地電性連接該等第一直通穿孔120。連接端131係亦可分別地電性連接該等第一直通穿孔120。據此，係可提供包含連接端132、該等第一直通穿孔120以及連接端131的多個訊號路徑(signal paths)。該等訊號路徑係可配置來穿經基礎晶粒10。

在一些實施例中，連接端132係可為凸塊(bumps)，該等凸塊係從基礎晶粒10的第二表面112突伸。對應連接端132的每一凸塊係可含有銅。一第一導電黏著層(first conductive adhesive layer)133係可配置在連接端132相對基礎晶粒10的該端上。第一導電黏著層133係可具有一焊錫層(solder layer)。使用來當作第一導電黏著層133的焊錫層係可包含銀與錫的合金。例如鎳層的一阻障層(barrier layer)係可額外地配置在地一導電黏著層133與連接端132之間。連接端131係可為銅凸塊，該等銅凸塊係從基礎晶粒10的第一表面111突伸。基礎晶粒10係可包含一主動層(active layer)115，主動層係鄰近第二表面112設置，主動層115具有多個電路元件，該等電路元件係構成一積體電路(integrated circuit)。每一個中間晶粒30係可具有一功能，係不同於形成在基礎晶粒10中之積體電路的一功能。舉例來說，該等中間晶粒30係可為記憶體元件，且基礎晶粒10的積體電路可具有一控制器(controller)，以控制該等中間晶粒30的操作。在一些實施例中，該等中間晶粒30係為記憶體裝置，該等記憶體裝置具有大致相同的一特徵與功能，且半導體結構1係可具有一大記憶體容量。

在一些實施例中，半導體結構1係可架構來以使基礎晶粒10與該等中間晶粒30可構成一高帶寬記憶體(high bandwidth memory，HBM)結構。每一中間晶粒30係可為一動態隨機存取記憶體(DRAM)裝置，其係包括排組儲存資料(banks storing data)，基礎晶粒10係可具有用於該等中間晶粒30的一測試電路以及用於軟體修復(soft-repairing)該等中間晶粒30的一電路。亦即，基礎晶粒10係可輸出用於執行一讀取操作以及寫入操作的一位址(address)以及一命令(command)，其係可為動態隨機存取記憶體(DRAM)裝置。基礎晶粒10係可具有一界面(interface)，所述界面具有一實體層(physical layer)，其係用於在基礎晶粒10與該等中間晶粒30之間或是再基礎晶粒與一外部裝置之間的訊號傳輸。基礎晶粒10係可透過該等直通矽穿孔(TSVs)120而電性連接該等中間晶粒30，而該等中間晶粒30具有直通矽穿孔220，實現電性連接。

該等第二直通穿孔220係可配置來垂直地穿透每一中間晶粒30。每一第二直通穿孔220的兩端可分別地配置一第三連接端以及一第四連接端。若是第三連接端係配置在該等中間晶粒30之一某個晶粒的一表面上，第四連接端係可配置在該等中間晶粒30的該某個晶粒例的其他表面上。因此，包含三連接端、第二直通穿孔220以及第二連接端的多個訊號路徑係可提供在中間晶粒堆疊中。該等訊號路徑係可配置來穿經中間晶粒30。每一第三連接端及第四連接端與係可為含有銅的一凸塊。基礎晶粒10以及中間晶粒堆疊30K的一最下面的中間晶粒30係可透過多個凸塊連接結構(bump connection structures)215。每一凸塊連接結構215係可架構來包括連接端131的其中一個以及連接端261的其中一個。在如此的例子中，一第二導電黏著層263係可額外地配置在連接端131與連接端261之間。該等中間晶粒30係亦可透過該等凸塊連接結構215而相互電性連接。一非導電黏著層300係可配置在基礎晶粒10與該等中間晶粒30之間。舉例來說，非導電黏著層300係可包括一非導電膜。

在一些實施例中，半導體結構1的至少其中一個係可使用在其他半導體結構中。舉例來說，半導體結構1係可包括在一系統級封裝(system-in-package，SIP)中。圖4為依據本揭露一些實施例的一種半導體結構對應之一系統級封裝之剖視示意圖。請參考圖4，一半導體結構2係可包括多個半導體結構1的至少其中一個，其係對應半導體結構2的一第一半導體結構。第一半導體結構1係可當做埋置在一單一系統級封裝(SIP)中的一封裝內封裝(package-in-package)。第一半導體結構1係可安裝在一互連層(interconnect layer)1200上。舉例來說，互連層1200係可對應一插入器(interposer)設置。一半導體裝置1300係可配置在互連層1200上。例如，半導體裝置1300係可為一半導體晶粒或一半導體結構。

在一些實施例中，半導體裝置1300係可配置在互連層1200的一表面上，且在第一半導體結構1旁邊。另一個第一半導體結構1係可配置在互連層1200上。舉例來說，半導體裝置1300係可配置在二第一半導體結構1之間。每一第一半導體結構1係可當做一高帶寬記憶體(HBM)裝置。半導體裝置1300係可包括一系統整合晶片(system-on-chip，SoC)。半導體裝置1300係可為一處理器晶片，其係透過一高帶寬界面以一快速訊號傳輸速度與該等第一半導體結構1進行傳遞。當作半導體裝置1300的處理器晶片係可為一應用專用積體電路(application specific integrated circuit，ASIC)晶片，其係包括一中央處理器(central processing unit，CPU)或是一圖形處理單元(graphics processing unit，GPU)、一微處理器或一微控制器、一應用處理器(Application processor，AP)、一數位信號處理核心(digital signal processing core)，或用於訊號傳輸的一界面。

半導體裝置1300係可透過多個第五連接端1307連接互連層1200。每一第五連接端1307係可具有一凸塊。該等第一半導體結構1係可透過如圖1所示之連接端132連接互連層1200。一第二封裝膠層1400係可配置在互連層1200上，以覆蓋對應如圖1所示之該等第一半導體結構中1之封裝膠層50設置的一第一封裝膠層。第二封裝膠層1400係亦可延伸來覆蓋半導體裝置1300。互連層1200係可透過多個第六連接端1207連接一封裝基底1500。每一第六連接端1207係可包括一凸塊，其係具有一直徑，係大於該等等第五連接端1307的一直徑。多個第七連接端1507係可配置在封裝基底1500相對互連層1200設置的一表面上。該等第七連接端1507係可將封裝基底1500電性連接到一外部裝置。舉例來說，連接端1507係可為錫球(solder balls)。

互連層1200係可包括多個第一訊號路徑1201，在第一半導體結構1與半導體裝置1300之間的多個訊號係直接傳輸經過該等第一訊號路徑1201。該等第一訊號路徑1201係為水平訊號路徑，其係水平地配置在互連層1200中。互連層1200係可包括多個第二訊號路徑1203，其係將半導體裝置1300電性連接到封裝基底1500。該等第二訊號路徑1203係可為垂直訊號路徑，其係配置來垂直地穿透互連層1200。互連層1200係可包括多個第三訊號路徑1205，其係將該等第一半導體結構1電性連接到封裝基底1500。該等第三訊號路徑1205係可為垂直訊號路徑，其係配置來垂直地穿透互連層1200。

圖5為具有應用依據本揭露一些實施例的至少一半導體結構之一記憶卡(memory card)的一電子系統(electronic system)之流程示意圖。一記憶卡500包括一記憶體(memory)510以及一記憶體控制器520，記憶體510係例如一非揮發性記憶體(nonvolatile memory)裝置。舉例來說，記憶體510及記憶體控制器520係可儲存資料或讀取所儲存的資料。記憶卡500係可架構來包括依據本揭露的一些實施例中如圖1及圖4所示之該等半導體結構1及2至少其中一個。記憶體510係可包括一非揮發性記憶體裝置，其係應用本揭露一些實施例的技術。記憶體控制器520係可控制記憶體510，以使所儲存的資料被讀取或資料被儲存以響應從一主機(host)530所發出的一讀取/寫入要求(read/write request)。

圖6為具有依據本揭露一些實施例的至少一半導體結構的電子系統之流程示意圖。一電子系統(electronic system)600係可包括一控制器611、一輸入/輸出裝置612以及一記憶體613。控制器611、輸入/輸出裝置612以及記憶體613係可透過一匯流排(bus)615而相互耦接。在一些實施例中，控制器611係可包括一微處理器、數位訊號處理器、微控制器，及/或可執行與鍺些元件相同功能的邏輯裝置之中的一或多個。控制器611及記憶體613係可架構來包括依據本揭露一些實施例中如圖1及圖4中的半導體結構1及2的其中至少一個。輸入/輸出裝置612係可包括選自一小鍵盤(keypad)、一鍵盤(keyboard)、一顯示裝置、一觸控螢幕(touchscreen)，以及其他裝置的至少其中一個。記憶體613係可為用於儲存資料的一裝置。記憶體613係可儲存資料及/或命令並由控制器611執行。

記憶體613係可包括一揮發性記憶體裝置及/或一非揮發性記憶體裝置，揮發性裝置係例如一動態隨機存取記憶體(DRAM)，非揮發性記憶體係例如一快閃記憶體。舉例來說，一快閃記憶體係可安裝在一資訊處理系統，例如一行動終端(mobile terminal)或一桌上型電腦(desktop computer)。快閃記憶體係可構成一固態磁碟(solid state disk，SSD)。在此例中，電子系統600係可在一快閃記憶體系統中穩定地儲存大量資料。

電子系統600係亦可包括一界面614，其係架構來傳送資料到一通訊網路(communication network)，並從通訊網路接收資料。界面614係為一有線或無線類型。舉例來說，界面614係可包括一天線(antenna)或是一有線或無線收發器(transceiver)。電子系統600係可以一通訊系統(mobile system)、一個人電腦、一工業用電腦，或是執行不同功能的一邏輯系統來實現。舉例來說，通訊系統係可為一個人數位助理(personal digital assistant，PDA)、一可攜式電腦(portable computer)、一平板電腦(tablet computer)、一行動電話(mobile phone)、一智慧型手機(smart phone)、一無線電話(wireless phone)、一膝上型電腦(laptop computer)、一記憶卡、一數位音樂系統，以及一資訊傳輸/接收系統中的任何其中一個。若是電子系統600可執行無線通訊的話，電子系統600係可使用在使用分碼多重存取(code division multiple access，CDMA)、全球行動通信系統(global system for mobile communication，GSM)、北美數位行動電話(North American digital cellular，NADC)、增強型分時多重存取(enhanced-time division multiple access，E-TDMA)、寬頻分碼多重存取(wideband code division multiple access，WCDMA)、CDMA2000、長期演進(long term evolution；LTE)，或是無線寬頻網際網路(wireless broadband Internet，WiBro)。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。