TWI701742B

TWI701742B - 半導體裝置及其製造方法

Info

Publication number: TWI701742B
Application number: TW107147724A
Authority: TW
Inventors: 丘世仰
Original assignee: 南亞科技股份有限公司
Priority date: 2018-11-20
Filing date: 2018-12-28
Publication date: 2020-08-11
Also published as: CN111199931A; US20200161220A1; US10734308B2; CN111199931B; TW202020982A

Abstract

本揭露關於一種半導體裝置及其製造方法。該半導體裝置包括一半導體基板及至少一矽穿孔。該矽穿孔包括一導電插件、一第一絕緣層、及一擴散阻障層。該導電插件設置於該半導體基板內。該第一絕緣層環繞該導電插件。該擴散阻障層設置於該導電插件與該第一絕緣層之間，經配置以防止摻雜物從該導電插件向外擴散至該半導體基板。

Description

半導體裝置及其製造方法

本申請案主張2018/11/20申請之美國臨時申請案第62/769,923號及2018/12/06申請之美國正式申請案第16/212,072號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。

本揭露關於一種半導體裝置及其製造方法，特別關於一種具有至少一矽穿孔之半導體裝置及其製造方法。

當例如記憶體裝置之半導體裝置逐漸整合成一體，典型的二維(2D)結構之整合程度快速地達到其極限。因此，超越二維結構整合性能之三維(3D)結構的需求也逐漸產生。此需求導致3D半導體之記憶體裝置的科技被廣泛研究。

於3D半導體之記憶體裝置中，承載資料、命令、或位址之不同信號的全部或一部分透過矽穿孔(TSV)被傳輸。對於目前製程與技術來說，矽穿孔技術被劃分為三種型態，包括先穿孔(via-first)製程、中穿孔(via-middle)製程、及後穿孔(via-last)製程。於先穿孔製程中，於形成例如金氧半導體(MOS)之主要裝置之前，矽穿孔先形成於矽基板(或晶圓)上並填充導電材料。於接下來之MOS製程，考量其中之高溫過程，導電材料之選擇基本上受限於可耐高溫之材料，例如多晶矽，而非理想的銅，因為銅在經過反覆之熱處理製程後易導致凸起並無法保持低電阻。

然而，進行熱處理製程時，為了減少電阻而被引入多晶矽中的摻雜物會從多晶矽擴散至主要裝置，其中向外擴散之摻雜物可能會改變主要裝置的電性特徵。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露提供一種半導體裝置。該半導體裝置包括一半導體基板及至少一矽穿孔。該矽穿孔包括一導電插件、一第一絕緣層、及一擴散阻障層。該導電插件設置於該半導體基板內。該第一絕緣層環繞該導電插件。該擴散阻障層設置於該導電插件與該第一絕緣層之間，經配置以防止摻雜物從該導電插件向外擴散至該半導體基板。

在一些實施例中，該半導體裝置另包括一金屬層，設置該第一絕緣層與該擴散阻障層之間。

在一些實施例中，該金屬層包括一金屬材料，且該擴散阻障層包括該金屬材料。

在一些實施例中，該擴散阻障層係一金屬矽化物層。

在一些實施例中，該半導體裝置另包括一第二絕緣層，設置於該半導體基板之一正面上。

在一些實施例中，該導電插件的一頂面與設置於該正面上之該第二絕緣層的一上表面為同一平面。

在一些實施例中，該第一絕緣層連接該第二絕緣層。

在一些實施例中，該第一絕緣層與該第二絕緣層係一體成型。

在一些實施例中，該第一絕緣層接觸該半導體基板。

在一些實施例中，該半導體裝置另包括至少一半導體元件，設置於該半導體基板上。

本揭露另供一種半導體裝置的製造方法，該製造方法包括：提供一半導體基板；形成至少一盲孔於該半導體基板內；沈積一金屬層於該半導體基板之一正面上且伸入該盲孔內；沈積一含矽導電材料於該盲孔內；進行一熱處理製程，使該金屬層之部分與該含矽導電材料反應，以形成一擴散阻障層；以及進行一研磨製程，從相對於該半導體基板之該正面的一背面，直到顯露該含矽導電材料。

在一些實施例中，在沈積該金屬層之前，另包括沈積一絕緣層於該半導體基板之該正面上並伸入該盲孔。

在一些實施例中，該絕緣層實質上為一共形層。

在一些實施例中，該含矽導電材料沈積於該盲孔內直到該含矽導電材料之一頂面高於該金屬層之一上表面。

在一些實施例中，該製造方法另包括進行一平坦化製程以平坦化該含矽導電材料以及該金屬層直到顯露該絕緣層。

在一些實施例中，該金屬層具有均一的厚度。

在一些實施例中，該熱處理製程係於介於攝氏700至800度之範圍內進行。

在一些實施例中，該製造方法另包括形成至少一半導體元件於該半導體基板上。

藉由上述半導體裝置，在熱處理製程中，可防止導電插件之摻雜物向外擴散。此外，可減少矽穿孔之整體電阻。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。

「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。

本文所使用之術語，僅係用於描述特定實施例，並非用於限制本發明概念。如本文中使用的，單數形式「一個（種）」和「所述（該）」也意圖包括複數形式，除非上下文清楚地另外指明。可進一步理解的是，當用在本說明書中時，術語「包含」和/或「包括」表明存在所陳述的特徵、整體、步驟、操作、元件和/或組成，但是不排除存在或增加一個或多個其它特徵、整體、步驟、操作、元件、組成、和/或其集合。

可理解的是，儘管本文可以使用術語「第一」、「第二」、「第三」等來描述各種元件、層、區域、或區段等，但是這些元件、層、區域、或區段等不應該被這些術語所限制。因為這些術語僅是用來區隔不同元件、層、區域、或區段等。所以，在不脫離本發明概念之教示的情況下，舉例而言，第一元件、層、區域、或區段亦可以被稱為第二元件、層、區域、或區段。

為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。

圖1為立體圖，例示本揭露一些實施例之半導體裝置10。請參考圖1，半導體裝置10包括半導體基板100、矽穿孔110、以及半導體元件120。在本揭露之一些實施例中，矽穿孔110位於半導體基板內100。在本揭露之一些實施例中，半導體元件120（例如，MOS電晶體）係形成於半導體基板100之一正面102上。在本揭露之一些實施例中，矽穿孔110形成於半導體元件120形成之前。

在本揭露之一些實施例中，矽穿孔110包括導電插件112、擴散阻障層114、以及第一絕緣層116。在本揭露之一些實施例中，導電插件112設置於半導體基板內100。在本揭露之一些實施例中，第一絕緣層116連接半導體基板100且環繞導電插件112。在本揭露之一些實施例中，擴散阻障層114設置於導電插件112與第一絕緣層116之間。在本揭露之一些實施例中，導電插件112包括摻雜的多晶矽。在本揭露之一些實施例中，導電插件112可以使用例如硼、磷或砷之摻雜物而摻雜。在本揭露之一些實施例中，擴散阻障層114係金屬矽化物層。在本揭露之一些實施例中，擴散阻障層114包括二矽化鈦(TiSi ₂)。在本揭露之一些實施例中，第一絕緣層116包括氧化矽。在本揭露之一些實施例中，矽穿孔110另包括設置於擴散阻障層114與第一絕緣層116之間的金屬層118。在本揭露之一些實施例中，金屬層118包括鈦。在本揭露之一些實施例中，半導體裝置10另包括設置於正面102上之第二絕緣層119。在本揭露之一些實施例中，第二絕緣層119連接第一絕緣層116。在本揭露之一些實施例中，第一絕緣層116與第二絕緣層119之材料一致。在本揭露之一些實施例中，第一絕緣層116與第二絕緣層119係一體成型。

在本揭露之一些實施例中，如圖2所示，半導體裝置10可以藉由矽穿孔110而與半導體裝置20電性耦合。在本揭露之一些實施例中，矽穿孔110形成於欲堆疊之半導體裝置10內。在本揭露之一些實施例中，半導體裝置20使用凸塊30附接於矽穿孔110。在本揭露之一些實施例中，根據半導體裝置20之電性設計或功能，半導體裝置20可包含類比或數位電路而作為可電性互連之主動或被動裝置。

圖3為流程圖，例示本揭露一些實施例之製造半導體裝置10之製造方法300。圖4至12為示意圖，例示本揭露一些實施例之半導體裝置10之製造方法300之不同製造階段。如圖4至12之階段亦例示圖3之流程圖。於接下來之討論，圖4至12之製造過程可參照圖3之流程步驟。

請參考圖4，在本揭露之一些實施例中，根據步驟302，如圖3所示，提供半導體基板100。在本揭露之一些實施例中，半導體基板100之材料例如包括但不限於矽、矽覆絕緣層(silicon on insulator)、矽覆藍寶石(silicon on sapphire)、及砷化鎵(GaAs)。在本揭露之一些實施例中，半導體基板100包括正面102及與正面102相對之背面104。

接著，請參考圖4，根據圖3所示之步驟304，形成盲孔410於半導體基板100內，包含形成光阻層420於半導體基板100之上，再使其圖案化；接著，蝕刻半導體基板100而形成盲孔410。在本揭露之一些實施例中，半導體基板100係使用例如反應離子蝕刻(RIE)製程而被蝕刻。在本揭露之一些實施例中，剩餘之半導體基板100具有第一壁面106及第二壁面108，第一壁面106實質上與正面102平行，第二壁面108與正面102及第一壁面106相鄰。

接著，請參考圖5，在本揭露之一些實施例中，透過例如灰化製程，去除光阻層420。接著，如圖6所示，根據圖3所示之步驟306，形成絕緣層425於正面102上，並伸入盲孔410中。在本揭露之一些實施例中，絕緣層425實質上係共形層，其中絕緣層425之水平部分(沿著x方向)以及垂直部分(沿著y方向)實質上具有相同厚度。在本揭露之一些實施例中，絕緣層425設置於正面102、第一壁面106、以及第二壁面108上。在本揭露之一些實施例中，絕緣層425包括二氧化矽、氮化矽、碳化矽、氮氧化矽、及其組合或其複合層狀物。在本揭露之一些實施例中，藉由化學氣相沈積(CVD)製程或高溫氧化製程，形成絕緣層425。在本揭露之一些實施例中，絕緣層425經配置以防止導電材料(敘述如後)與半導體基板100發生短路。

請參考圖7，根據圖3之步驟308，在本揭露之一些實施例中，沈積金屬層430於絕緣層425上。在本揭露之一些實施例中，亦可作為黏著層之金屬層430係全面性地形成並覆蓋絕緣層425。在本揭露之一些實施例中，金屬層430具有均一的厚度。在本揭露之一些實施例中，金屬層430包括金屬材料，例如鈦。在本揭露之一些實施例中，金屬層430包括鈦或鈦合金。在本揭露之一些實施例中，金屬層430係使用例如物理氣相沈積(PVD)而形成。

請參考圖8，根據圖3之步驟310，在本揭露之一些實施例中，沈積含矽導電材料440於盲孔410內。在本揭露之一些實施例中，沈積含矽導電材料440於盲孔內410直到含矽導電材料440的頂面442高於金屬層430的上表面432。在本揭露之一些實施例中，含矽導電材料440可覆蓋金屬層430之上表面432。在本揭露之一些實施例中，含矽導電材料440包括摻雜的多晶矽。在本揭露之一些實施例中，含矽導電材料440係例如透過CVD製程而沈積。

請參考圖9，根據圖3之步驟312，在本揭露之一些實施例中，進行平坦化製程以去除過多的含矽導電材料440以及過多的金屬層430。在本揭露之一些實施例中，平坦化含矽導電材料440及金屬層430直到顯露絕緣層425。在本揭露之一些實施例中，化學機械研磨(CMP)製程被用來提供一平坦的外形，以致於含矽導電材料440的頂面442可大致上與絕緣層425之上表面426為位在一平面。在本揭露之一些實施例中，於含矽導電材料440進行CMP製程時，絕緣層425作為研磨停止層。

請參考圖10，根據圖3之步驟314，進行熱處理製程，至少使金屬層430之部分與含矽導電材料440反應而形成擴散阻障層114。在本揭露之一些實施例中，金屬層430與含矽導電材料440中的矽反應並形成擴散阻障層114。相對應地，擴散阻障層114是金屬矽化物層。在本揭露之一些實施例中，擴散阻障層114包括二矽化鈦。在本揭露之一些實施例中，未反應之含矽導電材料440形成導電插件112。在本揭露之一些實施例中，殘留之未反應之金屬層被當作金屬層118之殘餘，其設置於絕緣層425與擴散阻障層114之間。在本揭露之一些實施例中，經配置以形成擴散阻障層114之熱處理製程較佳地可以為快速熱退火(RTA)製程。在本揭露之一些實施例中，熱處理製程係介於攝氏700至800度之範圍內進行。在本揭露之一些實施例中，擴散阻障層114產生一特性電阻，其遠低於金屬層430(及含矽導電材料440)可達到的電阻。在本揭露之一些實施例中，擴散阻障層114經配置以防止摻雜物質從導電插件112向外擴散至半導體基板100。

請參考圖11，根據圖3之步驟316，進行研磨製程以顯露導電插件112。相對應地，形成矽穿孔110。在本揭露之一些實施例中，從背面104研磨半導體基板100直到顯露導電插件112之端面1124。在本揭露之一些實施例中，連接第一壁面106之絕緣層425的部分被研磨，且剩餘之絕緣層包括第一絕緣層116及第二絕緣層119，其中第一絕緣層116連接第二壁面108，且第二絕緣層119設置於正面102上。在本揭露之一些實施例中，進行研磨製程之後，設置於第一壁面106之上之金屬層118之未反應的部分與擴散阻障層114被去除。如圖11，在本揭露之一些實施例中，設置於半導體基板內100之矽穿孔110包括設置於半導體基板100之導電插件112，圍繞導電插件112之擴散阻障層114，且第一絕緣層116環繞擴散阻障層114。在本揭露之一些實施例中，矽穿孔110可另包括設置於擴散阻障層114與第一絕緣層116之間的金屬層118。

請參考圖12，根據如圖3之步驟318，矽穿孔110完成之後，可用傳統的製程步驟形成至少一半導體元件120於半導體基板上100。相對應地，半導體裝置10已完全形成。

總之，藉由上述半導體裝置，設置於導電插件與第一絕緣層之間的擴散阻障層含有矽化物，不僅可以防止導電插件之摻雜物向外擴散至半導體元件，還可減少矽穿孔之整體電阻。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

本揭露一方面提供一種半導體裝置。該半導體裝置包括一半導體基板及至少一矽穿孔。該矽穿孔包括一導電插件、一第一絕緣層、及一擴散阻障層。該導電插件設置於該半導體基板內。該第一絕緣層環繞該導電插件。該擴散阻障層設置於該導電插件與該第一絕緣層之間，經配置以防止摻雜物從該導電插件向外擴散至該半導體基板。

本揭露另一方面提供一種半導體裝置的製造方法，該製造方法包括提供一半導體基板；形成至少一盲孔於該半導體基板內；沈積一金屬層於該半導體基板之一正面上且伸入該盲孔內；沈積一含矽導電材料於該盲孔內；進行一熱處理製程，使該金屬層之部分與該含矽導電材料反應，以形成一擴散阻障層；以及進行一研磨製程，從相對於該半導體基板之該正面的一背面，直到顯露該含矽導電材料。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

10 半導體裝置 20 半導體裝置 30 凸塊 100 半導體基板 102 正面 104 背面 106 第一壁面 108 第二壁面 110 矽穿孔 112 導電插件 114 擴散阻障層 116 第一絕緣層 118 金屬層 119 第二絕緣層 120 半導體元件 300 製造方法 302 步驟 304 步驟 306 步驟 308 步驟 310 步驟 312 步驟 314 步驟 316 步驟 318 步驟 410 盲孔 420 光阻層 425 絕緣層 426 上表面 430 金屬層 432 上表面 440 含矽導電材料 442 頂面 1124 端面

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。圖1為立體圖，例示本揭露一些實施例之半導體裝置。圖2為剖面圖，例示本揭露一些實施例之堆疊半導體裝置。圖3為流程圖，例示本揭露一些實施例之半導體裝置的製造方法。圖4至12為剖面圖，例示本揭露一些實施例之半導體裝置的製造方法的過程。

10 半導體裝置 100 半導體基板 102 正面 110 矽穿孔 112 導電插件 114 擴散阻障層 116 第一絕緣層 118 金屬層 119 第二絕緣層 120 半導體元件

Claims

一種半導體裝置之製造方法，包含：提供一半導體基板；形成至少一盲孔於該半導體基板內；沈積一金屬層於該半導體基板之一正面上且伸入該盲孔內；沈積一含矽導電材料於該盲孔內；進行一熱處理製程，使該金屬層之一部分與該含矽導電材料反應，以形成一擴散阻障層；以及進行一研磨製程，從相對於該半導體基板之該正面的一背面，直到顯露該含矽導電材料。
如請求項1所述之製造方法，其中在沈積該金屬層之前，另包括沈積一絕緣層於該半導體基板之該正面上並伸入該盲孔。
如請求項2所述之製造方法，其中該絕緣層實質上為一共形層。
如請求項2所述之製造方法，其中該含矽導電材料沈積於該盲孔內直到該含矽導電材料之一頂面高於該金屬層之一上表面。
如請求項4所述之製造方法，另包括進行一平坦化製程以平坦化該含矽導電材料以及該金屬層直到顯露該絕緣層。
如請求項1所述之製造方法，其中該金屬層具有均一的厚度。
如請求項1所述之製造方法，其中該熱處理製程係於介於攝氏700至800度之範圍內進行。
如請求項1所述之製造方法，另包括形成至少一半導體元件於該半導體基板上。