TWI701673B

TWI701673B - 根據本地源線ｍｒａｍ架構之合併的寫入驅動器

Info

Publication number: TWI701673B
Application number: TW108113231A
Authority: TW
Inventors: 郝午陽; 汪傑克Ｔ; 江春松
Original assignee: 美商格芯（美國）集成電路科技有限公司
Priority date: 2018-05-18
Filing date: 2019-04-16
Publication date: 2020-08-11
Also published as: US20190355402A1; US10699763B2; CN110503994B; CN110503994A; TW202004766A; DE102019205647A1

Abstract

本案係有關於一種結構，其包括一合併的寫入驅動器電路，其具有一第一裝置鄰近於一第一記憶體陣列，與一第二裝置鄰近於一第二記憶體陣列，且該合併的寫入驅動器電路配置用以在該第一裝置與該第二裝置之間共用一寫入驅動器線。

Description

根據本地源線MRAM架構之合併的寫入驅動器

本案係有關於一合併的寫入驅動器，更特別有關於根據本地源線磁阻隨機存取記憶體(MRAM)架構之一合併的寫入驅動器的電路與方法。

磁阻隨機存取記憶體包括一電性連接的磁阻記憶元件陣列，其稱為磁穿隧接面(MTJ)。每個磁穿隧接面包括一自由層與一固定/參考層，每一層包括一磁性材料層。一非磁性絕緣隧道屏障將該自由層與該固定/參考層分開。該自由層與該參考層藉由該隧道屏障磁解耦合。該自由層具有一可變磁化方向，且該參考層具有一不變磁化方向。

一磁穿隧接面藉由切換該自由層的磁化狀態來儲存資訊。當該自由層的磁化方向是平行於該參考層的磁化方向時，該磁穿隧接面是處於一低電阻狀態。相反地，當該自由層的磁化方向是反平行於該參考層的磁化方向時，該磁穿隧接面是處於一高電阻狀態。該磁穿隧接面的電阻差異可用以指示一邏輯「1」或「0」，從而儲存一位元資訊。一磁穿隧接面的穿隧磁阻(TMR)決定該高電阻狀態與該低電阻狀態之間的電阻差異。該高電阻狀態與該低電阻狀態之間的一相對高的差異有利於MRAM中的讀取操作。

在本案的一方面，一種結構包括：一合併的寫入驅動器電路，其具有一第一裝置鄰近於一第一記憶體陣列，與一第二裝置鄰近於一第二記憶體陣列，且該合併的寫入驅動器電路配置用以在該第一裝置與該第二裝置之間共用一寫入驅動器線。

在本案的另一方面，一種電路包括：複數條位元線；複數條參考位元線；一合併的寫入驅動器電路，其連接到一共用寫入驅動器線，且其經由複數個上拉裝置連接到該複數條參考位元線；一第一組電晶體，其具有一汲極連接到該複數條參考位元線，與一源極連接到一全域源線；一第二組電晶體，其具有一汲極連接到一字線，與一源極連接到一公共源線；及一未使用的全域多工輸出，其位在該第一組電晶體中，且連接到一下拉接腳，以完成一電流迴路，用以執行數據的一寫入操作。

在本案的另一方面，一種方法包括：在鄰近於一第一記憶體陣列的一第一裝置與鄰近於一第二記憶體陣列的一第二裝置之間，共用一寫入驅動器線；及在該寫入驅動器線連接到一合併的寫入驅動器電路時，執行數據的一寫入操作。

1‧‧‧MRAM架構

1’‧‧‧MRAM架構

2‧‧‧頂部記憶體陣列

3‧‧‧底部記憶體陣列

4‧‧‧合併的寫入驅動器

5‧‧‧電路

6‧‧‧頂部位元線多工器

7‧‧‧底部位元線多工器

8‧‧‧第一寫入驅動器區域

9‧‧‧第二寫入驅動器區域

10‧‧‧列多工電路

10’‧‧‧列多工電路

11‧‧‧感測放大器

20‧‧‧群組

21-29‧‧‧NMOS電晶體

30‧‧‧群組

31-39‧‧‧NMOS電晶體

40‧‧‧群組

41-49‧‧‧NMOS電晶體

50‧‧‧群組

51-59‧‧‧NMOS電晶體

60‧‧‧參考列位元線

61-63‧‧‧電阻

80‧‧‧參考列位元線

81-83‧‧‧電阻

90‧‧‧參考列位元線

91-93‧‧‧電阻

110‧‧‧參考列位元線

111-113‧‧‧電阻

120‧‧‧全域源線

130‧‧‧字線

140‧‧‧公共源線

150‧‧‧左側

160‧‧‧右側

165‧‧‧未使用的全域多工輸出

170‧‧‧上拉裝置

180‧‧‧下拉接腳

190‧‧‧上拉裝置

200‧‧‧共用寫入驅動器線

220‧‧‧MRAM架構

230‧‧‧合併的寫入驅動器

240‧‧‧第一寫入驅動器

250‧‧‧第二寫入驅動器

260‧‧‧第一NMOS電晶體

270‧‧‧第二NMOS電晶體

280‧‧‧第一NMOS電晶體

290‧‧‧第二NMOS電晶體

300‧‧‧第一NMOS電晶體

310‧‧‧第二NMOS電晶體

320‧‧‧第一NMOS電晶體

330‧‧‧第二NMOS電晶體

Vsupply‧‧‧供應電壓

Vbias‧‧‧偏置電壓

ON‧‧‧開啟

OFF‧‧‧關閉

vdda‧‧‧電壓供應位準

vpnu‧‧‧上拉電壓位準

vpnd‧‧‧下拉電壓位準

vpnf‧‧‧電壓拉動n-跟隨器

本案將藉由其範例性實施例之非限制性範例，配合參考在此提出的多個圖式，於下做詳細描述說明。

圖1顯示了根據本案的各方面之具有一合併的寫入驅動器的一MRAM架構。

圖2顯示了根據本案的各方面之具有一合併的寫入驅動器的另一MRAM架構。

圖3顯示了根據本案的各方面之具有一合併的寫入驅動器，並操作在一向下寫入操作期間的一列多工器解碼線路圖。

圖4顯示了根據本案的各方面之具有一合併的寫入驅動器，並操作在一向上寫入操作期間的一列多工器解碼線路圖。

圖5顯示了根據本案的各方面之具有一合併的寫入驅動器架構的另一MRAM架構。

本案係有關於一種合併的寫入驅動器，更特別有關於根據本地源線磁阻隨機存取記憶體(MRAM)架構之一合併的寫入驅動器的電路與方法。在更具體的實施例中，本案提供了一合併的寫入驅動器。就優勢而言，本案藉由提供用於MRAM架構之頂部陣列與底部陣列的一合併的寫入驅動器來節省矽面積，而未增加寄生電阻。

在習知的電路中，一本地源線架構中的位元線與源線是平行的，而使得在一MRAM位元單元陣列區塊的一側使用一寫入驅動器，且未犧牲高寄生電阻。此外，在一MRAM架構的習知電路中，該位元線與該源線是平行的，為了產生較低的寄生電阻，下拉驅動器與上拉驅動器需要放置於該MRAM位元單元陣列區塊的每一側上。否則，若習知電路中的下拉驅動器與上拉驅動器皆未放置於MRAM位元單元陣列區塊的每一側，則寄生電阻將會加倍，此會對MRAM讀取性能產生負面的影響。另外，在習知電路中，該MRAM架構在該位元單元陣列區塊之間放置一感測放大器(SA)與一寫入驅動器，以共用一相同的電路，藉以提高面積效率。由於習知電路的本地源線架構，該寫入驅動器因此可置放在兩個位元單元陣列區塊(即，一頂部陣列與一底部陣列)的每一側上。

相對於習知電路，本案可減少電路面積，並藉由合併該頂部陣列與該底部陣列兩者的寫入驅動器，來改善面積效率，而未增加寄生電阻。在實施例中，本案可提供一合併的寫入驅動器架構，其具有增強的面積效率、更佳的切換電流驅動能力、或者同時具有增強的面積效率與更佳的切換電流驅動能力。在此所述電路中，該感測放大器與該寫入驅動器放置在位元單元陣列區塊之間並被共用，以提高面積效率，而未犧牲寄生電阻。此外，該共用的寫入驅動器可用以提供足夠的切換電流(具有限度)，以減少寫入位元錯誤率。如本領域中具有通常技術者應所理解，上拉裝置的尺寸占寫入驅動器的一大部分，並且影響了矽面積。

在本案內容中，藉由連接頂部記憶體陣列與底部記憶體區域之間的驅動汲極/源極，寫入驅動器的面積效率可顯著提高，並且具有相同的電流驅動能力。或者，致使更佳寫入位元錯誤率的高電流驅動能力可使用相同的矽面積來實現。最後，可以折衷地同時實現提高的面積效率與提高的電流驅動能力。

圖1顯示了根據本案的各方面之具有一合併的寫入驅動器架構的一MRAM架構。在圖1中，該具有一合併的寫入驅動器架構的MRAM架構1包括：一頂部記憶體陣列2、一底部記憶體陣列3、一合併的寫入驅動器4、與一共用寫入驅動器線200。再者，在圖1中，一電路5表示一硬體設計佈局的範例，其相對應於該具有合併的寫入驅動器架構的MRAM架構。

在圖1中，該合併的寫入驅動器4位於頂部記憶體陣列2與底部記憶體陣列3之間。此外，合併的寫入驅動器4包括一第一NMOS電晶體260，位於頂部記憶體陣列2附近。第一NMOS電晶體260具有一汲極連接到一供應電壓Vsupply、一閘極連接到一偏置電壓Vbias、以及一源極連接到共用寫入驅動器線200。此外，合併的寫入驅動器4包括一第二NMOS電晶體270，位於底部記憶體陣列3附近。第二NMOS電晶體270具有一汲極連接到一供應電壓Vsupply、一閘極連接到一偏置電壓Vbias、以及一源極連接到共用寫入驅動器線200。

在圖1所示的操作中，合併的寫入驅動器4包括來自第一 NMOS電晶體260與第二NMOS電晶體270的一寫入切換電流。電路1在每一側上利用更小的NMOS裝置，以允許更佳的面積效率。選擇性地(或額外地)，該操作利用NMOS裝置促進切換工作，可允許更佳的切換電流(即，更佳的寫入位元錯誤率)。

圖2顯示了根據本案的各方面之具有一合併的寫入驅動器架構的另一MRAM架構。在圖2中，具有一合併的寫入驅動器架構的MRAM架構1'包括一頂部記憶體陣列2、一底部記憶體陣列3、一合併的寫入驅動器4(如箭頭所示)、一頂部位元線多工器6、一底部位元線多工器7、一感測放大器11、與一共用寫入驅動器線200。在圖2中，合併的寫入驅動器4包括一第一寫入驅動器區域8與一第二寫入驅動器區域9。感測放大器11包括一移位暫存器與一數位遮罩(DMASK)邏輯。

再者，類似於圖1，合併的寫入驅動器4的第一NMOS電晶體260在圖2中具有一汲極連接到一供應電壓Vsupply、一閘極連接到一偏置電壓Vbias、以及一源極連接到共用寫入驅動器線200。合併的寫入驅動器4的第二NMOS電晶體270具有一汲極連接到一供應電壓Vsupply、一閘極連接到一偏置電壓Vbias、以及一源極連接到共用寫入驅動器線200。

相對於習知電路，在此所述的一MRAM架構在頂部記憶體陣列2附近不需要具有一額外的頂部寫入驅動器與一額外的頂部源線多工器，在底部記憶體陣列3附近不需要具有一額外的底部寫入驅動器與一額外的底部源線多工器。因此，在本案中，當該等實施例使用合併的寫入驅動器4時，可藉由消除該額外的頂部寫入驅動器、該額外的頂部源線多工器、該額外的底部寫入驅動器、與該額外的底部源線多工器來節省面積。

圖3顯示了根據本案的各方面之具有一合併的寫入驅動器架構，並操作在一向下寫入操作期間的一列多工器解碼線路圖。在圖3中，列多工電路10的位元列被分成四個群組：群組20、群組30、群組40與群組50。群組20、30、40與50中的每一群組包括一對應的參考列位元線60、 80、90與110。列多工電路10的一左側150包括64位元線(即，每組32位元線)與兩條參考列位元線(即，參考列位元線60、80)。列多工電路10的一右側160包括64位元線(即，每組32位元線)與兩條參考列位元線(即，參考列位元線90、110)。圖3亦包括圖1與圖2的共用寫入驅動器線200與一合併的寫入驅動器210(其類似於圖1與圖2中的合併的寫入驅動器4)。

在圖3中，群組20包括NMOS電晶體21、22與23，其汲極連接到一參考列位元線60，且其源極連接到一全域源線120。群組20亦包括一NMOS電晶體24，其具有一汲極連接到全域源線120，與一源極連接到一電阻61。另外，群組20包括一NMOS電晶體25，其汲極連接到全域源線120，且其源極連接到一電阻62。又，在群組20中，一NMOS電晶體26具有其汲極連接到全域源線120，與其源極連接到一電阻63；而NMOS電晶體27、28與29具有其汲極連接到一字線130，與其源極連接到一公共源線140。

在圖3中，群組30包括NMOS電晶體31、32與33，其汲極連接到一參考列位元線80，且其源極連接到一全域源線120。群組30亦包括一NMOS電晶體34，其汲極連接到全域源線120，且其源極連接到一電阻81。另外，群組30包括一NMOS電晶體35，其汲極連接到全域源線120，且其源極連接到一電阻82。又，在群組30中，一NMOS電晶體36具有一汲極連接到全域源線120，與一源極連接到一電阻83；而NMOS電晶體37、38與39具有其汲極連接到一字線130，與其源極連接到一公共源線140。

在圖3中，群組40包括NMOS電晶體41、42與43，其汲極連接到一參考列位元線90，且其源極連接到一全域源線120。群組40亦包括一NMOS電晶體44，其汲極連接到全域源線120，且其源極連接到一電阻91。另外，群組40包括一NMOS電晶體45，其具有一汲極連接到全域源線120，與一源極連接到一電阻92。又，在群組40中，一NMOS電晶體46具有其汲極連接到全域源線120，與其源極連接到一電阻93；而NMOS電晶體47、48與49具有其汲極連接到一字線130，與其源極連接到一公共源線140。

在圖3中，群組50包括NMOS電晶體51、52與53，其汲極連接到一參考列位元線110，且其源極連接到一全域源線120。群組50亦包括一NMOS電晶體54，其汲極連接到全域源線120，且其源極連接到一電阻111。另外，群組50包括一NMOS電晶體55，其汲極連接到全域源線120，且其源極連接到一電阻112。又，在群組50中，一NMOS電晶體56具有其汲極連接到全域源線120，與其源極連接到一電阻113；而NMOS電晶體57、58與59具有其汲極連接到一字線130，與其源極連接到一公共源線140。

列多工電路10包括一上拉裝置170，其具有一下拉電壓位準(即，VPND)、一下拉接腳180、一上拉裝置190，其具有一上拉電壓位準(即，VPNU)、與另一未使用的全域多工輸出165。此外，列多工器電路10亦包括共用寫入驅動器線200與一合併的寫入驅動器210。

在圖3的一向下寫入操作中，未使用的全域多工輸出165(即，被選定但未使用的列)連接到下拉接腳180。因此，未使用的全域多工輸出165將如同複數個下拉電流分支中的一個運作，該等下拉電流分支平行於公共源線140到全域源線120上的下拉接腳180之間。在圖3中，列多工電路10具有一數位遮罩DMASK邏輯，其被更新，以將下拉接腳180添加在一被選定但未使用的列(即，未使用的全域多工輸出165)上。

在圖3的向下寫入操作中，NMOS電晶體22、23、24、31、32、33、42、43、44、51、52與53為關閉(OFF)，而NMOS電晶體21、25、26、27、28、29、34、35、36、37、38、39、41、45、46、47、48、49、54、55、56、57、58與59為開啟(ON)。此外，如圖3的向下寫入操作所示，電流從電晶體21流動到電晶體27。再者，在圖3中，電流流動通過了電晶體25、26、34、35、36、41、45、46、54、55與56。另外，下拉接腳180提供一下拉到接地，以使電晶體41完成該向下寫入操作的一電流迴路。圖3中的共用寫入驅動器線200與合併的寫入驅動器210使用下拉接腳180，來提供一下拉到接地。

圖4顯示了根據本案的各方面之具有一合併的寫入驅動器架構，並操作在一向上寫入操作期間的一列多工器解碼線路圖。圖4類似於圖3，除了列多工電路10'包括一下拉接腳180、一上拉裝置190，其具有一上拉電壓位準(即，VPNU)、與另一未使用的全域多工輸出165。此外，列多工電路10'亦包括圖1與圖2的共用寫入驅動器線200與合併的寫入驅動器210(其類似於圖1與圖2中的合併的寫入驅動器4)。

在圖4的向上寫入操作中，未使用的全域多工輸出165(即，被選定但未使用的列)連接到一上拉接腳190。另外，上拉位準跟隨著向上寫入操作的上拉電壓位準(即VPNU)，以避免VPNU與VPND之間的漏電流。因此，未使用的全域多工輸出165將如同複數個上拉電流分支中的一個運作，該等上拉電流分支平行於全域源線120上的上拉接腳190到公共源線140之間。在圖4中，列多工電路10'具有一數位遮罩DMASK邏輯，其被更新，以將具有一上拉電壓位準(即VPNU)的一額外上拉接腳190添加在一被選定但未使用的列(即，未使用的全域多工輸出165)上。

在圖4的向上寫入操作中，NMOS電晶體22、23、24、31、32、33、42、43、44、51、52與53為關閉(OFF)，而NMOS電晶體21、25、26、27、28、29、34、35、36、37、38、39、41、45、46、47、48、49、54、55、56、57、58與59為開啟(ON)。此外，如圖4的向上寫入操作所示，向上電流從電晶體27流動到電晶體21。再者，在圖4中，向下電流流動通過了電晶體25、26、34、35、36、41、45、46、54、55與56。另外，電晶體41連接到一上拉接腳190，使得電流從一電源流動到群組40，然後與全域源線120組合，以提供用於向上寫入操作的一上拉電流之電力給一目標裝置。圖4中的共用寫入驅動器線200與合併的寫入驅動器210使用上拉接腳190，來提供電流到一位元單元裝置。

圖5顯示了根據本案的各方面之具有一合併的寫入驅動器架構的另一MRAM架構。在圖5中，具有一合併的寫入驅動器的MRAM架構220包括頂部記憶體陣列2、底部記憶體陣列3、一合併的寫入驅動器230、與一共用寫入驅動器線200。在圖5中，合併的寫入驅動器230合併一第一寫入驅動器240以及一第二寫入驅動器250。

在圖5中，第一寫入驅動器240包括：一第一NMOS電晶體300，其具有一汲極連接到一電壓供應位準vdda，與一閘極連接到一上拉電壓位準VPNU；及一第二NMOS電晶體310，其具有一汲極連接到電壓供應位準vdda，與一閘極連接到上拉電壓位準VPNU。再者，在第一寫入驅動器240中，第一NMOS電晶體300具有一源線，其不與第二NMOS電晶體310的一源線連接。第二寫入驅動器250包括：一第一NMOS電晶體320，其具有一汲極連接到一電壓供應位準vdda，與一閘極連接到一下拉電壓位準VPND；及一第二NMOS電晶體330，其具有一汲極連接到電壓供應位準vdda，與一閘極閘極連接到一下拉電壓位準VPND。此外，在第二寫入驅動器250中，第一NMOS電晶體320具有一源線，其不與第二NMOS電晶體330的一源線連接。

在圖5中，合併的寫入驅動器230，其合併該第一寫入驅動器240與第二寫入驅動器250，且具有一第一NMOS電晶體280與一第二NMOS電晶體290。此外，合併的寫入驅動器230的第一NMOS電晶體280具有一汲極連接到電壓供應位準vdda、一閘極連接到一電壓拉動n-隨動器VPNF、以及一源極連接到共用寫入驅動器線200。合併的寫入驅動器230的第二NMOS電晶體290具有一汲極連接到電壓供應位準vdda、一閘極連接到電壓拉動n-隨動器VPNF、以及一源極連接到共用寫入驅動器線200。

在圖5中，上拉電壓位準VPNU與下拉電壓位準VPND將合併到用於頂部記憶體陣列2與底部記憶體陣列3的電壓拉動n-跟隨器VPNF中。此外，電壓拉動n-跟隨器VPNF在一寫入(或抹除)操作期間將是上拉電壓位準VPNU，且在一向下寫入(或編程)操作期間將是下拉電壓位準VPND。

在圖5中，具有合併的寫入驅動器230的MRAM架構可比習知MRAM架構的電路節省大約2%的面積，其中該習知MRAM架構的電路包括用於頂部記憶體陣列與底部記憶體陣列中的每一者之獨立的寫入驅動器。此外，在本案中，在合併的寫入驅動器230的每一側上利用更小的NMOS裝置，可帶來一更佳的面積效率。可替代地(或另外)，在合併的寫入驅動器230的每一側上利用NMOS裝置促進切換工作，可帶來一更佳的切換電流(即，更佳的寫入位元錯誤率)。

本案的根據本地源線磁阻隨機存取記憶體(MRAM)架構之一合併的寫入驅動器的電路與方法可使用多種不同的工具，以多種方式製造。但是，一般而言，上述該等方式和工具用於形成尺寸為微米與奈米級的多個結構。該等方式(即多種技術)已由積體電路技術採用，並用以製造本案的根據本地源線磁阻隨機存取記憶體架構之一合併的寫入驅動器的電路與方法。例如：該等結構是建構在晶圓上，並且實現在一晶圓頂部上可藉由光刻製程進行圖案化的材料之薄膜上。更特別地，根據本地源線磁阻隨機存取記憶體架構之一合併的寫入驅動器的電路與方法的製造使用了三個基本建構方塊：(i)在一基板上沉積薄膜材料、(ii)藉由光刻成像在該薄膜的頂部上施加一圖案化遮罩、及(iii)選擇性地蝕刻該薄膜至該遮罩。

如上所述的方法是用於積體電路晶片的製造。所製得的積體電路晶片可由製造商以原始晶圓形式(即，作為具有複數個未封裝晶片的單一晶圓)，如一裸晶、或以一封裝形式分配。在後一種情況下，該晶片安裝在一單晶片封裝(例如：一塑料載體，其帶有固定到一母板或其他更高級別載體的引線)中或一多晶片封裝(例如：一陶瓷載體，其具有表面互連或埋置互連中的任一者或兩者)中。在任何情況下，該晶片之後與其他晶片、離散的電路元件與/或其他訊號處理裝置整合，以作為(a)一中間產品(例如：一母板)或(b)一最終產品中的一部分。該最終產品可以是包括積體電路晶片的任何產品，範圍從玩具與其他低端應用產品到具有一顯示器、一鍵盤或其他輸入裝置、以及一中央處理器的進階電腦產品。

本案各種實施例的描述已經出於說明的目的做詳述，但是並非旨在窮舉或限制於所揭露的實施例。在不脫離所描述的實施例之範圍與精神的情況下，許多修改與變化對於本領域中具有通常技術者而言是顯而易見。這此所用的術語是選來用以最佳解釋實施例的原理、市場中發現的技術之實際應用或技術改進，或使本領域中具有通常技術者能夠理解在此揭露的實施例。