TWI796831B

TWI796831B - 半導體封裝及其形成方法

Info

Publication number: TWI796831B
Application number: TW110142223A
Authority: TW
Inventors: 蔡宜霖; 劉乃瑋; 許文松
Original assignee: 聯發科技股份有限公司
Priority date: 2020-11-13
Filing date: 2021-11-12
Publication date: 2023-03-21
Also published as: TW202220131A; DE102021128933B4; US20220157732A1; CN114497025A; DE102021128933A1; US12136597B2

Abstract

一種半導體封裝包括第一晶粒結構、設置在第一晶粒結構上的第一重分佈結構、設置在第一重分佈結構上的第二晶粒結構以及設置在第二晶粒結構上的第二重分佈結構。第一晶粒結構包括仲介層，仲介層包括半導體基板和穿過半導體基板的通孔。第一積體電路晶粒設置在仲介層的半導體基板中。第二晶粒結構包括封裝在密封體中的第二積體電路晶粒和穿過密封體的多個導電柱。第一積體電路晶粒通過第一重分佈結構、導電柱和第二重分佈結構電連接到第二積體電路晶粒。

Description

半導體封裝及其形成方法

本發明涉及一種半導體封裝及其形成方法，尤其涉及一種具有三維（three-dimensional）堆疊積體電路晶粒（die）的半導體封裝及其形成方法。

為了確保電子產品和通信設備的小型化和多功能化，具有積體電路晶粒的半導體封裝被設計成小尺寸以支援高操作速度和高能性。對增加輸入輸出 (I/O) 數量和高性能積體電路 (integrated circuit，IC) 晶片的需求導致了半導體封裝的發展。對於二維（two-dimensional，2D）IC組成（formation），集成部件（component）佔據的體積基本上在半導體晶圓（wafer）的表面上。儘管光刻技術（lithography）的顯著改進已經導致二維IC組成的顯著改進，但在二維中可以獲得的集成密度存在物理限制。

為了進一步提高集成密度，已經在堆疊結構中採用了具有通孔（through-via）的仲介層（interposer），例如具有矽通孔(through-silicon-via，TSV)的矽仲介層（silicon interposer）。在2.5D半導體封裝製造工藝中，首先將幾個IC晶粒附接（attach）到具有並排（side-by-side）排列的TSV的矽仲介層。IC晶粒使用微凸塊（micro-bump）附接到矽仲介層。然後將矽仲介層附接到封裝基板上，然後進行分割（singulation）工藝。所得堆疊結構可以安裝在印刷電路板上。

儘管現有的半導體封裝已經足以滿足它們的預期目的，但是在一些方面它們不是完全令人滿意的。例如，通過微凸塊在2.5D半導體封裝中的晶粒到晶粒連接不能提供足夠的I/O數量和/或互連。此外，隨著對高密度集成半導體封裝製造的要求不斷提高，2.5D半導體封裝的運行效率需要提高以滿足封裝性能要求。因此，半導體積體電路技術領域中的半導體封裝還存在一些需要克服的問題。

本發明的一些實施例提供了半導體封裝。半導體封裝的示例性實施例包括第一晶粒結構、設置在第一晶粒結構上的第一重分佈結構、設置在第一重分佈結構上的第二晶粒結構和設置在第二晶粒結構上的第二重分佈結構。在一些實施例中，第一晶粒結構包括仲介層，並且仲介層包括半導體基板（substrate）和穿過半導體基板的通孔。在一些實施例中，第一積體電路晶粒設置在仲介層的半導體基板中。在一些實施例中，第二晶粒結構包括封裝（encapsulate）在密封體(encapsulant)中的第二積體電路晶粒和穿過密封體的多個導電柱。在一些實施例中，第一積體電路晶粒通過第一重分佈結構、導電柱和第二重分佈結構電耦接到第二積體電路晶粒。

本發明的一些實施例提供了半導體封裝。半導體封裝的示例性實施例包括第一晶粒結構、設置在第一晶粒結構上的第一重分佈結構、設置在第一重分佈結構上的第二晶粒結構和設置在第二晶粒結構上的第二重分佈結構。在一些實施例中，第一晶粒結構包括設置在仲介層的半導體基板中的第一積體電路晶粒。仲介層具有穿過半導體基板的通孔。在一些實施例中，第二晶粒結構包括封裝在密封體中的第二積體電路晶粒和穿過密封體的多個導電柱。在一些實施例中，第一積體電路晶粒的接合墊的頂面與第一重分佈結構物理接觸，而第二積體電路晶粒的接合墊的頂面與第二重分佈結構物理接觸。

本發明的一些實施例提供了一種形成半導體封裝的方法。首先，提供包括設置在仲介層的半導體基板中的第一積體電路晶粒的第一晶粒結構。仲介層具有穿過半導體基板的通孔。形成半導體封裝的方法還包括在第一晶粒結構上形成第一重分佈結構以及在第一重分佈結構上形成第二晶粒結構。在一些實施例中，第二晶粒結構包括封裝在密封體中的第二積體電路晶粒和穿過密封體的導電柱。形成半導體封裝的方法還包括在第二晶粒結構上形成第二重分佈結構。在一些實施例中，第一積體電路晶粒通過第一重分佈結構、導電柱和第二重分佈結構電耦接到第二積體電路晶粒。

本發明提供的半導體封裝中第一晶粒結構包括具有通孔的仲介層和第一積體電路晶粒，使得設置在所述第一晶粒結構上的第一重分佈結構的設計可以具有很大的靈活性，例如第一重分佈結構的線寬和線間距可以比較小。

以下實施例將結合附圖進行詳細說明。

以下描述是實施本發明的最佳設想模式。該描述是為了說明本發明的一般原理而進行的，不應被理解為限制性的。本發明的範圍通過參考所附請求項來確定。

下面參照附圖充分描述本發明構思，其中示出了本發明構思的示例性實施例。從將參照附圖更詳細地描述的以下示例性實施例，本發明構思和實現它們的方法的優點和特徵將變得明顯。然而，應當注意，本發明構思不限於以下示例性實施例，並且可以以各種形式實現。因此，提供示例性實施例僅用於公開本發明構思並使所屬領域具有通常知識者知道本發明構思的類別。此外，所示的附圖只是示意性的並且是非限制性的。在附圖中，為了說明的目的，一些元件的尺寸可能被誇大而不是按比例繪製。尺寸和相對尺寸可以不對應實施本發明的實際尺寸。

這裡使用的術語僅用於描述特定實施例的目的，並不旨在限制本發明。如本文所用，單數術語“a”、“an”和“the”也旨在包括複數形式，除非上下文另有明確指示。如本文所用，術語“和/或”包括一個或多個相關聯的所列專案的任何和所有組合。應當理解，當一個部件（element）被稱為“耦接”或“接觸”到另一個部件時，它可以直接連接到或接觸到另一個部件，或者可以存在中間部件。

類似地，應當理解，當諸如層、區域或基板的部件被稱為在另一個部件“上”時，它可以直接在另一個部件上或者可以存在中間部件。相反，術語“直接”意味著沒有中間部件。應當理解，術語“包含”和/或“包括”，當在本文中使用時，指定所述特徵、整數、步驟、操作、部件和/或組件的存在，但是不排除存在或添加一個或多個其他特徵、整數、步驟、操作、部件、組件和/或其組合。

此外，為了便於描述，本文中可以使用空間相對術語，例如“下方”、“上方”、“下面”、“上面”等來描述如圖所示出的一個部件或特徵與另一個部件或者特徵的關係。除了圖中描繪的方向（orientation）之外，空間相對術語旨在涵蓋使用或操作中的器件的不同方向。應當理解，儘管這裡可以使用術語第一、第二、第三等來描述各種部件，但是這些部件不應受這些術語的限制。這些術語僅用於區分一個部件與另一個部件。因此，在不脫離本發明的教導的情況下，一些實施例中的第一部件在其他實施例中可被稱為第二部件。在此解釋和說明的本發明構思的方面的示例性實施例包括它們的互補對應物。在整個說明書中，相同或相似的附圖標記或參考標號表示相同或相似的部件。

描述了本發明的一些實施例。應當注意，可以在這些實施例中描述的階段之前、期間和/或之後提供附加程式。對於不同的實施例，可以替換或消除所描述的一些階段。可以將附加功能添加到半導體封裝中。對於不同的實施例，下面描述的一些特徵可以被替換或消除。儘管一些實施例討論了以特定順序執行的程式，但是這些程式可以以另一邏輯順序執行。

根據本發明的一些實施例，以下描述半導體封裝及其形成方法。在一些實施例中，半導體封裝的下部晶粒（lower die）結構包括仲介層（interposer）和設置在仲介層（interposer）的半導體基板（substrate）中的第一積體電路晶粒。仲介層包括多個通孔（through-via）（例如，矽通孔（through-silicon-via）；縮寫為“TSV”）。包括至少一個積體電路晶粒的仲介層也可稱為主動TSV仲介層。在一些實施例中，封裝中的主動TSV仲介層實現了3D-IC（three dimensional-integrated circuit，三維積體電路）堆疊結構，而不是使用非主動TSV仲介層的2.5D-IC結構。主動TSV仲介層可以包括多晶粒（multi-die）。此外，下部晶粒結構中的一個或多個積體電路晶粒可以通過重分佈層（redistribution layer，縮寫為“RDL”）和穿過密封體的導電柱電耦接到上部晶粒結構中的一個或多個積體電路晶粒而無需使用凸塊（bump）。因此，根據一些實施例，使用主動 TSV 仲介層的 3D-IC 堆疊比傳統的晶片上晶片（chip-on-chip）或晶圓上晶圓（wafer-on-wafer）連接（例如，Cu-Cu 鍵合（bond））更靈活。此外，在本發明的一些實施例中，主動TSV仲介層為RDL路由設計提供了更大的靈活性。導線寬度和線間距（L/S）可降低至約2.0/2.0μm或小於約2.0/2.0μm，這突破封裝開發的瓶頸。此外，根據一些實施例的主動TSV仲介層和重分佈層(RDL)最小化信號路徑以提高處理速度（例如傳送速率），並且還具有低功率和低延遲的優點。此外，在一些實施例中，由矽製成的主動TSV仲介層的導熱率（thermal conductivity）大於密封劑(例如，由模塑膠製成)的導熱率。設置在主動矽TSV仲介層中的積體電路晶粒具有更好的熱性能。因此，實施例中通過主動矽TSV仲介層連接的晶片堆疊可以提供由於具有矽扇出（即仲介層的底層）的仲介層中積體電路晶粒的熱問題的解決方案。

下面提供根據本發明的一些實施例的形成半導體封裝的方法之一。應當注意，本發明不限於這裡提供的示例性封裝結構和形成方法。下面描述的那些結構和步驟僅用於提供半導體封裝的配置和製造的示例。

第1A圖，第1B圖，第1C圖，第1D圖，第1E圖和第1F圖是根據本發明的一些實施例的形成半導體封裝的方法的中間階段的截面圖。為簡化示意圖，此處的附圖僅描繪了一個晶粒區域內的結構。晶粒區域對應於在後續工藝中沿劃線（scribe line）(例如第1E圖中的劃線L _S)切割晶圓(wafer)之後的晶圓的一部分。

參照第1A圖，提供第一晶粒結構10。在一些實施例中，第一晶粒結構10包括仲介層（interposer）S _IP和設置在仲介層S _IP中的第一積體電路晶粒105。仲介層S _IP包括半導體基板102和穿過半導體基板102的多個通孔104。在一些實施例中，半導體基板102是矽基板或包括另一種合適材料的基板。

在一些實施例中，第一積體電路晶粒105設置在仲介層S _IP的半導體基板102中。在一些實施例中，如第1A圖所示，第一積體電路晶粒105包括積體電路器件1051和積體電路器件1051上並耦接到積體電路器件1051的互連結構1052。第一積體電路晶粒105還包括積體電路器件105上方的電介質層（dielectric layer）1054，例如，設置在互連結構1052上。第一積體電路晶粒105還包括設置在電介質層1054中並接觸互連結構1052的幾個接合墊（bond pad）1056。接合墊1056通過互連結構1052電耦接到積體電路器件1051。

在一些實施例中，第一積體電路晶粒105的頂面105a與仲介層S _IP的頂面共面（coplanar）。具體來說，如第1A圖所示。接合墊1056的頂面1056a和電介質層1054的頂面1054a與半導體基板102的頂面102a和通孔104的頂面104a共面。

此外，在一些實施例中，第一積體電路晶粒105的背面105b與仲介層S _IP的底面共面。具體來說，如第1A圖所示，第一積體電路晶粒105的背面105b與半導體基板102的底面102b和通孔104的底面104b共面。根據上述一些實施例，第一重分佈結構13的頂面13a和底面13b為平面。

請參考第1B圖，在第一晶粒結構10上形成第一重分佈結構13。在一個示例中，第一重分佈結構13設置在第一積體電路晶粒105的積體電路器件1051上方。第一重分佈結構13可以包括多個電介質層132和電介質層132中的導電跡線。導電跡線可以包括金屬線130M和連接到金屬線130M的導電孔130V。此外，在本實施例中，互連結構1052與接合墊1056可統稱為主動（active）部分，其提供第一積體電路晶粒105的主動表面，第一積體電路晶粒105的主動表面面向第一重分佈結構13。半導體基板102中第一積體電路晶粒的扇出可以通過仲介層S _IP頂面上的第一重分佈結構13、仲介層S _IP中的通孔104和仲介層S _IP的底面實現。

在一些實施例中，如第1B圖所示，金屬線130M具有精細的寬度和精細的間距（pitch）。在一些實施例中，金屬線130M的寬度在約0.4μm至約2μm的範圍內，並且金屬線130M的間距在約0.4μm至約2μm的範圍內。此外，金屬線130M的導電材料可以包括金屬，例如銅（copper）、鈦（titanium）、鎢（tungsten）、鋁（aluminum）或其他合適的材料。電介質層132可由諸如聚苯並惡唑(polybenzoxazole，PBO)、聚醯亞胺（polyimide）、苯並環丁烯(benzocyclobutene，BCB)或其他合適材料的感光材料（photo-sensitive）形成。電介質層132可以通過旋塗（spin coating）、層壓（lamination）、化學氣相沉積(chemical vapor deposition，CVD)、另一種合適的方法或其組合形成。

在一些實施例中，第一重分佈結構13與半導體基板102的頂面102a和仲介層S _IP的通孔104的頂面104a物理接觸。頂面102a和底面102b位於半導體基板102的相對側，頂面104a和底面104b位於通孔104的相對側。

在一些實施例中，第一重分佈結構13完全覆蓋第一晶粒結構10。在第1B圖中，第一重分佈結構13的整個底面13b與第一積體電路晶粒105的整個頂面105a和第一晶粒結構10的仲介層S _IP的整個頂面（例如與頂面102a和104a齊平）物理接觸。

根據一些實施例，第一積體電路晶粒105電耦接到第一重分佈結構13。具體地，第一積體電路晶粒105的接合墊1056電耦接到第一重分佈層13的導電跡線（例如金屬線130M和導電孔130V)。在第1B圖中，第一積體電路晶粒105的接合墊1056的頂面1056a與第一重分佈結構13物理接觸。

接下來，在一些實施例中，在第一重分佈結構13上形成第二晶粒結構20，然後在第二晶粒結構20上形成第二重分佈結構23。第1C圖和第1D圖示出了根據本發明的一些實施例的用於形成第二晶粒結構20和第二重分佈結構23的示例方法之一。

參照第1C圖，多個導電柱204形成在第一重分佈結構13的頂面13a上並從第一重分佈結構13的頂面13a上向外延伸。具體而言，導電柱204電性耦接於第一個重分配結構13的導電線路(例如金屬線130M及導電孔130V)。

在形成導電柱204的一個示例中，在第一重分佈結構13上形成種子層（seed layer）。種子層是金屬層，其可以是單層或包括由不同材料形成的多個子層的複合（composite）層。在特定實施例中，種子層包括鈦層（titanium layer）和鈦層上方的銅層（copper layer）。可以使用物理氣相沉積（physical vapor deposition，PVD）或其他合適的方法形成種子層。在種子層上形成並圖案化光致抗蝕劑（photoresist）。光致抗蝕劑可以通過旋塗（spin coating）或其他合適的方法形成，並且可以被曝露在光線下進行圖案化。光致抗蝕劑的圖案對應於導電柱204。圖案化通過光致抗蝕劑形成開口以暴露種子層。導電材料形成在光致抗蝕劑的開口中和種子層的暴露部分上。導電材料可以通過鍍層（plating）形成，例如電鍍（electroplating）或化學鍍（electroless plating），或者其他合適的方法。導電材料可以包括金屬，例如銅、鈦、鎢、鋁或其他合適的材料。去除光致抗蝕劑和其上未形成導電材料的部分種子層。光致抗蝕劑可以通過可接受的灰化（ashing）或剝離工藝（stripping process）去除，例如使用氧等離子體（oxygen plasma）等。一旦去除光致抗蝕劑，就去除種子層的暴露部分，例如通過使用可接受的蝕刻工藝（etching process），例如通過濕蝕刻或幹蝕刻。種子層和導電材料的剩餘部分形成導電柱204。在本實施例中，導電柱204由銅形成，也可以稱為銅柱。

此外，在一些實施例中，導電柱204中的每一個具有大於仲介層S _IP的通孔104中的每一個的關鍵尺寸（critical dimension）。如第1D圖中，仲介層S _IP的每個通孔104具有第一尺寸（作為其關鍵尺寸）D1，第二晶粒結構20的每個導電柱204具有第二尺寸（作為其關鍵尺寸）D2，以及第二尺寸D2大於第一尺寸D1。第一尺寸D1和第二尺寸D2可以分別是通孔104和導電柱204的直徑。在一些實施例中，第一尺寸D1在約10μm至約20μm的範圍內，並且第二尺寸D2在約100μm至約200μm的範圍內。通過形成具有較小第一尺寸D1的通孔104，顯著增加了仲介層S _IP底面的輸入-輸出(I/O)的數量。此外，增加的I/O數量也有助於仲介層S _IP中第一積體電路晶粒10的扇出。

第二晶粒結構20可以包括一個或多個第二積體電路晶粒。在該示例性實施例中，為了說明，形成第二晶粒結構20的兩個第二積體電路晶粒205和206。然而，第二積體電路晶粒的數量在此不作限制。

參照第1C圖，在該示例性實施例中，第二積體電路晶粒205包括積體電路器件2051和積體電路器件2051上的互連結構2052。互連結構2052耦接到積體電路器件2051。第二積體電路晶粒205進一步包括在積體電路器件2051上方的電介質層2054，例如，設置在互連結構2052上。第二積體電路晶粒205進一步包括設置在電介質層2054中並接觸互連結構1052的幾個接合墊2056。接合墊2056通過互連結構2052電性耦接至積體電路器件2051。類似地，第二積體電路晶粒206包括積體電路器件2061和積體電路器件2061上的互連結構2062，互連結構2062具有頂面2062a。互連結構2062耦接到積體電路器件2061。第二積體電路晶粒206還包括位於積體電路器件2061上方的電介質層2064，例如，設置在互連結構2062上，電介質層2064具有頂面2064a。第二積體電路晶粒206還包括設置在電介質層2064中並接觸互連結構1062的多個接合墊2066。接合墊2066通過互連結構2062電耦接到積體電路器件2061。第二積體電路晶粒205和206可以具有相同或不同的功能。

參考第1C圖，在該示例性實施例中，第二積體電路晶粒205和206分別通過粘合（adhesive）膜145和146附接到第一重分佈結構13。粘合膜145可以具有與第二積體電路晶粒205的邊緣齊平的邊緣，並且粘合膜146可以具有與第二積體電路晶粒206的邊緣齊平的邊緣。

接下來，參考第1D圖，導電柱204和第二積體電路晶粒205和206被封裝在密封體（encapsulant）208中。密封體208可以是模塑膠，其可以包括基材（base material）和基材中的填充顆粒（filler particle）。基材可以包括聚合物（polymer）、樹脂（resin）、環氧樹脂（epoxy）等。基材可以是碳基聚合物（carbon-based polymer）。填充顆粒可以是電介質（dielectric）材料的顆粒，例如SiO ₂、Al2O ₃、二氧化矽（silica）、鐵(Fe)的化合物（compound）、鈉(Na)的化合物等，並且可以具有球形（spherical）形狀。密封體208可以通過壓縮成型（compression molding）、傳遞成型（transfer molding）或其他合適的成型方法來施加。在一些實施例中，可以在第一重分佈結構13上方形成密封材料，使得導電柱204和第二積體電路晶粒205和206被覆蓋或掩埋。然後進行平坦化（planarization）工藝，例如化學機械拋光(chemical mechanical polish，CMP)工藝或機械研磨（mechanical grinding）工藝，以平坦化第二積體電路晶粒205和206的頂面以及密封材料，直到暴露第二積體電路晶粒205和206。在平坦化工藝之後，密封體208具有平坦的頂面208a。密封體208的頂面208a與第二積體電路晶粒205的頂面205a和第二積體電路晶粒206的頂面206a共面。

根據本發明的示例性實施例，第二積體電路晶粒205和206以及密封體208可以統稱為第二晶粒結構20。

再次參考第1D圖，在一些實施例中，在第二晶粒結構20上形成第二重分佈結構23。第二重分佈結構23可以包括一些電介質層232和導電跡線(例如一些金屬線230M和一些連接到金屬線230M的導電孔230V)。在一些實施例中，第二積體電路晶粒205和206電耦接到第二重分佈結構23的導電跡線。具體的，如第1D圖中所示，第二積體電路晶粒205的接合墊2056的頂面2056a與第二重分佈結構23物理接觸。第二積體電路晶粒206的接合墊2066的頂面2066a與第二重分佈結構23物理接觸。另外，在一些實施例中，第二重分佈結構23的頂面23a和底面23b是平面。

在該實施例中，第二積體電路晶粒205的互連結構2052和接合墊2056可以統稱為提供第二積體電路晶粒205的主動（active）表面的主動部分。類似地，第二積體電路晶粒206的互連結構2062和接合墊2066可以統稱為提供第二積體電路晶粒206的主動表面的主動部分。根據本發明的一些實施例，第二積體電路晶粒205和206的主動表面面向第二重分佈結構23。

第1D圖中形成第二重分佈結構23的部件(例如電介質層232、金屬線230M和導電孔230V)的材料和方法與第1B圖中第一重分佈結構13的相關部件(例如電介質層132、金屬線130M和導電孔130V)相同，在此不再贅述。

根據本發明的一些實施例，第二晶粒結構20的導電柱（例如Cu柱）204與第一重分佈結構13和第二重分佈結構23物理接觸，用於電連接第一重分佈結構13和第二重分佈結構23。在一些實施例中，第二晶粒結構20可以通過第二重分佈結構23、導電柱204和第一重分佈結構13電耦接到第一晶粒結構10。因此，第二積體電路晶粒205和206可以通過第二重分佈結構23、導電柱204和第一重分佈結構13電耦接到第一積體電路晶粒105，而無需使用凸塊（bump）。

如圖所示，請參考第1D圖，在一些實施例中，第二重分佈結構23與第二晶粒結構20的頂面20a物理接觸。第一重分佈結構13物理接觸第二晶粒結構20的底面20b。頂面20a和底面20b位於第二晶粒結構20的相對側。具體地，第二重分佈結構23與第二積體電路晶粒205的頂面205a、第二積體電路晶粒206的頂面206a、密封體208的頂面208a和導電柱204的頂面204a物理接觸。如第1D圖所示，在一些實施例中，導電柱204的頂面204a和底面204b分別與第一重分佈結構13和第二重分佈結構23物理接觸。

在一些實施例中，第二重分佈結構23完全覆蓋第二積體電路晶粒結構20。具體的，如第1D圖中所示，第二重分佈結構23的整個底面23b與第二積體電路晶粒205的整個頂面205a、第二積體電路晶粒206的整個頂面206a、密封體208的整個頂面208a、以及導電柱204的整個頂面204a物理接觸。

此外，第一積體電路晶粒105和第二積體電路晶粒205和206可以具有相同或不同的功能。第一積體電路晶粒105和第二積體電路晶粒205、206中的每一個可以是邏輯晶粒（例如，中央處理單元（central processing unit，CPU）、圖形處理單元（graphics processing unit，GPU）、片上系統（system-on-a-chip，SoC）、應用處理器 (application processor，AP)、微控制器等）、記憶體晶粒（例如，動態隨機存取記憶體 (dynamic random access memory，DRAM) 晶粒、靜態隨機存取記憶體 (static random access memory，SRAM) 晶粒等）、電源管理晶粒（例如，電源管理積體電路 (power management integrated circuit，PMIC) 晶粒)、射頻 (RF) 晶粒、感測器晶粒、微機電系統 (micro-electro-mechanical-system，MEMS) 晶粒、信號處理晶粒（例如數位信號處理 (digital signal processing，DSP) 晶粒）、前端（front-end）晶粒（例如，模擬前端（analog front-end，AFE）晶粒）等。

在一些實施例中，第一晶粒結構10的仲介層S _IP的半導體基板102具有第一導熱率並且第二晶粒結構20的密封體208具有第二導熱率，其中第一導熱率大於第二個導熱率。因此，第一積體電路晶粒105可以是在操作期間產生大量熱量的晶粒，因為仲介層S _IP具有比密封體208更好的熱性能。例如，設置在仲介層S _IP的半導體基板102中的第一積體電路晶粒105可以是在操作期間產生大量熱量的邏輯晶粒，並且第二積體電路晶粒205/206可以是在操作期間產生較少熱量的記憶體晶粒。

參考第1E圖，在一些實施例中，導電連接器陣列40形成在第一晶粒結構10的底面上。導電連接器陣列40包括多個導電連接器401，並且導電連接器401形成在仲介層S _IP的底面上。導電連接器陣列40的導電連接器401電連接到第一晶粒結構10的仲介層S _IP的通孔104。

導電連接器401可以是焊球、金屬柱、受控塌陷晶片連接(controlled collapse chip connection，C4)凸塊、微凸塊、化學鍍鎳（electroless nickel）-化學鍍鈀（electroless palladium）-浸（immersion）金技術(electroless nickel-electroless palladium-immersion gold，ENEPIG)形成的凸塊等。導電連接器401可以包括導電材料，例如銅、鋁、金、鎳、銀、鈀、錫、焊料、另一種合適的材料或其組合。在一些實施例中，開始形成焊料層，然後通過蒸發（evaporation）、電鍍（electroplating）、印刷（printing）、焊料轉移（solder transfer）、球放置（ball placement）或其他合適的方法來形成導電連接器401。一旦在結構上形成了一層焊料，就可以進行回流以將材料成形為所需的凸塊形狀。在另一實施例中，導電連接件401包括通過濺射（sputtering）、印刷（printing）、電鍍（electro plating）、化學鍍、化學氣相沉積(CVD)或其他合適的方法形成的金屬柱(例如銅柱)。金屬柱可以是無焊料的並且具有基本上垂直的側壁。在一些實施例中，金屬帽（cap）層形成在金屬柱的頂部。金屬帽層可以包括鎳、錫、錫鉛（tin-lead）、金、銀、鈀（palladium）、銦（indium）、鎳-鈀-金、鎳-金、另一種合適的材料或者它們的組合並且可以通過電鍍工藝形成。在該實施例中，導電連接器401是受控塌陷晶片連接(C4)凸塊。

在形成導電連接器401之後，所得結構被分割成單獨的積體電路封裝。第1E圖描繪了在執行分割工藝之後的一個單獨的積體電路封裝。通過沿著劃線L _S鋸切來執行分割工藝。分割工藝將一個積體電路封裝與相鄰的積體電路封裝分離。在一些實施例中，分割工藝可以包括鋸切、鐳射燒蝕（laser ablation）、蝕刻、它們的組合或另一種合適的方法。然後，可以通過導電連接器401將分割得到的積體電路封裝安裝到基板（substrate）。

參考第1F圖，在一些實施例中，提供具有互連跡線502的基板50，並且第1E圖中所得結構通過導電連接器401安裝到基板50。也就是說，導電連接器401位於基板50和第一晶粒結構10之間。因此，第一晶粒結構10的仲介層S _IP的通孔104 通過導電連接器陣列40的導電連接器401電耦接到基板50的互連跡線502。

此外，在第一晶粒結構10和基板50之間形成底部（underfill）填充層42。在一些實施例中，底部填充材料可以分發（dispensed）到導電連接件401之間的剩餘空間中，底部填充材料填充在第一晶粒結構10和基板50之間的間隙。然後使用固化工藝（curing process）固化底部填充材料以形成底部填充層42。在一些其他實施例中，底部填充層42可以在導電連接件401接合到基板50之後通過毛細管（capillary）流動工藝或其他合適的方法形成。

如第1F圖所示，在一些實施例中，第一晶粒結構10的第一積體電路晶粒105可通過第一重分佈結構13、仲介層S _IP的通孔104和導電層連接器陣列40的導電連接件401電性連接至基板50。第二晶粒結構20的第二積體電路晶粒205和206可以通過第二重分佈結構23、導電柱204、第一重分佈結構13、仲介層S _IP的通孔104和導電連接器陣列40的導電連接器401電連接到基板50。在一些實施例中，第二積體電路晶粒205和206可以通過第二重分佈結構23、導電柱204和第一重分佈結構13電耦接到第一積體電路晶粒105。

根據上述一些實施例，半導體封裝及其形成方法具有一些優點。在一些實施例中，半導體封裝中的下部晶粒結構包括仲介層S _IP和設置在仲介層S _IP的半導體基板102中的第一積體電路晶粒，具有多個通孔 (TSV) 104。包括至少一個積體電路晶粒的仲介層S _IP也可稱為主動TSV仲介層。根據一些實施例，與使用非主動（non-active）TSV仲介層的傳統2.5D-IC（2.5維積體電路）封裝相比，封裝中的主動TSV仲介層實現了3D-IC堆疊封裝。主動TSV仲介層可以包括多晶粒。在一些實施例中，可以通過上部晶粒結構的扇出工藝來集成具有多功能器件、無源部件或記憶體的異構（heterogeneous）集成。

此外，下部晶粒結構中的一個或多個積體電路晶粒可以通過重分佈層 (RDL)（例如第二重分佈層23和第一重分佈層13）以及穿過密封體208的導電柱204在不使用凸塊的情況下電耦接到上部晶粒結構中的一個或多個積體電路晶粒。因此，使用主動TSV仲介層的3D-IC堆疊比傳統的晶片上晶片或晶圓上晶圓（Cu-Cu 鍵合）堆疊更靈活。根據一些實施例，可以通過上部晶粒結構的扇出和下部晶粒結構（例如主動TSV仲介層）的矽扇出來分別實現晶片陣列/平面排布（floor plan）的靈活性。

此外，在發明的一些實施例中，主動TSV仲介層為RDL佈線設計提供了更大的靈活性，並且可以大大減小RDL的導線寬度和線間距(L/S)，這打破了封裝開發的瓶頸。例如，封裝體208上的第二重分佈層23的導線寬度和線間距(L/S)可以減小到大約2.0/2.0μm或小於2.0/2.0μm。在一個示例中，矽仲介層S _IP(例如由矽製成的半導體基板102)上的第一重分佈層13的導線寬度和線間距（pitch）(L/S)可以減小到大約0.4/0.4μm。此外，包括RDL互連和主動TSV仲介層的晶粒到晶粒堆疊具有比傳統 CoWoS（Chip on Wafer on Substrate）封裝中的微凸塊更多的輸入/輸出 (I/O) 數量。因此，根據一些實施例，具有堆疊結構的封裝，例如具有主動TSV仲介層和重分佈層(RDL)，最小化信號路徑以提高處理速度，並且還具有低功耗和低延遲的優點。

此外，在一些實施例中，由矽製成的TSV仲介層具有比密封體208(例如，由模塑膠製成)高的導熱率。因此，在操作期間產生大量熱量的多個積體電路晶粒中的一個可以設置在矽TSV仲介層中以實現更好的熱性能。

雖然第1A圖至第1F圖中描繪了一個第一積體電路晶粒105，第一晶粒結構10可以包括更多的第一積體電路晶粒(例如，兩個、三個、四個等)。第2圖是根據本發明的一些實施例的半導體封裝的截面圖。相同或相似的參考編號或參考標號表示第1A圖至第1F圖和第2圖中相同或相似的部件（例如組件（component）或層）。為簡潔起見，相同或相似組件/層的材料及其形成過程在此不再贅述。

參照第2圖，根據本發明的一個實施例示出了包括第一積體電路晶粒105和106的第一晶粒結構10。上面已經描述了第一積體電路晶粒105的組件/層和用於形成第一積體電路晶粒105的組件/層的工藝，在此不再重複。第一積體電路晶粒106可以具有與第一積體電路晶粒105相似的組件/層。應當注意，提供第2圖中所示的第一積體電路晶粒的配置和數量用於示例性說明，並且本發明不限於此。

在一些實施例中，第一積體電路晶粒106設置在仲介層S _IP的半導體基板102中。第一積體電路晶粒105和106可以通過仲介層S _IP的半導體基板102彼此物理分離。在一些實施例中，第一積體電路晶粒106包括積體電路器件1061和在積體電路器件1061上並耦接到積體電路器件1061的互連結構1062。第一積體電路晶粒106還包括在積體電路器件1061上方的電介質層1064，例如，設置在互連結構1062上。第一積體電路晶粒106還包括設置在電介質層1064中並接觸互連結構1062的多個接合墊1066。接合墊1066通過互連結構1062電耦接到積體電路器件1061。此外，在示例性實施例中，互連結構1062和接合墊1066可以統稱為提供第一積體電路晶粒106的主動表面的主動部分。第一積體電路晶粒105和106的主動表面面向第一重分佈結構13。

在一些實施例中，第一積體電路晶粒106的頂面106a和背面（backside surface）106b分別與仲介層S _IP的頂面和底面共面。如第2圖所示，第一重分佈結構13形成在第一積體電路晶粒105和106上並完全覆蓋第一積體電路晶粒105和106。具體而言，第一重分佈結構13的整個底面13b與第一積體電路晶粒105的整個頂面105a，第一積體電路晶粒106的整個頂面106a和第一晶粒結構10的仲介層S _IP的整個頂面物理接觸。

根據一些實施例，第一積體電路晶粒106電耦接到第一重分佈結構13。具體地，第一積體電路晶粒106的接合墊1066電耦接到第一重分佈結構13的導電跡線（例如金屬線130M和導電孔130V）。在示例性實施例中，如第2圖所示，第一積體電路晶粒106可以通過第一重分佈結構13、仲介層S _IP的通孔104和導電連接器陣列40的導電連接器401電耦接到基板50。

第一積體電路晶粒105和106可以具有相同或不同的功能。第一積體電路晶粒105和106以及第二積體電路晶粒205和206可以具有相同或不同的功能。第一積體電路晶粒106可以是邏輯晶粒（例如，中央處理單元（central processing unit，CPU）、圖形處理單元（graphics processing unit，GPU）、片上系統（system-on-a-chip，SoC）、應用處理器（application processor，AP）、微控制器等），記憶體晶粒（例如，動態隨機存取記憶體（dynamic random access memory，DRAM）晶粒、靜態隨機存取記憶體（static random access memory，SRAM）晶粒等）、電源管理晶粒（例如，電源管理積體電路（power management integrated circuit，PMIC）晶粒）、射頻（RF) 晶粒、感測器晶粒、微機電系統 (MEMS) 晶粒、信號處理晶粒（例如，數位信號處理 (DSP) 晶粒）、前端晶粒（例如，模擬前端（AFE) ) 等。

在一些實施例中，第一晶粒結構10的仲介層S _IP的半導體基板102具有第一導熱率並且第二晶粒結構20的密封體208具有第二導熱率。第一導熱率大於第二導熱率。因此，第一積體電路晶粒106可以是在操作期間產生大量熱量的晶粒（例如邏輯晶粒），因為仲介層S _IP具有比密封體208更好的熱性能。

儘管在第1A圖至第1F圖和第2圖中第二晶粒結構20垂直堆疊在第一晶粒結構10之上（即具有一個或多個第一積體電路晶粒的TSV仲介層，其也可被視為主動TSV仲介層）。根據本發明的一些實施例，半導體封裝可以包括在第二晶粒結構20上方的另一個或多個晶粒結構。

第3圖是根據本發明的一些實施例的半導體封裝的截面圖。相同或相似的參考編號或參考標號表示第1A圖至第1F圖和第3圖中相同或相似的部件（例如組件或層）。為簡潔起見，與第一晶粒結構10、第一重分佈結構13、第二晶粒結構20和第二重分佈結構23相同或相似組件/層的材料和佈置以及用於形成第一晶粒結構10、第一重分佈結構13、第二晶粒結構20和第二重分佈結構23的相同或相似組件/層的工藝在此不再贅述。

參照第3圖，在一些實施例中，半導體封裝還可以包括在第二晶粒結構20上方的第三晶粒結構30，例如，第三晶粒結構30設置在第二重分佈結構23上。第三晶粒結構30可以包括一個或多個第三積體電路晶粒。

在該示例性實施例中，如第3圖所示，第二晶粒結構20的密封體208可以被稱為第一密封體208。第三晶粒結構30包括封裝（encapsulate）在第二密封體308中的第三積體電路晶粒305和306。第三積體電路晶粒305和306可以通過第二密封體308 彼此物理分離。

第三積體電路晶粒305可以包括積體電路器件3051、耦接到積體電路器件3051的互連結構3052、積體電路器件3051上方的電介質層3054和設置在電介質層3054中的多個接合墊3056。接合墊3056通過互連結構3052電耦接到積體電路器件3051。第三積體電路晶粒306可以包括積體電路器件3061、耦接到積體電路器件3061的互連結構3062、積體電路器件3061上方的電介質層3064及電介質層3064內的多個接合墊3066。接合墊3066通過互連結構3062電性連接於積體電路器件3061。第三積體電路晶粒305與306可具有相同功能或不同的功能。

在該示例性實施例中，如第3圖所示，第二晶粒結構20的導電柱204可稱為第一導電柱204。第三晶粒結構30還包括穿過第二封裝體308的第二導電柱(例如銅柱)304。第二導電柱304的兩端(即頂面304a和底面304b)分別接觸第三晶粒結構30上方的第二重分佈結構23和第三重分佈結構33(如下所述)。形成第三晶粒結構30的第二導電柱304的材料和工藝可以與形成第二晶粒結構20的第一導電柱204的材料和工藝相同或相似，在此不再贅述。

此外，在一些實施例中，半導體封裝還包括設置在第三晶粒結構30上的第三重分佈結構33。第三重分佈結構33可以具有平坦的頂面33a和平坦的底面33b。在一些實施例中，第三重分佈結構33與第三晶粒結構30的頂面30a物理接觸，而第二重分佈結構23與第三晶粒結構30的底面30b物理接觸。

在一些實施例中，第三重分佈結構33包括多個電介質層332和在電介質層332中的導電跡線。導電跡線可具有多個金屬線330M和連接至金屬線330M的多個導電通孔330V，從而提供第三重分佈結構33的電連接功能。

在該示例性實施例中，如第3圖所示。第三積體電路晶粒305和306通過第三重分佈結構33、第二導電柱304、第二重分佈結構23、第一導電柱204、第一重分佈結構13、仲介層S _IP的通孔104和導電連接器陣列40的導電連接器401電性連接至基板50。連接器陣列52的球柵陣列(Ball Grid Array，BGA)連接器521接合到基板50的底面。在一些實施例中，第三積體電路晶粒305和306通過第三重分佈結構33，第二導電柱304和第二重分佈結構23而不使用凸塊電耦接到第二積體電路晶粒205和206。在一些實施例中，第三積體電路晶粒305和306通過第三重分佈結構33、第二導電柱304、第二重分佈結構23、導電柱204和第一重分佈結構13而不使用凸塊電耦接到第一積體電路晶粒105和106。

根據上述一些實施例，半導體封裝及其形成方法實現了多個優點。在一些實施例中，半導體封裝的下部晶粒結構包括仲介層S _IP和設置在仲介層S _IP的半導體基板102中的一個或多個第一積體電路晶粒，該仲介層S _IP具有多個通孔(TSV)104。包括至少一個積體電路晶粒的仲介層S _IP也可稱為主動TSV仲介層。根據一些實施例，與使用非主動TSV仲介層的傳統2.5D-IC（2.5維積體電路）封裝相比，封裝中的主動TSV仲介層實現了3D-IC堆疊封裝。主動TSV仲介層可以包括多晶粒。在一些實施例中，可以通過上部晶粒結構的扇出工藝來集成具有多功能器件、無源元件或記憶體的異構集成。

此外，下部晶粒結構中的一個或多個積體電路晶粒可以通過重分佈層 (RDL)（例如第一重分佈層13，第二重分佈層23和/或第三重分佈層33）和穿過密封體208的導電柱204(和穿過密封體308的導電柱304)而不使用凸塊電耦接到上部晶粒結構中的一個或多個積體電路晶粒。因此，通過主動TSV仲介層的3D-IC堆疊比傳統的晶片上晶片或晶圓上晶圓（Cu-Cu 鍵合）堆疊更靈活。根據一些實施例，可以通過上部晶粒結構的扇出和下部晶粒結構（例如主動TSV仲介層）的矽扇出來分別實現晶片陣列/平面安排的靈活性。此外，在一些實施例中，由矽製成的主動TSV仲介層具有比密封體208/308（例如由模塑膠製成）高的導熱率，使得設置在矽TSV仲介層中的積體電路晶粒具有更好的熱性能。

此外，在本發明的一些實施例中，主動TSV仲介層為RDL佈線設計提供了更大的靈活性，並且可以大大減小RDL的導線寬度和線間距(L/S)，這打破了封裝開發的瓶頸。例如，當RDL位於密封體208/308上時，RDL的線寬和線間距 (L/S)可減少至約2.0/2.0 µm或更小，而當RDL位於矽仲介層上S _IP時，可減少至約0.4/0.4 µm。此外，與傳統 CoWoS（Chip on Wafer on Substrate）封裝中的微凸塊相比，具有RDL互連和主動TSV仲介層的晶粒到晶粒堆疊具有更多的輸入/輸出 (I/O)的數量。根據上述描述，根據一些實施例的具有堆疊結構（例如具有主動TSV仲介層和RDL）的封裝最小化信號路徑以提高處理速度，並且還具有低功耗和低延遲的優點。

需要說明的是，實施例的結構和製造的細節僅用於舉例說明，實施例的詳細描述並不用於限制本發明。應當注意，並未示出本發明的所有實施例。在不脫離本發明的精神的情況下，可以進行各種修改和變化，以滿足實際應用的需要。因此，本發明可能存在其他未具體說明的實施例。此外，為了清楚地說明實施例，簡化了附圖。圖紙中的尺寸和比例可能與實際產品不成正比。因此，說明書和附圖應被視為說明性意義而非限制性意義。

雖然已經通過示例和優選實施例的方式描述了本發明，但是應當理解，本發明不限於所公開的實施例。相反，它旨在涵蓋各種修改和類似的佈置（這對於所屬領域具有通常知識者來說是顯而易見的）。因此，所附請求項的範圍應給予最廣泛的解釋以涵蓋所有此類修改和類似佈置。

10:晶粒結構 102:半導體基板 104:通孔 102a:半導體基板的頂面 102b:半導體基板的底面 104b:通孔的底面 104a:通孔的頂面 105:積體電路晶粒 1051:積體電路器件 1052:互連結構 1054:電介質層 1056:接合墊 1056a:接合墊的頂面 1054a:電介質層的頂面 13:第一重分佈結構 130M、230M、330M:金屬線 130V、230V、330V:導電孔 13a、23a、33a:重分佈結構的頂面 13b、23b、33b:重分佈結構的底面 132:電介質層 205、206:積體電路晶粒 204、304:導電柱 2051、2061、3051、3061:積體電路器件 2062、3062:互連結構 2064、3064:電介質層 206a:積體電路晶粒的頂面 2062a:互連結構的的頂面 2066、3066:接合墊 2066a、3066a:接合墊的頂面 2064a:電介質層的頂面 2052:互連結構 2054:電介質層 2056:接合墊 2056a:接合墊的頂面 D1、D2:尺寸 145、146:粘合膜 208、308:密封體 208a:密封體的頂面 204a:導電柱的頂面 206a:積體電路晶粒的頂面 40:導電連接器陣列 401:導電連接器 42:底部填充層 50:基板 52:連接器陣列 521:球柵陣列連接器

通過結合附圖閱讀隨後的詳細描述和實施例可以更全面地理解本發明，其中：第1A圖，第1B圖，第1C圖，第1D圖，第1E圖和第1F圖是根據本發明的一些實施例的形成半導體封裝的方法的中間階段的截面圖；第2圖是本發明的一些實施例的半導體封裝的截面圖；第3圖是本發明的一些實施例的半導體封裝的截面圖。

102:半導體基板

104:通孔

105:積體電路晶粒

1051:積體電路器件

1052:互連結構

1054:電介質層

1056:接合墊

1056a:接合墊的頂面

1054a:電介質層的頂面

13:第一重分佈結構

130M、230M:金屬線

130V、230V:導電孔

23a:重分佈結構的頂面

23b:重分佈結構的底面

232:電介質層

205、206:積體電路晶粒

204:導電柱

2051、2061:積體電路器件

2062:互連結構

2064:電介質層

2066:接合墊

206a:積體電路晶粒的頂面

2062a:互連結構的的頂面

2066a:接合墊的頂面

2064a:電介質層的頂面

2052:互連結構

2054:電介質層

2056:接合墊

2056a:接合墊的頂面

145、146:粘合膜

208:密封體

208a:密封體的頂面

204a:導電柱的頂面

40:導電連接器陣列

401:導電連接器

42:底部填充層

50:基板

52:連接器陣列

521:球柵陣列連接器

Claims

一種半導體封裝，包括：第一晶粒結構，第一重分佈結構，第二晶粒結構和第二重分佈結構；所述第一晶粒結構，包括：仲介層，包括半導體基板和穿過半導體基板的通孔；以及第一積體電路晶粒，設置在所述仲介層的所述半導體基板中；所述第一重分佈結構，設置在所述仲介層的頂面上；所述第一積體電路晶粒電耦接到所述第一重分佈結構；所述第一積體電路晶粒的主動表面面向所述第一重分佈結構；所述第二晶粒結構，設置在所述第一重分佈結構上，所述第二晶粒結構包括：封裝在密封體中的第二積體電路晶粒；以及穿過所述密封體的導電柱；以及所述第二重分佈結構，設置在所述第二晶粒結構上，其中所述第一積體電路晶粒通過所述第一重分佈結構、所述導電柱和所述第二重分佈結構電耦接到所述第二積體電路晶粒；導電連接器，設置在所述仲介層的底面上，所述導電連接器電連接到所述第一晶粒結構的仲介層的通孔；其中，所述第一晶粒結構的所述第一積體電路晶粒通過所述第一重分佈結構、所述仲介層的通孔和所述導電連接器電性連接至基板；所述第一晶粒結構的仲介層的半導體基板具有第一導熱率，而該第二晶粒結構的密封體具有第二導熱率，其中所述第一導熱率高於所述第二導熱率。
如請求項1所述的半導體封裝，其中，所述第二積體電路晶粒的主動表面面向所述第二重分佈結構。
如請求項1所述的半導體封裝，其中，所述第一積體電路晶粒的背面與所述仲介層的半導體基板的底面共面。
如請求項1所述的半導體封裝，其中，所述第一重分佈結構與所述仲介層的半導體基板的頂面物理接觸。
如請求項1所述的半導體封裝，其中，所述第二積體電路晶粒的背面設置在所述第一重分佈結構上。
如請求項1所述的半導體封裝，其中，所述第二晶粒結構的導電柱與所述第一重分佈結構和所述第二重分佈結構物理接觸。
如請求項1所述的半導體封裝，其中，所述第一晶粒結構的通孔物理接觸所述第一重分佈結構。
如請求項1所述的半導體封裝，其中，所述第一積體電路晶粒和所述第二積體電路晶粒中的每一個包括：積體電路器件；互連結構，耦接到所述積體電路器件；電介質層，位於所述積體電路器件的上方；以及接合墊，設置在所述電介質層中，其中所述接合墊電耦接到所述互連結構和所述第一重分佈結構。
如請求項8所述的半導體封裝，其中，所述接合墊的頂面與所述電介質層的頂面共面。
如請求項8所述的半導體封裝，其中，所述第一積體電路晶粒的接合墊的頂面物理接觸所述第一重分佈結構。
如請求項8所述的半導體封裝，其中，所述第二積體電路晶粒的接合墊的頂面物理接觸所述第二重分佈結構。
如請求項1所述的半導體封裝，還包括：底部填充層，形成在所述仲介層和具有互連跡線的所述基板之間，其中所述導電連接器位於所述基板和所述第一晶粒結構之間。
如請求項12所述的半導體封裝，其中，所述第一晶粒結構的仲介層的通孔通過所述導電連接器電耦接到所述基板的互連跡線。
如請求項1所述的半導體封裝，其中，所述第二積體電路晶粒的背面與所述密封體的底面共面，且所述密封體的底面與所述第一重分佈結構的頂面物理接觸。
如請求項1所述的半導體封裝，其中，所述仲介層的通孔的直徑具有第一尺寸，且所述第二晶粒結構的導電柱的直徑具有第二尺寸，其中所述第二尺寸大於所述第一尺寸。
如請求項1所述的半導體封裝，其中，所述第一晶粒結構還包括：第三積體電路晶粒，設置在所述仲介層的所述半導體基板中，其中所述第一重分佈結構設置在所述第三積體電路晶粒上並電耦接到所述第三積體電路晶粒；以及所述第二晶粒結構還包括：第四積體電路晶粒，封裝在所述密封體中，其中所述第二重分佈結構設置在所述第四積體電路晶粒上並電耦接到所述第四積體電路晶粒。
如請求項1所述的半導體封裝，還包括：第三晶粒結構，設置在所述第二重分佈結構上；以及第三重分佈結構，設置在所述第三晶粒結構上。
如請求項17所述的半導體封裝，其中，所述第二晶粒結構的密封體稱為第一密封體，且所述第二晶粒結構的導電柱稱為第一導電柱，其中所述第三晶粒結構包括：封裝在第二密封體中的第三積體電路晶粒；以及穿過所述第二密封體的第二導電柱，其中所述第三積體電路晶粒通過所述第三重分佈結構、所述第二導電柱和所述第二重分佈結構電連接到所述第一導電柱。
一種半導體封裝，包括：第一晶粒結構，包括設置在仲介層的半導體基板中的第一積體電路晶粒，其中所述仲介層具有穿過所述半導體基板的通孔；第一重分佈結構，設置在所述仲介層的頂面上；第二晶粒結構，設置在所述第一重分佈結構上，其中所述第二晶粒結構包括：封裝在密封體中的第二積體電路晶粒和穿過所述密封體的導電柱；以及第二重分佈結構，設置在所述第二晶粒結構上，其中所述第一積體電路晶粒的接合墊的頂面物理接觸所述第一重分佈結構，並且所述第二積體電路晶粒的接合墊的頂面物理接觸所述第二重分佈結構；所述第一積體電路晶粒的主動表面面向所述第一重分佈結構；導電連接器，設置在所述仲介層的底面上，所述導電連接器電連接到所述第一晶粒結構的仲介層的通孔；其中，所述第一晶粒結構的所述第一積體電路晶粒通過所述第一重分佈結構、所述仲介層的通孔和所述導電連接器電性連接至基板；所述第一晶粒結構的仲介層的半導體基板具有第一導熱率，而該第二晶粒結構的密封體具有第二導熱率，其中所述第一導熱率高於所述第二導熱率。
如請求項19所述的半導體封裝，其中，所述第二積體電路晶粒通過所述第二重分佈結構、所述導電柱和所述第一重分佈結構電耦接到所述第一積體電路晶粒。
如請求項19所述的半導體封裝，其中，所述第二積體電路晶粒的背面與所述第一重分佈結構物理接觸。
如請求項19所述的半導體封裝，其中，所述第二積體電路晶粒的背面與所述密封體的底面共面。
如請求項19所述的半導體封裝，其中，所述第一重分佈結構的底面完全覆蓋並物理接觸所述第一積體電路晶粒和所述第一晶粒結構的仲介層。
如請求項19所述的半導體封裝，其中，所述第一積體電路晶粒的背面與所述仲介層的半導體基板的底面共面。
如請求項19所述的半導體封裝，其中，所述第二重分佈結構完全覆蓋並物理接觸所述第二積體電路晶粒和所述第二晶粒結構的密封體。
一種形成半導體封裝的方法，包括：提供第一晶粒結構，所述第一晶粒結構包括設置在仲介層的半導體基板中的第一積體電路晶粒，其中所述仲介層具有穿過所述半導體基板的通孔；在所述第一晶粒結構上形成第一重分佈結構；其中，所述第一重分佈結構被設置在所述仲介層的頂面上；在所述第一重分佈結構上形成第二晶粒結構，其中所述第二晶粒結構包括封裝在密封體中的第二積體電路晶粒和穿過所述密封體的導電柱；以及在所述第二晶粒結構上形成第二重分佈結構，其中，所述第一積體電路晶粒通過所述第一重分佈結構、所述導電柱和所述第二重分佈結構電耦接到所述第二積體電路晶粒；所述第一積體電路晶粒的主動表面面向所述第一重分佈結構；在所述仲介層的底面上形成導電連接器，所述導電連接器電連接到所述第一晶粒結構的仲介層的通孔；將所述導電連接器接合至所述基板；其中，所述第一晶粒結構的所述第一積體電路晶粒通過所述第一重分佈結構、所述仲介層的通孔和所述導電連接器電性連接至基板；所述第一晶粒結構的仲介層的半導體基板具有第一導熱率，而該第二晶粒結構的密封體具有第二導熱率，其中所述第一導熱率高於所述第二導熱率。
如請求項26所述的形成半導體封裝的方法，其中，所述第一積體電路晶粒的接合墊的頂面物理接觸所述第一重分佈結構，並且所述第二積體電路晶粒的接合墊的頂面物理接觸所述第二重分佈結構。
如請求項26所述的形成半導體封裝的方法，其中，形成所述第二晶粒結構包括：將所述第二積體電路晶粒附接到所述第一重分佈結構的頂面；在所述第一重分佈結構的頂面上形成導電柱；以及使用密封體封裝導電柱和所述第二積體電路晶粒。
如請求項28所述的形成半導體封裝的方法，其中，該密封體的頂面與所述導電柱的頂面以及所述第二積體電路晶粒的頂面共面。
如請求項26所述的形成半導體封裝的方法，還包括：在所述仲介層的底面上形成導電連接器，以獲得所得結構；以及對所述所得結構進行分割以形成單獨的積體電路封裝。
如請求項30所述的形成半導體封裝的方法，其中所述導電連接器電耦接至所述基板的互連跡線和所述仲介層的通孔；該方法還包括：在所述仲介層與所述基板之間形成底部填充層，其中所述導電連接器被封裝在底部填充層中。
如請求項31所述的形成半導體封裝的方法，其中，所述導電連接器接合到所述基板的頂面，並且球柵陣列(BGA)連接器接合到所述基板的底面。