TWI818664B - 具有交錯金屬網格的封裝件及其形成方法 - Google Patents

Abstract

一種具有交錯金屬網格的封裝件及其形成方法，其中所 述方法包括形成第一金屬網格在載板上方、形成第一介電層在所述第一金屬網格上方，以及形成第二金屬網格在所述第一介電層上方。所述第一金屬網格與所述第二金屬網格交錯。所述方法更包括形成第二介電層在所述第二金屬網格上方、將器件晶粒附接在所述第二介電層上方且所述器件晶粒重疊於所述第一金屬網格與所述第二金屬網格，以及形成重佈線路在所述器件晶粒上方且電性連接至所述器件晶粒。

Description

具有交錯金屬網格的封裝件及其形成方法

本發明的實施例是有關於一種封裝件及其形成方法，特別是有關於一種具有交錯金屬網格的封裝件及其形成方法。

隨著半導體技術的發展，半導體晶片/晶粒(semiconductor chips/dies)變得越來越小。同時，更多的功能需要集成至半導體晶粒中。因此，半導體晶粒需要將越來越多的I/O墊(pad)封裝至更小的區域(area)中，並且I/O墊的密度會隨著時間的推移而迅速上升。因此，半導體晶粒的封裝變得更加困難，這對封裝的良率產生了不利影響。

在一些封裝製程(packaging process)中，器件晶粒(device dies)在封裝之前從晶圓(wafer)上切割下來，其中，重分佈線路(redistribution lines)被形成以連接器件晶粒。這種封裝技術的優點是可以形成扇出(fan-out)封裝件，這意味著在晶粒上的I/O墊可以重新分配至比晶粒更大的區域，因此可以增加晶粒的表面上的I/O墊數量。該種封裝技術的另一優點是封裝「已知良好的 晶粒(known-good-dies)」，而去棄有缺陷的晶粒，因此不會在有缺陷的晶粒上浪費成本與精力。

本揭露的實施例提供一種形成封裝件的方法，包括：形成第一金屬網格在載板上方；形成第一介電層在所述第一金屬網格上方；形成第二金屬網格在所述第一介電層上方，其中所述第一金屬網格與所述第二金屬網格交錯；形成第二介電層在所述第二金屬網格上方；將器件晶粒附接在所述第二介電層上方，其中所述器件晶粒重疊於所述第一金屬網格與所述第二金屬網格；封裝所述器件晶粒在包封體中；以及形成重佈線路在所述器件晶粒上方且電性連接至所述器件晶粒。

本揭露的實施例提供一種封裝件，包括：第一介電層；第一金屬網格，位在所述第一介電層上方；第二介電層，位在所述第一金屬網格上方；第二金屬網格，位在所述第二介電層上方，其中所述第一金屬網格與所述第二金屬網格交錯；第三介電層，位在所述第二金屬網格上方；晶粒黏著膜，位在所述第三介電層上方且物理接觸所述第三介電層，其中所述晶粒黏著膜交疊於所述第一金屬網格與所述第二金屬網格；封裝元件，位在所述晶粒黏著膜上方且接觸所述晶粒黏著膜；包封體，所述封裝元件封裝在所述包封體中；以及重佈線路，位在所述封裝元件上方且電性連接至所述封裝元件。

本揭露的實施例提供一種封裝件，包括：第一金屬板，包括第一多個開口，其中所述第一多個開口包括第一中心；第二金屬板，交疊於所述第一金屬板，所述第二金屬板包括第二多個開口，其中所述第二多個開口包括第二中心，並且其中所述第一多個開口的所述第一中心從所述第二多個開口的所述第二中心垂直偏移；介電層，位在所述第二金屬板上方且延伸至所述第二多個開口；以及器件晶粒，交疊於所述第一金屬板與所述第二金屬板。

20:載板

22:離型膜

24、30、38、42、56、62、68、72、76:介電層

26、36:導電特徵、金屬層

26A:金屬種子層

26B:金屬材料

26MM、36MM:金屬網格

26MM’、26MM”、36 MM’、36 MM”:長條

26CA:交叉區域

26RDL、36RDL、66、70、74:重佈線路層

27、32、37、40:開口

27OC、37OC:中心

28:鍍敷掩模

32A:通孔開口

36L:線路部分

36V:通孔部分

39:孔隙

41:背側內連線結構

46:通孔

48:金屬柱、通孔

50、84、92:封裝元件

52:晶粒黏著膜

53:中心線

54、78、82、82’:電性連接件

58:包封體

60:前側內連線結構

77:凸塊底金屬

80、90:重構晶圓

81:獨立被動元件

86、96:底部填充劑

90’、94:封裝件

102:虛擬特徵

104:區域

200:製程流程

202、204、206、208、210、212、214、216、218、220、222、224、226、228、230、232、234:製程

ML:金屬層

L1:長度

W1、W2、W2’:寬度

H1、H2:高度

結合附圖閱讀以下詳細說明，會最佳地理解本發明的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1至圖14示出了根據一些實施例的封裝件形成的中間階段的剖視圖，所述封裝件包括金屬網格。

圖15至圖17示出了根據一些實施例的交錯金屬網格的俯視圖。

圖18示出了根據一些實施例的器件晶粒和交錯金屬網格與附近通孔的俯視圖。

圖19與圖20示出了根據一些實施例的通孔附近的虛擬金屬區的俯視圖。

圖21至圖24示出了根據一些實施例的交錯金屬網格的俯視圖。

圖25至圖26示出了根據一些實施例可以在晶粒黏著膜與下覆介電層之間形成孔隙的剖視圖以及結果。

圖27示出了根據一些實施例的包括交錯金屬網格的封裝件的剖視圖。

圖28示出了根據一些實施例的包括交錯金屬長條的封裝件的俯視圖。

圖29示出了根據一些實施例的用於形成包括交錯金屬網格的封裝件的製程流程。

本發明提供用於實施本發明的不同特徵的許多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本發明。當然，該些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「位於...之下 (beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除了圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。

提供了一種包括交錯金屬網格的封裝件及其形成方法。根據本揭露的一些實施例，首先形成交錯(staggered s)金屬網格(metal meshes)，且形成介電層以覆蓋交錯金屬網格。器件晶粒(device die)通過晶粒黏著膜(die-attach film)以直接附接(attached)在介電層上方。隨著金屬網格交錯，介電層的拓撲(topology)減少，降低或消除了在介電層與晶粒黏著膜之間形成孔隙(void)的可能性。這可能導致晶粒黏著膜與元件經歷的翹曲(warpage)減少。本文討論的實施例是為了提供示例以使得能夠製作或使用本公開的主題，並且本領域通常技術人員將容易理解在保持在不同實施例的預期範圍內的同時可以進行的修改。在各個視圖和說明性實施例中，相似的元件符號用於表示相似的元件。儘管可以將方法實施例討論為以特定順序執行，但其他方法實施例可以以任何邏輯順序執行。

圖1至圖14示出了根據本公開的一些實施例的封裝件形成的中間階段的剖視圖，所述封裝件包括交錯金屬網格。相應的 製程也示意性地反映在圖29所示的製程流程(process flow)中。

參考圖1，提供載板(carrier)20，且塗覆離型膜(release film)22在載板20上。載板20由透明材料構成，可以是玻璃載板、陶瓷載板等。離型膜22可以由光熱轉換(Light-To-Heat-Conversion，LTHC)塗佈材料形成，並且可以通過塗佈(coating)以施加到載板20上。根據本揭露的一些實施例，光熱轉換塗佈材料能夠在光/輻射(例如雷射)的熱量下分解，因此可以將載板20從其上形成的結構中釋放出來。

根據一些實施例，如圖1所示，形成介電層24在離型膜22上。介電層24可以由聚合物形成或包括聚合物，所述聚合物可以例如是聚苯并噁唑(polybenzoxazole，PBO)、聚醯亞胺(polyimide)、苯並環丁烯(benzocyclobutene，BCB)等。

沉積金屬種子層(metal seed layer)26A在介電層24上方。相應的製程在圖29所示的製程流程200中顯示為製程202。根據一些實施例，金屬晶種層26A包括鈦層與在鈦層上方的銅層。金屬晶種層可以通過例如是物理氣相沉積(Physical Vapor Deposition，PVD)、化學氣相沉積(Chemical Vapor DepositionCVD)等形成。

接著，如圖2所示，施加並形成圖案化鍍敷掩模(patterned plating mask)28。相應的製程在圖29所示的製程流程200中顯示為製程204。根據一些實施例，圖案化鍍敷掩模28包括圖案化光阻(patterned photo resist)。根據替代的實施例，鍍敷掩模28包 括乾膜(dry film)，其被層壓(laminated)然後圖案化。金屬種子層26A的一些部分通過圖案化鍍敷掩模28暴露。

接著，沉積金屬材料(metallic material)26B在金屬種子層26A的暴露部分上。相應的製程在圖29所示的製程流程200中顯示為製程206。沉積製程(deposition process)可以包括鍍敷製程(plating process)，其可以是電化學鍍敷製程(electro-chemical plating process)、無電鍍敷製程(electro-less plating process)等。金屬材料26B可以包括銅(Cu)、鋁(Al)、鈦(Ti)、鎢(W)、金(Au)等。在鍍敷製程之後，去除圖案化鍍敷掩模28，暴露出下覆(underlying)部分的金屬晶種層26A。相應的製程在圖29所示的製程流程200中顯示為製程208。

然後去除金屬種子層26A的暴露部分，留下金屬網格(metal mesh)26MM與重佈線路層26RDL，如圖3所示。相應的製程在圖29中所示的製程流程200中也顯示為製程208。在整個描述中，金屬網格26MM與重佈線路層26RDL合稱為金屬層26或導電特徵(conductive feature)26。金屬網格26MM與重佈線路層26RDL包括金屬種子層26A與鍍敷金屬材料26B的剩餘部分。金屬網格26MM也稱為金屬板(metal plate)。

圖15示出了金屬網格26MM的示例俯視圖。圖3中所示的金屬網格26MM的剖視圖是從圖15中的A-A截面得到的。根據一些實施例，金屬網格26MM包括在X方向上具有縱向方向(lengthwise directions)的多個長條(strip)26MM’，以及在Y 方向上具有縱向方向的多個長條(strip)26MM”，Y方向可能(或可能不)垂直於X方向。所述多個長條26MM’與26MM”在其中定義了多個開口(opening)27。根據一些實施例，所述多個開口27形成陣列，並且可以具有相同的尺寸。所述多個長條26MM’和26MM”具有交叉區域(crossing area)26CA(標示出1個)，交叉區域26CA是多個長條26MM’與多個長條26MM”交疊的區域。

根據本揭露的一些實施例，開口27的長度L1和寬度W1可以在大約10μm和大約30μm之間的範圍內。金屬長條26MM’的寬度W2與26MM”的寬度W2’也可以在大約10μm和大約30μm之間的範圍內。

參考圖4，形成介電層30在金屬網格26MM和重佈線路層26RDL上。相應的製程在圖29所示的製程流程200中顯示為製程210。介電層30的底面(bottom surface)接觸金屬網格26MM、重佈線路層26RDL以及介電層24的頂面(top surface)。根據本揭露中的一些實施例，介電層30由聚合物形成或包括聚合物，所述聚合物可以是諸如聚苯并噁唑(PBO)、聚醯亞胺、苯並環丁烯(BCB)等的感光(photo-sensitive)材料。根據替代的實施例，介電層30由無機介電材料形成，所述無機介電材料可以包括諸如氮化矽的氮化物，或諸如氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼摻雜磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)，氟摻雜矽酸鹽玻璃(fluorine-doped silicate glass，FSG)等的氧化物。

根據一些實施例，介電層30的形成包括以可流動形式(flowable form)分配(dispensing)介電層30，然後固化可流動介電層30使其固化。介電層30包括第一部分，第一部分交疊於金屬網格26MM和重佈線路層26RDL的金屬部分，其中第一部分具有高度H1。介電層30更包括第二部分，第二部分從金屬網格26MM和重佈線路層26RDL的金屬部分偏移(垂直錯位)，其中第二部分具有高度H2。由於介電層30有一定的黏度(viscosity)值，所以高度H1大於高度H2。根據一些實施例，高度差(H1-H2)可能在大約1μm和大約2μm之間的範圍內，而更大或更小的高度差可能是可能的，這取決於介電層30的黏度(當分配時)以及金屬網格26MM和重佈線路層26RDL的厚度。

然後圖案化(patterned)介電層30以在其中形成開口32。因此，重佈線路層26RDL的一些墊部分(pad portion)通過開口32暴露出來。根據一些實施例，在金屬網格32MM上方並沒有形成通孔(via)且暴露金屬網格32MM。根據替代實施例，金屬網格26MM通過通孔(via)連接至上覆(overlying)金屬網格。因此，一些通孔開口32(標記為32A)可以形成在金屬網格32MM上方並暴露金屬網格32MM。通孔開口32A顯示為虛線以指示它們可能形成或可能不形成。

圖5示出了導電特徵36(也統稱為金屬層36)的形成，導電特徵36包括金屬網格與重佈線路層36RDL。相應的製程在圖29所示的製程流程200中顯示為製程212。每一個(或一些)導 電特徵36可以包括通孔部分(via portion)與線路部分(line portion)。舉例來說，重佈線路層36RDL可以包括在介電層30上方的線路部分36L與在介電層30中的通孔部分(也稱為通孔)36V。根據一些實施例，沒有通孔形成在金屬網格36MM下方且將金屬網格36MM連接至金屬網格26MM。根據替代實施例，金屬網格36MM更包括線路部分36L與對應的通孔部分36V。因此，直接位於金屬網格36MM下方的通孔部分36V顯示為虛線，以表明它們可能形成，也可能未形成。重佈線路層36RDL與相應的下覆(underlying)重佈線路層26RDL接觸。導電特徵36的形成可採用類似於金屬網格26MM和重佈線路層26RDL形成的方法與材料。此外，每個通孔36V可以具有錐形輪廓(tapered profile)，其中上部部分(upper portion)比相應的下部部分(lower portion)寬。

圖16示出了金屬網格36MM的示例俯視圖。圖5中所示的金屬網格36MM是從圖16中的A-A截面得到的。根據一些實施例，金屬網格36MM包括在X方向上具有縱向方向的多個長條36MM’，以及在Y方向上具有縱向方向的多個長條36MM”，Y方向可能(或可能不)垂直於X方向。所述多個長條36MM’和36MM”在其中定義了多個開口37。根據一些實施例，所述多個開口37構成陣列，並且可以具有相同的尺寸。所述多個長條36MM’和36MM”具有交叉區域36CA(標示出1個)，交叉區域36CA是多個長條36MM’與多個長條36MM”交疊的區域。開口37的尺寸 可以在大約10μm和大約30μm之間的範圍內。長條36MM’和36MM”的寬度也可以在大約10μm和大約30μm之間的範圍內。長條36MM’和36MM”的寬度也可能等於長條26MM’和26MM”的寬度。

圖17示出了根據一些實施例的金屬網格26MM和36MM兩者的俯視圖。金屬網格36MM與下覆(underlying)金屬網格26MM交錯。因此，長條26’從長條36’偏移(雖然可以平行)，長條26”從長條36”偏移(雖然可以平行)。金屬網格26MM中的開口27可能會從金屬網格36MM中的開口37偏移。根據一些實施例，金屬網格36MM中的開口37直接位在金屬網格26MM的交叉區域26CA上方。金屬網格36MM的交叉區域36CA可以直接位在金屬網格26MM中的開口27上方，並且可以交疊於金屬網格26MM中的開口27的部分。或者說，金屬網格36MM的交叉區域36CA與金屬網格26MM中的開口27垂直對齊(當如圖5所示時)，並且金屬網格26MM的交叉區域26CA與金屬網格36MM中的開口37垂直對齊。因此，金屬網格26MM和36MM被稱為交錯(staggered)金屬網格。此外，在俯視圖中，開口37的中心37OC可以(或可以不)交疊於對應的交叉區域26CA的中心，並且開口27的中心27OC可以(或可以不)交疊於對應的交叉區域36CA的中心。根據本揭露的一些實施例，在俯視圖中，金屬網格26MM和36MM組合佔據了晶片區域(chip area)的大約50%至大約80%，而開口27和37的交疊區域(overlap areas)則佔據了晶片 區域的大約20%到大約50%。

圖6示出了介電層38的形成。開口40形成在介電層38中以暴露下覆(underlying)重佈線路層36RDL。相應的製程在圖29所示的製程流程200中顯示為製程214。根據本揭露的一些實施例，介電層38由選自用於形成介電層30和24的同一組候選材料的材料形成，並且可以包括有機材料，如上所述。應當理解，儘管在所示示例實施例中，作為示例討論了兩個介電層30和38以及各自的導電特徵26和36，但是可以採用更少或更多的介電層和導電層，這取決於信號路由(signal routing)需求。在整個描述中，導電特徵26和36以及介電層24、30和38統稱為背側內連線結構(backside interconnect structure)41，背側內連線結構41位於隨後放置的器件晶粒的背側(backside)。

介電層38的形成可以包括以可流動形式分配(dispensing)介電層38，然後固化可流動介電層38以使其固化。介電層38包括第一部分，第一部分交疊於金屬網格36MM和重佈線路層36RDL的金屬部分，其中第一部分具有高度H3。介電層38更包括第二部分，第二部分從金屬網格36MM和重佈線路層36RDL的金屬部分偏移，其中第二部分具有高度H4。由於介電層38有一定的黏度值，所以高度H3大於高度H4。根據一些實施例，高度差(H3-H4)可能在大約1μm和大約2μm之間的範圍內，而更大或更小的高度差異可能取決於介電層的黏度和金屬網格36MM和重佈線路層36RDL的厚度。

參考圖7，形成通孔(via)46在開口40中，形成金屬柱(metal post)48在通孔46上方並與通孔46接合。相應的製程在圖29所示的製程流程200中顯示為製程216。通孔46和金屬柱48可以在共同的形成製程(formation process)中形成。根據一些實施例，形成製程包括沉積金屬種子層(metal seed layer)、形成鍍敷掩模(plating mask)(未示出)在金屬種子層上方、鍍敷金屬材料(metallic material)在鍍敷掩模的開口(opening)中、去除鍍敷掩模以及蝕刻先前被鍍敷掩模覆蓋的金屬種子層的部分。根據本揭露中的一些實施例，金屬種子層可以包括鈦層和在鈦層上方的銅層。金屬種子層的形成可以包括PVD、CVD等。鍍敷掩模可以包括光阻(photo resist)。鍍敷金屬材料可以包括銅或銅合金、鎢等。鍍敷金屬材料和金屬種子層的剩餘部分因此形成通孔46和金屬柱48。

圖8示出了封裝元件(package component)50的放置(placement)/附接(attachment)，其中晶粒黏著膜(Die-Attach Film，DAF)52用於將封裝元件50黏附到介電層42。相應的製程在圖29所示的製程流程200中顯示為製程218。儘管示出了一個封裝元件50，但也可以放置多個封裝元件，它們可以彼此相同，也可以彼此不同。根據一些實施例，封裝元件50是器件晶粒，其中封裝有器件晶粒(s)的封裝件，包括集成為系統的多個積體電路(或器件晶粒)的片上系統(System-on-Chip，SoC)晶粒等。封裝元件50中的器件晶粒可以是或可以包括邏輯晶粒(logic die)、 記憶體晶粒(memory die)、輸入輸出晶粒(input-output die)、集成被動元件(Integrated Passive Device，IPD)、或其類似物或它們的組合。舉例來說，封裝元件50中的邏輯晶粒可以是中央處理器(Central Processing Unit，CPU)晶粒、圖形處理單元(Graphic Processing Unit，GPU)晶粒、移動應用晶粒(mobile application die)、微控制單元(Micro Control Unit，MCU)晶粒、基帶(BaseBand，BB)晶粒、應用處理器(Application processor，AP)晶粒等。封裝元件50中的記憶體晶粒可以包括靜態隨機存取記憶體(Static Random Access Memory，SRAM)晶粒、動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)晶粒等。封裝元件50可以包括介電層56與嵌入介電層56中的電性連接件(electrical connector)54(例如金屬柱(metal pillar)、微凸塊(micro-bump)和/或接合墊(bond pads))。

如果金屬網格26MM垂直對齊金屬網格36MM，則金屬網格36MM中的開口37(圖16)將交疊於金屬網格26MM中的開口27(圖15)。由於高度H1與H2之間的高度差，以及高度H3與H4之間的高度差，介電層38的頂面(top surface)具有高拓撲(topology)，如圖25所示。圖25表示在金屬網格26MM和36MM的金屬部分都存在的區域中，介電層30和38的總高度為(H1+H3)。在沒有金屬網格26MM和36MM的金屬部分的區域中，介電層30和38的總高度為(H2+H4)，如圖25所示。總高度(H2+H4)明顯小於總高度(H1+H3)。因此，在介電層38的 頂面中存在顯著的拓撲。孔隙(void)39可能被困在晶粒黏著膜52和介電層38之間。在隨後的固化製程中，如圖26示意性所示，當晶粒黏著膜52固化時，由於空隙39的大量體積，空隙39導致晶粒黏著膜52朝向中心線(center line)53顯著收縮。

作為對比，根據本揭露的一些實施例，當金屬網格26MM和36MM交錯時，高度H3被添加到H2，而高度H4可以被添加到高度H1。因此，根據本揭露的實施例，介電層38的頂面具有比金屬網格36MM垂直對齊於金屬網格26MM時小得多的拓撲(topology)。在晶粒黏著膜52下的孔隙可能會被消除，或者如果它們形成則可能會減少。在得到的結構中，如圖27所示，將減少或消除晶粒黏著膜52向中心的收縮。

接下來，如圖9所示，分配包封體(encapsulant)58以將封裝元件50與金屬柱48封裝在其中。相應的製程在圖29所示的製程流程200中顯示為製程220。包封體58填充了在相鄰金屬柱48與封裝元件50之間的間隙(gap)。包封體58可以包括模塑化合物(molding compound)、模塑底部填充劑(molding underfill)、環氧樹脂(epoxy)、樹脂(resin)和/或類似物。在封裝(encapsulation)時，包封體58的頂面高於金屬柱48的頂端與封裝元件50的頂面。模塑化合物或模塑底部填充劑(如果使用)可以包括基材(base material)與在基材中的填料粒子(filler particles)，基材可以是聚合物、樹脂、環氧樹脂等。填料粒子可以是二氧化矽、氧化鋁、氮化硼等的介電質粒子，且可以是球狀。 然後執行平坦化製程(planarization process)，例如化學機械研磨(Chemical Mechanical Polish，CMP)製程或機械研磨(mechanical grinding)製程以減薄包封體58和封裝元件50，直到暴露出電性連接件54與金屬柱48兩者。由於平坦化製程，電性連接件54和金屬柱48的頂端(top end)齊平(共面)於包封體58的頂面。金屬柱48在下文中被替代地稱為通孔48，因為它們穿過包封體58。

圖10至圖12示出了前側內連線結構(front-side interconnect structure)的形成，前側內連線結構覆蓋並連接至封裝元件50與金屬柱48。參考圖10，形成介電層62。根據本揭露的一些實施例，介電層62由聚合物形成或包括聚合物，所述聚合物可以是諸如聚苯并噁唑(PBO)、聚醯亞胺、苯並環丁烯(BCB)等。形成製程(formation process)包括以可流動形式塗覆介電層62，然後固化介電層62。根據本揭露的替代實施例，介電層62由諸如氮化矽、氧化矽等無機介電材料形成。形成方法(formation method)可以包括CVD、原子層沉積(Atomic Layer Deposition，ALD)、電漿增強化學氣相沉積(Plasma-Enhanced Chemical Vapor Deposition，PECVD)或其他適用的沉積方法。

然後通過例如是光刻(photo lithography)製程以形成開口(由重佈線路層66的通孔部分(via portion)佔據)。通孔(through-via)48與電性連接件54通過開口暴露。接下來，形成重佈線路層66。形成製程可以類似於導電特徵26和36的形成。 重佈線路層66是電性連接至電性連接件54與通孔48。

圖10進一步示出了介電層68、72和76以及重佈線路層70和74的形成。根據本揭露的一些實施例，介電層68、72和76由選自用於形成介電層30和38的相同或相似的候選材料組的材料形成，並且可以包括有機材料或無機材料。在整個描述中，重佈線路層66、70和74以及介電層62、68、72和76統稱為前側內連線結構(front-side interconnect structure)60。

圖11示出了根據一些實施例的凸塊底金屬(Under-Bump Metallurgies，UBMs)77與電性連接件78的形成。相應的製程在圖29所示的製程流程200中顯示為製程224。為了形成凸塊底金屬77，在介電層76中形成開口以暴露下覆的(underlying)金屬墊(metal pad)，在示例性實施例中，金屬墊是重佈線路層74的一部分。凸塊底金屬77可由鎳、銅、鈦或其多層形成。凸塊底金屬77可以包括鈦層與位在鈦層上方的銅層。接著形成電性連接件78在凸塊底金屬77上。電性連接件78的形成可以包括將焊球(solder ball)放置在凸塊底金屬77的暴露部分上，然後對焊球進行回焊(reflowing)，因此電性連接件78為焊料區域(solder region)。根據本揭露的替代實施例，電性連接件78的形成包括執行鍍敷製程以形成焊料層(solder layer)，然後回焊焊料層。電性連接件78也可以包括非焊金屬柱(non-solder metal pillar)，或金屬柱與在非焊金屬柱上方的焊帽(solder cap)，其也可通過鍍敷形成。在整個描述中，位在離型膜22上方的結構被稱為重構晶圓 (reconstructed wafer)80。

根據本揭露的一些實施例，獨立被動元件(Independent Passive Device，IPD)81可以通過一些電性連接件78接合至重構晶圓80。獨立被動元件81可以是或可以包括被動元件(passive device)，例如電容器晶粒(capacitor die)、感應器晶粒(inductor die)、電阻器晶粒(resistor die)或其類似物，或者可以包括被動元件的組合。

接下來，將重構晶圓80從載板20上剝離(de-bonded)。相應的製程在圖29所示的製程流程200中顯示為製程226。根據一些實施例，光束(可能是雷射光束)投射到離型膜22上，且光束穿過透明的載板20。離型膜22因此被分解。載板20可以從離型膜22上剝離，因此重構晶圓80從載板20上剝離(拆下)。剝離的重構晶圓80在圖12中示出。

圖13示出了電性連接件82的形成，電性連接件82穿過介電層24以接觸重佈線路層26RDL。相應的製程在圖29所示的製程流程200中顯示為製程228。根據一些實施例，開口(由電性連接件82佔據)形成在介電層24中。形成製程(formation process)可以包括使用雷射束(laser beam)進行的雷射鑽孔製程(laser drill process)，其中重佈線路層26RDL充當雷射鑽孔的停止層(stop layer)。重佈線路層26RDL的一些部分通過開口暴露。電性連接件82形成為延伸至開口中。根據一些實施例，電性連接件82由焊料(solder)形成或包括焊料。根據替代實施例，電性連接件82 由金屬墊(metal pad)、金屬柱(metal pillar)等形成或包括金屬墊、金屬柱等，並且可以包括或不包括焊料。

金屬網格26MM和36MM可以作為封裝件(package)的加固結構(reinforcement structure)，並且在重佈線路層26RDL和36RDL的形成中具有降低圖案加載效應(pattern loading effect)的功能。根據一些實施例，沒有形成電性連接件以接合至金屬網格26MM。根據替代實施例，形成電性連接件82’以接觸並電性連接至金屬網格26MM。電性連接件82’用虛線表示，以表明它可以形成，也可以不形成。電性連接件82’可以是不用來傳導電流的虛擬特徵(dummy feature)。

根據本揭露的一些實施例，沒有形成通孔36V來互連金屬網格26MM和36MM。因此，金屬網格26MM和36MM中的每一個都完全封閉在介電材料中，並且為電性浮置(electrically floating)。根據替代實施例，形成通孔36V以將金屬網格26MM與金屬網格36MM接合。因此，金屬網格26MM和36MM是集成導電特徵(integrated conductive feature)，包括金屬網格26MM和36MM以及通孔36V。

在又一替代實施例中，金屬網格26MM通過電性連接件82’以電性接地，或連接至正電源節點(positive power supply node)(例如VDD)。因此，當通孔36V形成時或當通孔36V未形成電性浮置時，金屬網格36MM可通過電性連接件82’以電性接地(或VDD)。當金屬網格26MM電性連接至電性接地或VDD時， 沒有電流流過金屬網格26MM。根據這些實施例，金屬網格36MM為對應電路徑(electrical path)的終端節點(terminal node)，其中電性連接以金屬網格36MM結束。

接下來，也如圖13所示，封裝元件84通過電性連接件82接合至重構晶圓80。相應的製程在圖29所示的製程流程200中顯示為製程230。儘管示出了一個封裝元件84，但可能有多個相同的封裝元件84接合至重構晶圓80。根據一些實施例，封裝元件84是器件晶粒(device die)、封裝件等。底部填充劑(underfill)86可以分配在封裝元件84與重構晶圓80之間。在隨後的討論中，重構晶圓80和接合在其上的封裝元件84統稱為重構晶圓90。

接下來，將重構晶圓90放置在切割帶(dicing tape)(未示出)上，所述切割帶附接至框架(frame)(未示出)。根據本揭露的一些實施例，重構晶圓90在晶粒切割製程(die-saw process)被單體化，例如使用刀片，並分離成離散(discrete)封裝件90’。相應的製程在圖29所示的製程流程200中顯示為製程232。

圖14示出了封裝件90’與封裝元件92的接合以形成封裝件94。相應的製程在圖29所示的製程流程200中顯示為製程234。根據一些實施例，封裝元件92為或包括封裝件基底(package substrate)、中介層(interposer)、另一封裝件等。底部填充劑96可以分配到在封裝件90’和封裝元件92之間的間隙中。可以理解，封裝元件84和92的位置可以互換，它們的接合順序也可以顛倒。

根據一些實施例，金屬網格26MM和36MM被封裝元件 50的大部分(舉例來說，例如超過70%)交疊。金屬網格26MM也可以具有與上覆(overlying)封裝元件50的相應邊緣垂直對齊、側向延伸超過或側向凹陷(recessed)的邊緣。根據一些實施例，沒有直接位在封裝元件50下面的重佈線路層(用於路由電信號(routing electrical signals))，並且金屬網格26MM和36MM佔據了交疊於封裝元件50的所有區域(在對應的層中)。

圖18示出了根據一些實施例的封裝件94的俯視圖。俯視圖示出了金屬網格26MM和36MM的一部分，以及一些通孔(through-via)48。根據本揭露的一些實施例，在金屬層26和36中，也有虛擬特徵(dummy feature)102形成。在俯視圖中，虛擬特徵102可以圍繞通孔48，並且可以直接在通孔48下方延伸或不直接延伸。虛擬特徵102與通孔48、重佈線路層26RDL和36RDL以及金屬網格26MM和36MM電性斷開。

圖19與圖20示出了虛擬特徵102的一些示例實施例。圖19與圖20中的結構可以是圖18中區域104的放大圖。在圖19中，金屬層26和36中的虛擬特徵102是交錯的，類似於交錯金屬網格中的圖案。或者說，金屬層26中的虛擬特徵具有與金屬層36中的虛擬特徵102的交叉區域重疊的開口，並且金屬層36中的虛擬特徵102具有與金屬層26中的虛擬特徵102的交叉區域重疊的開口。

根據本揭露的替代實施例，如圖20所示，金屬層26和36中的虛擬特徵102完全重疊。或者說，金屬層26中的虛擬特徵 102的開口與金屬層36中的虛擬特徵102中的開口重疊(並且可以具有相同的尺寸)，並且金屬層26中的虛擬特徵102具有與金屬層26中的虛擬特徵102的交叉區域重疊(並且可以具有相同尺寸)的交叉區域。由於沒有封裝元件直接黏附在虛擬特徵102上，介電層的拓撲可能沒有不良影響，並且可以採用圖20中的布局。

圖21示出了根據本揭露的一些實施例示的金屬網格26MM和36MM。在這些實施例中，開口27和37不具有矩形，而具有圓形。根據其他實施例，開口27和37可以有其他形狀，包括但不限於矩形、橢圓形、六邊形、八邊形等。

圖22至圖24示出了根據本揭露的替代實施例的金屬網格26MM和36MM。圖22和圖23分別示出了金屬網格26MM和36MM的俯視圖。圖24示出了交錯金屬網格26MM和36MM。在這些實施例中，金屬網格26MM和36MM中的金屬長條的縱向方向平行於相互垂直的X方向和Y方向。然而，開口27和37的中心切齊分別從X方向和Y方向旋轉的X’方向和Y'方向。例如，旋轉角度可例如是在大約5度和大約15度之間的範圍內。

在上述實施例中，根據本揭露一些實施例討論的製程和特徵來形成三維(3D)封裝。也可以包括其他特徵和製程。例如，可包括測試結構，以幫助對3D封裝或3DIC器件進行驗證測試。測試結構可例如是包括形成在重分佈層中或基底上的測試墊，其允許3D封裝或3DIC的測試、探針和/或探針卡的使用等。驗證測試可在中間結構以及最終結構上執行。此外，本文揭露的結構和 方法可以與結合了已知良好晶粒的中間驗證的測試方法結合使用，以提高良率並降低成本。

在上述討論的示例實施例中，兩個金屬層26和36作為示例進行了討論。根據其他實施例，可以有三個、四個或更多的金屬層。舉例來說，假設在金屬層36上有其他的金屬層ML(未示出)。其他的金屬層ML也可包括與封裝元件50重疊的金屬網格(以下表示為ADMM(未示出))。根據這些實施例，任兩個，且可能所有的金屬網格對26MM-36MM、36MM-ADMM和ADMM-26MM都是交錯的。

可以理解，與封裝元件50重疊的導電特徵可具有除了金屬網格之外的其他形狀。舉例來說，圖28示出了根據替代實施例的「金屬網格」(實際上不是金屬網格)的示例俯視圖。在這些實施例中，與封裝元件50重疊的金屬特徵26MM和36MM具有平行的金屬長條的形狀且不會形成金屬網格。金屬特徵26MM和36MM也是交錯的。

根據一些實施例，透過採用本揭露的實施例，可使介電層38的頂面具有小於1μm的局部拓撲和小於3μm或2μm的全局拓撲。局部拓撲是介電層重疊金屬網格26MM和36MM的部分的頂面之間的最大高度差，而全局拓撲是介電層38的頂面在整個晶粒中的最大高度差。作為對比，如果金屬網格26MM和36MM垂直切齊，則局部拓撲大於2μm，且全局拓撲大於4μm。實驗結果表明，當局部拓撲小於1μm且全局拓撲小於3μm時，晶粒黏 著膜52和介電層38之間不會形成孔隙(圖14)。

本揭露的實施例具有一些有利特徵。通過形成交錯金屬網格，減少了背側內連線結構中頂部介電層(top dielectric layer)的拓撲，從而消除了在頂部介電層與晶粒黏著膜之間的孔隙。晶粒黏著膜的不良收縮也減少了。收縮率可能會導致重佈線路層出現裂紋。因此，使用交錯金屬網格，提高了封裝件的可靠性。

根據本揭露的一些實施例，形成封裝件的方法包括形成第一金屬網格在載板上方；形成第一介電層在所述第一金屬網格上方；形成第二金屬網格在所述第一介電層上方，其中所述第一金屬網格與所述第二金屬網格交錯；形成第二介電層在所述第二金屬網格上方；將器件晶粒附接在所述第二介電層上方，其中所述器件晶粒重疊於所述第一金屬網格與所述第二金屬網格；封裝所述器件晶粒在包封體中；以及形成重佈線路在所述器件晶粒上方且電性連接至所述器件晶粒。在實施例中，第一金屬網格包括第一多個開口，第二金屬網格包括第二多個開口，所述第二多個開口與所述第一多個開口垂直錯位。

在實施例中，在所述第一金屬網格與所述第二金屬網格的俯視圖中，所述第一金屬網格與所述第二金屬網格的總密度小於100%。在實施例中，所述第一金屬網格側向延伸至所述器件晶粒的相對邊緣。在實施例中，形成所述第一介電層包括分配聚合物層。在實施例中，所述方法更包括在與形成所述第一金屬網格相同的製程中形成第一虛擬金屬網格；以及在與形成所述第二金 屬網格相同的製程中形成第二虛擬金屬網格，其中所述第一虛擬金屬網格與所述第二虛擬金屬網格垂直錯位於所述器件晶粒，且所述第一虛擬金屬網格與所述第二虛擬金屬網格交錯。

在實施例中，所述方法更包括在形成所述第一金屬網格的相同製程中形成第一虛擬金屬網格，其中所述第一虛擬金屬網格包括第一陣列開口；以及在形成所述第二金屬網格的相同製程中形成第二虛擬金屬網格，其中所述第二虛擬金屬網格包括第二陣列開口，且其中第一陣列開口完全垂直交疊於所述第二陣列開口。在實施例中，所述方法更包括形成通孔延伸至所述第二介電層；形成金屬柱在所述通孔上方且接合至所述通孔，其中所述金屬柱封裝在所述包封體中。在實施例中，所述第一金屬網格與所述第二金屬網格為電性浮置。在實施例中，所述方法更包括形成電性連接件，以將所述第一金屬網格與所述第二金屬網格電性接地。

根據本揭露的一些實施例，封裝件包括第一介電層；第一金屬網格，位在所述第一介電層上方；第二介電層，位在所述第一金屬網格上方；第二金屬網格，位在所述第二介電層上方，其中所述第一金屬網格與所述第二金屬網格交錯；第三介電層，位在所述第二金屬網格上方；晶粒黏著膜，位在所述第三介電層上方且物理接觸所述第三介電層，其中所述晶粒黏著膜交疊於所述第一金屬網格與所述第二金屬網格；封裝元件，位在所述晶粒黏著膜上方且接觸所述晶粒黏著膜；包封體，所述封裝元件封裝 在所述包封體中；以及重佈線路，位在所述封裝元件上方且電性連接至所述封裝元件。在實施例中，所述第一金屬網格包括第一多個開口，所述第二金屬網格包括第二多個開口，且其中所述第一多個開口從對應的上覆第二多個開口垂直偏移。

在實施例中，所述第一多個開口之一具有與所述第二多個開口之一相同的尺寸。在實施例中，所述第一金屬網格包括沿第一方向延伸的第一多個金屬長條與沿第二方向延伸的第二多個金屬長條，且其中所述第一多個金屬長條與所述第二多個金屬長條形成交叉區域，以及其中所述交叉區域的第一中心與所述第二多個開口的第二中心垂直重疊。在實施例中，所述第一金屬網格與所述第二金屬網格為電性浮置。在實施例中，所述第一金屬網格與所述第二金屬網格為電性接地。

根據本揭露的一些實施例，封裝件包括第一金屬板，包括第一多個開口，其中所述第一多個開口包括第一中心；第二金屬板，交疊於所述第一金屬板，所述第二金屬板包括第二多個開口，其中所述第二多個開口包括第二中心，並且其中所述第一多個開口的所述第一中心從所述第二多個開口的所述第二中心垂直偏移；介電層，位在所述第二金屬板上方且延伸至所述第二多個開口；以及器件晶粒，交疊於所述第一金屬板與所述第二金屬板。

在實施例中，所述第一多個開口形成第一陣列，且所述第二多個開口形成第二陣列。在實施例中，所述第一中心與在所述第二多個開口的相鄰開口之間的對應的中點垂直對齊。在實施 例中，所述封裝件更包括位在所述介電層上方且物理接觸所述介電層的晶粒黏著膜，其中所述器件晶粒位在所述晶粒黏著膜上方且物理接觸所述晶粒黏著膜。

以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本發明的各個態樣。熟習此項技術者應理解，他們可容易地使用本發明作為設計或潤飾其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識至，該些等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下對其作出各種改變、代替及變更。

24、30、38、56、62、68、72、76:介電層

26、36:導電特徵、金屬層

26MM、36MM:金屬網格

26RDL、36RDL、66、70、74:重佈線路層

36L:線路部分

36V:通孔部分

41:背側內連線結構

48:金屬柱、通孔

50、84、92:封裝元件

52:晶粒黏著膜

54、78:電性連接件

58:包封體

60:前側內連線結構

77:凸塊底金屬

81:獨立被動元件

96:底部填充劑

90’、94:封裝件

Claims (9)

1. 一種形成封裝件的方法，包括：形成第一金屬網格在載板上方；形成第一介電層在所述第一金屬網格上方；形成第二金屬網格在所述第一介電層上方，其中所述第一金屬網格與所述第二金屬網格交錯；形成第二介電層在所述第二金屬網格上方；將器件晶粒附接在所述第二介電層上方，其中所述器件晶粒重疊於所述第一金屬網格與所述第二金屬網格；封裝所述器件晶粒在包封體中；以及形成重佈線路在所述器件晶粒上方且電性連接至所述器件晶粒。
2. 如請求項1所述的方法，其中所述第一金屬網格包括第一多個開口，且所述第二金屬網格包括第二多個開口，所述第二多個開口與所述第一多個開口垂直錯位。
3. 如請求項2所述的方法，其中在所述第一金屬網格與所述第二金屬網格的俯視圖中，所述第一金屬網格與所述第二金屬網格的總密度小於100%。
4. 如請求項1所述的方法，更包括：在與形成所述第一金屬網格相同的製程中形成第一虛擬金屬網格；以及在與形成所述第二金屬網格相同的製程中形成第二虛擬金屬 網格，其中所述第一虛擬金屬網格與所述第二虛擬金屬網格垂直錯位於所述器件晶粒，且所述第一虛擬金屬網格與所述第二虛擬金屬網格交錯。
5. 如請求項1所述的方法，更包括：在形成所述第一金屬網格的相同製程中形成第一虛擬金屬網格，其中所述第一虛擬金屬網格包括第一陣列開口；以及在形成所述第二金屬網格的相同製程中形成第二虛擬金屬網格，其中所述第二虛擬金屬網格包括第二陣列開口，且其中第一陣列開口完全垂直交疊於所述第二陣列開口。
6. 如請求項1所述的方法，更包括形成電性連接件，以將所述第一金屬網格與所述第二金屬網格電性接地。
7. 一種封裝件，包括：第一介電層；第一金屬網格，位在所述第一介電層上方，其中所述第一金屬網格包括第一多個開口，其中所述第一金屬網格包括沿第一方向延伸的第一多個金屬長條與沿第二方向延伸的第二多個金屬長條，且其中所述第一多個金屬長條與所述第二多個金屬長條形成交叉區域；第二介電層，位在所述第一金屬網格上方；第二金屬網格，位在所述第二介電層上方，其中所述第一金屬網格與所述第二金屬網格交錯，其中所述第二金屬網格包括第二多個開口，以及其中所述交叉區域的第一中心與所述第二多個 開口的第二中心垂直重疊；第三介電層，位在所述第二金屬網格上方；晶粒黏著膜，位在所述第三介電層上方且物理接觸所述第三介電層，其中所述晶粒黏著膜交疊於所述第一金屬網格與所述第二金屬網格；封裝元件，位在所述晶粒黏著膜上方且接觸所述晶粒黏著膜；包封體，所述封裝元件封裝在所述包封體中；以及重佈線路，位在所述封裝元件上方且電性連接至所述封裝元件。
8. 如請求項7所述的封裝件，其中所述第一多個開口從對應的上覆第二多個開口垂直偏移。
9. 一種封裝件，包括：第一金屬板，包括第一多個開口，其中所述第一多個開口包括第一中心，其中所述第一金屬板包括沿第一方向延伸的第一多個金屬長條與沿第二方向延伸的第二多個金屬長條，且其中所述第一多個金屬長條與所述第二多個金屬長條形成交叉區域；第二金屬板，交疊於所述第一金屬板，所述第二金屬板包括第二多個開口，其中所述第二多個開口包括第二中心，並且其中所述第一多個開口的所述第一中心從所述第二多個開口的所述第二中心垂直偏移，其中所述交叉區域與所述第二多個開口的所述第二中心垂直重疊；介電層，位在所述第二金屬板上方且延伸至所述第二多個開 口；以及器件晶粒，交疊於所述第一金屬板與所述第二金屬板。

Images