TWI795901B - 具內建測試功能之串列傳輸系統 - Google Patents

Abstract

一種具內建測試功能之串列傳輸系統，傳送端包括一測試符號產生器，用以產生包括至少一測試位元流及一對照位元流的一測試符號流，該測試位元流與該對照位元流資料相同但兩者有具有一相對延遲週期，一傳送電路將該測試符號流調變成一串列測試訊號後輸出。接收端的接收電路將串列測試訊號還原成一還原測試符號流，該還原測試符號流包含分別對應於測試位元流及對照位元流的還原測試位元流及還原對照位元流。接收端再利用一錯誤偵測器補償還原測試位元流及還原對照位元流間之該相對延遲週期後，比較兩者是否相同，得到一測試結果。由於測試位元流與對照位元流會合併成一個測試符號流一起傳送，因此，接收端所還原的還原測試位元流與還原對照位元流之間會維持固定的相對延遲週期，不會產生不可預測的時間偏移。本發明可大幅簡化將還原測試位元流與對照位元流對齊的電路。

Description

具內建測試功能之串列傳輸系統

本發明係有關一種測試方法，特別是指一種具內建測試功能之串列傳輸系統。

串列傳輸系統（serial links）解決傳統平行匯流排（parallel buses）在高速傳輸時資料與時脈會產生時序偏移（timing skew）的問題，因此成為無論是有線或無線資料傳輸系統的主流技術。為增加資料傳輸率，更先進的串列傳輸系統改採例如脈衝振幅調變（PAM）或正交振幅調變（QAM）這類每符號多位元（multiple bits per symbol）的調變方式。然而，測試這類先進串列傳輸系統也隨之變得更加複雜與昂貴。特別是在車用電子、航空器電子系統等需要高可靠度的電子系統中，只有內建測試技術可以持續執行現場測試（field tests），解決系統在長期使用後因元件老化產生錯誤的嚴重問題。

大部分習知串列傳輸系統內建測試（BIST）技術都是由傳送端產生由一個或多個測試位元流（test bit-stream(s)）所構成之一測試符號流（test symbol stream），經調變後產生一串列測試訊號後傳送至接收端。而在接收端重新產生與傳輸端送出之測試位元流相同的對照位元流（golden test bit-streams）。接收端接收到測試位元流後會進行解調變，還原出一還原符號流（recovered test symbol stream），其包含對應於該等測試位元流之還原測試位元流（recovered test bit-stream(s)），最後再將還原測試符號流與接收端產生的對照符號流相比對，檢查兩者是否相同，以決定待測串列傳輸系統是否通過測試。舉例來說，如第1圖所示，先前技術的串列傳輸系統包括傳送端22以及接收端24。傳送端22包括一測試符號產生器222及一傳送電路224，測試符號產生器222產生測試符號流後，傳送電路224將其調變產生串列測試訊號後傳送到接收端24。接收端24包括一接收電路242及一錯誤偵測器244，其中接收電路242將所接收的串列測試訊號解調變後產生還原符號流再輸入錯誤偵測器。但測試符號產生器222只產生測試符號流，沒有對照符號流。接收端24重新產生對照符號流的方法可為：1.在接收端24設置另一測試符號產生器244，用以產生與測試符號產生器222相同的測試符號流，以作為對照符號流；或2.傳送端22的測試符號產生器222直接再傳送一份相同的測試符號流到錯誤偵測器246中做為對照符號流，如圖中的虛線所示。然而，接收端24所解調變出的還原測試符號流與產生的對照符號流本質上並不會同步，因此需要複雜的電路來對齊解調變出的還原測試符號流與產生的對照符號流。在非常高速（e.g. ＞10 Gb/s）的串列傳輸系統中，符號週期（symbol period）變得非常短使得此類電路設計變得非常困難，複雜的電路也增加硬體成本。

因此，本發明即提出一種具內建測試功能之串列傳輸系統，以有效地解決上述該等問題，具體架構及其實施方式將詳述於下：

本發明之主要目的在提供一種具內建測試功能之串列傳輸系統，其將相同的測試位元流與對照位元流其中之一延遲一相對延遲週期後，再合成為一測試符號流後一起傳送，在接收端解調變後所還原的測試符號流中的還原測試位元流與還原對照位元流間就不會產生不可預測的時間偏移，只需補償還原對照位元流與還原測試位元流之間的該相對延遲週期後再相互比較，就可以知道是否有誤碼產生。如此便能大幅簡化將還原測試位元流與對照位元流對齊的電路。

本發明之另一目的在提供一種具內建測試功能之串列傳輸系統，其接收端的錯誤偵測器僅需少數正反器與互斥或閘數位電路，所需面積極小，故具備低成本、低功耗與強健性等優點。

本發明之再一目的在提供一種具內建測試功能之串列傳輸系統，其中錯誤偵測器採用全數位化電路設計，不需要複製原始的類比調解電路，除了可降低不匹配元件造成的影響，還可以降低晶片成本。

為達上述目的，本發明提供一種具內建測試功能之串列傳輸系統，包括：一傳送端，包括：一測試符號產生器，產生一測試符號流，測試符號流由一測試位元流及至少一對照位元流所組成；以及一傳送電路，將測試符號流調變成一串列測試訊號後輸出；以及一接收端，通過一傳輸通道與傳送端訊號連接，接收該串列測試訊號，接收端包括：一接收電路，將串列測試訊號中的測試符號流還原成對應於測試位元流之一還原測試位元流及對應於對照位元流之一還原對照位元流；以及一錯誤偵測器，比較還原測試位元流及還原對照位元流是否有一錯誤碼產生，得到一測試結果。

依據本發明之實施例，測試位元流及對照位元流具有相同資料序列及固定的相對延遲週期，接收電路還原還原測試位元流與還原對照位元流時，同時還原出相對延遲週期。

依據本發明之實施例，測試符號產生器包括：一偽隨機位元流（pseudo-random binary sequence, PRBS）產生器，用以產生測試位元流及具有一相對延遲週期的對照位元流。

依據本發明之實施例，偽隨機位元流產生器包括複數個第一正反器，選擇其中之兩個第一正反器之輸出分別作為對照位元流及測試位元流，使對照位元流比測試位元流延遲固定相對延遲週期。

依據本發明之實施例，所選擇的第一正反器之輸出所組成的測試符號流中，所有的符號（symbol）皆會出現，且每一種符號出現的機率幾乎相同，各個符號之間轉換的次數也幾乎相同。

依據本發明之實施例，錯誤偵測器包括一延遲線，用以將還原測試位元流延遲相對延遲週期，產生一延遲還原測試位元流，延遲還原測試位元流與還原對照位元流在無錯誤狀況下之相同資料位元一一對齊。

依據本發明之實施例，錯誤偵測器包括一互斥或閘，接收還原對照位元流及延遲相對延遲週期後之還原測試位元流並進行比對，得到測試結果。

依據本發明之實施例，傳送端及接收端位於不同之測試晶片中。

依據本發明之實施例，測試符號產生器產生之測試符號流的符號為單位元時，對照位元流之數量為一組，測試符號流係由測試位元流和對照位元流以交錯合併的方式產生。

依據本發明之實施例，測試符號產生器中包括一多工器，用以將測試位元流和對照位元流交錯合併以產生單位元之測試符號流。

依據本發明之實施例，測試符號產生器產生之測試符號流的符號為多位元符號，且每一該多位元符號的位元數大於或等於三位元時，對照位元流之數量為至少二組，測試符號流係由測試位元流和該至少二組對照位元流所組成。

本發明提供一種具內建測試功能之串列傳輸系統，只需在晶片上加入非常精簡的電路就可以讓串列傳輸系統完成內建測試。本發明不需要複雜的內建資料與位元流同步電路，也不需使用昂貴的高階測試機台，因此可大幅降低晶片的測試時間與測試成本。由於將內建測試電路（Built-in Self Test, BIST）內建在晶片內部，因此可以在全速與實際通道的影響下完成測試，提高測試覆蓋率與測試結果的可靠度。

請參考第2A圖，其為本發明具內建測試功能之串列傳輸系統10之方塊圖。具內建測試功能之串列傳輸系統10包括一傳送端12及一接收端14，傳送端12和接收端14可設在同一晶片上，亦可設在不同晶片上。接收端14通過一傳輸通道16與傳送端12連接。此傳輸通道16可設在晶片內或是晶片外。傳送端12包括一測試符號產生器122及一傳送電路124。其中，測試符號產生器122用以產生一測試符號流，測試符號流由一測試位元流及至少一對照位元流所組成，且測試位元流及對照位元流的資料內容一模一樣，但兩者間具有一固定時脈週期的相對延遲。傳送電路124用以將測試位元流及對照位元流所合併成之測試符號流調變成一串列測試訊號後，輸出串列測試訊號到接收端14。接收端14包括一接收電路142及一錯誤偵測器144，接收電路142連接錯誤偵測器144。在本實施例中，接收電路142用以將串列測試訊號中的測試符號流還原成一還原測試符號流，包括對應於測試位元流之一還原測試位元流及對應於對照位元流之一還原對照位元流。同時，接收電路142還會還原出回復時脈rclk。接著，再由錯誤偵測器144先補償測試位元流及對照位元流的相對延遲後，再比較還原測試位元流及還原對照位元流是否有一錯誤碼產生，得到一測試結果（BIST result）。若還原測試位元流或還原對照位元流中有任一錯誤碼產生，則錯誤偵測器144輸出的測試結果會即時產生一脈衝，提供後續設計者所定義的錯誤處理功能處理。

請參考第2B圖，其為本發明具內建測試功能之串列傳輸系統10之一實施例之方塊圖，此實施例使用QPSK調變/解調變。具內建測試功能之串列傳輸系統10包括一傳送端12及一接收端14，傳送端12和接收端14可設在同一晶片上，亦可設在不同晶片上。接收端14通過一傳輸通道16與傳送端12連接。此傳輸通道16可設在晶片內或是晶片外。傳送端12包括一測試符號產生器122及一傳送電路124，其中，測試符號產生器122用以產生一測試符號流，測試符號流中的資料位元流data _I及data _Q分別做為測試位元流及對照位元流，且測試位元流data _I及對照位元流data _Q的資料內容一模一樣，但兩者間具有兩個時脈週期的相對延遲。傳送電路124用以將測試位元流及對照位元流所合併成之測試符號流以QPSK調變成一串列測試訊號後，輸出串列測試訊號到接收端14。接收端14包括一接收電路142及一錯誤偵測器144，接收電路142連接錯誤偵測器144。在本實施例中，接收電路142用以將串列測試訊號中的測試符號流還原成分別對應測試位元流data _I及對照位元流data _Q的還原測試位元流rdata _I及還原對照位元流rdata _Q，同時還原出回復時脈rclk。接著，再由錯誤偵測器144先補償還原測試位元流rdata _I及還原對照位元流rdata _Q間的兩個時脈週期的相對延遲，再比較補償相對延遲後之還原測試位元流rdata _I及還原對照位元流rdata _Q是否相同，得到一測試結果（BIST result）。若還原測試位元流rdata _I或還原對照位元流rdata _Q中有任一錯誤碼產生，則錯誤偵測器144輸出的測試結果會即時產生一脈衝，提供後續設計者所定義的錯誤處理功能處理。

在一實施例中，傳送電路124中包括一調變器（圖中未示），而接收電路142中則包括一解調變器（圖中未示）。解調變器可為一時脈資料恢復（Clock and Data Recovery, CDR）電路。

本發明與先前技術最大的不同點在於，先前技術中，傳送端20僅會傳送測試符號流，而對照符號流則是在接收端20設置另一測試符號產生器所產生。因此，當還原測試符號流和對照符號流進行比對時，還原測試符號流由於經過了傳輸通道的傳送，發生訊號延遲。但對照符號流沒有經過傳輸通道，不會產生相同的延遲，將使得還原測試符號流和對照符號流難以對齊。而本發明將測試位元流和對照位元流合併成一測試符號流同時傳送，因此縱使發生訊號延遲，由於二者仍保持同樣的相對延遲，因此並非不可預測的時間偏移，相當容易將還原測試位元流和還原對照位元流對齊。

本發明另提供一實施例，在此實施例中，測試位元流及對照位元流之間具有固定的相對延遲週期。如第3圖之實施例所示，測試位元流data _I領先對照位元流data _Q兩個週期，因此，取測試位元流data _I的第三個位元T[2]和對照位元流data _Q的第一個位元G[0]合併成二位元的符號做為測試符號。。此實施例之設計重點在於，由於傳送端12同時傳送包含測試位元流及對照位元流的測試符號流，且其中一筆位元流有相對延遲，因此，若在資料傳送過程中遇到雜訊影響某一個時脈週期的測試符號，則當接收端14將串列測試訊號還原回還原測試位元流和還原對照位元流，並經錯誤偵測器144補償相對延遲週期後，兩者的錯誤位元不會發生在同一時脈週期。例如若T[3]發生錯誤，則並列的G[1]也會出錯，但位於不同週期的G[3]是正確的。因此當還原測試位元流rT[i]和還原對照位元流rG[i]對齊後，可知rT[3]和rG[3]其中之一產生錯誤。如此一來，錯誤偵測器144可比對出有錯誤碼產生，達到內建測試的功效。

測試符號產生器產生具有相對延遲週期的測試位元流data _I及對照位元流data _Q的其中一種方法，舉例而言，是在測試符號產生器122中設置一偽隨機位元流（pseudo-random binary sequence, PRBS）產生器123，如第4圖所示。第4圖為偽隨機位元流產生器123的一個實施例。偽隨機位元流產生器123包括複數第一正反器1232，此實施例採用PRBS7產生器為例，第一正反器1232的數量為7個，循環輸出資料。選擇其中之二個第一正反器之輸出分別做為測試位元流data _I及對照位元流data _Q，測試位元流data _I及對照位元流data _Q的資料內容一模一樣但是有固定的相對延遲週期。在此實施例中，分別取第一個第一正反器的輸出data _I和第三個第一正反器的輸出data _Q做為對照位元流及測試位元流，使對照位元流比測試位元流延遲，此相對延遲週期為二個週期。傳送電路124中的調變器為QPSK調變器，調變後的訊號即為串列測試訊號。由於偽隨機位元流產生器123本質上是一種線性移位暫存器（LSFR）且所選擇的兩訊號間隔二個第一正反器1232，故可確定data _I永遠領先data _Q兩個時脈週期且兩者的資料序列完全相同。

若已存在一測試位元流，則第3圖中的測試符號產生器122也可以使用測試位元流通過很簡單的串接暫存器（圖中未示）以產生所需之具固定的相對延遲週期的對照位元流，而不使用偽隨機位元流產生器123。

相對應的，錯誤偵測器144需要將還原測試位元流rdata _I與延遲了相對延遲週期的還原對照位元流rdata _Q對齊，因此須利用一延遲線（圖中未示）對測試位元流做補償性移位。如第5圖所示，錯誤偵測器144包括一延遲線1442及一互斥或閘1444，此延遲線1442係由二第二正反器所構成。二個第二正反器之間相差的時脈週期即為該相對延遲週期，用以將還原測試位元流rdata _I延遲該相對延遲週期。由於在測試符號流產生時選擇了PRBS7的第1個和第3個第一正反器的輸出分別做為測試位元流及對照位元流，所以在接收電路將測試符號流還原後，只需要將還原測試位元流rdata _I延遲二個時脈週期，即可將還原測試位元流rdata _I及還原對照位元流rdata _Q對齊，產生一延遲還原測試位元流。因此，延遲線1442的輸出與輸入之間也設計為相差二個時脈週期。如此一來，當還原測試位元流rdata _I通過延遲線1442後，在無傳送錯誤狀況下，便可使還原對照位元流rdata _Q及還原測試位元流之相同資料位元對齊。接著再將對齊後的還原測試位元流及還原對照位元流rdata _Q傳送到互斥或閘1444，比對兩者是否相同，以得到測試結果。錯誤偵測器144的互斥或閘（XOR）1444亦可由反互斥或閘（XNOR）取代。此外，也能另外根據設計者的需求，額外加入累加器或其他電路，以處理此測試結果。

本發明中，測試位元流及對照位元流的基本條件是，二者具有相同資料序列及固定的相對延遲週期，因此接收電路142在還原串列測試訊號中的測試位元流及對照位元流時，可同時還原出兩者的相對延遲週期。事實上，選擇PRBS7產生器第1至第6個第一正反器1232中的任二者的輸出都可以滿足此基本條件。

此外，為了確保測試覆蓋率（test coverage）與測試品質，除了上述兩個基本條件外，所選擇用以組成測試符號流的測試位元流及對照位元流也須盡量滿足二個條件，包括條件一：測試符號流中，所有的符號（symbol）皆會出現且每一種符號出現的機率幾乎相同，以及條件二：各個符號之間轉換的次數也幾乎相同。如第6圖之星座圖所示，在實施例每個循環共2 ⁷-1=127個符號中，四個符號00、01、11、10出現的次數幾乎相同，其中00出現31次，01、11、10皆出現32次，符合上述條件一。而00、01、11、10之間轉換型態的次數也相同，皆為16次，此外維持同一符號的次數除00為7次外，皆為8次，亦符合上述條件二。因此，當測試訊號經過QPSK調變時，將對照位元流延遲兩個時脈週期可達到最佳的測試效果。若傳送器中的調變器並非QPSK，則對照位元流可不延遲。

本發明可以應用於任何串列傳輸系統的內建測試上，例如PAM4以及QAM。以PAM4 為例，其測試符號流由兩個位元流所組成，故上述實施例可直接應用。再以Blue Tooth 2 所使用的16-QAM為例，其測試符號流可用四組彼此間有固定相對延遲週期的測試位元流構成，例如簡單地選擇偽隨機位元流產生器中四個正反器的輸出產生測試訊號。在接收端只需將所解出的四個還原位元流經適當級數的正反器延遲補償彼此間的固定相對延遲週期就可以進行比對，檢查是否有錯誤碼產生。或如第4圖實施例一樣取兩個正反器的輸出做為對照位元流及測試位元流，再以設計者自訂的編碼電路將其變為四位元的測試符號流。接著，接收端只需將所解出的還原測試符號流以對應的解碼電路還原出還原對照位元流及還原測試位元流，並以適當級數的正反器補償相對延遲週期，就可以進行比對，檢查是否有誤碼產生。

本發明也可以應用於測試每符號單位元的串列傳輸系統。只需要穿插對照位元流與測試位元流產生一單一位元測試符號流，輸入具內建測試功能的待測串列傳輸系統即可。

如第7a圖至第c圖所示，其為測試符號產生器產生單位元測試符號流之實施例示意圖。每個測試位元流T[i]和對照位元流G[i]的第i位元都相同。第7a圖為將測試位元流T[i]和延遲兩個週期之對照位元流G[i-2]交錯合併成一單位元測試符號流。第7b圖中，測試位元流T[i] 的連續二個位元和延遲兩個週期之對照位元流G[i-2] 連續的二個位元交錯排列，合併成一單位元測試符號流。第7c圖中則是測試位元流T[i] 連續m個位元和延遲兩個週期之對照位元流G[i-2] 連續m個位元交錯排列，合併成一單位元測試符號流。此實施例適用於二相位偏移調變 （BPSK）、不歸零編碼（NRZ）、二頻率偏移調變（BFSK）等。

第8a圖為產生第7a圖之單位元測試符號流之方塊圖，其中，測試符號產生器122的時脈頻率只有符號時脈CLK _ref頻率的一半，且仍然輸出測試位元流T[i]和延遲兩個其時脈週期之對照位元流G[i-2]，而測試符號產生器122中則包括一多工器125。多工器125每隔1/2符號時脈週期便從測試位元流T[i]和對照位元流G[i]中取一個位元，便可產生如第7a圖所示之單位元測試符號流，並送交傳送電路產生串列測試訊號。第8b圖為第8a圖之時序圖。

第9圖為測試符號產生器產生大於等於三位元的測試符號流之實施例示意圖。其中測試位元流data ₁的資料為T[i]，兩個對照位元流data ₂、data ₃的資料分別為G[i]、A[i]，且T[i] 、 G[i]、與A[i]三位元流相同。在此實施例中，第一對照位元流data ₂延遲二個時脈週期，第二對照位元流data ₃延遲三個時脈週期。因此在第四個時脈週期可合併出測試符號流的第一個符號，其為由T[3]、G[1]、A[0]所組成的三位元訊號，可為000、001、010、011、100、101、110、111等八種符號其中之一。

本發明具有以下優點： 1.    藉由將測試位元流與同一測試位元流延遲固定週期所產生之對照位元流兩者合成為一個測試符號流一起傳送，使接收端解調變後所還原的還原測試符號流中的還原測試位元流與還原對照位元流之間就不會產生不可預測的時間偏移，只需將所還原之還原測試符號流中之還原測試位元流延遲該固定週期後，再與還原對照位元流相互比較，即可知道是否有錯誤碼產生。如此便能大幅簡化對齊還原測試位元流與對照位元流所需的電路。 2.    所需電路極少，降低晶片成本。常見之BIST方法需要在待測串列傳輸系統的接收端內加裝對照位元流產生器與對齊還原測試位元流與對照位元流所需的電路，使晶片面積大幅上升，提高晶片成本，本發明則不需要在接收端設置測試符號產生器。 3.    傳送端之測試符號產生電路不需要與接收端位於同一個晶片內，故允許系統層級現場內建測試。 4.    能夠測試通道損失與接收端前端電路所造成的錯誤。若將測試符號產生器獨立於待測晶片之外，或利用回送（loopback），即可使測試符號流經過實際的傳輸環境，使測試條件設定更加完整、務實，測試結果也更可靠。 5.    全數位化。錯誤偵測器可由全數位電路構成，不需複製接收端內原有的類比解調電路，降低不匹配元件造成的影響，提高內建測試電路本身的穩健性(robustness)。 6.    未更動待測電路與環境。內建測試電路不影響待測串列傳輸系統的性能，因此可實現全速測試(at-speed tests)，測試待測串列傳輸系統的實際性能。

綜上所述，本發明所提供之具內建測試功能之串列傳輸系統係在傳送端產生具固定相對延遲週期之多個對照位元流及測試位元流，不增加任何硬體成本。而在接收端的錯誤偵測器僅需少數正反器與互斥或閘數位電路，所需面積極小，故具備低成本、低功耗與強健性的特色。此外，本發明容許接收端與傳送端不位在同一晶片，不僅能涵蓋傳送端的輸出驅動器（output driver）、傳輸通道、與接收端類比前端電路的響應，更允許系統層級現場測試原位（in-situ field tests）內建測試。因此，本發明在使用上相較其他串列傳輸系統的內建測試功能更為務實，除可以適用於更大規模的晶片量產之測試外，特別適合於測試需要高可靠度的系統，如車用電子、航空電子、衛星通訊系統等。

唯以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍。故即凡依本發明申請範圍所述之特徵及精神所為之均等變化或修飾，均應包括於本發明之申請專利範圍內。

10:具內建測試功能之串列傳輸系統 12:傳送端 122:測試符號產生器 123:偽隨機位元流產生器 1232:第一正反器 124:傳送電路 125:多工器 14:接收端 142:接收電路 144:錯誤偵測器 1442:延遲線 16:傳輸通道 22:傳送端 222:測試符號產生器 224:傳送電路 24:接收端 242:接收電路 244:測試符號產生器 246:錯誤偵測器

第1圖為先前技術中內建測試功能之串列傳輸系統之方塊圖。 第2A圖為本發明具內建測試功能之串列傳輸系統之方塊圖。 第2B圖為本發明具內建測試功能之串列傳輸系統之一實施例之方塊圖。 第3圖為本發明合併測試位元流和對照位元流構成測試符號流之示意圖。 第4圖為本發明利用偽隨機位元流產生器產生測試位元流和對照位元流之一實施例之示意圖。 第5圖為本發明錯誤偵測器之一實施例之邏輯電路圖。 第6圖為應用本發明之系統及方法進行實施例測試時，測試符號產生器中資料轉態之狀態機圖(state machine diagram)。 第7a圖至第7c圖為測試符號產生器產生一位元測試符號流之實施例。 第8a圖為產生第7a圖之測試符號流之實施例方塊圖，第8b圖為第8a圖之時序圖。 第9圖為測試符號產生器產生大於三位元的測試符號流之實施例。

10:具內建測試功能之串列傳輸系統

12:傳送端

122:測試符號產生器

124:傳送電路

14:接收端

142:接收電路

144:錯誤偵測器

16:傳輸通道

Claims (11)

1. 一種具內建測試功能之串列傳輸系統，包括：一傳送端，包括：一測試符號產生器，產生一測試符號流，該測試符號流由一測試位元流及至少一對照位元流所組成，該測試位元流及該至少一對照位元流具有相同資料序列；以及一傳送電路，將該測試符號流調變成一串列測試訊號後輸出；以及一接收端，通過一傳輸通道與該傳送端訊號連接，接收該串列測試訊號，該接收端包括：一接收電路，將該串列測試訊號中之該測試符號流還原成對應於該測試位元流之一還原測試位元流及對應於該至少一對照位元流之至少一還原對照位元流；以及一錯誤偵測器，比較該還原測試位元流及該還原對照位元流是否有一錯誤碼產生，得到一測試結果。
2. 如請求項1所述之具內建測試功能之串列傳輸系統，其中該測試位元流及該至少一對照位元流具有固定的一相對延遲週期，該接收電路還原該還原測試位元流與該至少一還原對照位元流時，同時還原出該相對延遲週期。
3. 如請求項2所述之具內建測試功能之串列傳輸系統，其中該測試符號產生器包括： 一偽隨機位元流(pseudo-random binary sequence,PRBS)產生器，用以產生該測試位元流及具有該相對延遲週期的該至少一對照位元流。
4. 如請求項3所述之具內建測試功能之串列傳輸系統，其中該偽隨機位元流產生器包括複數第一正反器，選擇其中之至少二個第一正反器之輸出分別做為該至少一對照位元流及該測試位元流，使該至少一對照位元流比該測試位元流延遲該相對延遲週期。
5. 如請求項4所述之具內建測試功能之串列傳輸系統，其中該二第一正反器之輸出所組成的該測試符號流中，所有的符號(symbol)皆會出現，且每一種符號出現的機率幾乎相同，各個符號之間轉換的次數也幾乎相同。
6. 如請求項4所述之具內建測試功能之串列傳輸系統，其中該錯誤偵測器包括一延遲線，用以將該還原測試位元流延遲該相對延遲週期，產生一延遲還原測試位元流，該延遲還原測試位元流與該至少一還原對照位元流在無錯誤狀況下之相同資料位元一一對齊。
7. 如請求項1或6所述之具內建測試功能之串列傳輸系統，其中該錯誤偵測器更包括一互斥或閘(XOR gate)，接收該至少一還原對照位元流及該延遲還原測試位元流並進行比對，得到該測試結果。
8. 如請求項1所述之具內建測試功能之串列傳輸系統，其中該傳送端及該接收端位於不同之測試晶片中。
9. 如請求項1所述之具內建測試功能之串列傳輸系統，其中該測試符號產生器產生之該測試符號流的符號為單位元時，該至少一對照 位元流之數量為一組，該測試符號流係由該測試位元流和該組對照位元流以交錯合併的方式產生。
10. 如請求項9所述之具內建測試功能之串列傳輸系統，其中該測試符號產生器中包括一多工器，用以將該測試位元流和該組對照位元流交錯合併以產生單位元之該測試符號流。
11. 如請求項1所述之具內建測試功能之串列傳輸系統，其中該測試符號產生器產生之該測試符號流的符號為多位元符號，且每一該多位元符號的位元數大於或等於三位元時，該至少一對照位元流之數量為至少二組，該測試符號流係由該測試位元流和該至少二組對照位元流所組成。

Images