[go: up one dir, main page]

TWI444021B - 解譯串列傳輸訊號之方法 - Google Patents

解譯串列傳輸訊號之方法 Download PDF

Info

Publication number
TWI444021B
TWI444021B TW096134749A TW96134749A TWI444021B TW I444021 B TWI444021 B TW I444021B TW 096134749 A TW096134749 A TW 096134749A TW 96134749 A TW96134749 A TW 96134749A TW I444021 B TWI444021 B TW I444021B
Authority
TW
Taiwan
Prior art keywords
transmission signal
serial
bit
serial transmission
bits
Prior art date
Application number
TW096134749A
Other languages
English (en)
Other versions
TW200915797A (en
Inventor
David Huang
Chi Feng Lee
Hsiuhung Chou
Original Assignee
Htc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Htc Corp filed Critical Htc Corp
Priority to TW096134749A priority Critical patent/TWI444021B/zh
Priority to US12/206,055 priority patent/US8259943B2/en
Priority to EP08164361A priority patent/EP2037622B1/en
Publication of TW200915797A publication Critical patent/TW200915797A/zh
Application granted granted Critical
Publication of TWI444021B publication Critical patent/TWI444021B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/504—Adding; Subtracting in bit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
    • G06F7/5045—Adding; Subtracting in bit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other for multiple operands
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/3808—Details concerning the type of numbers or the way they are handled
    • G06F2207/3852—Calculation with most significant digit first

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

解譯串列傳輸訊號之方法
本發明是有關於一種解譯串列傳輸訊號之方法，且特別是有關於一種快速解譯串列傳輸訊號之方法。
串列傳輸技術係被廣泛地應用於傳送端及接收端之間，其中，兩者之間的串列傳輸訊號包括串列資料訊號及串列時脈訊號。請參照第1圖，其繪示乃傳統串列傳輸訊號之示意圖。串列傳輸訊號包括串列資料訊號Data及串列時脈訊號SCK。串列資料訊號Data包括多個位元，例如為指令(command)位元、位址(address)位元、資料位元或特殊位元。特殊位元例如為起始位元(start)、回應位元(ack)或停止位元(stop)等。串列時脈訊號SCK包括多個時序脈衝，每一個時序脈衝係被利用而以邊緣觸發或準位觸發的方式讀取串列資料訊號Data之一個位元。
請參照第2圖，其繪示乃傳統解譯串列傳輸訊號之方法之流程圖。首先，於步驟210中，接收一串列傳輸訊號，此串列傳輸訊號包括一串列資料訊號及一串列時脈訊號，串列時脈訊號包括多個時序脈衝。接著，於步驟220中，利用邊緣觸發或準位觸發之方式，依據此些時序脈衝觸發中斷服務常式(interrupt service function)，以從串列資料訊號讀取相對應之位元。
請參照第1圖，接收端之一主程式於串列時脈訊號SCK之一個時序脈衝之正緣(時間t1)觸發中斷服務常式，此時主程式會先對程式位址進行推入堆疊(push)，然後執行中斷服務常式並跳躍(jump)，才得以進入至一子程式以進行讀取的動作。之後，於同一個時序脈衝之負緣(時間t2)前讀取完相對應之位元，再彈出堆疊(pop)程式位址以跳躍回原先之主程式。
然後，於步驟230中，辨識所接收之位元係屬於指令位元、位址位元、資料位元或特殊位元，並利用旋入(rotate)的方式將所接收之位元儲存至一暫存器中相對應之位置。請參照第3圖，其繪示乃傳統利用旋入的方式將資料儲存至暫存器之示意圖。若接收端係接收13個資料位元為一資料位元組，則暫存器300例如為一13位元大小之暫存器且暫存器300內之值原為(0 0 0…0 0)2 。
若此資料位元組例如為(b12 b11 b10 …b1 b0 )2 ＝(1 0 1…1 0)2 ，則此13個資料位元會藉由旋入的方式依序存入暫存器300中相對應之位置。首先，位元b12 先儲存入記憶單元a0 。然後，儲存於記憶單元a0 係接著被平移至記憶單元a1 以完成第一次的旋入動作。之後，儲存於記憶單元a1 之位元b12 係接著被平移至記憶單元a2 以完成第二次的旋入動作。經由12次之旋入動作之後，位元b12 (＝1)會被儲存於記憶單元a12 。之後，利用11次旋入指令，位元b11 (＝1)會被儲存至記憶單元a10 。之後，利用1次旋入指令，位元b1 (＝1)被儲存於記憶單元a1 。而位元b0 (＝0)則儲存於記憶單元a0 中。
每儲存一個位元，於步驟240中，接收端會判斷是否儲存完畢。若未儲存完畢，則回到步驟220以繼續讀取後續之位元。若儲存完畢，則進入步驟250。於步驟250中，接收端會解譯儲存於暫存器中之位元組，並執行相對應之處理動作。
上述之傳統解譯串列傳輸訊號之方法，於步驟220中需對程式位址進行推入堆疊才得以觸發中斷服務常式並跳躍至子程式，又需再經過彈出堆疊才得以跳躍回主程式。因此，接收端之處理器往往要花很多個系統時脈週期，方能完成接收一個位元的動作。故若串列傳輸訊號之位元數越多，且傳輸速度之要求越快時，會導致接收端之處理器的運算負擔越高，而影響到處理器的效能。此外，若串列傳輸訊號之位元數越多，則於步驟230所需執行之旋入指令次數亦越多，同樣提高了處理器之運算負擔。同時，亦將使得成本增加且接收端之處理器之消耗功率上升。
本發明係有關於一種解譯串列傳輸訊號之方法，不須使用中斷服務常式而得以於串列時脈訊號之一個週期內讀取一個位元，且利用加法運算以儲存所接收之位元，故能快速地解譯串列傳輸訊號，同時可減少處理器之運算負擔並減少處理器之消耗功率。
根據本發明之第一方面，提出一種解譯串列傳輸訊號之方法。此方法包括，首先，接收串列傳輸訊號，串列傳輸訊號包括一串列資料訊號及一串列時脈訊號。然後，依據串列時脈訊號從串列資料訊號依序讀取m個位元。接著，依序產生對應至m個位元之數值。之後，依序將每一數值與一暫存器中之一內容值做加法運算，並將加法運算後之結果取代內容值並儲存於暫存器中。
根據本發明之第二方面，提出一種解譯串列傳輸訊號之方法，應用於一接收端。此方法包括，首先，接收串列傳輸訊號，串列傳輸訊號包括一串列資料訊號及一串列時脈訊號。然後，判斷串列時脈訊號之邏輯準位是否等於一預設值。接著，當串列時脈訊號之邏輯準位為預設值時，從串列資料訊號讀取一個位元。之後，儲存此位元於一暫存器中。
為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
本發明提供一種解譯串列傳輸訊號之方法，不須使用中斷服務常式而得以於串列時脈訊號之週期內讀取位元，再利用加法運算將所接收位元存入暫存器中相對應之位置，可減少接收端之運算負擔及功率消耗，故能快速解譯串列傳輸訊號且降低接收端之成本。
第一實施例
請參照第4圖，其繪示乃依照本發明第一實施例之解譯串列傳輸訊號之方法之流程圖。此方法係應用於一接收端。接收端係依照此串列傳輸訊號之協定來解譯各個欄位中之資料。此協定例如為SPI(Serial Peripheral Interface)，I2C(Inter－Integrated Circuit)，UART(universal asynchronous receiver/transmitter)等串列傳輸介面之協定。
首先，於步驟410中，接收一串列傳輸訊號，此串列傳輸訊號包括一串列資料訊號及一串列時脈訊號。然後，於步驟420中，依據串列時脈訊號從串列資料訊號依序讀取m個位元，m為正整數。此m個位元例如為位址位元組、或資料位元組。此外，於步驟420，接收端可以根據串列時脈訊號所包含之時序脈衝，利用邊緣觸發或準位觸發之方式，以從串列資料訊號讀取位元，然並不限於此。
接著，於步驟430中，依序產生對應至m個位元之數值，並將m個數值進行加法運算後之結果儲存於一暫存器中。茲將m個數位值進行加法運算之作法以下列二個例子做進一步之說明之。加法運算之作法的第一例為利用算數加法(ADD)運算，假定此第一欄位之m個位元依序為bm 、bm－1 、bm－2 …b1 、b0 ，當讀取到bm 的值為邏輯1時，將數值2m 加入暫存器之內容值中，當讀取到bm－1 、bm－2 …b1 、b0 的值為邏輯1時，則分別將數值2m－1 、2m－2 …、21 、20 加入暫存器之內容值中。
此外，除了如第一例之利用數值相加之外，亦可以利用邏輯加法(AND)運算來儲存此m個位元。加法運算之作法的第二例為利用邏輯加法(AND)運算，當讀取到bm 的值為邏輯1時，將(1 0 0…0 0)2 加入暫存器之內容值中，當讀取到bm－1 、bm－2 …b1 、b0 的值分別為邏輯1時，則分別將數值(0 1 0…0 0)2 ,(0 0 1…0 0)2 、…(0 0 0…1 0)2 、(0 0 0…0 1)2 加入暫存器之內容值中。如此一來，不須多次的旋入指令即可儲存此m個位元於暫存器中，減少接收端之運算負擔。而且，每個位元所需的加法運算的次數都是一樣的，不會像傳統作法般，不同位置的位元所對應之旋入次數是不相同的。
再來，於步驟440中，判斷此m個位元是否儲存完畢。若未儲存完畢，則回到步驟420，以繼續讀取剩下之位元。若儲存完畢，則於步驟450中，送出一第一回應位元至一傳送端。
第二實施例
請參照第5圖，其繪示乃依照本發明第二實施例之解譯串列傳輸訊號之方法之流程圖。此方法係應用於一接收端。接收端係依照串列傳輸訊號之協定來解譯各個欄位中之位元資料。首先，於步驟510中，接收一串列傳輸訊號，此串列傳輸訊號包括一串列資料訊號及一串列時脈訊號。
接著，於步驟515中，判斷串列時脈訊號之邏輯準位是否為”1”。然後，於步驟520中，當串列時脈訊號之邏輯準位為該預設值時，從串列資料訊號讀取一個位元。此位元例如為一位址位元組之一位元、或一資料位元組之一位元。
本實施例中，此方法係於接收端不使用中斷服務常式的方式來於一串列時脈週期內從串列資料訊號讀取一位元。亦即，於接收端之主程式的程式碼中，即包含了從串列資料訊號讀取資料位元的程式碼。此主程式例如係由接收端之一處理器來執行，且處理器的系統時脈訊號的頻率係高於上述之串列時脈訊號之頻率。因此，主程式可以在系統時脈訊號的控制之下，於一個串列時脈週期內，直接執行讀取串列資料訊號的動作。處理器不需執行中斷處理，即可完成讀取串列資料訊號的動作。
與傳統作法之需要呼叫中斷服務常式，使處理器進行中斷處理的作法相較，本實施例省去了傳統之將程式位址進行推入堆疊、跳躍、將程式位址彈出堆疊等動作，故可有效地減少處理接收資料之等待的時間，使得接收資料的速度變快。
此外，由於傳統作法中，串列時脈訊號之正緣與負緣皆會觸發中斷服務常式，故傳統作法必須在串列時脈訊號之一個正緣及相鄰的一個負緣之間完成讀取資料之一個位元的動作。由於本實施例不需執行中斷服務常式，故不需要如傳統一般在串列時脈訊號之一個時序脈衝的正緣及負緣間(通常為半個串列時脈週期)完成讀取一個位元之資料的動作，故本實施例僅需於一個串列時脈週期中將一位元的資料讀取完畢即可。因此，本實施例有較充裕之讀取一個位元之資料的時間。甚且，於串列時脈訊號之一個串列時脈週期內，讀取一個位元之資料後的剩餘時間，主程式更可以執行相關於所讀取之位元之資料的相關處理動作，相對應地提高了接收端的效能。
之後，於步驟530中，儲存此位元於暫存器中。
第三實施例
請參照第6圖，其繪示乃依照本發明第三實施例之解譯串列傳輸訊號之方法之流程圖。本實施例主要是結合第一實施例與第二實施例而得。首先，於步驟610中，接收一串列傳輸訊號，此串列傳輸訊號包括一串列資料訊號及一串列時脈訊號。接著，於步驟620中，依據串列時脈訊號之邏輯準位從串列資料訊號讀取m個位元，m為正整數，一個串列時脈週期係對應至一個位元。此m個位元例如為位址位元組、或資料位元組。於步驟620中，接收端不用觸發中斷服務常式即可以於一串列時脈週期內從串列資料訊號讀取一位元之資料。
然後，於步驟630中，依序產生對應至m個位元之數值，並將m個數值進行算數加法運算(ADD)或邏輯加法運算(AND)處理後之結果儲存於一暫存器中。於步驟640中，判斷此m個位元是否儲存完畢。若未儲存完畢，則回到步驟620，以繼續讀取剩下之位元。若儲存完畢，則於步驟650中，送出一第一回應位元至一傳送端。
本發明上述實施例所揭露之解譯串列傳輸訊號之方法，由於接收端預先設定所將接收之串列資料訊號之位元之欄位，故接收端不須使用中斷服務常式、推入堆疊或跳躍等指令，不須等待即得以於串列時脈訊號之串列時脈週期內讀取一個位元之資料。另外，由於不需一定得於串列時脈訊號之時序脈衝的一個正緣及相鄰之一個負緣間完成讀取，故接收端尚可利用一個串列時脈週期內之剩餘的時間來執行相關的處理動作，相對應地提高接收端的效能。
此外，本發明之解譯串列傳輸訊號之方法更利用加法運算將所接收之位元資料直接存入暫存器中相對應之位置，省略了大量的旋入指令，減少接收端之運算負擔及功率消耗，故能快速解譯串列傳輸訊號且降低接收端之成本與功率損耗。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300．．．暫存器
第1圖繪示傳統串列傳輸訊號之示意圖。
第2圖繪示傳統解譯串列傳輸訊號之方法之流程圖。
第3圖繪示傳統利用旋入的方式將資料儲存至暫存器之示意圖。
第4圖繪示依照本發明第一實施例之解譯串列傳輸訊號之方法之流程圖。
第5圖繪示依照本發明第二實施例之解譯串列傳輸訊號之方法之流程圖。
第6圖繪示依照本發明第三實施例之解譯串列傳輸訊號之方法之流程圖。

Claims (14)

  1. 一種解譯串列傳輸訊號之方法，包括：接收該串列傳輸訊號，該串列傳輸訊號包括一串列資料訊號及一串列時脈訊號；依據該串列時脈訊號從該串列資料訊號依序讀取m個位元；依序產生對應至該m個位元之數值；依序將所產生對應至該m個位元之每一數值與一暫存器中之一內容值做加法運算，並將該加法運算後之結果取代該內容值並儲存於該暫存器中；判斷該m個位元是否儲存完畢；以及當該m個位元儲存完畢，送出一第一回應位元至一傳送端，並解譯儲存於該暫存器中之該m個位元，以執行相對應之處理動作。
  2. 如申請專利範圍第1項所述之解譯串列傳輸訊號之方法，其中，該加法運算係為一算數加法(ADD)運算，且該m個位元依序為bm 、bm-1 、bm-2 …b1 、b0 ，當讀取到bm 的值為邏輯1時，將數值2m 加入該暫存器之內容值中，當讀取到bm-1 、bm-2 …b1 、b0 的值分別為邏輯1時，則分別將數值2m-1 、2m-2 …、21 、20 加入該暫存器之內容值中。
  3. 如申請專利範圍第1項所述之解譯串列傳輸訊號之方法，其中，該加法運算係為一邏輯加法(AND)運算，且該m個位元依序為bm 、bm-1 …b1 、b0 ，當讀取到bm 的值為邏輯1時，將(1 0 0…0 0)2 加入該暫存器之內容值中， 當讀取到bm-1 、bm-2 …b1 、b0 的值分別為邏輯1時，則分別將數值(0 1 0…0 0)2 ,(0 0 1…0 0)2 、…(0 0 0…1 0)2 、(0 0 0…0 1)2 加入該暫存器之內容值中。
  4. 如申請專利範圍第1項所述之解譯串列傳輸訊號之方法，其中，該暫存器之內容值之初始值為0。
  5. 如申請專利範圍第1項所述之解譯串列傳輸訊號之方法，其中，該方法係由一接收端於不使用中斷服務常式的情況下所執行，該接收端之一主程式係於該串列時脈訊號之一個串列時脈週期內讀取一個位元。
  6. 如申請專利範圍第5項所述之解譯串列傳輸訊號之方法，其中該主程式係於該個串列時脈週期內更執行相關於所讀取之位元的相關處理動作。
  7. 如申請專利範圍第1項所述之解譯串列傳輸訊號之方法，其中該m個位元係為位址位元組。
  8. 如申請專利範圍第1項所述之解譯串列傳輸訊號之方法，其中該m個位元係為資料位元組。
  9. 一種解譯串列傳輸訊號之方法，應用於一接收端，該方法包括：接收該串列傳輸訊號，該串列傳輸訊號包括一串列資料訊號及一串列時脈訊號；判斷串列時脈訊號之邏輯準位是否等於一預設值；當串列時脈訊號之邏輯準位為該預設值時，從該串列資料訊號讀取一個位元；產生對應至該個位元之一數值； 將對應至該個位元之該數值與一暫存器中之一內容值做加法運算，並將該加法運算後之結果取代該內容值並儲存於該暫存器中；以及當該暫存器儲存完m個位元，送出一第一回應位元至一傳送端，並解譯儲存於該暫存器中之該m個位元，以執行相對應之處理動作。
  10. 如申請專利範圍第9項所述之解譯串列傳輸訊號之方法，其中，該加法運算係為一算數加法(ADD)運算。
  11. 如申請專利範圍第9項所述之解譯串列傳輸訊號之方法，其中，該加法運算係為一邏輯加法(AND)運算。
  12. 如申請專利範圍第9項所述之解譯串列傳輸訊號之方法，其中該串列時脈訊號之週期係為該串列時脈訊號一次致能期間及一次非致能期間之和。
  13. 如申請專利範圍第9項所述之解譯串列傳輸訊號之方法，其中該m個位元係為一位址位元組，且該個位元係為該位址位元組中之一位元。
  14. 如申請專利範圍第9項所述之解譯串列傳輸訊號之方法，其中該m個位元係為一資料位元組，且該個位元係為該資料位元組中之一位元。
TW096134749A 2007-09-17 2007-09-17 解譯串列傳輸訊號之方法 TWI444021B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW096134749A TWI444021B (zh) 2007-09-17 2007-09-17 解譯串列傳輸訊號之方法
US12/206,055 US8259943B2 (en) 2007-09-17 2008-09-08 Method for decrypting serial transmission signal
EP08164361A EP2037622B1 (en) 2007-09-17 2008-09-15 Method for receiving serial transmission signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096134749A TWI444021B (zh) 2007-09-17 2007-09-17 解譯串列傳輸訊號之方法

Publications (2)

Publication Number Publication Date
TW200915797A TW200915797A (en) 2009-04-01
TWI444021B true TWI444021B (zh) 2014-07-01

Family

ID=40158667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096134749A TWI444021B (zh) 2007-09-17 2007-09-17 解譯串列傳輸訊號之方法

Country Status (3)

Country Link
US (1) US8259943B2 (zh)
EP (1) EP2037622B1 (zh)
TW (1) TWI444021B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795901B (zh) * 2021-09-03 2023-03-11 國立陽明交通大學 具內建測試功能之串列傳輸系統

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054851B2 (en) * 2013-03-08 2015-06-09 Microchip Technology Incorporated Dithering circuit for serial data transmission

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757261A (en) * 1972-02-11 1973-09-04 Collins Radio Co Integration and filtration circuit apparatus
US4023019A (en) * 1974-09-23 1977-05-10 The United States Of America As Represented By The Secretary Of The Navy Automatic scaled digital integrator
US4246642A (en) * 1979-01-22 1981-01-20 Ricoh Company, Ltd. Leaky digital integrator
FR2454136B1 (fr) * 1979-04-12 1985-12-06 Materiel Telephonique Additionneur sequentiel rapide
JPS59180871A (ja) * 1983-03-31 1984-10-15 Fujitsu Ltd 半導体メモリ装置
US4747139A (en) * 1984-08-27 1988-05-24 Taaffe James L Software security method and systems
US4841466A (en) * 1987-08-24 1989-06-20 Rca Licensing Corporation Bit-serial integrator circuitry
JP2778222B2 (ja) * 1990-08-15 1998-07-23 日本電気株式会社 半導体集積回路装置
US5440702A (en) * 1992-10-16 1995-08-08 Delco Electronics Corporation Data processing system with condition code architecture for executing single instruction range checking and limiting operations
US5313469A (en) * 1993-06-11 1994-05-17 Northern Telecom Limited Self-testable digital integrator
US5621901A (en) * 1994-10-31 1997-04-15 Intel Corporation Method and apparatus for serial bus elements of an hierarchical serial bus assembly to electrically represent data and control states to each other
US5623610A (en) * 1994-10-31 1997-04-22 Intel Corporation System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset
US5742847A (en) * 1994-10-31 1998-04-21 Intel Corporation M&A for dynamically generating and maintaining frame based polling schedules for polling isochronous and asynchronous functions that guaranty latencies and bandwidths to the isochronous functions
AU703388B2 (en) * 1994-10-31 1999-03-25 Intel Corporation Method and apparatus for exchanging data, status and commands over an hierarchical serial bus assembly using communication packets
KR0184136B1 (ko) * 1996-06-03 1999-05-15 구자홍 범용 마이컴을 이용한 아이 스퀘어 씨 통신 장치
US6282558B1 (en) * 1997-12-19 2001-08-28 Matsushita Electric Industrial Co., Ltd. Data processing system and register file
DE50014893D1 (de) * 2000-01-18 2008-02-14 Infineon Technologies Ag Mikroprozessoranordnung und Verfahren zum Betreiben einer Mikroprozessoranordnung
KR100389922B1 (ko) * 2001-01-15 2003-07-04 삼성전자주식회사 1000베이스-ｔ 표준을 이용하는 기가비트 이더넷에서의고속 링크를 위한 자동-교섭 방법 및 이를 수행하기 위한장치
US6915335B1 (en) * 2001-09-17 2005-07-05 Cisco Technology, Inc. Serial protocol for efficient messaging between host and intelligent daughtercards over a serial link
KR100513598B1 (ko) * 2002-11-27 2005-09-09 한국전자통신연구원 스마트 안테나 수신 시스템에서의 적응 빔형성을 위한정규화 장치
US20040120516A1 (en) * 2002-12-23 2004-06-24 International Business Machines Corporation Modular reduction method which recognizes special conditions
TWI243993B (en) * 2003-08-29 2005-11-21 Ali Corp Protection method for DVD player/recorder against copy
WO2005039076A1 (ja) * 2003-10-17 2005-04-28 Olympus Corporation 情報取得装置、情報提供装置、及び情報提供システム
US7373523B1 (en) * 2004-04-23 2008-05-13 The United States Of America As Represented By The Secretary Of The Navy Preparing data for storage in a secure fashion
DE102004035843B4 (de) * 2004-07-23 2010-04-15 Infineon Technologies Ag Router-Netzwerkprozessor
US7441060B2 (en) * 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
WO2006064738A1 (ja) * 2004-12-14 2006-06-22 Matsushita Electric Industrial Co., Ltd. 管理サーバ装置、コンテンツ再生装置及び記録媒体
JP4714482B2 (ja) * 2005-02-28 2011-06-29 株式会社日立製作所 暗号通信システムおよび方法
KR100871221B1 (ko) * 2005-11-11 2008-12-01 삼성전자주식회사 선형 궤환 시프트 레지스터를 이용하는 통신 시스템에서부호 생성 방법 및 장치
TWI338842B (en) * 2007-03-23 2011-03-11 Qisda Corp Signal transfer systems and methods
US7681078B2 (en) * 2007-05-18 2010-03-16 Freescale Semiconductor, Inc. Debugging a processor through a reset event
US7673338B1 (en) * 2007-07-26 2010-03-02 Dj Inventions, Llc Intelligent electronic cryptographic module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795901B (zh) * 2021-09-03 2023-03-11 國立陽明交通大學 具內建測試功能之串列傳輸系統

Also Published As

Publication number Publication date
TW200915797A (en) 2009-04-01
EP2037622A2 (en) 2009-03-18
US8259943B2 (en) 2012-09-04
US20090074186A1 (en) 2009-03-19
EP2037622A3 (en) 2009-08-05
EP2037622B1 (en) 2013-03-20

Similar Documents

Publication Publication Date Title
US10007628B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
US9582443B1 (en) Serial control channel processor for executing time-based instructions
CN111651384B (zh) 寄存器的读写方法、芯片、子系统、寄存器组及终端
US6810444B2 (en) Memory system allowing fast operation of processor while using flash memory incapable of random access
CN115858431A (zh) 数据传输控制方法、控制器及电子设备
US10437516B2 (en) Microcontroller with integrated interface enabling reading data randomly from serial flash memory
JPH07295687A (ja) リセット回路及びリセット方法
US20100054313A1 (en) Single-wire transmission interface and method of transmission through single-wire
JP4628521B2 (ja) 割り込み可能なマルチサイクル命令を処理する方法および装置
TWI534615B (zh) 串列周邊介面控制器、串列周邊介面快閃記憶體及其存取方法和存取控制方法
TWI444021B (zh) 解譯串列傳輸訊號之方法
CN105468549A (zh) 芯片装置及其电子系统
US20050251650A1 (en) Dynamic endian switching
US5964853A (en) Interface controller including hardware mechanism to handle PS/2 interface
CN112799723A (zh) 一种数据读取方法、装置及电子设备
EP0462622B1 (en) Microprocessor capable of ensuring flexible recovery time for I/O device
CN116056293A (zh) 一种串行rgb灯驱动方法、系统、设备及存储介质
CN101436167A (zh) 解译串列传输信号的方法
US5577260A (en) Data processing system having a serial interface comprising an end-of-transmission flag
JPH0721103A (ja) データ転送装置
JP3562215B2 (ja) マイクロコンピュータ及び電子機器
JP2001297039A (ja) データ処理装置
CN101276315A (zh) 动态调整传输数据宽度的直接存储器存取控制器与方法
US10261700B1 (en) Method and apparatus for streaming buffering to accelerate reads
CN113805817B (zh) 增强flash存储器随机读写能力的方法、装置、系统及介质

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees