TWI793726B - 半導體結構及其形成方法 - Google Patents
半導體結構及其形成方法 Download PDFInfo
- Publication number
- TWI793726B TWI793726B TW110130399A TW110130399A TWI793726B TW I793726 B TWI793726 B TW I793726B TW 110130399 A TW110130399 A TW 110130399A TW 110130399 A TW110130399 A TW 110130399A TW I793726 B TWI793726 B TW I793726B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor
- opening
- semiconductor structure
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 10
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract 14
- 239000012790 adhesive layer Substances 0.000 abstract 5
- 230000003667 anti-reflective effect Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 108091081062 Repeated sequence (DNA) Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一種半導體結構的形成方法包括：在絕緣層上形成半導體層；在半導體層上形成介電層；在介電層上形成附著層；在附著層上形成抗反射層；在抗反射層上形成圖案化的光阻；蝕刻抗反射層，使抗反射層具有第一開口；蝕刻第一開口中的附著層，使附著層具有第二開口；去除圖案化的光阻；以及同步蝕刻抗反射層與介電層，使附著層的頂面上無抗反射層並在介電層中形成第三開口，其中第二開口與第三開口大致對齊，且半導體層的頂面從第二開口與第三開口裸露。
Description
本揭露係關於一種半導體結構及一種半導體結構的形成方法。
一般而言，抗反射層可作為遮罩層以阻擋光線並且可塗佈於附著層上，當半導體結構在進行光刻時，抗反射層可阻擋光線進入半導體結構中，以避免半導體結構產生損壞。然而，在執行蝕刻製程期間，抗反射層可能會殘留於附著層上，並且蝕刻製程可能會蝕刻至半導體結構的半導體層中，造成半導體結構的半導體層損壞，使得半導體結構的產品良率降低。
本揭露之一技術態樣為一種半導體結構。
根據本揭露一實施方式，一種半導體結構包括絕緣層、半導體層、介電層、附著層以及金屬接觸。半導體層位於絕緣層上。介電層位於半導體層上。附著層位於介電層上，且附著層的頂面無抗反射層。金屬接觸位於介電層中與半導體層的頂面上。
在本揭露一實施方式中，上述附著層具有內側壁，且附著層的內側壁與介電層的內側壁在垂直方向大致對齊。
在本揭露一實施方式中，上述半導體結構更包括隔離層。隔離層位於絕緣層的底面上。
在本揭露一實施方式中，上述半導體結構更包括閘極。閘極位於隔離層的底面上。
本揭露之一技術態樣為一種半導體結構的形成方法。
根據本揭露一實施方式，一種半導體結構的形成方法包括：在絕緣層上形成半導體層；在半導體層上形成介電層；在介電層上形成附著層；在附著層上形成抗反射層；在抗反射層上形成圖案化的光阻；蝕刻抗反射層，使抗反射層具有第一開口；蝕刻第一開口中的附著層，使附著層具有第二開口；去除圖案化的光阻；以及同步蝕刻抗反射層與介電層，使附著層的頂面上無抗反射層並在介電層中形成第三開口，其中第二開口與第三開口大致對齊，且半導體層的頂面從第二開口與第三開口裸露。
在本揭露一實施方式中，上述同步蝕刻抗反射層與介電層是使用溴化氫與四氟化碳。
在本揭露一實施方式中，上述同步蝕刻抗反射層與介電層期間，抗反射層與介電層的蝕刻速率高於附著層的蝕刻速率。
在本揭露一實施方式中，上述同步蝕刻抗反射層與介電層期間，抗反射層與介電層的蝕刻速率高於半導體層的蝕刻速率。
在本揭露一實施方式中，上述方法更包括在第三開口中的半導體層的頂面上形成金屬接觸。
在本揭露一實施方式中，上述方法更包括：在閘極上形成隔離層；以及在隔離層上形成絕緣層。
在本揭露上述實施方式中，在蝕刻製程期間，由於同步蝕刻半導體結構的抗反射層與介電層，因此可改善半導體結構的附著層的頂面上的狀況，也就是說，半導體結構的附著層的頂面上無殘留抗反射層，並且蝕刻可停止於半導體結構的半導體層的頂面上，而不會蝕刻至半導體結構的半導體層中，以避免損壞半導體結構的半導體層，因此可提高半導體結構的產品良率。
以下揭示之實施方式內容提供了用於實施所提供的標的之不同特徵的許多不同實施方式，或實例。下文描述了元件和佈置之特定實例以簡化本案。當然，該等實例僅為實例且並不意欲作為限制。此外，本案可在各個實例中重複元件符號及/或字母。此重複係用於簡便和清晰的目的，且其本身不指定所論述的各個實施方式及/或配置之間的關係。
諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等等空間相對術語可在本文中為了便於描述之目的而使用，以描述如附圖中所示之一個元件或特徵與另一元件或特徵之關係。空間相對術語意欲涵蓋除了附圖中所示的定向之外的在使用或操作中的裝置的不同定向。裝置可經其他方式定向(旋轉90度或以其他定向)並且本文所使用的空間相對描述詞可同樣相應地解釋。
第1圖繪示根據本揭露一實施方式之半導體結構100的剖面圖。請參照第1圖，半導體結構100包括絕緣層130、半導體層140、介電層150、附著層160以及金屬接觸180。半導體結構100的半導體層140位於絕緣層130上，並且半導體結構100的半導體層140可包括非晶矽，但並不用以限制本揭露。此外，半導體結構100的絕緣層130可包括絕緣材料，舉例來說，例如氮化物、低k介電材料或上述材料之組合。半導體結構100的介電層150位於半導體層140的頂面142上，並且半導體結構100的介電層150可包括介電材料，舉例來說，例如氧化矽、氮化矽、氮氧化矽、高k介電材料或上述材料之組合。半導體結構100的附著層160位於介電層150上，並且半導體結構100的附著層160的頂面162上無抗反射層(於第3圖詳細說明)。此外，半導體結構100的附著層160可包括碳化物，但並不用以限制本揭露。半導體結構100的金屬接觸180位於半導體結構100的介電層150中且位於半導體層140的頂面142上。半導體結構100的金屬接觸180可包括導電材料，舉例來說，例如多晶矽、金屬、導電金屬或上述材料之組合。
在本實施方式中，半導體結構100的附著層160具有內側壁164，並且半導體結構100的附著層160的內側壁164與半導體結構100的介電層150的內側壁154在垂直方向D1上大致對齊。此外，半導體結構100更包括隔離層120。半導體結構100的隔離層120位於絕緣層130的底面132上。半導體結構100的隔離層120可包括碳化物，但並不用以限制本揭露。此外，半導體結構100更包括閘極110。半導體結構100的閘極110位於半導體結構100的隔離層120的底面122上。半導體結構100的閘極110可包括導電材料，舉例來說，例如多晶矽、鎢、導電金屬或上述材料之組合。
在以下敘述中，將說明半導體結構100的形成方法。已敘述的元件連接關係與材料將不重覆贅述，合先敘明。
第2圖繪示根據本揭露一實施方式之半導體結構的形成方法的流程圖。半導體結構的形成方法包括下列步驟。首先在步驟S1中，在絕緣層上形成半導體層。接著在步驟S2中，在半導體層上形成介電層。之後在步驟S3中，在介電層上形成附著層。後續在步驟S4中，在附著層上形成抗反射層。接著在步驟S5中，在抗反射層上形成圖案化的光阻。接著在步驟S6中，蝕刻抗反射層，使抗反射層具有第一開口。之後在步驟S7中，蝕刻第一開口中的附著層，使附著層具有第二開口。後續在步驟S8中，去除圖案化的光阻。接著在步驟S9中，同步蝕刻抗反射層與介電層，使附著層的頂面上無抗反射層並在介電層中形成第三開口，其中第二開口與第三開口大致對齊，且半導體層的頂面從第二開口與第三開口裸露。在以下敘述中，將詳細說明上述各步驟。
第3圖至第7圖繪示半導體結構100(見第1圖)的形成方法在不同階段的剖面圖。請參閱第3圖，在閘極110上形成隔離層120，並且在隔離層120上形成絕緣層130。接著，在絕緣層130上形成半導體層140，並且在半導體層140的頂面142上形成介電層150。接著，在介電層150上形成附著層160，並且在附著層160上形成抗反射層170。接著，在抗反射層170上形成圖案化的光阻200。
在本實施方式中，附著層160可提供附著效果，使抗反射層170可均勻地形成於附著層160上，因此抗反射層170具有一致厚度。當進行光刻時，抗反射層170具有足夠的阻擋效果，可避免不必要的光線進入第3圖的結構中而造成損壞。在本實施方式中，抗反射層170可包括碳矽化合物，但並不用以限制本揭露。
請參閱第4圖，在抗反射層170上形成圖案化的光阻200後，接著，蝕刻抗反射層170，使抗反射層170具有第一開口O1。請參閱第5圖，在抗反射層170具有第一開口O1後，接著，蝕刻第一開口O1中的附著層160，使附著層160具有第二開口O2。在本實施方式中，第二開口O2的寬度小於第一開口O1的寬度。
同時參閱第5圖與第6圖，在附著層160具有第二開口O2後，接著，去除圖案化的光阻200，以裸露抗反射層170。同時參閱第6圖與第7圖，在去除圖案化的光阻200以裸露抗反射層170後，同步蝕刻抗反射層170與介電層150，使附著層160的頂面162上無殘留抗反射層170，並且在介電層150中形成第三開口O3，其中第二開口O2與第三開口O3大致對齊，並且半導體層140的頂面142從第二開口O2與第三開口O3中裸露。
在本實施方式中，同步蝕刻抗反射層170與介電層150是使用溴化氫與四氟化碳。以溴化氫與四氟化碳作為蝕刻氣體，在同步蝕刻抗反射層170(例如碳矽化合物)與介電層150(例如氧化物)期間，抗反射層170與介電層150的蝕刻速率高於附著層160(例如碳化物)的蝕刻速率，因此在執行完同步蝕刻抗反射層170與介電層150後，附著層160的頂面162上無殘留抗反射層170。
此外，以溴化氫與四氟化碳作為蝕刻氣體，在同步蝕刻抗反射層170(例如碳矽化合物)與介電層150(例如氧化物)期間，抗反射層170與介電層150的蝕刻速率高於半導體層140(例如非晶矽)的蝕刻速率，因此在執行同步蝕刻抗反射層170與介電層150後，蝕刻可停止於半導體層140的頂面142上，而不會蝕刻至半導體層140中，以避免損壞半導體層140，因此可提高產品良率。
同時參閱第1圖與第7圖，在同步蝕刻抗反射層170與介電層150，使附著層160的頂面162上無抗反射層170，並且在介電層150中形成第三開口O3後，形成方法更包括在第三開口O3中的半導體層140的頂面142上形成金屬接觸180。如此一來，便可得到如第1圖所示之半導體結構100。
具體而言，在蝕刻製程期間，由於同步蝕刻半導體結構100的抗反射層170與介電層150，因此可改善半導體結構100的附著層160的頂面162上的狀況，也就是說，半導體結構100的附著層160的頂面162上無殘留抗反射層170，並且蝕刻可停止於半導體結構100的半導體層140的頂面142上，而不會蝕刻至半導體結構100的半導體層140中，以避免損壞半導體結構100的半導體層140，因此可提高半導體結構100的產品良率。
前述概述了幾個實施方式的特徵，使得本領域技術人員可以更好地理解本揭露的態樣。本領域技術人員應當理解，他們可以容易地將本揭露用作設計或修改其他過程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域技術人員還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在這裡進行各種改變，替換和變更。
100:半導體結構
110:閘極
120:隔離層
122:底面
130:絕緣層
132:底面
140:半導體層
142:頂面
150:介電層
154:側壁
160:附著層
162:頂面
164:側壁
170:抗反射層
180:金屬接觸
200:光阻
D1:垂直方向
S1:步驟
S2:步驟
S3:步驟
S4:步驟
S5:步驟
S6:步驟
S7:步驟
S8:步驟
S9:步驟
當結合隨附諸圖閱讀時，得自以下詳細描述最佳地理解本揭露之一實施方式。應強調，根據工業上之標準實務，各種特徵並未按比例繪製且僅用於說明目的。事實上，為了論述清楚，可任意地增大或減小各種特徵之尺寸。
第1圖繪示根據本揭露一實施方式之一種半導體結構的剖面圖。
第2圖繪示根據本揭露一實施方式之一種半導體結構的形成方法的流程圖。
第3圖至第7圖繪示半導體結構的形成方法在不同階段的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:半導體結構
110:閘極
120:隔離層
122:底面
130:絕緣層
132:底面
140:半導體層
142:頂面
150:介電層
154:側壁
160:附著層
162:頂面
164:側壁
180:金屬接觸
D1:垂直方向
Claims (10)
- 一種半導體結構，包含：一絕緣層；一半導體層，位於該絕緣層上，其中該半導體層之整體位於該絕緣層的一頂面上；一介電層，位於該半導體層上；一附著層，位於該介電層上，且該附著層的頂面無抗反射層；以及一金屬接觸，位於該介電層中與該半導體層的一頂面上。
- 如請求項1所述之半導體結構，其中該附著層具有一內側壁，且該附著層的該內側壁與該介電層的內側壁在垂直方向大致對齊。
- 如請求項1所述之半導體結構，更包含：一隔離層，位於該絕緣層的底面上。
- 如請求項2所述之半導體結構，更包含：一閘極，位於該隔離層的底面上。
- 一種半導體結構的形成方法，包含：在一絕緣層上形成一半導體層；在該半導體層上形成一介電層； 在該介電層上形成一附著層；在該附著層上形成一抗反射層；在該抗反射層上形成圖案化的一光阻；蝕刻該抗反射層，使該抗反射層具有一第一開口；蝕刻該第一開口中的該附著層，使該附著層具有一第二開口；去除圖案化的該光阻；以及同步蝕刻該抗反射層與該介電層，使該附著層的頂面上無該抗反射層並在該介電層中形成一第三開口，其中該第二開口與該第三開口大致對齊，且該半導體層的一頂面從該第二開口與該第三開口裸露。
- 如請求項5所述之方法，其中同步蝕刻該抗反射層與該介電層是使用溴化氫與四氟化碳。
- 如請求項5所述之方法，其中同步蝕刻該抗反射層與該介電層期間，該抗反射層與該介電層的蝕刻速率高於該附著層的蝕刻速率。
- 如請求項5所述之方法，其中同步蝕刻該抗反射層與該介電層期間，該抗反射層與該介電層的蝕刻速率高於該半導體層的蝕刻速率。
- 如請求項5所述之方法，更包含： 在該第三開口中的該半導體層的該頂面上形成一金屬接觸。
- 如請求項5所述之方法，更包含：在一閘極上形成一隔離層；以及在該隔離層上形成該絕緣層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110130399A TWI793726B (zh) | 2021-08-18 | 2021-08-18 | 半導體結構及其形成方法 |
| CN202111170283.0A CN115910758A (zh) | 2021-08-18 | 2021-10-08 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110130399A TWI793726B (zh) | 2021-08-18 | 2021-08-18 | 半導體結構及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI793726B true TWI793726B (zh) | 2023-02-21 |
| TW202310048A TW202310048A (zh) | 2023-03-01 |
Family
ID=86473270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110130399A TWI793726B (zh) | 2021-08-18 | 2021-08-18 | 半導體結構及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115910758A (zh) |
| TW (1) | TWI793726B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475922B1 (en) * | 2000-04-25 | 2002-11-05 | Koninklijke Philips Electronics N.V. | Hard mask process to control etch profiles in a gate stack |
| US6884734B2 (en) * | 2001-11-20 | 2005-04-26 | International Business Machines Corporation | Vapor phase etch trim structure with top etch blocking layer |
| US20070093055A1 (en) * | 2005-10-24 | 2007-04-26 | Pei-Yu Chou | High-aspect ratio contact hole and method of making the same |
| US7544623B2 (en) * | 2006-09-11 | 2009-06-09 | United Microelectronics Corp. | Method for fabricating a contact hole |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774032B1 (en) * | 2003-05-30 | 2004-08-10 | Intel Corporation | Method of making a semiconductor device by forming a masking layer with a tapered etch profile |
| CN100536107C (zh) * | 2006-07-10 | 2009-09-02 | 联华电子股份有限公司 | 单镶嵌结构与双镶嵌结构及其开口的形成方法 |
| TW201413781A (zh) * | 2012-09-27 | 2014-04-01 | United Microelectronics Corp | 半導體結構的形成方法與圖案化介電層的方法 |
| US11183398B2 (en) * | 2018-08-10 | 2021-11-23 | Tokyo Electron Limited | Ruthenium hard mask process |
| CN112951721B (zh) * | 2019-12-11 | 2025-03-14 | 台积电(南京)有限公司 | 用于光致抗蚀剂线粗糙度改善的沟槽蚀刻工艺 |
-
2021
- 2021-08-18 TW TW110130399A patent/TWI793726B/zh active
- 2021-10-08 CN CN202111170283.0A patent/CN115910758A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475922B1 (en) * | 2000-04-25 | 2002-11-05 | Koninklijke Philips Electronics N.V. | Hard mask process to control etch profiles in a gate stack |
| US6884734B2 (en) * | 2001-11-20 | 2005-04-26 | International Business Machines Corporation | Vapor phase etch trim structure with top etch blocking layer |
| US20070093055A1 (en) * | 2005-10-24 | 2007-04-26 | Pei-Yu Chou | High-aspect ratio contact hole and method of making the same |
| US7544623B2 (en) * | 2006-09-11 | 2009-06-09 | United Microelectronics Corp. | Method for fabricating a contact hole |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115910758A (zh) | 2023-04-04 |
| TW202310048A (zh) | 2023-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101691717B1 (ko) | 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 | |
| US9337043B2 (en) | Metal gate transistor and method for forming the same | |
| CN109659222B (zh) | 半导体装置的形成方法 | |
| TWI793726B (zh) | 半導體結構及其形成方法 | |
| CN111681957A (zh) | 刻蚀方法及半导体器件的制造方法 | |
| US11735476B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN100397579C (zh) | 形成半导体器件接触的方法 | |
| CN106024622A (zh) | 自对准硅化物阻挡层的制造方法 | |
| CN107731730B (zh) | 半导体结构的形成方法 | |
| CN108417531A (zh) | 一种接触孔的刻蚀方法 | |
| US10580780B2 (en) | Semiconductor structure and method of forming the same | |
| CN108155150B (zh) | 半导体结构及其形成方法 | |
| CN110473775A (zh) | 改善薄膜剥离的方法 | |
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| US9449922B2 (en) | Contact critical dimension control | |
| CN109300781B (zh) | Ono膜层的制造方法 | |
| CN101290909A (zh) | 栅介电层的制造方法 | |
| CN111430241B (zh) | 半导体结构及其形成方法 | |
| TWI872001B (zh) | 半導體裝置 | |
| TWI841263B (zh) | 製造半導體元件的方法 | |
| TWI871952B (zh) | 製造半導體元件的方法 | |
| CN100435293C (zh) | 开口的形成方法以及接触窗的形成方法 | |
| TWI879614B (zh) | 形成半導體結構的方法 | |
| CN115527850A (zh) | 闪存存储器及其制造方法 | |
| CN120878636A (zh) | 一种半导体器件及其制作方法 |