[go: up one dir, main page]

TWI793791B - 用外部輸入/輸出介面以支援測試、除錯或追蹤資訊的通訊之運算系統 - Google Patents

用外部輸入/輸出介面以支援測試、除錯或追蹤資訊的通訊之運算系統 Download PDF

Info

Publication number
TWI793791B
TWI793791B TW110137141A TW110137141A TWI793791B TW I793791 B TWI793791 B TW I793791B TW 110137141 A TW110137141 A TW 110137141A TW 110137141 A TW110137141 A TW 110137141A TW I793791 B TWI793791 B TW I793791B
Authority
TW
Taiwan
Prior art keywords
interface
debug
information
network
tdt
Prior art date
Application number
TW110137141A
Other languages
English (en)
Other versions
TW202227973A (zh
Inventor
拉夫 貴尼斯
桑卡蘭 梅諾
派翠克 艾德
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW202227973A publication Critical patent/TW202227973A/zh
Application granted granted Critical
Publication of TWI793791B publication Critical patent/TWI793791B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本案提出經由一通用輸入/輸出(I/O)介面來交換測試、除錯或追蹤(TDT)資訊之技術及機構。於一實施例中，一裝置之一I/O介面耦接至一外部TDT單元，其中該I/O介面與支援非任何測試資訊、除錯資訊或追蹤資訊之資料的通訊之一互連標準相容。一或多個電路組件常駐於該裝置或另外經由該I/O介面耦接至該外部TDT單元。經由該I/O介面交換之資訊可由一或多個TDT操作之效能來產生、或形成該等效能以評估該一或多個電路組件。另一實施例中，該裝置之緊連邏輯將該I/O介面與耦接於該一或多個電路組件以及該I/O介面間之一測試存取點介接。

Description

用外部輸入/輸出介面以支援測試、除錯或追蹤資訊的通訊之運算系統
發明領域
本文說明之實施例一般係有關微電子電路裝置，而更特定於，但專門地，使用一通用介面來評估積體電路的操作。
發明背景
目前而言，典型膝上型電腦、平板電腦、智慧型手機或其他系統包含經由一JTAG(或cJTAG)介面來除錯與測試之一單晶片系統(SoC)及/或其他積體電路(IC)。典型情況是，其期待經由存於該系統之一高速介面來從系統電路(例如，一SoC或其他IC)送出除錯追蹤。儘管以一較低資料速率，該JTAG測試資料輸出(TDO)接腳亦可用來送出輸出除錯追蹤。典型情況是，該IEEE-1149.1 JTAG介面於約100百萬赫茲運作。該IEEE標準委員會亦已經 由使用用於除錯與測試之TMSc與TCKs信號之IEEE-1149.7標準(亦為著名的壓縮JTAG或cJTAG)來開發一2接腳JTAG介面。因為一JTAG介面之資料速率典型約為100百萬赫茲且大部分的追蹤需求遠高於該JTAG資料速率，故該追蹤習知可經由一專屬高速串列追蹤埠來送出該系統。然而，裝置傾向具有較少外部連接器之“閉合底盤”解決方案時，排除支援測試、除錯及/或追蹤資訊特有的外部埠之需求會日益增加。
依據本發明之一實施例，係特地提出一種運算系統，其包含有：一單晶片系統(SoC)，其包含有：一或多個處理器；記憶體，其包含除錯記憶體空間；複數個組件，其中該等複數個組件之各者係要各別地支援在該SoC上之除錯操作及追蹤操作中之至少一者，並產生與該等操作相關聯之資料；以及一功能性介面，其與一以通用序列匯流排(USB)為基礎之協定相容，其中該功能性介面係要耦接至一外部系統，且與該操作關聯之資料係要基於記憶體對映輸入/輸出(MMIO)資訊而被存取並透過該功能性介面而被與該外部系統交換。
100、200、400、500、600、700、800、900、1000:系統
110:串列追蹤埠
112、114:追蹤資訊
120、610:(c)JTAG埠
130、230、630、730:測試存取點網路
140、235:組件
142、650、750:中央處理單元核心
144、652、752:硬體加速器
146、654、754:聲頻數位信號處理器
210:功能性I/O介面
220、420:緊連邏輯
222:緩衝器
240、550、810、910:應用處理器
242、262、282:TDT邏輯
244、264、284:追蹤串流
250、270:PCIe匯流排、互連體
260:數據機基頻處理器
280:數據機收發器
300:方法
310、320、330、340:方塊
410:主機
412、510:功能性介面
414:PCIe根部
422、432、442、452、462、1014、1024、1034、1044:端點
424、1062:追蹤骨幹網路
428:除錯控制
430、1102:處理器
434、454、464、620:PCIe2TAP
436、466:核心
438、458、468、812、814、912、942:互連體
450、820、920:數據機
440、1046:交換器
456:處理器核心
460:連接邏輯CNV
512:JTAG2匯流排
514、740:匯流排存取單元
520:追蹤單晶片網路
530:通用NoC
540、670、770:記憶體
542、672、772:I/O空間
612、712:PCIe埠
614、714:USB埠
622:USB2TAP
640:匯流排存取模組
660、760:單晶片網路
780:串列至並列電路
782:並列暫存器
802:介面硬體
804、822、922:鏈接
816、818、852、940、942、944、990、992、994:交換
830:WiFi
850:無線通訊
902:平台
904:M2連接器
930:DTD單元
932、940:PCIe卡
934:PCIe交換器
936:無線通訊電路WiFi
1002、1004:TDT單元
1010:主機平台
1020、1030、1040:裝置
1026、1036、1054:控制器
1028、1038、1050:PCIe2TAP介面電路P2T
1052:中央處理單元
1060:緊連邏輯Tr2P
1100:電腦系統
1104:主要記憶體
1106:靜態記憶體
1108:網路介面裝置
1110:視訊顯示單元
1112:文數字輸入裝置
1114:游標控制單元
1116:信號產生裝置
1118:次要記憶體
1120:網路
1122:軟體
1126:處理邏輯
1130:匯流排
1132:機器可存取儲存媒體
DB1、DB2、DB3、DB4、DB5、DB6、DB7、DB8、DB9:除錯程序
本發明之各種不同實施例於該等附圖之圖形中，係藉由範例、而非藉由限制來加以繪示，其中：圖1為一根據習知技術，繪示用以執行除錯與追蹤操作之一單晶片系統的元件之功能方塊圖。
圖2為一根據一實施例，繪示用以提供執行測試、除錯或追蹤(TDT)功能之一系統的元件之功能方塊圖。
圖3為一根據一實施例，繪示用以評估一電路組件之一方法的元件之流程圖。
圖4為一根據一實施例，繪示用以支援追蹤與除錯操作之一系統的元件之功能方塊圖。
圖5為一根據一實施例，繪示用以基於記憶體對映輸入/輸出資訊來評估電路之一系統的元件之功能方塊圖。
圖6為一根據一實施例，繪示用以基於記憶體對映輸入/輸出資訊來評估電路之一系統的元件之功能方塊圖。
圖7為一根據一實施例，繪示用以執行TDT操作之一系統的元件之功能方塊圖。
圖8A、8B為根據一對應實施例，每一繪示用以評估一或多個電路組件之一個別系統的元件之功能方塊圖。
圖9A、9B為根據一對應實施例，每一繪示用以評估一或多個電路組件之一個別系統的元件之功能方塊圖。
圖10為一根據一實施例，繪示用以執行菊鏈裝置之TDT評估的一系統之元件的功能方塊圖。
圖11為一根據一實施例，繪示一示範電腦 裝置之功能方塊圖。
較佳實施例之詳細說明
本文說明之實施例多方面提供用於配適一通用輸入/輸出(IO)介面-諸如與一霹靂TM標準或一PCIe標準相容-來促進除錯、測試、及/或追蹤功能之技術及/或機構。如本文使用，“PCIe”參照為與一快速周邊組件互連(PCI)(或PCIe)標準，諸如該PCI特別興趣群組(PCI-SIG)於2014十一月發行之PCIe 3.1規格說明、該PCI-SIG於2011年十一月29日發布之PCIe 4.0規格說明的標準或各種不同其他該類標準的任一個相容。該術語“霹靂TM”(或“TBT”)於本文參照為與霹靂TM 2需求、霹靂TM 3需求或其他類型的霹靂TM介面相容的特性。各種不同實施例之某些特徵於本文係參照“PCIe/TBT”-亦即，一PCIe介面或一霹靂TM(TBT)介面、以及用來與“測試存取埠網路”(亦即，一系統內部之一測試存取埠網路)交換TBT資訊之一外部介面來說明。然而，該類說明可延伸來包括各種不同其他類型的外部介面之任一個、及/或各種不同其他類型的內部系統網路之任一個。例如，某些實施例可不與一“除錯存取埠網路”(亦即，一系統中之各種不同組件的一除錯存取埠網路)交換TDT。串列寫入除錯(SWD)埠僅為可彼此通訊來形成一除錯存取埠(DAP)網路以便參與與一PCIe、TDT或其他功能性介面交換TDT之一埠範例。
如本文使用，“測試/除錯/追蹤”(或 “TDT”)參照為支援測試、除錯及/或追蹤操作之功能、及/或基於(或另外支援)該類操作來支援除錯資訊、測試資訊及/或追蹤資訊之通訊的功能。“外部介面”於本文用來參照為一系統之一有線或無線介面、提供將該系統通訊上耦接至一外部代理器之介面。一外部介面組配來支援非支援TDT功能的一或多個通訊類型時，其至少可為一般用途。例如，一外部I/O介面可與支援非任何測試資訊、除錯資訊或追蹤資訊之操作資料的通訊之一周邊互連標準(例如，一PCIe標準或一霹靂TM標準)相容。
該術語“M.2”於本文參照為與一M.2標準，諸如該PCI-SIG M.2規格說明或該SATA修訂第3.2版規格說明之相容性。M.2連接器，亦為以前著名的NGFF(下一代形成因素)連接器可用於內部安裝擴充卡與連接器。其提供mSATA標準連接器之一替代、並支援快速PCI迷你卡與連接器。如本文使用，“(c)JTAG埠”參照為與一聯合測試工作群組(JTAG)標準，諸如電氣與電子工程師協會(IEEE)之IEEE 1149.1規格說明、或一壓縮JTAG(cJTAG)標準，諸如IEEE之IEEE 1149.7規格說明的相容性。該術語“USB”於本文參照為與一通用串列匯流排(USB)標準，諸如USB執行者論壇於2008年十一月發行之USB 3.0規格說明、2013年七月三十一日發行之USB 3.1規格說明或其他該類標準的相容性。該術語“WiFi”於本文參照為與基於IEEE之IEEE 802.11規格說明的各種不同無線通訊標準，諸如WiFi聯盟或藍芽特別興趣群組的任一個之相 容性。
現存系統-例如，包括平板電腦、膝上型電腦、桌上型電腦、智慧型手機等等之平台、SoC、等等-典型包含組配來個別除錯之若干組件(晶片、封裝體、等等)，其中針對每一組件，存有用於將該組件耦接至某除錯軟體單元之一分別的連接器。該除錯可包括操作來分析、最佳化及/或觀察該等組件之操作。該類組件可包括，例如，一數據機、應用處理器、不同晶片、無線LAN、等等之一或多個。該等組件傳統上可個別除錯。歷史上，針對每一組件已有一專屬介面(一分開的連接器)來連接至包括除錯軟體/硬體邏輯之一測試單元。該類除錯可調整該組件-例如，提供一數據機改善的頻寬、一應用處理器改善的回應時間、等等。
圖1顯示支援使用習知機構來除錯之一典型系統100。系統100包括一(c)JTAG埠120-一4接腳(或5接腳)JTAG連接器或一2接腳cJTAG連接器-其支援與系統100之一測試存取點(TAP)網路130交換測試及/或除錯資訊。組件140-其顯示為包括含有中央處理單元核心142、硬體加速器144、以及聲頻數位信號處理器146之舉例解說-連接至依次介接至(c)JTAG埠120之TAP網路130。一外部除錯器(未顯示)經由該(c)JTAG埠120與TAP網路130間之信號來存取組件140，以便讀取一給定組件之一或多個暫存器。系統100之一額外追蹤埠110可協助追蹤資訊112、114之一串流及/或其他交換。因為一JTAG介面 之資料速率典型約100百萬赫茲而大部分追蹤需求遠大於該JTAG資料速率，故該追蹤習知經由一專屬高速串列追蹤埠110從該系統送出。
某些實施例可基於某些類型的連接器之實現-能夠介接一系統與一外部代理器及/或網路-可利用來存取該類系統之一內部網路，其中該內部網路可促進多個系統組件之除錯、測試及/或追蹤。該類實施例可提供經由支援該類外部連接之一共同硬體介面來交換除錯、測試及/或追蹤資訊的功能。該外部連接器可由該系統之一特定組件來“擁有”，以便經由該特定組件來至少存取一或多個其他系統組件。該類連接器可符合一標準(例如，一PCIe規格說明及/或一霹靂TM類型的其中之一)，其不限制在一特定通訊類型，諸如除錯、測試及/或追蹤資訊之通訊。該術語“通用I/O”、“頻帶內”、“功能性”於本文用來說明不限制在除錯、追蹤及/或測試資訊之通訊的該類介面之特性。雖然某些實施例並不限制在此方面，但一外部連接器可相容之標準可提供一“推式模型”協定-例如，其中來自一主機/來源/等等代理器之命令可推至一記憶體或客戶端/槽/等等組件。PCIe與霹靂TM為推動模型介面類型的範例-例如，USB為一拉式模型介面類型的一範例。
替代或額外地，一系統之一內部網路(僅經由該系統之一外部連接器存取)可包括符合一互連標準-諸如，例如，一PCIe規格說明之一或多個匯流排及/或其他互連體。某些實施例可多方面使一或多個外部系統介面 連接器以各種方式排除、或至少更有效地利用。某些實施例不使用專屬存取點，而使用一系統內部之一網路來執行(例如)除錯、測試及/或追蹤操作。PCIe僅為該類網路機構之一範例。某些繪示實施例中，一可外部存取(例如，霹靂TM)連接可用來存取系統組件間之一內部網路，諸如硬體、等等。由於該類霹靂TM(或其他)連接，某些實施例可支援使用一菊鏈組態來彼此連接不同裝置。由於網路連接除錯功能，至一外部組件之一單一連接允許一除錯主機來於該連接上除錯以完成裝置與潛在的所有鎖住裝置。
針對使用一推式資訊交換之一外部介面，某些實施例可多方面提供依靠一協定之除錯操作。例如，雖然USB協定可使用一拉式模型來多方面通訊，但PCIe/霹靂TM不執行一推式模型，其中(例如)命令可從一外部代理器推至一系統之一記憶體。一系統/平台之一外部(功能性)介面可用來存取系統/平台之多個功能性方塊。存取該類多個功能性方塊之某些實施例可以是經由某些或所有該類功能性方塊之一或多個無線介面及/或一菊鏈組態。兩個該類功能性方塊間之一互連體(諸如一PCIe匯流排)可使一系統組件來作為一或多個其他組件之除錯及/或測試的一媒介-例如，其中該一或多個其他組件可位於相同系統或該系統外部。
如本文使用，該術語“閉合底盤”參照為一系統在其最遠外罩或其他外殼處，缺乏專屬支援僅一或多個TBT功能類型之一外部介面的特性。於一實施例中，一 閉合底盤系統之組件可耦接至一外部(PCIe、TBT、M.2或其它)介面，其中TBT相關通訊及/或操作係經由該介面來支援。某些實施例之至少一優點為調適PCIe或霹靂TM來支援除錯功能-例如，而不使用USB。由於支援高速(例如，每秒20個十億位元組與每秒40個十億位元組)信號，故下一代介面技術期待更傾向PCIe/霹靂TM。
本文說明之技術可於一或多個電子裝置中執行。可使用本文說明之技術的電子裝置之非限制範例包括任何類型的行動裝置及/或固定裝置，諸如相機、手機、電腦終端機、桌上型電腦、電子讀取器、傳真機、資訊站、輕省筆電、筆記型電腦、網際網路裝置、付款終端機、個人數位助理、媒體播放器及/或錄音機、伺服器(例如，刀鋒伺服器、框架安裝伺服器、及其組合、等等)、視訊盒、智慧型手機、平板個人電腦、超級行動個人電腦、有線電話、及其組合、等等。某些實施例中，本文說明之技術可應用於一桌上型電腦、膝上型電腦、智慧型手機、平板電腦、輕省筆電、筆記型電腦、個人數位助理、伺服器、及其組合、等等。更一般而言，本文說明之技術可應用於包括一外部介面與組配來參與經由該外部介面支援的TBT操作之組件的各種不同電子裝置之任一個。
為了加速除錯及/或其他TDT通訊，於一實施例中，(例如)PCIe及/或霹靂TM可用來與一測試存取點網路-或“TAP網路”-介接、及/或用來針對各種不同系統組件傳送之追蹤來作為一追蹤目的。用來於該等各種不同 追蹤來源間選擇之一多工(muxing)機構可於一中央組件、或替代地，可一起操作來執行多工功能之組件的某些組合中執行。
圖2顯示一根據一實施例，-用來支援電路之TDT評估的通訊及/或其他操作之系統200-例如，一SoC、膝上型電腦、平板電腦、智慧型手機、等等。系統200可為一閉合底盤系統，其中一外部介面由系統200用以存取一外部TDT代理器，該外部介面不僅專屬於TDT通訊。系統200包括一功能性(例如，通用)I/O介面210-諸如一PCIe介面或霹靂TM介面-來使系統200能夠耦接至一外部TDT單元。M.2為可配適TDT之一外部介面類型的另一範例。根據某些實施例，另外其他範例包括USB、Wifi或其他外部介面機構。某些實施例中，系統200更包括一外部TDT專屬介面(未顯示)，其中至少某些TDT交換仍可經由I/O介面210來產生。
系統200為用功能性I/O介面210與耦接至某些或所有組件235之一內部TAP網路230來促進TDT存取之一實施例的一範例-例如，允許輕易除錯。所示之繪示實施例中，組件235包括一應用處理器240、數據機基頻處理器BBP 260以及一數據機收發器(Tx/Rx)280。然而，其他實施例中，系統200可包括更多、更少及/或不同組件。於一繪示實施例中，數據機Tx/Rx 280或組件235之其他電路提供Wifi、藍芽、調頻(FM)無線電及/或其他無線功能。
組件235可經由一或多個互連體，諸如所示 之該等繪示PCIe匯流排250、270來多方面彼此耦接。處理器間通訊(IPC)鏈接可用於各種不同處理核心及/或系統200之其他組件間。例如，互連體250可包括、或經由AP 240與數據機BBP 260間之一IPC-PCIe介面來耦接。該類實施例之一優點可為一完整SoC可使用(c)JTAG及/或經由I/O介面210之追蹤交換來評估。習知技術並不依靠專屬除錯器-每個針對一不同分別的組件及/或每個經由一分別的除錯埠來耦接。於一繪示實施例中，互連體270支援與一DigRF規格說明，諸如MIPI聯盟於2011年十二月發行之規格說明DigRFSM v4 v1.10相容的通訊。然而，該類通訊可透過一PCIe網路而不支援直接通訊。該類實例中，一除錯協定可於該類DigRF通訊中建通道。
系統產生、測試、驗證、除錯之類的可藉由使用功能性I/O介面210來改善以針對TDT存取一內部TAP網路。透過功能性I/O介面210，一外部除錯工具、或其他該類TDT代理器可存取系統200之不同組件235-例如，來建立一追蹤串流、來存取各種不同組件之任一個中的暫存器之類的。系統200可進一步包含緊連邏輯220，其包含電路、韌體、軟體及/或其他邏輯來於TAP網路230與功能性I/O介面210間提供一介面。例如，功能性I/O介面210可包括某些或所有根據一PCIe、霹靂TM或其他該類功能性I/O標準來操作之一實體、協定堆疊及/或其他邏輯。緊連邏輯220繪示用以介接功能性I/O介面210(例如，其PCIe協定邏輯及/或其霹靂TM協定邏輯)與TAP網路230之 硬體及/或執行軟體的一範例。該類介面邏輯可執行一速度轉換來容納不同的信號通訊速率。例如，緊連邏輯220可包括或另外存取一或多個緩衝器222。緊連邏輯220可控制一或多個緩衝器222之緩衝與反緩衝來儲存以第一速率從功能性I/O介面210接收之資訊，其中該類資料隨後反緩衝來經由TAP網路230以低於該第一速率之一第二速率(例如，100百萬赫茲)通訊。替代或額外地，該類緩衝控制可儲存(例如，至一不同緩衝器)以一相當低速率從TAP網路230接收之資料，其中該類資訊隨後反緩衝來經由功能性I/O介面210以一相當快速率通訊。緊連邏輯220因此可操作為一PCIe-至-TAP(PCIe2TAP)介面及/或一霹靂TM-至-TAP(TBT2TAP)介面。
各種不同追蹤-諸如來自AP 240之繪示追蹤串流244、264、284、數據機基頻260與數據機RF 280-可帶至功能性I/O介面210來通訊至一外部除錯工具。於各種不同追蹤來源間選擇之一多工機構可在一中央組件或可容納該邏輯之組件的其中之一中執行。雖然追蹤串流244、264、284顯示為旁通TAP網路230與緊連邏輯220，但某些實施例不限限於此方面，且某些或所有該類追蹤串流會需要處理-例如，於緊連邏輯220-來準備根據一PCIe協定或一TBT協定從系統200通訊。
所示之繪示實施例中，TDT存取AP 240、數據機BBP 260與數據機Tx/Rx 280-例如，包括(c)JTAG(或其他)除錯存取及/或追蹤存取-可由分別的 TDT邏輯242、262、282來多方面支援。該類TDT邏輯242、262、282可多方面提供從習知技術配適之某些追蹤、除錯及/或測試功能。某些實施例中，例如，TDT邏輯242、262、282的其中之一或多個提供給一組件功能來載入與執行一局部TDT代理器以便執行該相同組件或另一組件之一TDT評估。替代或額外地，TDT邏輯242、262、282的其中之一或多個可提供功能來代表該對應組件以作為支援一TDT功能之一裝置類型(例如，識別為使用一修改的PCIe等級規約之多功能裝置)。
TDT存取與交換可由支援PCIe與霹靂TM的資料速率，-例如，包括每秒50億位元(Gps)或甚至高達20Gps與40Gps之速率來大幅改善。對照之下，諸如於系統100執行之TAP交換傳統上已是約100百萬赫茲等級。某些實施例可通過功能性(例如，霹靂TM)I/O介面210來存取一應用處理器(AP)240以及於此執行一代理器程序。該代理器可經由系統200之一內部網路(例如，諸如包括PCIe匯流排250、270之一網路)來交換TDT命令/查詢。響應上，系統200之一或多個其他組件可將資訊送回AP 240作評估、轉送及/或其他處理。
系統200可包括支援PCIe機構之一或多個額外或替代連接器(例如，一儲存模組或通訊模組之一M.2連接器)。該類連接器可支援將系統200連接至用於存取系統200內部之組件的一測試或除錯工具-例如，來邊界掃描、內建自我測試(BIST)、定影、快閃、測試及/或除錯。
圖3繪示根據一實施例，基於經由一功能性介面之通訊來執行TDT操作的一方法300之元件。方法300可於一IC晶片、封裝裝置、電腦平台或例如，具有系統200之某些或所有特徵的其他硬體上執行。
方法300可包括，310中，經由該裝置之一輸入/輸出(I/O)介面來將一裝置耦接至一外部代理器。於一實施例中，該裝置-例如，可為或另外包括例如，系統200-包含多個電路組件，諸如組件235。該裝置更可包含將該等多個電路組件彼此耦接之一第一網路，該第一網路包括互連來交換TDT資訊之存取點。該類第一網路可包括於該等多個電路組件與該I/O介面間耦接之一測試存取點網路(一TAP網路)。於一實施例中，該I/O介面與支援非任何測試資訊、除錯資訊或追蹤資訊之操作資料的通訊之一周邊互連標準(例如，一PCIe標準或一霹靂TM標準)相容。
於一實施例中，方法300更包含，320中，經由該I/O介面來與該外部代理器交換資訊、以及330中，於該測試存取點網路與該I/O介面之間，經由該裝置之緊連邏輯來交換該資訊。330中之交換可包括該緊連邏輯於該I/O介面之一第一速率與該測試存取點網路之一第二速率間調整該資訊的通訊。例如，該緊連邏輯可包括一或多個緩衝器，其中該緊連邏輯藉由用該一或多個緩衝器以不同的個別速率來多方面緩衝與反緩衝資料，以便調整該資訊之通訊速率。
某些實施例中，330中之交換包括識別說明 該等電路的其中之一或多個的組態狀態及/或其他資訊之對映I/O資訊。例如，該裝置可進一步包含經由耦接於該第一網路與第二網路間之邏輯(本文參照為一匯流排存取單元)與該第一網路介接之一第二網路。該第二網路可支援具有與該第一網路支援的一不同格式、資料速率及/或其他特性之通訊。替代或額外地，該第二網路可耦接來交換非任何TDT資訊之資訊。該匯流排存取單元可提供於該第一網路與該第二網路之不同個別的通訊速率間調整之功能。該類實施例中，330中之交換可包括該緊連邏輯交換記憶體對映I/O資訊，其中該類記憶體對映I/O可經由該第二網路來存取。330中之交換可進一步包含該匯流排存取單元調整該類記憶體對映I/O資訊之一通訊速率。
方法可進一步包括，340中，執行一TDT操作來評估該等多個電路組件的其中之一。於一實施例中，該TDT操作產生該資訊或用以響應該資訊來執行。例如，該資訊可包括該外部代理器提供之軟體碼，其中執行該TDT操作包括該等多個電路組件之一第一電路組件執行該軟體碼。該軟體碼之執行可造成該第一電路組件來提供評估該裝置之第一電路組件及/或某些其他電路組件的一TDT程序。替代或額外地，由於一TDT操作之類的，320與330中交換之資訊可包括由一TDT代理器服務之一或多個命令。
圖4繪示根據一實施例，用以執行TDT操作之一系統400的元件。系統400為一平台之一裝置主導該平 台之其他裝置的TDT緊連邏輯功能之一實施例的一範例。例如，系統400可包括系統200之某些或所有特徵。於一實施例中，方法300可在系統400上執行。
系統400包含一主機410，其包括、或耦接至提供系統400耦接至一除錯工具及/或其他外部TDT代理器(未顯示)之一功能性介面(I/F)412。例如，功能性I/F 412可常駐於一SoC或包括一SoC及/或一或多個其他IC裝置之一電腦平台上。主機410可促進TDT操作來評估系統400之一或多個組件，諸如該繪示數據機450與連接邏輯CNV 460(例如，包括藍芽、無線LAN及/或其他該類電路)。
藉由舉例解說而非限制，主機410之緊連邏輯420可將功能性I/F 412與(例如)包含主機410、數據機450以及CNV 460之個別的端點EP 422、EP 452以及EP 462之一TAP網路間的TDT資訊之交換賦能。如本文使用，“端點”(或“EP”)參照為一通訊鏈接之一邏輯終點。該TAP網路可進一步包含鏈接-例如，包括該繪示鏈接444、446-來將EP 422、EP 452以及EP 462多方面彼此耦接。
緊連邏輯420之一追蹤骨幹網路424可包括電路來控制例如，從習知追蹤技術配適之通訊及/或其他操作。為提供追蹤資訊之一交換，功能性代表為追蹤2PCIe 422之介面邏輯可提供緩衝、資料速率轉換及/或其他功能來促進該TAP網路(經由追蹤骨幹網路424)與包括於、或與功能性I/F 412操作之PCIe機構間的通訊。替代或額外地， 除錯控制428可包括電路來控制，例如，從習知(c)JTAG及/或其他除錯技術配適之通訊及/或其他操作。功能性代表為JTAG2PCIe 426之額外的介面邏輯可類似促進該TAP網路(經由除錯控制428)與包括於、或與功能性I/F 412操作之PCIe機構間的除錯資訊之通訊。
所示之繪示實施例中，主機410包括局部資源-例如，包括該繪示處理器430-其由TBT操作評估及/或另外參與TBT操作。處理器430可包括-例如，一中央處理單元(CPU)、應用處理器等等之一或多個核心436-來執行諸如用來提供一主機作業系統(OS)、一使用者介面之類的軟體、韌體及/或其他邏輯。處理器430之一互連體438可促進一或多個核心436連接至處理器430之其他組件(未顯示)-例如，其中根據一實施例，某些或所有該類組件由TBT程序來評估。替代或額外地，互連體438可提供存取例如，用來從處理器430傳送追蹤資訊之一外部通訊路徑。於一實施例中，處理器430包括局部介面邏輯-由功能性方塊PCIe2TAP 434代表-其包含電路來介接處理器430之PCIe機構與該TAP網路。藉由舉例解說而非限制，PCIe2TAP 434之電路可提供緩衝、速度轉換及/或其他緊連邏輯功能來支援一內部網路(例如，包括互連體438之PCIe硬體)與分別的電路間之一交換、多方面常駐於用來產生追蹤資料之組件。
處理器430之一端點EP 432可經由一交換器440，例如，亦促進EP 442與緊連邏輯420間之除錯及/或 其他TDT通訊，來耦接至EP 422。處理器430可經由一PCIe根部414來進一步耦接至交換器440-例如，其中PCIe根部414提供與功能性I/F 412及/或任何各種不同組件，諸如數據機450與NCV 460之通用(例如，非TDT)交換。處理器430耦接至功能性I/F 412、緊連邏輯420及/或EP 442之主機410中的特別架構僅為舉例解說、而非限制在某些實施例。
耦接至主機410之一或多個組件可包括分別的機構-例如，類似處理器430之機構-來多方面參與TBT操作。例如，數據機450可包括一或多個處理器核心456與邏輯(由PCIe2TAP 454功能性代表)，其提供該TAP網路與數據機450內部之PCIe機構間的介接。該類內部PCIe機構可用於，例如，一或多個核心456來存取或另外管理數據機450之其他資源(未顯示)、經由一互連體458耦接之其他資源。根據一實施例，某些或所有該類其他資源可由TDT操作來評估。替代或額外地，CNV 460可包括-至少有關TDT操作之-一或多個核心466、PCIe2TAP 464與一互連體468，其提供類似一或多個核心456、PCIe2TAP 454與互連體458之分別功能的功能。
系統400之端點組件可多方面彼此耦接-例如，經由一或多個PCIe匯流排。一PCIe網路可包括根據一實施例來配適之一路徑或多路徑來促進追蹤資訊之串流及/或其他交換。記憶體I/O式機構-諸如根據PCIe支援的機構-可配適為讀取或寫入存取用於交換TBT資料、命令及 /或其他資訊之暫存器。所示之繪示實施例中，與數據機450及/或CNV 460存取交換追蹤資訊係經由處理器430與功能性I/F 412。例如，功能性I/F 412可額外或替代地包括符合一霹靂TM標準之電路及/或其他硬體。某些實施例中，該功能性I/F 412包括符合一USB標準之電路(用以使用一以USB為基礎之互連架構來提供通用的以USB為基礎之交換)或一WiFi標準之電路及/或其他硬體。
某些實施例配適各種不同的PCIe及/或其他外部介面機構-諸如裝置等級-來支援額外的TBT功能。某些實施例可導入使用一除錯裝置等級來經由PCIe執行除錯操作-例如，該除錯裝置等級可用來將除錯功能顯露於一PCIe端點上。於一實施例中，欲除錯之一系統組件(一“除錯從屬點”)可不識別為作為一獨立裝置之一除錯主機代理器。而是，該除錯從屬點可代表為該除錯主機存取該除錯從屬點之該PCIe端點的功能。該表示型態可，例如，使用一PCIe多功能裝置選項來執行-例如，諸如一PCIe標頭空間之一標頭類型欄位中指出。除錯功能因此可基於裝置設定來選擇性顯露(或替代地隱藏)，以便針對一除錯從屬組件可避免需要配置與管理專屬端點組態資訊。
額外或替代地，PCIe功能可配適來多方面使用次等級與規畫介面-例如，每一於系統400中執行一或多個分開的驅動器實例以便執行分別的資料處置及/或組件組態。於一實施例中，於數據機450與CNV 460的其中之一執行的一追蹤驅動器於啟動後因此可操作為一獨立代 理器。替代或額外地，該類一或多個追蹤驅動器實例可由-例如，於主機410中-一中央系統驅動器來針對各種不同的系統組件多方面設定登錄，其中分別的追蹤資訊係由對應的驅動器來處置。
於一繪示實施例中，一組態次等級可由一除錯裝置等級之任何裝置來顯露。該組態等級可用來將一介面-例如，以一階層式樹狀或鏈接清單的一型式，顯露至該除錯從屬點之一除錯拓樸結構。替代或額外地，一除錯存取等級可用來顯露諸如內建自我測試(BIST)、掃描與軟體(SW)碼除錯之功能。該等功能可支援斷點機構、運作控制及/或其他特徵。
某些實施例中，一追蹤等級可用來組配追蹤來源之輸出路徑。依照該實施態樣，追蹤資料可於該介面上被讀出或由該裝置本身寫入。替代或額外地，某些實施例中，一追蹤組態次等級可顯露一追蹤來源組態與需要儲存該追蹤裝置外側之一或多個追蹤的一組態。該類追蹤組態次等級可用來傳達，例如，一拉式或一推式功能的選擇、針對一DMA寫入之一基底位址之類的。例如，目前的PCIe標準並未定義任何該類除錯裝置等級或追蹤等級。
圖5顯示根據另一實施例，包括組配來提供TDT存取記憶體及/或I/O空間之一外部(例如，PCIe或霹靂TM)介面的一系統500的特徵。例如，系統500可包括系統200、400的其中之一的特徵。於一實施例中，方法300之某些或所有步驟可在系統500上執行。
系統500包括耦接至一匯流排存取單元514之一功能性介面510(例如，包括一外部PCIe連接器或霹靂TM連接器)。匯流排存取單元514包括電路來提供存取一追蹤單晶片網路(NoC)520-例如，其中該追蹤NoC 520係專屬於交換追蹤資訊，以及例如，區別系統500之一通用NoC。該追蹤NoC 520可依次提供系統500之(例如)存取記憶體540、I/O空間542及/或一應用處理器550中的記憶體空間。這樣的存取可支援運作及/或追蹤控制功能。
匯流排存取單元514之功能可類似本文相關一PCIe2TAP或其他該類介面邏輯說明之速度轉換(緊連邏輯)功能。該類緊連邏輯可匹配介面速度。例如，追蹤NoC 520可包括一相當低的32位元或64位元匯流排，而一PCIe介面-例如，以一80億赫茲場速度來提供串列通訊。該類實施例中，該匯流排存取單元514可包含緩衝器電路與串列器/解串列器電路來容納該等兩介面類型之交換。其他實施例中，系統500不包括一專屬追蹤NoC，而匯流排存取單元514可經由該通用NoC 530來促進追蹤交換。
於一實施例中，其他TDT交換可由非功能性介面510之一介面來執行。藉由舉例解說而非限制，系統500可包括另一外部介面-功能性代表為該繪示JTAG2匯流排512-其專屬來傳達除錯資訊(例如，包括除錯命令、輸出、等等)。例如，除了(c)JTAG連接器硬體之外，JTAG2匯流排512可進一步包括電路邏輯促進緩衝、速度匹配及/或其他緊連邏輯功能來介接匯流排存取單元514。
為了支援除錯資訊之高通量交換以及取得追蹤操作之高速存取外，PCIe及/或其他機構可在NoC 530上提供以支援記憶體對映輸入/輸出(MMIO)存取AP 550、記憶體540或該I/O空間542中之分別資源。追蹤資源因此可經由一追蹤Noc 520上之一高速PCIe/霹靂TM介面來存取。於該等各種不同追蹤來源間選擇之一多工機構可在一中央模組或多個組件中執行。圖5中使用之較粗線段代表追蹤信號路徑。
圖6繪示根據另一實施例，用以執行TDT操作之一系統600的元件。例如，系統600可包括系統200、400與500的其中之一的特徵。於一實施例中，方法300之某些或所有步驟可在系統600上執行。系統600為包括介面邏輯-包括，例如，(1)耦接於一TAP網路與一功能性介面間之第一介面邏輯、以及(2)耦接於該TAP網路與另一內部網路間之第二介面邏輯-之兩個多層次(例如，巢套)的一系統之一範例。系統600之一功能性介面可包括PCIe/TBT電路及/或其他硬體。該類功能性介面可經由提供，諸如本文所述之速度轉換、緩衝及/或其他介面功能之介面邏輯來存取該TAP網路。該TAP網路可提供存取各種不同組件，包括，例如，CPU核心、一硬體加速器、以及一聲頻數位信號處理器之類的任一者。於一實施例中，該TAP網路可進一步存取依次提供存取一NoC之一匯流排存取模組、以及，某些實施例中，經由該NoC耦接之一或多個組件(諸如一記憶體與一I/O空間)。介面邏輯(諸如PCIe2TAP電路或 TBT2TAP電路)可進一步提供一仲裁狀態機器或其他該類邏輯來促進組件間之交握/協調。
系統600之繪示實施例中，一或多個功能性介面-例如，包括一PCIe埠612及/或一USB埠614-可組配來支援TDT通訊及/或其他操作以評估系統600之組件。所示之繪示實施例中，該類組件可包括一或多個CPU核心650、一HW加速器652、以及一聲頻DSP 654。用以評估某些或所有該類組件之除錯操作可經由PCIe埠612與USB埠614的其中之一來執行。其他實施例中，一專屬外部除錯介面，諸如該繪示(c)JTAG埠610，可提供連接至一外部除錯代理器。
TDT存取系統600之組件可由一TAP網路630來多方面促進，而某些實施例中，可由諸如該繪示NoC 660之另一內部網路來多方面促進。系統600之緊連邏輯可包括PCIe埠612與TAP網路630間之一第一介面(代表為PCIe2TAP 620)。PCIe2TAP 620可促進系統600之一除錯功能-例如，其中PCIe2TAP 620操作來基於從耦接至PCIe埠612之一外部除錯器代理器接收的PCIe命令以產生(c)JTAG序列。系統600之緊連邏輯可額外或替代地包括USB埠614與TAP網路630間之一第二介面，代表為USB2TAP 622，用以在該以通用序列匯流排(USB)為基礎之協定與使用於來自TAP網路630的除錯操作之輸出中之一或多個協定之間轉換。如本文所述，PCIe2TAP 620與USB2TAP 622可多方面提供緩衝、資 料速率匹配及/或其他介面功能。該TAP網路630與NoC 660可經由諸如該繪示匯流排存取單元640提供之緊連邏輯來彼此介接。
記憶體I/O式機構-諸如根據PCIe支援的機構-可配適來讀取或寫入存取交換TBT資料、通訊及/或其他資訊之暫存器。例如，PCIe功能可使用PCIe2TAP 620來用於存取TAP網路630，而依次為可使用(c)JTAG埠610來另外除錯之組件。該TAP網路630可已存取-例如，與NoC 660無關-一或多個CPU核心650、一HW加速器652、聲頻DSP 654之類的某些或所有。該類存取可基於例如，可經由耦接至NoC 660之一記憶體670及/或一I/O空間672來取得的記憶體對映I/O資訊。例如，該TAP網路630可經由一匯流排存取單元640與單晶片網路660來存取記憶體670與I/O空間672之一暫存器空間。
圖7繪示根據一實施例，用以執行TDT操作之一系統700的元件。例如，系統700可包括系統600之特徵。於一實施例中，方法300之某些或所有步驟可在系統700上執行。系統700之外部埠可包括提供對應，例如，PCIe埠612、USB埠614以及(c)JTAG埠610之分別功能的功能之一PCIe埠712、USB埠714以及(c)JTAG埠710的某些或所有。TDT操作評估之系統700的組件可包括一或多個CPU核心750、HW加速器752以及聲頻DSP 754(分別對應，例如，一或多個CPU核心650、HW加速器652以及聲頻DSP 654)。該類TDT操作可經由一TAP網路730、匯流 排存取單元740以及NoC 760(例如，具有對應TAP網路630、匯流排存取單元640以及NoC 660之分別功能的功能)的某些或所有來多方面交換追蹤、除錯及/或測試資訊。用來促進該等交換之緊連邏輯可包括PCIe2TAP 720與USB2TAP 722(例如，分別對應PCIe2TAP 620與USB2TAP 622)。TDT存取來評估系統700之組件可包括或另外基於存取能夠存取或另外說明該類組件之記憶體對映I/O資訊。某些或所有該類記憶體對映I/O資訊可，例如，由(具有對應，例如，記憶體670與I/O空間672之分別功能的功能之)記憶體770及/或I/O空間772來儲存。
系統700為包括用以啟動測試模式(例如，針對掃描測試、記憶體測試、等等)-例如，替代其他的習知除錯功能或除此之外之機構的一實施例之一範例。於一實施例中，系統700之一串列至並列(S2P)介面接收經由一外部PCIe介面提供之一測試刺激。該S2P介面可將該刺激轉換為一並列測試協定，其隨後施加至，例如，一掃描介面或一記憶體BIST介面(未顯示)。來自該類掃描介面或記憶體BIST介面之一回應可由一並列至串列(P2S)介面來從並列轉換為一串列格式，並經由該外部PCIe埠712從系統700送出。
藉由舉例解說而非限制，系統700可使用PCIe埠712(或另一實施例中，一TBT埠)來擷取一串列測試串流並例如，-例如，用諸如該繪示串列至並列電路S2P 780之解串列器邏輯來將其轉換為一並列資料通訊。該並 列化資料可從S2P 780輸出至並列暫存器782-例如，包括測試模式I/O暫存器及/或狀態暫存器-來用於載入一掃描鏈。該載入掃描鏈隨後可針對一測試之效能進行閂鎖。該測試會造成擷取與串列化-例如，經由P2S 782之串列化器邏輯-以及經由PCIe埠720通訊之測試資料輸出至耦接至系統700之一外部測試器單元(未顯示)。該類交換可出現在除錯、測試、驗證之類的。PCIe埠720(或另一實施例中，TBT介面)因此可用來促進掃描鏈測試、記憶體測試、I/O測試及/或其他測試以便評估系統700之各種不同其他組件的任一者。某些實施例中，其他測試模式命令及/或測試回應可經由一TAP網路於一PCIe介面間交換-而與任何該類S2P與P2S功能無關-以促進各種不同其他測試模式之任一個。存取該PCIe基礎建設可由霹靂TM或一M.2介面(未顯示)來提供，亦即，一插入卡可移除來取得存取PCIe。
某些實施例可提供將除錯及/或測試(除錯/測試)命令載入至例如，於一組件中運作之一代理器，以便執行評估另一組件之TDT操作。參照系統200之示範實施例，AP 240之TDT邏輯242可基於經由I/O介面210與TAP網路230由一外部TDT單元提供之軟體碼來執行一除錯/測試代理器。例如，該類除錯/測試代理器之執行可評估數據機BBP 260。I/O介面210(諸如一PCIe介面)可用來載入AP 240由該除錯/測試代理器服務之測試/除錯代理器碼及/或命令。例如，該除錯/測試代理器可額外或替代地評估AP 240及/或數據機Tx/Rx 280。來自該(等)評估組件之一 回應可送回至該AP 240的測試/除錯代理器，且經由I/O介面210隨後可與該外部TDT單元相關。
替代或額外地，一除錯/測試代理器(或其他TDT代理器)可載入能夠或運作與執行該類韌體及/或軟體之各種不同其他系統組件的任一個。再次參照系統200，一除錯/測試代理器可不由常駐於數據機BBP 260之控制器電路中的處理器邏輯(例如，TDT邏輯262)來載入運作。例如，命令可載入數據機BBP 260之該類除錯/測試代理器來除錯/測試AP 240。I/O介面210可用來使用除錯/測試命令來載入數據機BBP 260之該類除錯/測試代理器，以便測試系統200之數據機BBP 260、AP 240、數據機Tx/Rx 280及/或任何其他適當組配的組件。
圖8A、8B多方面繪示根據一對應實施例，每一用以執行各種不同TDT操作之一系統800的元件。例如，系統800可包括系統200、400、500、600以及700之特徵。於一實施例中，方法300之某些或所有步驟可在系統800上執行。如圖8A所示，系統800可包括經由一鏈接804耦接之一應用處理器AP 810來從例如，經由介面硬體802耦接至系統800之一外部除錯/測試代理器(未顯示)接收命令。於一實施例中，介面硬體802包含一外部(例如，PCIe或霹靂TM)介面。介面硬體802可進一步包含一TAP網路與緊連邏輯來與該外部介面介接。某些實施例中，緊連邏輯可額外或替代地設置於系統800之另一組件，諸如該繪示AP 810。
使用AP 810，系統800中之一或多個PCIe鏈接，諸如該繪示互連體812、814，可被存取來載入一或多個代理器—例如，每一個位於數據機820、WiFi 830及/或各種不同其他組件之任一個的一個別元件上。電話通訊可設置經由鏈接822耦接至數據機820之一3G Tx/Rx 824。該類一或多個代理器之某些或所有可多方面執行分別的除錯及/或測試。例如，載入一組件中運作之一代理器可執行除錯及/或測試以評估系統800之相同組件或某些其他組件。藉由舉例解說而非限制，AP 810可促進硬體802之外部介面與由數據機820之一處理器執行的一除錯程序DB1間之一除錯資訊交換816。額外或替代地，AP 810可促進硬體802之外部介面與由WiFi 830之一處理器執行的另一除錯程序DB2間之一除錯資訊交換818。某些實施例中，WiFi 830可不為各種不同無線機構，諸如藍芽、藍芽-LE、NFC、3G、4G-LTE、5G等等的任一個。
圖8B之繪示實施例中，一外部代理器可經由無線通訊850來交換可執行碼、測試/除錯命令及/或其他TDT資訊。例如，除錯命令可無線下載至WiFi 830，而隨後經由AP 810與互連體812、814送至數據機820。WiFi 830與AP 810因此可促進該外部代理器與數據機820中執行之一除錯程序DB3間之一除錯資訊交換852。使用系統800之PCIe網路結構可將除錯及/或其他DTD資訊之持續高速的通訊賦能。
圖9A、9B繪示每一根據一對應實施例，由 一系統900多方面執行之TDT操作。例如，系統900可包括系統800之特徵。於一實施例中，方法300之某些或所有步驟可在系統900上執行。
如圖9A所示，系統900可包括，例如，包括系統800之特徵的一平台902。一外部埠，諸如該繪示M.2連接器904，可將平台902耦接至系統900之一或多個外部裝置。於一範例、實施例中，該類外部裝置包括一PCIe交換器934、無線通訊電路WiFi 936以及一PCIe卡932。然而，其他實施例中，平台902可耦接至較少、較多及/或不同的外部裝置。除了平台902之外，某些或所有該類外部裝置可由一DTD單元930來評估。
平台902之組件可包括一AP 910、數據機920以及3G Tx/Rx 924，其例如，可提供對應AP 810、數據機820以及3G Tx/Rx 824之分別功能的功能。該類組件彼此互連與M.2連接器904可設置互連體912、942以及一鏈接922(例如，具有對應互連體812、842以及鏈接822之分別功能的功能)。用DTD單元930執行之TDT操作可經由平台902、PCIe交換器934、Wifi 936以及PCIe卡940之一網路安排來多方面交換追蹤、除錯及/或測試資訊。緊連邏輯(未顯示)可多方面包括在該網路之某些或所有該類組件中-例如，該類緊連邏輯係用來介接一通用功能性介面(諸如M.2連接器904)與一TAP網路。
如圖9A代表之繪示實施例所示，PCIe交換器934可用來由M.2連接器904提供與該分開的PCIe卡932 或該分開的Wifi 936之通訊。DTD單元930可參與與PCIe卡932之有線通訊-例如，支援諸如所示之該繪示交換940、944、942的一或多個交換。例如，PCIe卡932與PCIe交換器934間之一交換940可促進下游交換942、944的其中之一或兩者。該交換942可於M.2連接器904與AP 910以及數據機920的其中之一或兩者之間來多方面傳達分別的TDT資訊。基於交換942，一或多個測試/除錯代理器的每一個可於平台902之一分別組件上多方面執行。藉由舉例解說而非限制，AP 910可執行一除錯程序DB4及/或數據機920可執行一除錯程序DB5。替代或額外地，交換944可形成、或基於在PCIe卡932上執行之一除錯程序DB6的操作。
圖9B代表之實施例中，-例如，除了或替代與PCIe卡932有線通訊，DTD單元930可參與與Wifi 936之無線通訊。該類無線通訊可促進TDT資訊之交換，諸如所示之該繪示交換990、992、994。在WiFi 936與PCIe交換器934之間的交換990可促進下游交換992、994的其中之一或兩者。基於交換992，一或多個測試/除錯代理器的每一個可於平台902之一分別組件上多方面執行。藉由舉例解說而非限制，AP 910可執行一除錯程序DB7及/或數據機920可執行一除錯程序DB8。替代或額外地，交換994可形成、或基於在PCIe卡932上執行之一除錯程序DB9的操作。
圖10繪示根據一實施例，用以執行TDT操 作之一系統1000的元件。例如，系統1000可包括系統200、400的其中之一的特徵。於一實施例中，方法300之某些或所有步驟可在系統1000上執行。根據一實施例，系統1000包括於針對TDT操作及/或通訊之一菊鏈組態中安排的多個裝置。該等菊鏈裝置可經由分別的功能性介面(例如，包括PCIe介面及/或TBT介面)來彼此耦接。包括於或耦接至系統1000之一TDT主機-例如，TDT單元1002、1004的其中之一-可位於連續裝置間之每一菊鏈連接的一端點。該類裝置的每一個包括分別的緊連邏輯(例如，包括PCIe2TAP電路、TBT2TAP電路、匯流排存取機構等等)來於功能性介面機構以及內部裝置組件之分別的測試存取點間多方面協助TDT操作及/或通訊。
系統1000之繪示實施例中，該菊鏈裝置包括例如，具有主機410之某些或所有特徵的一主機平台1010。主機平台1010與其他裝置1020、1030、1040可經由分別的實體層PHY 1016、1022、1032、1042以及分別的端點1014、1024、1034、1044來彼此串列耦接。於一實施例中，主機平台1010之一主機介面1012可於該菊鏈組態之一端點上將一TDT單元1002之連接賦能。裝置1020、1030、1040之控制器1026、1036、1054的每一個可多方面提供處理器功能來執行分別的TDT操作。針對裝置1020、1030、1040之某些或所有裝置，分別的緊連邏輯(例如，所示之各種不同的PCIe2TAP介面電路P2T 1028、P2T 1038、P2T 1050的其中之一)可介接該裝置之局部 PCIe機構與該裝置之TAP網路結構。一或多個裝置可包括額外或替代架構來促進TDT操作。例如，裝置1040可包括一追蹤骨幹網路TBB 1062來支援例如，從習知技術改造之追蹤功能。裝置1040之緊連邏輯Tr2P 1060可介接TBB 1062與裝置1040之PCIe機構。於一實施例中，該類PCIe機構可包括或耦接至P2T 1050、控制器1054以及EP 1044藉此彼此通訊之一交換器1046以及，例如，一CPU 1052。
某些實施例中，一裝置的PCIe/TBT介面可耦接至該裝置之一分開的電力條軌，諸如一除錯電力條軌。此可將相當早期及/或低的電力狀態之除錯操作賦能。其他組件在系統喚醒、電力開啟等等期間之後，PCIe/霹靂TM介面典型可導通。這是因為一數據機(或其他組件)起初喚醒時，使用者典型不需要一高速介面。例如，聽音樂的使用者不希望一未使用的霹靂TM介面同時來消耗電力。然而，將該類功能性(例如，頻帶內)介面放置在一獨立的電力條軌可至少針對TBT功能來將該介面之早期電力開啟賦能-例如，來除錯聲頻邏輯、一電力管理控制器(PMC)及/或其他任何各種不同的其他相當低電力組件。
圖11繪示一以一電腦系統1100的示範型式之一機器的圖形表示法，其中有使該機器執行本文所述之任何一或多個方法的一組指令可得以執行。於替代實施例中，該機器可於一區域網路(LAN)、一企業內網路、一外聯網、或網際網路中連接(或網路連接)至其他機器。該機器於一主從網路環境中，可於一伺服器或一客戶端機器之 容量中操作、或者於一同級間(或分散)的網路環境中，操作來作為一同級機器。該機器可為一個人電腦(PC)、一平板PC、一轉頻器(STB)、一個人數位助理(PDA)、一行動電話、一上網設施、一伺服器、一網路路由器、交換器或橋接器、或者能夠(連續或以其他方式)執行指定該機器可採用之動作的一組指令之任何機器。此外，雖然僅繪示一單一機器，但該術語“機器”應亦可採用來包括個別或聯合地執行一組(或多組)指令之任何機器的集合，以便實行本文所述之任何一個或多個方法。
該示範電腦系統1100包括經由一匯流排1130彼此通訊之一處理器1102、一主要記憶體1104(例如，唯讀記憶體(ROM)、快取記憶體、動態隨機存取記憶體(DRAM)，諸如同步DRAM(SDRAM)或記憶體匯流排DRAM(RDRAM)、等等)、一靜態記憶體1106(例如，快取記憶體、靜態隨機存取記憶體(SDRAM)、等等)、以及一次要記憶體1118(例如，一資料儲存裝置)。
處理器1102代表一或多個通用處理裝置，諸如一微處理器、中央處理單元、等等。更特別是，該處理器1102可為一複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令字元(VLIW)微處理器、執行其他指令集之處理器、或者執行一指令集組合之處理器。處理器1102亦可為一或多個專用處理裝置，諸如一特定應用積體電路(ASIC)、一現場可程式閘陣列(FPGA)、一數位信號處理器(DSP)、網路處理器、等等。 處理器1102組配來執行用以執行本文所示之操作的處理邏輯1126。
該電腦系統1100可進一步包括一網路介面裝置1108。該電腦系統1100亦可包括一視訊顯示單元1110(例如，一液晶顯示器(LCD)、一發光二極體顯示器(LED)、或一陰極射線管(CRT))、一文數字輸入裝置1112(例如，一鍵盤)、一游標控制裝置1114(例如，一滑鼠)、以及一信號產生裝置1116(例如，一揚聲器)。
該次要記憶體1118可包括一機器可存取儲存媒體(或更特別是一電腦可讀儲存媒體)1132，其儲存有將本文所述之任一個或多個方法或功能具體化的一或多個指令集(例如，軟體1122)。該電腦系統1100執行期間，該軟體1122亦可完全或至少部分地常駐於該主要記憶體1104中及/或該處理器1102中，該主要記憶體1104與該處理器1102亦組成機器可讀儲存媒體。該軟體1122可進一步經由該網路介面裝置1108而於一網路1120上發送或接收。
雖然該機器可存取儲存媒體1132顯示於一示範實施例中為一單一媒體，但該術語“機器可讀儲存媒體”應視為包括儲存該一或多個指令集之一單一媒體或多個媒體(例如，一集中式或分散式資料庫、及/或相關聯快取記憶體與伺服器)。該術語“機器可讀儲存媒體”亦應視為包括能夠儲存或編碼由該機器執行之一指令集、以及使該機器執行一或多個實施例之任一個的任何媒體。該術語“機器可讀儲存媒體”因此應視為包括，但不限制在，固 態記憶體、以及光學與磁性媒體。
於一實施態樣中，一裝置包含一輸入/輸出(I/O)介面，其將該裝置耦接至一外部代理器以及用來與該外部代理器交換資訊，其中該I/O介面與支援非任何測試資訊、除錯資訊或追蹤資訊之操作資料的通訊之一周邊互連標準相容。該裝置更包含一第一網路、多個經由該第一網路彼此耦接之電路組件，其中該第一網路包括耦接於該等多個電路組件與該I/O介面間之一測試存取點網路、以及用以於該測試存取點網路與該I/O介面間交換該資訊之緊連邏輯，其中該等多個電路組件包括用以執行一測試、除錯或追蹤(TDT)操作來評估該等多個電路組件的其中之一的電路，其中該TDT操作產生該資訊或用以響應該資訊。
於一實施例中，用以於該測試存取點網路與該I/O介面間交換該資訊之緊連邏輯，包括於該I/O介面之一第一速率與該測試存取點網路之一第二速率間調整該資訊之一通訊的緊連邏輯。另一實施例中，該緊連邏輯包括一或多個緩衝器，其中於該第一速率與該第二速率間調整該資訊之一通訊的緊連邏輯包括以不同的個別速率來緩衝與反緩衝資料之緊連邏輯。另一實施例中，該裝置更包含一匯流排存取單元、以及一經由該匯流排存取單元來耦接至該第一網路之第二網路，其中該匯流排存取單元包括用以於該第一網路與該第二網路之不同的個別通訊速率間調整之電路，其中用以於該測試存取點網路與該I/O介面間 交換該資訊之緊連邏輯，包括用以交換經由該第二網路存取之記憶體對映I/O資訊的緊連邏輯。另一實施例中，該周邊互連標準為一快速周邊組件互連(PCIe)標準或一霹靂TM標準。另一實施例中，該資訊包括由該外部代理器提供至該等多個電路組件之軟體碼，其中用以執行該TDT操作之該等多個電路組件包括用以執行該軟體碼之一第一電路組件。另一實施例中，該TDT操作係用來評估該等多個電路組件之一第二電路組件，該第二電路組件並非該第一電路組件。
另一實施態樣中，一種方法包含經由該裝置之一輸入/輸出(I/O)介面來將該裝置耦接至一外部代理器，該裝置包括多個電路組件以及將該等多個電路組件彼此耦接之一第一網路，該第一網路包括耦接於該等多個電路組件與該I/O介面間之一測試存取點網路，其中該I/O介面與支援非任何測試資訊、除錯資訊或追蹤資訊之操作資料的通訊之一周邊互連標準相容、經由該I/O介面與該外部代理器交換該資訊、於該測試存取點網路與該I/O介面間，經由該裝置之緊連邏輯來交換該資訊、以及執行一測試、除錯或追蹤(TDT)操作來評估該等多個電路組件的其中之一，其中該TDT操作產生該資訊或用以響應該資訊。
於一實施例中，於該測試存取點網路與該I/O介面間交換該資訊包括該緊連邏輯於該I/O介面之一第一速率與該測試存取點網路之一第二速率間調整該資訊之通訊。另一實施例中，該緊連邏輯包括一或多個緩衝器， 其中於該第一速率與該第二速率間調整該資料之通訊的緊連邏輯，包括以不同的個別速率來緩衝與反緩衝資料之緊連邏輯。另一實施例中，於該測試存取點網路與該I/O介面間，經由該緊連邏輯來交換該資訊包括該緊連邏輯交換經由該裝置之一第二網路存取之記憶體對映I/O資訊、以及於該第一網路與該第二網路之不同的個別通訊速率間調整該記憶體對映I/O資訊之通訊。另一實施例中，該周邊互連標準為一快速周邊組件互連(PCIe)標準或一霹靂TM標準。另一實施例中，該資訊包括由該外部代理器提供至該等多個電路組件之軟體碼，其中執行該TDT操作包括該等多個電路組件之一第一電路組件執行該軟體碼。另一實施例中，該TDT操作係用來評估該等多個電路組件之一第二電路組件，該第二電路組件並非該第一電路組件。
另一實施態樣中，一系統包含一單晶片系統(SoC)，其包括一輸入/輸出(I/O)介面，其將該SoC耦接至一外部代理器以及用來與該外部代理器交換資訊，其中該I/O介面與支援非任何測試資訊、除錯資訊或追蹤資訊之操作資料的通訊之一周邊互連標準相容。該SoC更包括一第一網路、多個經由該第一網路彼此耦接之電路組件，其中該第一網路包括耦接於該等多個電路組件與該I/O介面間之一測試存取點網路、以及用以於該測試存取點網路與該I/O介面間交換該資訊之緊連邏輯，其中該等多個電路組件包括用以執行一測試、除錯或追蹤(TDT)操作來評估該等多個電路組件的其中之一的電路，其中該TDT操作產 生該資訊或用以響應該資訊。該系統更包含一耦接至該SoC之顯示器，該顯示器基於經由該I/O介面交換之操作資料來產生一影像。
於一實施例中，於該測試存取點網路與該I/O介面間交換該資訊之緊連邏輯，包括於該I/O介面之一第一速率與該測試存取點網路之一第二速率間調整該資訊之一通訊的緊連邏輯。另一實施例中，該緊連邏輯包括一或多個緩衝器，其中於該第一速率與該第二速率間調整該資訊之一通訊的緊連邏輯，包括以不同的個別速率來緩衝與反緩衝資料之緊連邏輯。另一實施例中，該SoC更包含一匯流排存取單元、以及一經由該匯流排存取單元來耦接至該第一網路之第二網路，其中該匯流排存取單元包括用以於該第一網路與該第二網路之不同的個別通訊速率間調整之電路，其中用以於該測試存取點網路與該I/O介面間交換該資訊之緊連邏輯，包括用以交換經由該第二網路存取之記憶體對映I/O資訊的緊連邏輯。另一實施例中，該周邊互連標準為一快速周邊組件互連(PCIe)標準或一霹靂TM標準。另一實施例中，該資訊包括由該外部代理器提供至該等多個電路組件之軟體碼，其中用以執行該TDT操作之該等多個電路組件包括用以執行該軟體碼之一第一電路組件。另一實施例中，該TDT操作係用來評估該等多個電路組件之一第二電路組件，該第二電路組件並非該第一電路組件。
本文說明用以支援測試、除錯及/或追蹤功 能之技術與架構。上述說明中，為了說明，其提出若干特定細節來提供某些實施例之一全面了解。然而，很明顯地對業界熟於此技者而言，某些實施例在無該等特定細節時亦可加以實作。其他實例中，結構與裝置以方塊圖型式顯示以避免混淆本說明。
該規格說明中參照為“一實施例”或“某一實施例”表示連結該實施例說明之一特定特徵、結構、或特性係包括在本發明之至少一實施例中。該規格說明中之各種不同地方出現該片語“於一實施例中”並不需皆參照該相同實施例。
本文詳細說明之某些部分係根據一電腦記憶體中之資料位元上的操作之演算法與符號表示法來呈現。該等演算說明與表示法為該電腦業界熟於此技者使用之方法，以便將其作品的實體最有效地傳達至業界其他熟於此技者。一演算法於本文中，一般而言視為導致一所需結果之一自我一致的步驟序列。該等步驟為需要實體數量之實體操控的步驟。通常，雖然不需要，但該等數量採用能夠儲存、轉移、組合、比較、以及以其他方式操控之電氣或磁性信號的型式。主要為了共同使用的原因，已證實將該等信號參照為位元、數值、元件、符號、字元、項目、數字、等等有時是相當便利的。
然而，應記住所有該等與類似術語係與該適當的實體數量相關聯、且僅為應用在該等數量之便利標號。從本文的說明很明顯地，除非在其他地方特別陳述， 否則可體認整個說明中，使用諸如“處理”或“計算”或“估算”或“決定”或“顯示”等等術語之說明，皆參照一電腦系統、或類似的電子計算裝置之動作與程序，其將該電腦系統之暫存器與記憶體中以實體(電子)數量代表之資料調處與轉變成類似以該電腦系統記憶體或暫存器或其他該類資訊儲存器、傳送或顯示裝置中之實體數量代表的其他資料。
某些實施例亦有關用於執行本文之操作的裝置。此裝置可針對該等所需目的來特別建構、或其可包含一通用電腦，其由儲存在該電腦中之一電腦程式來選擇性致動或重新組配。該類電腦程式可儲存在一電腦可讀儲存媒體中，諸如、但不限制於，包括軟碟、光碟、CD-ROM、與磁性光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)，諸如動態RAM(DRAM)、EPROM、EEPROM、磁性或光學卡之任何類型的磁碟、或者適合儲存電子指令、且耦接至一電腦系統匯流排之任何類型的媒體。
本文呈現之演算法與顯示並非固有有關任何特定的電腦或其他裝置。各種不同的通用系統可與根據本文教示之程式一起使用，或其可證實便於建構更專門的裝置來執行該等所需的方法步驟。各種不同的該等系統之所需結構將從本文的說明出現。此外，某些實施例並不參照任何特定的程式語言來說明。應體認各種不同的程式語言皆可用來執行本文所述之該類實施例的教示。
除了本文說明的之外，該等揭示實施例與實 施態樣在不違背其範疇的情況下可作各種不同的修改。因此，本文之舉例解說與範例應以一舉例、而非以一限制觀點來視之。本發明之範疇應僅參照下列請求項來估量。
200:系統
210:I/O介面
220:緊連邏輯
222:緩衝器
230:TAP網路
235:組件
240:應用處理器
242、262、282:TDT邏輯
244、264、284:追蹤串流
250、270:PCIe匯流排、互連體
260:數據機基頻處理器
280:數據機收發器

Claims (5)

  1. 一種運算系統，其包含有：一單晶片系統(SoC)，其包含有：一或多個處理器；記憶體，其包含除錯記憶體空間；複數個組件，其中該等複數個組件之各者係要各別地支援在該SoC上之除錯操作及追蹤操作中之至少一者，並產生與該等操作相關聯之資料；以及一功能性介面，其與一以通用序列匯流排(USB)為基礎之協定相容，其中該功能性介面係要耦接至一外部系統，且與該等操作關聯之資料係要基於記憶體對映輸入/輸出(MMIO)資訊而被存取並透過該功能性介面而被與該外部系統交換。
  2. 如請求項1之運算系統，其中該SoC進一步包含一邏輯，其中該等複數個組件之一特定組件係用以支援除錯操作，且與該等除錯操作相關連所產生之資料要使用該邏輯而被交換，其中該邏輯在該功能性介面及至少該特定組件之間介接，並且該邏輯要在該以通用序列匯流排(USB)為基礎之協定與使用於該除錯操作之輸出中之一或多個協定之間轉換。
  3. 如請求項1之運算系統，其中該功能性介面耦接至該除錯記憶體空間之一記憶體對映介面，並且該資料之至少一部分要使用該記憶體對映介面來從該除錯記憶體空間傳送至該外部系統。
  4. 如請求項1之運算系統，其中該功能性介面進一步用以使用該SoC之一以USB為基礎之互連架構來提供通用的以USB為基礎之交換。
  5. 如請求項1之運算系統，其進一步包含一伺服器運算系統，其中該SoC包括在該伺服器運算系統中。
TW110137141A 2015-10-23 2016-08-29 用外部輸入/輸出介面以支援測試、除錯或追蹤資訊的通訊之運算系統 TWI793791B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562245931P 2015-10-23 2015-10-23
US62/245,931 2015-10-23
US15/085,945 2016-03-30
US15/085,945 US10054636B2 (en) 2015-10-23 2016-03-30 Device, system and method to support communication of test, debug or trace information with an external input/output interface

Publications (2)

Publication Number Publication Date
TW202227973A TW202227973A (zh) 2022-07-16
TWI793791B true TWI793791B (zh) 2023-02-21

Family

ID=58557876

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110137141A TWI793791B (zh) 2015-10-23 2016-08-29 用外部輸入/輸出介面以支援測試、除錯或追蹤資訊的通訊之運算系統
TW105127709A TWI744248B (zh) 2015-10-23 2016-08-29 用外部輸入/輸出介面以支援測試、除錯或追蹤資訊的通訊之裝置、系統及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105127709A TWI744248B (zh) 2015-10-23 2016-08-29 用外部輸入/輸出介面以支援測試、除錯或追蹤資訊的通訊之裝置、系統及方法

Country Status (4)

Country Link
US (4) US10054636B2 (zh)
CN (3) CN112214363B (zh)
TW (2) TWI793791B (zh)
WO (1) WO2017069823A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101584405B1 (ko) * 2013-10-31 2016-01-12 주식회사 엘지화학 고정 인터페이스를 구비한 응용 모듈
JP2017004404A (ja) * 2015-06-15 2017-01-05 ソニー株式会社 通信装置、及び、制御方法
US10054636B2 (en) 2015-10-23 2018-08-21 Intel IP Corporation Device, system and method to support communication of test, debug or trace information with an external input/output interface
US9995789B2 (en) * 2015-12-22 2018-06-12 Intel IP Corporation Secure remote debugging of SoCs
US10634723B2 (en) 2017-01-03 2020-04-28 Advantest Corporation Method and system for acquisition of test data
CN107748805B (zh) * 2017-09-06 2022-05-06 合肥市芯海电子科技有限公司 一种用于片上调试的单线接口方法
US10671560B2 (en) 2017-09-27 2020-06-02 Hewlett Packard Enterprise Development Lp Serial connection between management controller and microcontroller
CN112346917A (zh) * 2019-08-09 2021-02-09 烽火通信科技股份有限公司 一种pci-e端点诊断系统及方法
CN110413248B (zh) * 2019-08-21 2023-03-31 京东方科技集团股份有限公司 一种拼接屏调试方法、拼接屏以及拼接墙
CN112825063B (zh) * 2019-11-20 2024-08-06 瑞昱半导体股份有限公司 联合测试工作群组传输系统
CN111400171B (zh) * 2020-02-27 2023-01-10 苏州浪潮智能科技有限公司 一种接口测试方法、系统、装置及可读存储介质
CN113552818B (zh) * 2020-04-24 2024-03-22 京东方科技集团股份有限公司 通信模组
US11442844B1 (en) * 2020-06-01 2022-09-13 Xilinx, Inc. High speed debug hub for debugging designs in an integrated circuit
CN111722968A (zh) * 2020-06-24 2020-09-29 山东云海国创云计算装备产业创新中心有限公司 一种硬件调试方法、装置、系统及可读存储介质
US11933843B2 (en) * 2020-07-17 2024-03-19 Intel Corporation Techniques to enable integrated circuit debug across low power states
US11789835B2 (en) * 2020-11-20 2023-10-17 Micron Technology, Inc. Test input/output speed conversion and related apparatuses and methods
CN112557886B (zh) * 2021-01-20 2022-12-20 北京燧原智能科技有限公司 协议转换桥接电路以及系统级芯片
CN115220769A (zh) 2021-04-16 2022-10-21 瑞昱半导体股份有限公司 实时配置固件数据的方法与调试装置
CN115932425A (zh) * 2021-08-24 2023-04-07 三赢科技（深圳）有限公司 电子产品的测试方法、电子装置及存储介质
EP4141680A1 (en) * 2021-08-30 2023-03-01 INTEL Corporation Debug data communication system for multiple chips
CN114237949A (zh) * 2021-11-18 2022-03-25 合肥沛睿微电子股份有限公司 调试信息存取方法及其电子设备
US20220113353A1 (en) * 2021-12-23 2022-04-14 Aruni P. Nelson Input-output device with debug controller
TWI822502B (zh) * 2022-12-01 2023-11-11 英業達股份有限公司 Jtag集線器的jtag連接介面致能與禁能控制系統及其方法
US20240329130A1 (en) * 2023-03-30 2024-10-03 Rakesh KANDULA Infield test and debug
CN116431416B (zh) * 2023-06-05 2023-08-11 飞腾信息技术有限公司 处理器、调试方法、计算设备及计算机可读存储介质
CN117033107A (zh) * 2023-09-28 2023-11-10 成都佰维存储科技有限公司 一种支持不同接口的调试方法、装置、存储介质及设备
CN120928167B (zh) * 2025-10-14 2025-12-09 此芯科技集团有限公司 一种芯片调试系统与方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040186688A1 (en) * 2003-03-20 2004-09-23 Jay Nejedlo Reusable, built-in self-test methodology for computer systems
US20080091989A1 (en) * 2006-10-16 2008-04-17 Freescale Semiconductor, Inc. System and method for testing memory blocks in an soc design
US7546507B1 (en) * 2005-12-02 2009-06-09 Altera Corporation Method and apparatus for debugging semiconductor devices
US8051347B2 (en) * 2009-07-16 2011-11-01 Texas Instruments Incorporated Scan-enabled method and system for testing a system-on-chip
US20130304955A1 (en) * 2012-05-09 2013-11-14 Qualcomm Incorporated Methods and Apparatuses for Trace Multicast Across a Bus Structure, and Related Systems
US20140013421A1 (en) * 2012-07-09 2014-01-09 Ultrasoc Technologies Ltd. Debug architecture

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7475303B1 (en) 2003-12-29 2009-01-06 Mips Technologies, Inc. HyperJTAG system including debug probe, on-chip instrumentation, and protocol
US7552360B2 (en) 2005-03-21 2009-06-23 Texas Instruments Incorporated Debug and test system with format select register circuitry
JP2007147352A (ja) 2005-11-25 2007-06-14 Sony Corp 無線インターフェースモジュール及び電子機器
CN1851668A (zh) * 2006-06-01 2006-10-25 北京天碁科技有限公司 片上系统芯片、片上系统芯片的跟踪调试系统及方法
US7886150B2 (en) 2007-05-11 2011-02-08 Mips Technologies, Inc. System debug and trace system and method, and applications thereof
US7653773B2 (en) * 2007-10-03 2010-01-26 International Business Machines Corporation Dynamically balancing bus bandwidth
US8856534B2 (en) * 2010-05-21 2014-10-07 Intel Corporation Method and apparatus for secure scan of data storage device from remote server
US8549202B2 (en) * 2010-08-04 2013-10-01 International Business Machines Corporation Interrupt source controller with scalable state structures
US8495271B2 (en) * 2010-08-04 2013-07-23 International Business Machines Corporation Injection of I/O messages
CN102495781B (zh) * 2011-11-30 2016-08-03 青岛海信信芯科技有限公司 Soc芯片的调试方法和调试系统
US20130290594A1 (en) * 2011-12-21 2013-10-31 Timothy J. Callahan Core-driven translation and loopback test
CN102968364A (zh) * 2012-11-16 2013-03-13 中国航天科技集团公司第九研究院第七七一研究所 一种基于通用调试接口的SoC硬件调试器
US9594718B2 (en) * 2013-01-24 2017-03-14 Qualcomm Innovation Center, Inc. Hardware accelerated communications over a chip-to-chip interface
CN103164314B (zh) * 2013-02-22 2014-02-19 中国人民解放军国防科学技术大学 基于异步物理层接口的PCIe接口芯片硬件验证方法
US9274174B2 (en) 2013-08-29 2016-03-01 Lenovo (Singapore) Pte. Ltd. Processor TAP support for remote services
US10025905B2 (en) * 2013-09-03 2018-07-17 Qualcomm Incorporated Communication device resource allocation based on medical data criticality and resource status
JP6014271B2 (ja) * 2013-10-29 2016-10-25 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． データ処理システム及びデータ処理方法
US9255968B2 (en) * 2013-11-22 2016-02-09 Altera Corporation Integrated circuit with a high-speed debug access port
GB2520724A (en) * 2013-11-29 2015-06-03 St Microelectronics Res & Dev Debug circuitry
US9563591B2 (en) * 2014-03-06 2017-02-07 International Business Machines Corporation Peripheral component interconnect express (PCIe) ping in a switch-based environment
US9753836B2 (en) * 2014-09-12 2017-09-05 Intel Corporation Low power debug architecture for system-on-chips (SoCs) and systems
CN104461815A (zh) * 2014-12-11 2015-03-25 深圳芯邦科技股份有限公司 一种芯片调试方法及片上系统芯片
US10108577B2 (en) * 2015-01-06 2018-10-23 Intel Corporation Digital interconnects with protocol-agnostic repeaters
US9996449B2 (en) * 2015-03-27 2018-06-12 Intel Corporation Instruction and logic for a convertible innovation and debug engine
US9477807B1 (en) * 2015-06-11 2016-10-25 International Business Machines Corporation Automating system on a chip customized design integration, specification, and verification through a single, integrated service
GB2541216B (en) * 2015-08-12 2021-03-17 Ultrasoc Technologies Ltd Reconfiguring debug circuitry
GB2541454B (en) * 2015-08-21 2021-10-13 Siemens Ind Software Inc Tracing interconnect circuitry
US10067847B1 (en) * 2015-09-08 2018-09-04 Amazon Technologies, Inc. Time-based on-chip hardware performance monitor
US9734013B2 (en) * 2015-10-09 2017-08-15 Qualcomm Incorporated System and method for providing operating system independent error control in a computing device
US10054636B2 (en) 2015-10-23 2018-08-21 Intel IP Corporation Device, system and method to support communication of test, debug or trace information with an external input/output interface

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040186688A1 (en) * 2003-03-20 2004-09-23 Jay Nejedlo Reusable, built-in self-test methodology for computer systems
US7546507B1 (en) * 2005-12-02 2009-06-09 Altera Corporation Method and apparatus for debugging semiconductor devices
US20080091989A1 (en) * 2006-10-16 2008-04-17 Freescale Semiconductor, Inc. System and method for testing memory blocks in an soc design
US8051347B2 (en) * 2009-07-16 2011-11-01 Texas Instruments Incorporated Scan-enabled method and system for testing a system-on-chip
US20130304955A1 (en) * 2012-05-09 2013-11-14 Qualcomm Incorporated Methods and Apparatuses for Trace Multicast Across a Bus Structure, and Related Systems
US20140013421A1 (en) * 2012-07-09 2014-01-09 Ultrasoc Technologies Ltd. Debug architecture

Also Published As

Publication number Publication date
TW201723838A (zh) 2017-07-01
US10054636B2 (en) 2018-08-21
CN112214362B (zh) 2025-05-09
CN108027755B (zh) 2022-04-15
CN112214362A (zh) 2021-01-12
US11193973B2 (en) 2021-12-07
CN112214363A (zh) 2021-01-12
US20170115344A1 (en) 2017-04-27
WO2017069823A1 (en) 2017-04-27
TW202227973A (zh) 2022-07-16
US20190219634A1 (en) 2019-07-18
CN108027755A (zh) 2018-05-11
US11698412B2 (en) 2023-07-11
CN112214363B (zh) 2025-05-09
US20200348360A1 (en) 2020-11-05
TWI744248B (zh) 2021-11-01
US20220082617A1 (en) 2022-03-17
US10718812B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
TWI793791B (zh) 用外部輸入/輸出介面以支援測試、除錯或追蹤資訊的通訊之運算系統
US9015542B2 (en) Packetizing JTAG across industry standard interfaces
US9429623B2 (en) Solution for full speed, parallel DUT testing
US8914566B2 (en) Managing interrupts
US20160077905A1 (en) Low Power Debug Architecture For System-On-Chips (SoCs) And Systems
US9684583B2 (en) Trace data export to remote memory using memory mapped write transactions
US9684578B2 (en) Embedded universal serial bus (USB) debug (EUD) for multi-interfaced debugging in electronic systems
CN109101446B (zh) 用于使用一体化连接器进行非侵入式平台遥测报告的系统、装置和方法
WO2018218954A1 (zh) 一种验证平台和验证方法、计算机存储介质
CN102176702A (zh) 测试系统及测试方法
TW201723870A (zh) 將高速通訊界面自我特徵化之技術
CN102855150B (zh) 一种向待编程设备烧录信息的方法及系统
CN110727466B (zh) 多晶粒的多核计算机平台及其开机方法
TW201435600A (zh) Tbt晶片集成系統及方法
CN102053898A (zh) 针对主机pcie插槽上总线接口的测试方法及其读写测试方法
CN107329863B (zh) 一种基于COMe的测量仪器通用硬件平台
CN109753465A (zh) 基于pcie x16-mxm的运算转接装置
CN113496107B (zh) 一种可综合的cpu模型
TWI906652B (zh) 用於測試器系統之處理器測試型樣產生及應用技術
CN114546917B (zh) 一种fpga侧辅助ip系统
KR200383961Y1 (ko) 임베디드프로세서와 디지털신호처리프로세서와 에프피지에이 개발 및 실습 장치.
CN119001391A (zh) 芯片测试方法、系统、终端设备及存储介质
CN102117239B (zh) 测试接口卡及测试方法