TWI793618B

TWI793618B - 電子封裝體及其製作方法

Info

Publication number: TWI793618B
Application number: TW110119100A
Authority: TW
Inventors: 宮振越; 陳偉政; 張文遠
Original assignee: 威盛電子股份有限公司
Priority date: 2021-05-26
Filing date: 2021-05-26
Publication date: 2023-02-21
Also published as: CN215644465U; TW202247305A

Abstract

一種電子封裝體包括至少一次封裝體。次封裝體包括多個晶片、一金屬層、至少一橋元件及一中介導通結構。這些晶片的每一個具有一主動面、一背面及連接主動面及背面的多個側面。金屬層直接覆蓋這些晶片的每一個的背面及這些側面，並暴露出這些主動面。橋元件與這些晶片的至少兩個局部重疊，並電性連接對應的這些主動面。中介導通結構配置在金屬層及這些晶片上且包覆橋元件，並電性連接這些主動面。此外，也在此提供一種電子封裝體之製作方法。

Description

電子封裝體及其製作方法

本發明是有關於一種電子零件，且特別是有關於一種電子封裝體及其製作方法。

目前用於多晶片的電子封裝技術有很多種類型，其中一種類型是在多晶片上製作重佈線路結構，並可在製作重佈線路結構的過程中，將一晶片跨接在多個相鄰的晶片上這些相鄰的晶片之間的訊號傳遞。再一種類型是將多個晶片堆疊在線路載板或中介元件（interposer）上，並通過晶片內的矽通孔（Through Silicon Via, TSV）來提供垂直的導通路徑。而在同一封裝體中配置越多的晶片，最常造成的問題是散熱問題，而這個問題是目前需要被解決的。

本發明提供一種電子封裝體，用以提供良好的散熱效能。

本發明提供一種電子封裝體之製作方法，用以製作電子封裝體。

本發明的電子封裝體包括至少一次封裝體。次封裝體包括多個晶片、一金屬層、至少一橋元件及一中介導通結構。這些晶片的每一個具有一主動面、一背面及連接主動面及背面的多個側面。金屬層直接覆蓋這些晶片的每一個的背面及這些側面，並暴露出這些主動面。橋元件與這些晶片的至少兩個局部重疊，並電性連接對應的這些主動面。中介導通結構配置在金屬層及這些晶片上且包覆橋元件，並電性連接這些主動面。

本發明的電子封裝體之製作方法包括下列步驟。提供多個晶片。在這些晶片的每一個的主動面上形成一遮蔽層。將這些晶片經由一臨時接合層固定至臨時載具。形成一金屬層覆蓋這些晶片的每一個的背面及側面、遮蔽層的周緣及臨時接合層，其中金屬層與這些晶片的每一個的背面及側面共形。移除臨時載具及臨時接合層。移除金屬層的一部分，以暴露出這些遮蔽層的每一個的周緣，並使金屬層的表面與這些晶片的每一個的主動面相互齊平。將一橋元件安裝在這些晶片的相鄰者上，使得橋元件與相鄰的這些晶片分別局部重疊，其中橋元件的多個第一橋接墊分別直接接合這些晶片接墊。形成一中介導電結構在這些晶片、金屬層及橋元件上。

基於上述，經由金屬層直接覆蓋晶片的背面及多個側面，使得金屬層與晶片的背面及多個側面共形，而形成直接接觸(directly contact)的介面(interface)，這有助於減少熱阻並增加晶片至外界的熱傳導路徑，以提供良好的散熱效能。所封裝的晶片類型例如是中央處理器晶片、邏輯晶片、繪圖處理晶片、輸出入晶片、記憶體晶片、基頻（base band）晶片、射頻（RF）晶片、特殊功能積體電路晶片等，故可用於小晶片（Chiplet）封裝技術，其類似系統封裝（System in a Packaging, SiP）。通過橋元件（bridge）來連接相鄰的晶片可提高電子封裝體的線路密度。

請參考圖1A至圖1D，在本實施例中，電子封裝體10包括至少一次封裝體100。次封裝體100包括多個晶片110、一金屬層120、一橋元件130（bridge）及一中介導通結構140。每個晶片110具有一主動面110a、一背面110b及連接主動面110a及背面110b的多個側面110c。金屬層120直接覆蓋每個晶片110的背面110b及這些側面110c，並暴露出這些主動面110a。換言之，金屬層120與每個晶片110的背面110b及這些側面110c共形（conformal），即具有可直接接觸(directly contact)的介面(interface)。目前所繪示的圖1A是示意圖，共形的金屬層120是經過平坦化即薄化步驟。值得一提的是，本實施例的金屬層120可以作為散熱路徑，且在本實施例中，金屬層120與晶片110之間並沒有散熱材料(TIM)的配置。除此之外，相較於使用已知的膏狀散熱材料，本實施例使用金屬層不會有在塗覆膏狀散熱材料時可能會產生氣泡，進而影響散熱效率的問題。另外，作為散熱路徑的金屬層120，其厚度可以大於晶片110的厚度，以提供更好的散熱效率。詳細的說明是，共形的金屬層120下方因為有足夠的結構支撐，所以金屬層厚度可以較厚。然而，已知作為散熱的金屬散熱蓋或是散熱器，僅有局部地接觸下方結構，所以可獲得的支撐較小，金屬散熱蓋或是散熱器的選擇受限，故厚度較薄。

橋元件130與這些晶片110局部重疊，並電性連接對應的這些主動面110a。在一實施例中，橋元件130是由多層的介電層和多導電層構成，而無MOS電晶體配置。亦即，橋元件130只作為訊號傳遞之用，沒有MOS電晶體的開關效果。中介導通結構140配置在金屬層120及這些晶片110上且包覆橋元件130，並電性連接這些主動面110a。

在本實施例中，各晶片110具有晶片接墊112，橋元件130具有多個第一橋接墊132。這些第一橋接墊132可分別直接接合這些晶片接墊112。在另一未繪示的實施例中，這些第一橋接墊132也可分別經由銲料（solder）來接合這些晶片接墊112。

在本實施例中，這些晶片110之一可以是中央處理器晶片、邏輯晶片、繪圖處理晶片、輸出入晶片、記憶體晶片、基頻（base band）晶片、射頻（RF）晶片或特定功能的積體電路晶片110。換言之，這些晶片110可包括前述不同功能類型的晶片110的組合，使得電子封裝體10可用於小晶片（Chiplet）封裝技術，其類似系統封裝（System in a Packaging, SiP）。由於這些晶片110可能有不同功用，這些晶片110的尺寸可以是不同，如圖1B所示。在一些實施例中，例如是：中央處理器晶片和邏輯晶片的組合、中央處理器晶片和輸出入晶片的組合、繪圖處理晶片和記憶體晶片的組合、射頻晶片和基頻晶片的組合。

在本實施例中，金屬層120的材質例如是銅、銀、金、鋁，以提供良好的導熱能力。從導熱能力來看，所選擇的金屬層120的導熱係數可大於300W/mK（瓦特/(公尺x度)）。在一些實施例中，銅的導熱係數大約是398W/mK、銀的導熱係數大約是429W/mK、金的導熱係數大約是315W/mK。

在本實施例中，橋元件130的介電層材質可與這些晶片110的基底材質相同或相近。橋元件130可具有多個橋導通孔道136（圖1A僅繪示這些橋導通孔道136的其中之一作為示意），而電性連接橋元件130的這些晶片110經由這些橋導通孔道136與中介導通結構140相電性連接。在一實施例中，橋元件130只作為訊號傳輸，而無MOS電晶體配置。

在本實施例中，中介導通結構140具有一中介介電層142及多個中介導通孔道144。這些中介導通孔道144穿過中介介電層142，並分別連接這些晶片110的這些晶片接墊112及橋元件130的多個第二橋接墊134。

在本實施例中，次封裝體100更可包括多個導電凸塊150。每個導電凸塊150配置在對應的中介導通孔道144的末端。

值得一提的是，因為本實施例的晶片110有至少五個散熱路徑，意即晶片110的熱可經由晶片110的背面110b（上表面）及四個側面110c直接傳遞至金屬層120，相較已知使用散熱材料(TIM)來散熱，僅有上表面的單一散熱，本實施例可以大幅提升散熱效果。此外，晶片110主動面110a也可以是另一個散熱途徑。請參考圖2，相較於圖1A的實施例，在本實施例中，電子封裝體10更包括一線路載板12，而次封裝體100安裝在線路載板12上。此外，電子封裝體10更可包括多個導電球14，例如錫球，其連接至線路載板12，用以連接下一級的電子零件。

請參考圖3，相較於圖2的實施例，在本實施例中，次封裝體100的數量為多個，且這些次封裝體100安裝在線路載板12的同一面。

請參考圖4，相較於圖2的實施例，在本實施例中，次封裝體100的數量為多個，且這些次封裝體100分別安裝在線路載板12的相對兩面。

請參考圖5，相較於圖2的實施例，在本實施例中，次封裝體100更包括重佈線路結構160，其配置在中介導通結構140，以將這些晶片110的晶片接墊112及橋元件130的多個第二橋接墊134重新佈局。在本實施例中，橋元件130可以具有多個橋導通孔道136，而這些晶片110經由這些橋導通孔道136與與重佈線路結構160相電性連接。相較圖1至圖4，圖5具有重佈線路結構160。這些晶片110上的晶片接墊112其訊號可透過重佈線路結構160往晶片110兩側佈局，以增加訊號佈局的彈性。對一個參考投影面來說，晶片110的投影會落在重佈線路結構160的投影的內部。

請參考圖6，相較於圖5的實施例，在本實施例中，電子封裝體10更包括一線路載板12，而次封裝體100安裝在線路載板12上。此外，電子封裝體10更可包括多個導電球14，例如錫球，其連接至線路載板12，用以連接下一級的電子零件（例如PCB）。

下文將配合圖7A至圖7N來描述本發明的一實施例的一種電子封裝體10的製程，其可製作出如同圖1A的實施例的電子封裝體10。

請參考圖7A，提供多個晶片110。

請參考圖7B，在各晶片110的主動面110a上形成一遮蔽層202。

請參考圖7C，將這些晶片110通過一臨時接合層204或離型層(未繪示)固定至臨時載具206。

請參考圖7D，全面性形成一電鍍種子層208在這些晶片110、這些遮蔽層202及臨時接合層204上。在一實施例中，可透過濺鍍方式來形成共形（conformal）的電鍍種子層208。

請參考圖7E，在電鍍種子層208上電鍍一金屬材料層120a，以覆蓋電鍍種子層208下的各晶片110的背面110b及這些側面110c、各遮蔽層202的周緣及臨時接合層204，使得金屬材料層120a與各晶片110的背面110b及這些側面110c共形（conformal）。

請參考圖7F，在形成金屬材料層120a之後，可以平坦化金屬材料層120a，並同時薄化，以形成一金屬層120。平坦化的方式例如是一般研磨或化學機械研磨（Chemical-Mechanical Polishing，簡稱CMP）。在一實施例中，用於形成金屬層120的材質的導熱係數可大於300 W/mK（瓦特/(公尺x度)），例如：銅、銀、金、鋁。在一些實施例中，銅的導熱係數大約是398W/mK、銀的導熱係數大約是429W/mK、金的導熱係數大約是315W/mK。此外，電鍍種子層208將構成金屬層120的一部分，所以在其他實施例中，電鍍種子層208會省略繪示。在本實施例中，金屬層120可以做為散熱路徑，且金屬層120與晶片110之間並沒有散熱材料(TIM)的配置。除此之外，相較於使用已知的膏狀散熱材料，本實施例使用金屬層不會有在塗覆膏狀散熱材料時可能會產生氣泡，進而影響散熱效率的問題。另外，作為散熱路徑的金屬層120，透過本實施的製程方法，其形成的厚度可以大於晶片110的厚度，以提供更好的散熱效率。詳細的說明是，共形的金屬層120下方因為有足夠的結構支撐，所以可以形成較大的厚度。然而，已知作為散熱的金屬散熱蓋或是散熱器，僅有局部地接觸下方結構，所以可獲得的支撐較小，金屬散熱蓋或是散熱器的選擇受限，故厚度較薄。

請參考圖7G，移除臨時載具206及臨時接合層204。

請參考圖7H，移除部分金屬層120及電鍍種子層208，以暴露出各遮蔽層202的周緣，並使金屬層120的表面與各晶片110的主動面110a相互齊平。移除部分金屬層120的方式例如是蝕刻。在一實施例中，金屬層120的表面與各晶片110的主動面110a例如是共平面。

請參考圖7I，移除各遮蔽層202，以暴露出各晶片110的主動面110a。

請參考圖7J，將一橋元件130安裝在相鄰的多個晶片110上，使得橋元件130與這些晶片110分別局部重疊，且這些第一橋接墊132可分別直接接合這些晶片接墊112。在一實施例中，橋元件130是由多層的介電層和多導電層構成，無MOS電晶體配置。亦即，橋元件130只作為訊號傳遞之用，而無MOS電晶體的開關效果。

請參考圖7K，在這些晶片110、金屬層120及橋元件130上全面性地形成一中介介電層142。

請參考圖7L，在中介介電層142上形成多個貫孔142a，以暴露出各個晶片110的多個晶片接墊112及橋元件130的多個第二橋接墊134。中介介電層142例如是感光介電層，並通過曝光及顯影的方式在中介介電層142上形成這些貫孔142a。

請參考圖7M，在每個貫孔142a內填入導電材料，以形成一中介導電孔道144，而這些中介導電孔道144分別連接這些晶片110及橋元件130。中介介電層142及這些中介導電孔道144形成如同圖1A的實施例的中介導電結構140。

請參考圖7N，在每個中介導電孔道144的末端形成一導電凸塊150。至此，完成了如同圖1A的實施例的電子封裝體10。

在另一實施例中，也可從圖7L開始續行圖8A及圖8B的步驟，其可製作出如同圖5的實施例的電子封裝體10。

具體而言，在圖7L的步驟之後，請參考圖8A，在中介導電結構140上例如以增層法（build-up process）形成一重佈線路結構160。接著，請參考圖8B，在重佈線路結構160上形成多個導電凸塊150。至此，完成了如同圖5的實施例的電子封裝體10。

在本實施例中，重佈線路結構160包括多個重佈圖案化導電層162、多個重佈介電層164及多個重佈導電孔道166。這些重佈圖案化導電層162與這些重佈介電層164交替疊合。這些重佈導電孔道166分別連接這些重佈圖案化導電層162。此外，在最遠離這些晶片110的重佈圖案化導電層162的多個部分上更形成多個凸塊底金屬層168。另外，在每個凸塊底金屬層168上形成導電凸塊150。

綜上所述，在本發明的上述實施例中，經由金屬層直接覆蓋晶片的背面及多個側面，使得金屬層與晶片的背面及多個側面共形，而形成直接接觸(directly contact)的介面(interface)，這有助於減少熱阻並增加晶片至外界的熱傳導路徑，以提供良好的散熱效能。在本實施例中，晶片至少有背面及側面等五個散熱路徑。值得一提的是，因為本實施例的晶片有至少五個散熱路徑，相較已知使用散熱材料(TIM)來散熱，僅有上表面的單一散熱，本實施例可以大幅提升散熱效果。

另外，所封裝的晶片類型例如是中央處理器晶片、邏輯晶片、繪圖處理晶片、輸出入晶片、記憶體晶片、基頻（base band）晶片、射頻（RF）晶片、特殊功能積體電路晶片等，故可用於小晶片（Chiplet）封裝技術，其類似系統封裝（System in a Packaging, SiP）。在一些實施例中，例如是：中央處理器晶片和邏輯晶片的組合、中央處理器晶片和輸出入晶片的組合、繪圖處理晶片和記憶體晶片的組合、射頻晶片和基頻晶片的組合。通過橋元件（bridge）來連接相鄰的晶片可提高電子封裝體的線路密度。

10: 電子封裝體 12: 線路載板 14: 導電球 100: 次封裝體 110: 晶片 110a: 主動面 110b: 背面 110c: 側面 112: 晶片接墊 120: 金屬層 120a: 金屬材料層 130: 橋元件 132: 第一橋接墊 134: 第二橋接墊 136: 橋導通孔道 140: 中介導通結構 142: 中介介電層 142a: 貫孔 144: 中介導通孔道 150: 導電凸塊 160: 重佈線路結構 162: 重佈圖案化導電層 164: 重佈介電層 166: 重佈導電孔道 168: 凸塊底金屬層 202: 遮蔽層 204: 臨時接合層 206: 臨時載具 208: 電鍍種子層

圖1A是依照本發明的一實施例的一種電子封裝體的剖面示意圖。圖1B是相似圖1A的另一實施例的電子封裝體沿著線A-A的橫向剖面示意圖。圖1C是圖1A的電子封裝體沿著線B-B的剖面示意圖。圖1D是圖1A的電子封裝體沿著線C-C的剖面示意圖。圖2是本發明的另一實施例的一種電子封裝體的示意圖。圖3是本發明的另一實施例的一種電子封裝體的示意圖。圖4是本發明的另一實施例的一種電子封裝體的示意圖。圖5是本發明的另一實施例的一種電子封裝體的示意圖。圖6是本發明的另一實施例的一種電子封裝體的示意圖。圖7A至圖7N繪示本發明的一實施例的一種電子封裝體的製程。圖8A至圖8B繪示本發明的一實施例的一種電子封裝體的製程後段。

10: 電子封裝體 100: 次封裝體 110: 晶片 110a: 主動面 110b: 背面 110c: 側面 112: 晶片接墊 120: 金屬層 130: 橋元件 132: 第一橋接墊 134: 第二橋接墊 136: 橋導通孔道 140: 中介導通結構 142: 中介介電層 144: 中介導通孔道 150: 導電凸塊

Claims

一種電子封裝體，包括：至少一次封裝體，包括：多個晶片，該些晶片的每一個具有一主動面、一背面及連接該主動面及該背面的多個側面；一金屬層，直接覆蓋該些晶片的每一個的該背面及該些側面，並暴露出該些主動面；至少一橋元件，與該些晶片的至少兩個局部重疊，並電性連接對應的該些主動面；以及一中介導通結構，配置在該金屬層及該些晶片上且包覆該至少一橋元件，並電性連接該些主動面。
如請求項1所述的電子封裝體，其中該金屬層的厚度大於該晶片的厚度。
如請求項1所述的電子封裝體，其中該橋元件是由多個介電層和多個導電層所構成，無半導體電晶體配置。
如請求項1所述的電子封裝體，其中該晶片的散熱途徑至少包括每一個該晶片的該背面及該些側面。
如請求項1所述的電子封裝體，其中對一個參考投影面來說，該晶片的投影會落在該重佈線路結構的投影的內部。
如請求項1所述的電子封裝體，其中該次封裝體更包括：一重佈線路結構，配置在該中介導通結構上。
如請求項6所述的電子封裝體，其中該次封裝體更包括：多個導電凸塊，配置在該重佈線路結構上。
如請求項1所述的電子封裝體，其中該次封裝體更包括：多個導電凸塊，配置在該中介導通結構上。
如請求項1所述的電子封裝體，其中該中介導通結構具有一中介介電層及多個中介導通孔道，該些中介導通孔道穿過該中介介電層，並分別連接這些晶片的晶片接墊。
如請求項9所述的電子封裝體，其中該次封裝體更包括：多個導電凸塊，配置在該中介導通結構上，其中各該導電凸塊連接對應的該中介導通孔道的末端。
如請求項1所述的電子封裝體，其中該至少一橋元件具有多個橋導通孔道，而電性連接該橋元件的該些晶片經由該些橋導通孔道與該中介導通結構相電性連接。
如請求項1所述的電子封裝體，更包括：一線路載板，該次封裝體安裝在該線路載板上。
如請求項12所述的電子封裝體，其中該次封裝體的數量為多個，且該些次封裝體安裝在該線路載板的同一面。
如請求項12所述的電子封裝體，其中該次封裝體的數量為多個，且該些次封裝體分別安裝在該線路載板的相對兩面。
如請求項12所述的電子封裝體，更包括：多個導電球，連接至該線路載板。
如請求項1所述的電子封裝體，其中該金屬層的導熱係數大於300W/mK。
如請求項1所述的電子封裝體，其中該些晶片之一包括中央處理器晶片、邏輯晶片、繪圖處理晶片、輸出入晶片、記憶體晶片、基頻晶片、射頻晶片或特殊功能積體電路晶片。
一種電子封裝體之製作方法，包括：提供多個晶片；在該些晶片的每一個的主動面上形成一遮蔽層；將該些晶片經由一臨時接合層固定至臨時載具；形成一金屬層覆蓋該些晶片的每一個的背面及側面、該遮蔽層的周緣及該臨時接合層，其中該金屬層與該些晶片的每一個的背面及側面共形；移除該臨時載具及該臨時接合層；移除該金屬層的一部分，以暴露出該些遮蔽層的每一個的周緣，並使該金屬層的表面與該些晶片的每一個的主動面相互齊平；將一橋元件安裝在該些晶片的相鄰者上，使得該橋元件與相鄰的該些晶片分別局部重疊，其中該橋元件的多個第一橋接墊分別直接接合該些晶片接墊；以及形成一中介導電結構在該些晶片、該金屬層及該橋元件上。
如請求項18所述的電子封裝體之製作方法，其中形成該金屬層的步驟包括：全面性形成一電鍍種子層在該些晶片、該些遮蔽層及該臨時接合層上；在該電鍍種子層上電鍍一金屬材料層，以覆蓋該些晶片的每一個的背面及側面、該些遮蔽層的每一個的周緣及該臨時接合層，使得該金屬材料層與該些晶片的每一個的背面及側面共形；以及平坦化及薄化該金屬材料層，以形成該金屬層。
如請求項18所述的電子封裝體之製作方法，其中形成該中介導電結構的步驟包括：在該些晶片、該金屬層及該橋元件上全面性地形成一中介介電層；以及形成多個中介導電孔道於該中介介電層中，以形成該中介導電結構，其中該些中介導電孔道分別連接該些晶片及該橋元件。
如請求項20所述的電子封裝體之製作方法，其中形成該些中介導電孔道的步驟包括：在該中介介電層上形成多個貫孔，以暴露出該些晶片的每一個的多個晶片接墊及該橋元件的多個第二橋接墊；以及在該些貫孔的每一個內填入導電材料，以形成多個中介導電孔道。
如請求項20所述的電子封裝體之製作方法，更包括：形成一導電凸塊在該些中介導電孔道的每一個的末端。
如請求項18所述的電子封裝體之製作方法，更包括：在該中介導電結構上形成一重佈線路結構。
如請求項18所述的電子封裝體之製作方法，更包括：在該重佈線路結構上形成多個導電凸塊。
如請求項18所述的電子封裝體之製作方法，其中該金屬層的厚度大於該晶片的厚度。
如請求項18所述的電子封裝體之製作方法，其中該橋元件是由多個介電層和多個導電層所構成，無半導體電晶體配置。
如請求項18所述的電子封裝體之製作方法，其中該晶片的散熱途徑至少包括每一個該晶片的該背面及該些側面。
如請求項18所述的電子封裝體之製作方法，其中該金屬層的導熱係數大於300W/mK。