[go: up one dir, main page]

TWI793472B - 積體電路及其製造方法 - Google Patents

積體電路及其製造方法 Download PDF

Info

Publication number
TWI793472B
TWI793472B TW109140303A TW109140303A TWI793472B TW I793472 B TWI793472 B TW I793472B TW 109140303 A TW109140303 A TW 109140303A TW 109140303 A TW109140303 A TW 109140303A TW I793472 B TWI793472 B TW I793472B
Authority
TW
Taiwan
Prior art keywords
gate
conductive
transistor
wire
conductive pattern
Prior art date
Application number
TW109140303A
Other languages
English (en)
Other versions
TW202213636A (zh
Inventor
吳國暉
盧麒友
陳庭榆
田麗鈞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202213636A publication Critical patent/TW202213636A/zh
Application granted granted Critical
Publication of TWI793472B publication Critical patent/TWI793472B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10W20/427—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/909—Microarchitecture
    • H10D84/911—Basic cell P to N transistor counts
    • H10D84/912—4-T CMOS basic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/909—Microarchitecture
    • H10D84/959—Connectability characteristics, i.e. diffusion and polysilicon geometries
    • H10D84/961—Substrate and well contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/909—Microarchitecture
    • H10D84/959—Connectability characteristics, i.e. diffusion and polysilicon geometries
    • H10D84/962—Horizontal or vertical grid line density
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/909—Microarchitecture
    • H10D84/959—Connectability characteristics, i.e. diffusion and polysilicon geometries
    • H10D84/966—Gate electrode terminals or contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/968—Macro-architecture
    • H10D84/974—Layout specifications, i.e. inner core regions
    • H10D84/975—Wiring regions or routing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/968—Macro-architecture
    • H10D84/974—Layout specifications, i.e. inner core regions
    • H10D84/981—Power supply lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/983—Levels of metallisation
    • H10D84/987—Three levels of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本案的一實施例揭示一種積體電路。積體電路包括第一對電力軌條、組導線，組導線平行於第一對電力軌條配置於第一層中、以及第一組主動區。積體電路進一步包括：第一閘極，第一閘極沿著第二方向配置於第一對電力軌條之間且在佈局視圖中跨過第一組主動區，其中第一閘極用以藉由第一類型之第一電晶體及第二類型的第二電晶體共用；及第二閘極及第三閘極，其中第二閘極用作第三電晶體的控制端子，且第三閘極組態為第四電晶體的控制端子，第四電晶體耦接至第三電晶體的控制端子。

Description

積體電路及其製造方法
本案是關於一種積體電路，特別是關於一種具有在電力軌條間具有與之平行的導線的積體電路。
積體電路已廣泛用於各種種類的應用，且要求在有限區域內獲得更快處理速度及較低電力消耗。因此，積體電路佈局設計之最佳化金屬佈線藉由若干方法來達成。
根據本案的一實施例，提供一種積體電路，包含第一對電力軌條、一組導線、第一組主動區、第一閘極、第二閘極及第三閘極。第一對電力軌條在第一層中於第一方向上延伸且在不同於第一方向的第二方向上彼此分離。組導線與第一對電力軌條平行地配置於第一層中，其中組導線於第一對電力軌條之間配置於三個金屬軌道中。第一組主動區在第一方向上延伸且在第二方向上彼此分離。第一閘極沿著第二方向配置於不同於第一層的第二層中且在佈局視圖中跨過第一組主動區，其中第一閘極用以由第一類 型之第一電晶體與第二類型的第二電晶體共用。第二閘極及第三閘極在第二方向上且平行於第一閘極延伸，且配置於第二層中，其中第二閘極用作第三電晶體的控制端子，且第三閘極用作第四電晶體的控制端子，第四電晶體耦接至第三電晶體的控制端子。
根據本案的另一實施例，提供一種積體電路，包含第一電晶體至第四電晶體、複數個電力軌條、第一組導線、淺溝槽隔離區以及複數個閘極通孔。第一電晶體至第四電晶體各自包括閘極。第一電晶體至第四電晶體的閘極在第一方向上延伸，且在不同於第一方向的第二方向上彼此分離。電力軌條在第二方向上延伸且在第一方向上彼此分離。第一組導線在第二方向上延伸，其中第一組導線配置於電力軌條之間且在第一方向上彼此分離。淺溝槽隔離區在第二方向上延伸且配置於電力軌條之間。閘極通孔安置於第一電晶體至第四電晶體的閘極上，其中閘極通孔中的至少兩者與淺溝槽隔離區重疊。
根據本案的另一實施例，提供一種積體電路的製造方法，包含以下步驟：形成複數個主動區，主動區在第一方向上延伸；形成複數個閘極，閘極在不同於第一方向的第二方向上延伸；在閘極上形成第一群閘極通孔，其中第一群閘極通孔與主動區重疊；形成第一對電力軌條，第一對電力軌條在第一方向上延伸、與閘極重疊且在第二方向上彼此分離；以及形成一第一組導線，第一組導線在第一對電力軌條之間配置於三個金屬軌道中。
100:積體電路
110-140:主動區
201-268:導電圖案
301-343:閘極
401-402,403a-403b,404a-404b,405a-405c,406-408,408a-408b,409,409a-409b,410-415:導線
412-415:電力軌條
501-507:導電區段
601-602:導電跡線
AA’,BB’,CC’,DD’:線
CELL1-CELL2:單元
M1-M4:電晶體
VD1-VD65:通孔
VG1-VG45:通孔
VM1-VM60:通孔
VN1-VN11:通孔
VSS,VDD:供電電壓
710-730:淺溝槽隔離(STI)區
2300:(產生佈局設計從而製造積體電路之)方法
2301-2304:操作
2400:(產生佈局設計從而製造積體電路之)方法
2401-2405:操作
2500:電子設計自動化系統(EDA系統)
2502:(硬體)處理器
2504:(非暫時性電腦可讀)儲存媒體
2506:電腦程式碼(指令)
2508:匯流排
2510:I/O介面
2512:網路介面
2514:網路
2516:製造工具
2520:積體電路(IC)佈局圖
2522:設計規範
2600:積體電路(IC)製造系統
2620:設計室
2622:積體電路(IC)設計佈局圖
2630:罩幕室
2632:資料製備
2644:罩幕製造
2645:罩幕
2650:積體電路(IC)製造商/製造者/晶圓廠
2652:晶圓製造
2653:(半導體)晶圓
2660:積體電路(IC)裝置
本案的一實施例的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中之標準慣例，各種特徵未按比例繪製。實際上，各種特徵之尺寸可為了論述清楚經任意地增大或減小。
第1圖為根據各種實施例的積體電路之部分的等效電路圖。
第2A圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之佈局圖。第2B圖至第2C圖為根據各種實施例的對應於第2A圖之部分的積體電路之橫截面圖。
第3圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第4圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第5圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第6圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第7圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第8圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第9圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第10A圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。第10B圖為根據各種實施例的對應於第10A圖之部分的積體電路之橫截面圖。
第11A圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。第11B圖為根據各種實施例的對應於第11A圖之部分的積體電路之橫截面圖。
第12圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第13圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第14圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第15圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第16圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第17圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第18圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第19圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第20圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第21圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第22圖為根據各種實施例的對應於第1圖之部分的積體電路之部分的呈平面圖之另一佈局圖。
第23圖為根據本案之一些實施例的產生佈局設計從而製造積體電路之方法的流程圖。
第24圖為根據本案之一些實施例的製造積體電路之方法的流程圖。
第25圖為根據本案之一些實施例的用於設計積體電路佈局設計之系統的方塊圖。
第26圖為根據一些實施例的積體電路製造系統及與該積體電路製造系統相關聯之積體電路製造流程的方塊圖。
以下揭示內容提供用於實施所提供標的物之不同特徵的許多不同實施例或實例。下文描述元件及配置之特定實例以簡化本案的一實施例。當然，此等元件及配置僅為實例且並非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一及第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成 於第一特徵與第二特徵之間使得第一特徵及第二特徵可不直接接觸的實施例。此外，本案在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚之目的，且本身並不指明所論述之各種實施例及/或組態之間的關係。
用於本說明書中之術語通常具有其此項技術中且在使用每一術語所在之特定情形下的一般含義。實例在此說明書中之使用，包括本文中所論述之任何術語之實例的使用僅為說明性的，且絕不限制本案的一實施例或任何所例示術語的範疇及含義。同樣，本案的一實施例不限於本說明書中給出的各種實施例。
另外，空間相對術語，諸如「......下面」、「下方」、「下部」、「......上方」、「上部」及類似者本文中可出於易於描述而使用以描述如諸圖中圖示的一個元素或特徵與另一元素或特徵之關係。空間相對術語意欲涵蓋使用或操作中之除諸圖中描繪之定向外的不同裝置定向。設備可以其他方式定向(旋轉90度或處於其他定向)，且本文中使用之空間相對描述詞可同樣經因此解譯。如本文中所使用，術語「及/或」包括相關聯之所列出項目中一或多者的任何及所有組合。
如本文中所使用，「大約」、「約」、「大致」或「大體上」應通常指給定值之任何近似值或範圍，其中該值或範圍取決於其係關於之各種技術而發生變化，且其範疇應係根據藉由熟習本案的一實施例係關於之技術者理解的最廣泛解譯以便涵蓋所有此等修改及類似結構。在一些 實施例中，其通常應意謂在給定值或範圍之20%內，較佳在10%內，且更佳地在5%內。本文中給定之數量為近似值，從而意謂術語「大約」、「約」「大致」或「大體上」在並未明確陳述情況下可予以推斷，或意謂其他近似值。
現參看第1圖。第1圖為根據各種實施例的積體電路100之部分的等效電路圖。為了圖示，積體電路100包括電晶體M1至M4。電晶體M1之閘極耦接至電晶體M3的閘極。電晶體M2之閘極耦接至電晶體M4的閘極。電晶體M1之汲極/源極耦接至電晶體M4的汲極/源極。電晶體M1之源極/汲極耦接至電晶體M2之汲極/源極、電晶體M3之源極/汲極、電晶體M4的源極/汲極。電晶體M2之源極/汲極耦接至電晶體M3的汲極/源極。在一些實施例中，積體電路100為傳輸閘電路。積體電路100之以上實施針對圖示性目的給出。積體電路100之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，積體電路100為邏輯閘電路，包括及(AND)、或(OR)、反及(NAND)、乘法(MUX)、正反器、鎖存器、緩衝(BUFF)、反相器，或任何其他類型的邏輯電路。
在一些實施例中，電晶體M1至M2具有第一導電類型FET(例如，P型)，且電晶體M3至M4具有不同於第一導電類型的第二導電類型FET(例如，N型)。積體電路100之以上實施針對圖示性目的給出。積體電路100之各種實施係在本案的一實施例之預期範疇內。舉例而言，電晶體M1至M2具有第二導電類型，且電晶體M3至M4 具有第一導電類型。
現參看第2A圖。第2A圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之佈局圖。為了圖示，積體電路100包括主動區110至120、導電圖案(亦即，金屬類所界定MD)201至209、閘極301至306、導線(亦即，金屬零M0)401至402、403a至403b、404a至404b、405a至405b、導電區段(亦即，金屬一M1)501至504、導電跡線(亦即，金屬一M2)601至602，及通孔VD1至VD8、VG1至VG6、VM1至VM4，及VN1至VN4。在一些實施例中，主動區110至120在第一層中配置。導電圖案201至205及閘極301至304配置於主動區110上方。導電圖案203、206至207及208至209，以及閘極302至303、305至306配置於主動區120上方。導線401至402、403a至403b、404a至404b、405a至405b於導電圖案201至209及閘極301至306上方於配置第二層中。導電區段501至504於第二層上方配置於第三層中。導電跡線601至602於第三層上方配置在第四層中。
參看第1圖至第2A圖，主動區110經組態用於形成電晶體M1至M2，且主動區120經組態用於形成電晶體M3至M4。導電圖案202對應於電晶體M1之汲極/源極。導電圖案203對應於電晶體M1、M3及M4之源極/汲極及電晶體M2的汲極/源極。導電圖案204對應於電晶體M2的源極/汲極。導電圖案207對應於電晶體M3 的汲極/源極。導電圖案208對應於電晶體M4的汲極/源極。在一些實施例中，導電圖案201、205、206及209被稱作積體電路100的金屬佈線結構。閘極302對應於電晶體M1及M3的閘極。閘極303對應於電晶體M2及M4的閘極。替代地陳述而言，閘極302藉由電晶體M1及M3共用，且閘極303藉由電晶體M2及M4共用。閘極301、304、305及306被稱作虛設閘極，其中在一些實施例中，「虛設」閘極被稱作並未作為MOS裝置的閘極經電連接，從而在電路中不具有功能。在一些各種實施例中，閘極301、304、305及306包括於電晶體中，該些電晶體作為開關操作以將供電電壓輸入至積體電路100。
如第2A圖中所繪示，為了圖示，主動區110至120在x方向上延伸，且在不同於x方向之y方向上彼此分離。在一些實施例中，主動區110至120安置於基板(圖中未示)上。基板包括材料(該些材料包括例如矽)，及/或摻雜有磷、砷、鍺、鎵、砷化銦或其組合。在各種實施例中，主動區110摻雜有p型摻雜劑，該些p型摻雜劑包括諸如硼、銦、鋁、鎵或其組合；且主動區120摻雜有n型摻雜劑，包括諸如磷、砷或其組合。
導電圖案201至209在y方向上延伸，且在x方向上彼此分離。為了圖示，在y方向上，導電圖案201及206彼此分離，導電圖案202及207彼此分離，導電圖案204及208彼此分離，且導電圖案205及209彼此分離。
閘極301至306在y方向上延伸，且在x方向上 彼此分離。為了圖示，在y方向上，閘極301及305彼此分離，且閘極304及306彼此分離。閘極302至303配置於導電圖案203之相對側處。閘極301至306在一些實施例中由多晶矽製成，且因此，閘極301至306在一些實施例中亦被稱作多晶部分。閘極301至306在一些其他實施例中由其他材料製成，且因此針對閘極301至306之以上材料僅為了說明性目的給出。
導線401至402、403a至403b、404a至404b、405a至405b在x方向上延伸，且在y方向上彼此分離。為了圖示，在佈局視圖中，導線401與主動區110、導電圖案201至205及閘極301至304重疊，且導線402與主動區120、導電圖案206至207、203及208至209以及閘極302至303及305至306重疊。導線403a至403b、404a至404b、405a至405b配置於導線401至402之間。導線403a與導電圖案201至202跨過閘極301。導線403b與導電圖案204至205跨過閘極304。導線404a跨過閘極302，且導線404b跨過閘極303。導線405a與導電圖案206至207跨過閘極305。導線405b與導電圖案208至209跨過閘極306。替代而言，導線403a至403b、404a至404b、405a至405b配置於導線401至402之間的三個軌道中。
在一些實施例中，與在無額外切割層情況下提供的間隔之寬度相比較，導線403a與403b、導線404a與404b或導線405a與405b之間的間隔藉由針對空間之較 小寬度來實施切割層(圖中未示)予以提供。替代而言，在各種實施例中，導線403a及403b、導線404a及404b或導線405a及405b在不使用圖案罩幕情況下形成。
為了圖示，導電圖案501至504在y方向上延伸，且在x方向上彼此分離。導電區段501與導電圖案201及206重疊，且與導線403a、404a及405a重疊。導電區段502與導電圖案202及207重疊，且跨過導線403a、404a及405a。導電區段503與導電圖案204及208重疊，且跨過導線403b、404b及405b。導電區段504與導電圖案205及209重疊，且跨過導線403b、404b及405b。
導電跡線601至602在x方向上延伸，且在x方向上彼此分離。如第2A圖中所繪示，導電跡線601跨過導電區段502及503，且導電跡線602跨過導電區段501至504。在一些實施例中，導電跡線602與導線404a至404b重疊。
如第2A圖中所繪示，通孔VD1及VD4將導電圖案201及205耦接至導線401。在一些實施例中，導線401將供電電壓VDD輸出至導電圖案201及205。通孔VD5及VD8將導電圖案206及209耦接至導線402。在一些實施例中，導線402接收供電電壓VSS，其中在一些實施例中，針對導電圖案206及209，供電電壓VSS小於供電電壓VDD。
此外，圖示於第2A圖中的結構用以包括於第一單 元中。在一些實施例中，第2A圖之導線401至402藉由積體電路100的相鄰之兩個單元，第一單元及第二單元共用，以輸出及及/或接收供電電壓，其中導線401至402被稱作例如電力入埠(power-in-bound)結構。電力入埠結構之細節在以下段落中論述。
繼續參看第2A圖，通孔VD2將導電圖案202耦接至導線403a，且通孔VM2將導線403a耦接至導電區段502。通孔VN2將導電區段502耦接至導電跡線601。通孔VN3將導電跡線601耦接至導電區段503。通孔VM3將導電區段503耦接至導線405b。通孔VD7將導線405b耦接至導電圖案208。因此，經由如上之論述內容，被稱作電晶體M1之汲極/源極的導電圖案202耦接至被稱作電晶體M4之汲極/源極的導電圖案208。
類似地，通孔VD3將導電圖案204耦接至導線403b，且通孔VM4將導線403b耦接至導電區段504。通孔VN4將導電區段504耦接至導電跡線602。通孔VN1將導電跡線602耦接至導電區段501。通孔VM1將導電區段501耦接至導線405a。通孔VD6將導線405a耦接至導電圖案207。因此，經由如上之論述內容，被稱作電晶體M2之源極/汲極的導電圖案204耦接至被稱作電晶體M3之汲極/源極的導電圖案207。
為了圖示，通孔VG1及VG4將閘極301及304耦接至導線401，且通孔VG5及VG6將閘極305及306耦接至導線402。通孔VG2將閘極302耦接至導線404a， 且通孔VG3將閘極303耦接至導線404b。在一些實施例中，導線404a至404b進一步耦接至一些信號從而經由閘極302至303操作電晶體M1至M4。
如第2A圖中所繪示，積體電路100進一步包括主動區110至120之間的淺溝槽隔離(shallow trench isolation；STI)區710。為了圖示，淺溝槽隔離區在x方向上延伸。在此類實施例情況下，通孔VG2至VG3經配置、在佈局視圖中與STI 710重疊。
在一些方法中，在電力軌條(亦即，導線401至402)之間，對應於導線403a至403b、404a至404b及405a至405b的導線之四個軌道經實施從而用於積體電路100的金屬佈線。與一些方法相比較，運用第2A圖之組態，佈局視圖中之導線的三個軌道，例如，導線403a至403b、404a至404b及405a至405b足以實施積體電路100。
現參看第2B圖。第2B圖為根據各種實施例的沿著線AA’的對應於第2A圖之部分的積體電路100之橫截面圖。如第2B圖中所繪示，導線404a至404b配置於閘極302至303上方的層中，且經由通孔VG2至VG3耦接至閘極302至303。導電區段501至504配置於導線404a至404b上方的層中。導電跡線602配置於導電區段501至504上方，且經由通孔VN1及VN4耦接至導電區段501至504。
現參看第2C圖。第2C圖為根據各種實施例的沿 著BB’之對應於第2A圖之部分的積體電路100之橫截面圖。如第2C圖中所繪示，STI 710插入於主動區110至120之間。導電圖案202及207分別與主動區110至120重疊。導線401至402、403a、404a及405a配置於導電圖案202及207、主動區110至120及STI 710上方的層中。導線403a及405a分別經由通孔VD2及VD6耦接至導電圖案202及207。導電區段502配置於導線401至402、403a、404a及405a上方的層中，且經由通孔VM2耦接至導線403a。導電跡線601至602配置於導電區段502上方，且經由通孔VN2耦接至導電區段502。
第2A圖至第2C圖之組態出於圖示性目的而給出。第2A圖至第2C圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，積體電路100包括一個以上電晶體以實施電晶體M1、M2、M3或M4，且進一步包括對應結構。在各種實施例中，通孔VG1及VG4經配置、與主動區110重疊，且通孔VG5及VG6經配置、與主動區120重疊。
現參看第3圖。第3圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖之實施例，第3圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第3圖中之部件的協作關係。
與第2A圖之實施例相比較，替代經由導電跡線601將導電圖案202耦接至導電圖案208及經由導電跡線602將導電圖案204耦接至導電圖案207，第3圖之積體電路100進一步包括第二單元，該第二單元具有被稱作導電圖案202、204、207至208之間的金屬佈線之對應結構。在一些實施例中，第一單元及第二單元被稱作第一區及第二區。具體而言，並非具有導電跡線601至602及通孔VN1至VN4，積體電路100在第二單元中進一步包括主動區130至140、導電圖案210至219、閘極307至314、導線406至409，及通孔VD9至VD18、VG7至VG14、VM5至VM8。在一些實施例中，主動區130及140分別相對於主動區120及110來組態。導電圖案210至214相對於例如導電圖案206來組態，且導電圖案215至219相對於例如導電圖案201組態。閘極307至310相對於例如閘極305組態，且閘極311至314相對於例如閘極301組態。導線406相對於例如導線402來組態，且導線407至409相對於例如導線403a至403b、404a至404b及/或405a至405b來組態。通孔VD9至VD18相對於例如通孔VD1組態。通孔VG7至VG14相對於例如通孔VG1組態。通孔VM5至VM8相對於例如通孔VM1組態。
為了圖示，主動區130至140在x方向上延伸，且在y方向上彼此分離。在一些實施例中，主動區130摻雜有n型摻雜劑，且主動區140摻雜有p型摻雜劑。
導電圖案210至219在y方向上延伸，且在x及y方向兩者上彼此分離。導電圖案210至214跨過主動區130，且導電圖案215至219跨過主動區140。在一些實施例中，如第3圖中所繪示，導電圖案210至219與導電圖案201至209分別地對齊。
閘極307至314在y方向上延伸，且在x及y方向兩者上彼此分離。閘極307至310跨過主動區130，且閘極311至314跨過主動區140。在一些實施例中，如第3圖中所繪示，閘極307至314與閘極310至306分別地對齊。
導線406至409在x方向上延伸，且在y方向上彼此分離。為了圖示，導線407至409配置於導線401與406之間。導線407跨過導電圖案210至214及閘極307至310。導線408與閘極307至314重疊。導線409跨過導電圖案215至219及閘極311至314。替代而言，導線407至409配置於導線401與406之間的三個軌道中。
此外，與第2A圖之組態相比較，導電區段501至504在y方向上自第一單元延伸至第二單元。具體而言，導電區段501至504進一步跨過主動區130至140及導線401、407至409。為了圖示，導電區段501進一步與導電圖案210及215重疊，導電區段502進一步與導電圖案211及216重疊，導電區段503進一步與導電圖案213及218重疊，且導電區段504進一步與導電圖案214 及219重疊。
通孔VD9至VD13將導電圖案210至214耦接至導線406。在一些實施例中，導線406接收供電電壓VSS用於導電圖案210至214。通孔VD14至VD18將導電圖案215至219耦接至導線401。在一些實施例中，導線401將供電電壓VDD輸出至導電圖案215至219。
在一些實施例中，通孔VG7至VG10將閘極307至310耦接至導線406。通孔VG11至VG14將閘極311至314耦接至導線401。
積體電路100進一步包括淺溝槽隔離區720至730。在一些實施例中，STI 720至730相對於例如STI 710組態。STI 720配置於主動區130與140之間，且STI 730配置於主動區110與140之間。在此類實施例情況下，通孔VG11至VG14在佈局視圖中配置、與STI 730重疊。
為了圖示，導電區段502及503進一步經由通孔VM6及VM7分別耦接至導線407。在此類配置中，導電圖案202經由通孔VD2、導線403a、通孔VM2、導電區段502、通孔VM6、導線407、通孔VM7、導電區段503、通孔VM3、導線405b及通孔VD7耦接至導線408。
類似地，導電區段501及504進一步經由通孔VM5及VM8分別耦接至導線409。在此類配置中，導電圖案204經由通孔VD3、導線403b、通孔VM4、導電 區段504、通孔VM9、導線409、通孔VM5、導電區段501、通孔VM1、導線405a及通孔VD6耦接至導線407。
與第2A圖之組態相比較，第3圖之實施例藉由不實施導電跡線601至602而進一步節省第三層中金屬層的佈線資源。
第3圖之組態針對圖示性目的給出。第3圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，不包括導線408。
現參看第4圖。第4圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第3圖之實施例，第4圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第4圖中之部件的協作關係。
與第3圖之實施例相比較，替代經由導電區段502將導電圖案202耦接至導電圖案208且具有對應結構，例如，包括導電圖案202及216、導線404a及通孔VD2、VD15、VG2、VM2、VM5至VM8，積體電路100進一步包括導電圖案220及通孔VD19、VG15、VM9至VM11。在一些實施例中，第3圖之導電圖案202及216被稱作導電圖案220的兩個部分。通孔VD19相對於例如第3圖之通孔VD2組態。通孔VG15相對於例如第3圖 之通孔VG2組態。通孔VM9至VM11相對於例如第3圖之通孔VM5、VM7至VM8組態。
此外，與第3圖之實施例相比較，導線403a在佈局視圖中延伸且進一步跨過閘極302。
為了圖示，導電圖案220在y方向上延伸，且在佈局視圖中跨過主動區110及140以及導線401。
通孔VG15將閘極302耦接至導線403a。在一些實施例中，VG 15經配置，與主動區110重疊。
如第3圖中所繪示，通孔VD19將導電圖案220耦接至導線409。通孔VM10將導電跡線409耦接至導電區段503。因此，導電圖案220經由通孔VD19、導線409、通孔VM10、導電區段503、通孔VM3、導線405b及通孔VD7耦接至導電圖案208。
通孔VM9及VM11分別耦接導線408至導電區段501及504。因此，導電圖案204經由通孔VD3、導線403b、通孔VM4、導電區段504、通孔VM11、導線408、通孔VM9、導電區段501、通孔VM1、導線405a及通孔VD6耦接至導線圖案207。
與第3圖之組態相比較，第4圖之實施例藉由不實施導電區段502而進一步節省第二層中金屬層的佈線資源。
第4圖的組態針對圖示性目的給出。第4圖的各種實施係在本案的一實施例的預期範疇內。舉例而言，在一些實施例中，包括第3圖的導線404a。
現參看第5圖。第5圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第4圖之實施例，第5圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第5圖中之部件的協作關係。
與第3圖之實施例相比較，替代具有導電圖案202至203、207、211至212、216至217、閘極302至304、308至309、312至314、導線403a至403b、408、導電區段501及504、通孔VD2、VD10至VD12、VD15至VD17、VM1、VM4至VM9、VG8至VG9，及VG12至VG13，積體電路100進一步包括導電圖案221至224、閘極315至317、導線408a至408b、410至411、通孔VD20至VD25、VM12至VM13，及VG16至VG17。在一些實施例中，第3圖之導電圖案221及216被稱作導電圖案221的兩個部分。導電圖案222相對於例如第3圖之導電圖案203組態。閘極315及316分別相對於例如第3圖之閘極302及303來組態。第3圖之閘極304及314被稱作閘極317的兩個部分。導線408a至408b相對於例如第3圖的導線408組態。導線410相對於例如導線403a至403b組態。導線411相對於例如導線405a至405b組態。通孔VD20至VD25相對於例如通孔VD2組態。通孔VG16至VG17分別相對 於例如通孔VG2至VG3組態。通孔VM12至VM13相對於例如第3圖的通孔VM6至VM7組態。
在一些實施例中，導電圖案221對應於電晶體M3的汲極/源極。導電圖案222對應於電晶體M2的汲極/源極及電晶體M1、M3至M4之源極/汲極。導電圖案213對應於電晶體M4的汲極/源極。導電圖案223對應於電晶體M1的汲極/源極。導電圖案204對應於電晶體M2的源極/汲極。閘極315對應於電晶體M1及M3的閘極，且閘極316對應於電晶體M2及M4的閘極。在一些實施例中，閘極315至316在主動區120及140上方的部分用作虛設閘極。
為了圖示，導電圖案221至224在y方向上延伸，且在x及y方向兩者上彼此分離。導電圖案221跨過主動區130至140。導電圖案222跨過主動區110及130至140。導電圖案223跨過主動區110至120。
閘極315至317在y方向上延伸，且在x方向上彼此分離。為了圖示，閘極315至316跨過主動區110至140。閘極317跨過主動區110及140。
導線407經短路連接且跨過導電圖案210、221及閘極307。導線408a至408b、410至411在x方向上延伸，且在y方向上彼此分離。導線408a至408b在x方向上彼此分離，且分別跨過閘極315至316。此外，在佈局視圖中，導線401跨過閘極315至316；導線410跨過閘極301、315至316，導電圖案204及222至223； 且導線411跨過閘極305至306、315至316、導電圖案206、208至209以及223至224。
通孔VG16至VG17分別耦接閘極315至316至導線408a至408b。在一些實施例中，通孔VG16至VG17經配置、與淺溝槽隔離區720重疊。
為了圖示，通孔VD7、VD6及VD25分別地將導電圖案208、223及224耦接至導線411。通孔VM3耦接導線411至導電區段503。通孔VM13將導電區段503耦接至通孔VD23，且進一步耦接至導電圖案213。因此，導電圖案223耦接至導電圖案213。
類似地，通孔VD3將導電圖案204耦接至導線410。通孔VM2將導線410耦接至導電區段502。通孔VM12將導電區段502耦接至導線407。通孔VD20將導線407耦接至導電圖案221。因此，導電圖案204耦接至導電圖案221。
與第3圖之組態相比較，第5圖之實施例藉由不實施導電區段501及504而進一步節省第二層中金屬層的佈線資源。
第5圖之組態針對圖示性目的給出。第5圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，另一導線404安置於通孔VD23與VM13之間。
現參看第6圖。第6圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一 佈局圖。關於第2A圖至第5圖之實施例，第6圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第6圖中之部件的協作關係。
與第2A圖之實施例相比較，積體電路100進一步包括導電圖案225至226、閘極318、導線405c，及通孔VD26至VD28、VM14至VM15、VG18及VN5至VN6。導電圖案225至226相對於例如導電圖案202組態。閘極318相對於例如閘極302組態。導線405c相對於例如導線405a組態。通孔VD26至VD28相對於例如通孔VD2組態。通孔VM14至VM15相對於例如通孔VM2組態。通孔VG18相對於例如通孔VG2組態。通孔VN5至VN6相對於例如通孔VN1組態。
此外，在一些實施例中，閘極302對應於電晶體M1之閘極，同時閘極302之配置於主動區120上方的一部分被稱作虛設閘極。閘極318對應於電晶體M3之閘極，同時閘極318之配置於主動區110上方的一部分被稱作虛設閘極。閘極303之在主動區110上方的一部分對應於電晶體M2之閘極，且閘極303之在主動區120上方的另一部分對應於電晶體M4的閘極。導電圖案202對應於電晶體M1之汲極/源極。導電圖案203對應於電晶體M1及M4之源極/汲極及電晶體M2的汲極/源極。導電圖案204對應於電晶體M2的源極/汲極。導電圖案207對應於電晶 體M3的源極/汲極。導電圖案226對應於電晶體M3的汲極/源極。
為了圖示，導電圖案225至226在y方向上延伸，且在y方向上彼此分離。導電圖案225至226經配置、插入於閘極301、305與318之間。導電圖案225至226分別跨過主動區110至120。
閘極318在y方向上拉長，且跨過主動區110至120。閘極318配置、插入於閘極301與302之間。
導線403a進一步跨過導電圖案225及閘極318，且導線403a進一步跨過閘極303。導線404a進一步跨過閘極318，且導線404b進一步跨過導電圖案203。導線405進一步跨過導電圖案226。導線405c配置於導線405a至405b之間，且跨過導電圖案203及226及閘極302。
導電區段501與導電圖案225及226重疊，而非與導電圖案201及206重疊。導電區段502進一步跨過導線405c。
如第6圖中所繪示，導電跡線601進一步跨過導電圖案205，且導電跡線602進一步跨過閘極318。
通孔VG18將閘極318耦接至導線404a，同時通孔VG2將閘極302耦接至導線404a。因此，閘極318耦接至閘極302。
繼續參看第6圖，通孔VD2將導電圖案202耦接至導線403a，且通孔VM2將導線403a耦接至導電區 段502。通孔VN2將導電區段502耦接至導電跡線601。通孔VN6將導電跡線601耦接至導電區段504。通孔VM15將導電區段504耦接至導線405b。通孔VD7將導線405b耦接至導電圖案208。因此，經由如上之論述內容，導電圖案202耦接至導電圖案208。
通孔VD3將導電圖案204耦接至導線403b，且通孔VM14將導線403b耦接至導電區段503。通孔VN5將導電區段503耦接至導電跡線602。通孔VN1將導電跡線602耦接至導電區段501。通孔VM1將導電區段501耦接至導線405a。通孔VD27將導線405a耦接至導電圖案226。因此，經由如上之論述內容，導電圖案204耦接至導電圖案226。
通孔VD2及VD26分別將導電圖案202及225耦接至導線403a。因此，導電圖案202耦接至導電圖案225。通孔VD6及VD28分別將導電圖案207及203耦接至導線405c。因此，導電圖案207耦接至導電圖案203。
第6圖的組態針對圖示性目的給出。第6圖的各種實施係在本案的一實施例的預期範疇內。舉例而言，在一些實施例中，導線403b並不跨過導電圖案203及閘極303。
現參看第7圖。第7圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第6圖之實施例，第7圖中之類 似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第7圖中之部件的協作關係。
與第3圖及第6圖之實施例相比較，替代具有導線405a至405b及一些結構、諸如導線404b及導電區段501及503至504等，積體電路100進一步包括導電圖案227至229、閘極319至321、導電區段505，及通孔VD29至VD31、VG19、VM16至VM18。導電圖案227至229相對於例如導電圖案203組態。閘極319至321相對於例如閘極302、305及318分別地組態。導電區段505相對於例如導電區段502組態。通孔VD29至VD31相對於例如通孔VD28組態。通孔VM16至VM18相對於例如通孔VM2組態。通孔VG19相對於例如通孔VG6組態。
此外，在一些實施例中，閘極319對應於電晶體M1的閘極。閘極321對應於電晶體M3之閘極，同時閘極321之配置於主動區140上方的一部分被稱作虛設閘極。閘極303之在主動區110上方的部分對應於電晶體M2之閘極，且閘極303的在主動區120上方的另一部分對應於電晶體M4的閘極。導電圖案203對應於電晶體M1及M4之源極/汲極及電晶體M2的汲極/源極。導電圖案208對應於電晶體M4的汲極/源極。導電圖案213對應於電晶體M3之源極/汲極。導電圖案227對應於電晶體M3的汲 極/源極。導電圖案228對應於電晶體M2的源極/汲極。導電圖案229對應於電晶體M1的汲極/源極。
為了圖示，導電圖案227至229在y方向上延伸。導電圖案227經配置、插入於閘極308、312跨過321之間，且與主動區130至140。導電圖案228經配置、插入於閘極308、312與321之間，且跨過主動區110及140。導電圖案229經配置、插入於閘極301、305及319至320之間，且跨過主動區110至120。
閘極319至321在y方向上拉長。閘極319至320分別跨過主動區110及120。閘極321跨過主動區130至140。
導線403a進一步跨過導電圖案229及閘極319，而非跨過導電圖案202及225以及閘極318。導線403b進一步跨過導電圖案228而非跨過導電圖案203至204。導線404a跨過導電圖案203及229，而非跨過閘極302及318。導線405c進一步跨過導電圖案203、208及229以及閘極303及320，而非跨過導電圖案207。
導電區段502與導電圖案211、216及229重疊且進一步跨過導線401及408，而非與導電圖案202及207重疊。導電區段505與導電圖案203及227重疊，且跨過導線401、404a、405c及407至409。
為了圖示，通孔VG2及VG3與主動區110重疊，同時通孔VG18與淺溝槽隔離區720重疊。通孔VG2將閘極319耦接至導線403a。通孔VM2將導線403a耦接 至導電區段502。通孔VM16將導電區段502耦接至導線408。通孔VG18將導線408耦接至閘極321。因此，閘極319耦接至閘極321。
通孔VG19將閘極320耦接至導線402。在一些實施例中，導線402亦接收供電電壓VSS用於閘極320。
繼續參看第7圖，通孔VD6將導電圖案229耦接至導線405c，且通孔VD7將導線405c耦接至導電圖案208。因此，導電圖案229耦接至導電圖案208。
通孔VD29耦接導電圖案213至導線407。通孔VM17耦接導線407至導電區段505。通孔VM18將導電區段505耦接至導線404a。通孔VD31將導線404a耦接至導電圖案203。因此，導電圖案213耦接至導電圖案203。
通孔VD28將導電圖案227耦接至導線409，且通孔VD29將導電圖案228耦接至導線409。因此，導電圖案227耦接至導電圖案228。
與第6圖之組態相比較，第7圖之實施例藉由不實施導電區段501及504而進一步節省第二層中金屬層的佈線資源。
第7圖之組態針對圖示性目的給出。第7圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，導線404a並不跨過導電圖案229。
現參看第8圖。第8圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一 佈局圖。關於第2A圖至第7圖之實施例，第8圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第8圖中之部件的協作關係。
與第7圖之實施例相比較，替代具有導電圖案203、216、218、229及234，閘極304、306、310、314、319至320，導電區段505，導線403a及用於佈線的對應結構，積體電路100進一步包括導電圖案230至234、閘極322至323、通孔VD32至VD35及VM19至VM23、導線404b、405a至405b，及導電區段503。導電圖案230至234相對於例如導電圖案227組態。閘極322至323相對於例如閘極302組態。通孔VD32至VD35相對於例如通孔VD28組態。通孔VM19至VM23相對於例如第7圖之通孔VM2組態。
此外，在一些實施例中，閘極302之在主動區110上方的部分對應於電晶體M1之閘極，且閘極302之在主動區120上方的另一部分對應於電晶體M4的閘極。閘極303對應於電晶體M2的閘極，同時閘極303之配置於主動區120上方的一部分被稱作虛設閘極。閘極321對應於電晶體M4的閘極，同時閘極321之配置於主動區140上方的一部分被稱作虛設閘極。
在一些實施例中，導電圖案213對應於電晶體M4的源極/汲極。導電圖案227對應於電晶體M4的汲極/源 極。導電圖案230對應於電晶體M1的汲極/源極。導電圖案231對應於電晶體M1的源極/汲極及電晶體M2的汲極/源極。導電圖案232對應於電晶體M3的源極/汲極。導電圖案233對應於電晶體M3的汲極/源極。導電圖案234對應於電晶體M2的源極/汲極。
為了圖示，導電圖案230至234在y方向上延伸。導電圖案230經配置、插入於閘極301至302、311與312之間，且跨過主動區110及140。導電圖案231至232經配置、插入於閘極302至303之間，且分別跨過主動區110及120。導電圖案233經配置、插入於閘極302與305之間，且跨過主動區120。
閘極322至323在y方向上拉長，且在y方向上彼此分離。閘極322跨過主動區130至140，且閘極323跨過主動區110至120。
導線403a進一步跨過導電圖案230至231及閘極302而非跨過導電圖案229及閘極319。
導線404a跨過閘極302，而非跨過導電圖案229。導線404b跨過導電圖案234以及閘極303及323。導線405a跨過導電圖案206及233以及閘極305，且導線405b跨過導電圖案209、232及234，以及閘極303及323。
導電區段502進一步與導電圖案230及233重疊而非與導電圖案216及229重疊，且進一步跨過導線405a、407及409，而非跨過導線408。導電區段503與導電圖 案213、218及234重疊，且跨過導線401、404b、405b及407至409。
為了圖示，通孔VG2至VG3跨過淺溝槽隔離區710重疊，且VG18與淺溝槽隔離區720重疊。通孔VG2將閘極302耦接至導線404a。通孔VG3將閘極303耦接至導線404b。通孔VG18將導線408耦接至閘極321。
繼續參看第8圖，通孔VD32將導電圖案213耦接至導線407。通孔VM19耦接導線407至導電區段502。通孔VM21將導電區段502耦接至導線403a。通孔VD34將導線403a耦接至導電圖案231。此外，通孔VM22將導電區段502耦接至導線405a。通孔VD6將導線405a耦接至導電圖案233。因此，導電圖案213耦接至導電圖案231及233。
通孔VD28、VD30及VD33將導線409分別地耦接至導電圖案227、218及230。因此，導電圖案227耦接至導電圖案231。
通孔VD7及VD35將導電圖案234及232耦接至導線405b。因此，導電圖案232及234彼此耦接。
第8圖之組態針對圖示性目的給出。第8圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，導線405b並不與閘極323重疊。
現參看第9圖。第9圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一 佈局圖。關於第2A圖至第8圖之實施例，第9圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第9圖中之部件的協作關係。
與第8圖之實施例相比較，替代具有導電圖案218、230及233至234，閘極322至323及用於佈線的對應結構，積體電路100進一步包括導電圖案208、216、228至229、閘極304、306、310及314，通孔VD36至VD37，及VM24至VM28。通孔VD36至VD37相對於例如通孔VD32組態。通孔VM24至VM28相對於例如通孔VM2組態。
在一些實施例中，閘極302對應於電晶體M4之閘極，同時閘極302之配置於主動區110上方的一部分被稱作虛設閘極。閘極303之在主動區110上方的部分對應於電晶體M1之閘極，且閘極303之在主動區120上方的另一部分對應於電晶體M3的閘極。閘極321之配置於主動區140上方的部分對應於電晶體M2的閘極，同時閘極321之配置於主動區130上方的一部分被稱作虛設閘極。
在一些實施例中，導電圖案227對應於電晶體M2之源極/汲極。導電圖案228對應於電晶體M1的源極/汲極及電晶體M2的汲極/源極。導電圖案229對應於電晶體M4的汲極/源極。導電圖案231對應於電晶體M1的汲極/源極。導電圖案232對應於電晶體M3及M4的源極/汲 極。導電圖案208對應於電晶體M3的汲極/源極。
導電圖案208配置於閘極303與316之間。導電圖案216配置於閘極311與312之間。導電圖案228配置於閘極303至304、314與321之間。導電圖案229配置於閘極301至302與305之間。
導線403a與導電圖案229，而非跨過導電圖案230。導線404a進一步跨過導電圖案229。導線404a並非導電圖案234及閘極323。導線405a進一步跨過導電圖案229及232以及閘極302，而非跨過導電圖案233。導線405b跨過導電圖案208及閘極306而非跨過導電圖案232及234以及閘極303及323。
導電區段501與導電圖案201、206、210及215重疊。導電區段502與導電圖案211、215及229重疊。導電區段501至502跨過導線403a、404a、405a及407至409。導電區段503與導電圖案213、218、234重疊，且跨過導線404b、405b及407至409。
為了圖示，通孔VG2耦接閘極302至導線404a。通孔VM27將導線404a耦接至導電區段501。通孔VM25將導電區段501耦接至導線408。通孔VG18將導線408耦接至閘極321。因此，閘極302耦接至閘極321。通孔VG3耦接至導線404b。
繼續參看第9圖，通孔VD2及VD34分別將導電圖案229及231耦接至導線403a。因此，導電圖案229及231彼此耦接。
通孔VD35將導電圖案232耦接至導線405a。通孔VM22將導線405a耦接至導電區段502。通孔VM26將導電區段502耦接至導線409。通孔VD36將導線409耦接至導電圖案228。因此，導電圖案232耦接至導電圖案228。
通孔VD7將導電圖案208耦接至導線405b。通孔VM28將導線405b耦接至導電區段503。通孔VM24將導電區段501耦接至導線407。通孔VD32及VD37分別將導線407耦接至導電圖案213及227。因此，導電圖案208耦接至導電圖案213及227。
第9圖之組態針對圖示性目的給出。第9圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，導線407並不與閘極307至308重疊。
現參看第10A圖。第10A圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第9圖的實施例，第10A圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第10A圖中之部件的協作關係。
與第9圖之實施例相比較，替代具有導電圖案201、206、208、210、213、215、227至229，閘極301至302、304至305、307、311至312、314，導線404b及405b，導電區段501至502及用於佈線的對應結構， 積體電路100進一步包括導電圖案231至232、導電圖案235至239、閘極319至320、通孔VD38至VD41及VM29至VM32、通孔VG3及VG18至VG19。導電圖案235至239相對於例如導電圖案232組態。通孔VD38至VD41相對於例如通孔VD35組態。通孔VM29至VM32相對於例如第9圖之通孔VM22組態。
在一些實施例中，閘極303之在主動區110上方的部分對應於電晶體M1的閘極，且閘極303之在主動區120上方的另一部分對應於電晶體M3的閘極。閘極321之在主動區130上方的部分對應於電晶體M4之閘極，且閘極321之在主動區140上方的另一部分對應於電晶體M2的閘極。
在一些實施例中，導電圖案231對應於電晶體M1的汲極/源極。導電圖案232對應於電晶體M3的汲極/源極。導電圖案235對應於電晶體M1、M3及M4之源極/汲極及電晶體M2的汲極/源極。導電圖案238對應於電晶體M4的汲極/源極。導電圖案239對應於電晶體M2的源極/汲極。
導電圖案231配置於閘極319與303之間，且導電圖案232配置於閘極320與303之間。導電圖案235至239在y方向上延伸。導電圖案235配置於閘極303、306、310、321與324之間。導電圖案236緊靠閘極319配置。導電圖案237緊靠閘極320配置。導電圖案238配置於閘極308與321之間。導電圖案239配置於 閘極312與321之間。
如第10A圖中所繪示，導線403a跨過導電圖案231及236以及閘極319。導線404a跨過閘極303。導線405a跨過導電圖案232、235及237以及閘極303至320。導線407跨過導電圖案211及238以及閘極308及321。導線408跨過閘極321。導線409跨過導電圖案216、239及235以及閘極308及321。
導電區段503與導電圖案231至232及238至239重疊，且與導線403a、404a、405a及407至409重疊。導電區段505與導電圖案235重疊，且與導線401、405a及409重疊。
通孔VG3耦接於導線404a與閘極321之間。通孔VG18耦接於導線408與閘極321之間。
通孔VD40將導電圖案236耦接至導線401，且通孔VD41將導電圖案237耦接至導線402。在一些實施例中，導線401將供電電壓VDD輸出至導電圖案236，且導線402接收供電電壓VSS用於導電圖案237。
繼續參看第10A圖，通孔VD34將導電圖案236耦接至導線403a。通孔VM31將導線403a耦接至導電區段503。通孔VM29將導電區段503耦接至導線407。通孔VD38將導線407耦接至導電圖案238。因此，導電圖案236耦接至導電圖案238。
通孔VD35將導電圖案232耦接至導線405a。通孔VM32將導線405a耦接至導電區段505。通孔 VM30將導電區段505耦接至導線409。通孔VD39將導線409耦接至導電圖案239。因此，導電圖案232耦接至導電圖案239。
第10A圖之實施例藉由不實施導電區段501而進一步節省第二層中金屬層的佈線資源，且藉由相較於第9圖之組態實施較少部件而又節省積體電路100中的佈局區域。
現參看第10B圖。第10B圖為根據各種實施例的沿著CC’之對應於第10A圖之部分的積體電路100的橫截面圖。如第10B圖中所繪示，STI 720插入於主動區130與140之間，且STI 730插入於主動區110與140之間。閘極321與主動區130至140及STI 720重疊，且閘極303與主動區110至120及STI 710重疊。導線401至402、404a、405a及406至407配置於閘極303及321上方的層中。導線404a及408分別經由通孔VG3及VG18耦接至閘極303及321。
第10A圖至第10B圖之組態出於圖示性目的被給出。第10A圖至第10B圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，導線403a及405a並不與閘極319與320重疊。
現參看第11A圖。第11A圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第10B圖之實施例，第11A圖中之類似部件為易於理解運用相同參考數字來指明。在 以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第11A圖中之部件的協作關係。
與第10A圖之實施例相比較，替代具有導電圖案231至232、238至239，閘極321，導線401至402、406，導電區段505及用於佈線的對應結構，積體電路100進一步包括導電圖案240至241、閘極325至326、通孔VD42及VM33，及導線412至415。導電圖案240至241相對於例如第9圖之導電圖案227組態。閘極325至326相對於例如第7圖的閘極319組態。通孔VD42相對於例如通孔VD39組態。通孔VM33相對於例如通孔VM29組態。導線412相對於例如導線406來組態，導線413至414相對於例如導線401來組態，且導線415相對於導線402來組態。
在一些實施例中，閘極303之在主動區110上方的部分對應於電晶體M3的閘極，且閘極303之在主動區140上方的另一部分對應於電晶體M1的閘極。閘極325對應於電晶體M4的閘極。閘極326對應於電晶體M2的閘極。
在一些實施例中，導電圖案235對應於電晶體M1、M3及M4之源極/汲極及電晶體M2的汲極/源極。導電圖案240對應於電晶體M1及M4的汲極/源極。導電圖案241對應於電晶體M3之汲極/源極及電晶體M2的源極/汲極。
導電圖案240至241在y方向上延伸。導電圖案240配置於閘極303、308、312與325之間。導電圖案241配置於閘極303、319至320及326之間。
如第11A圖中所繪示，導線403a跨過導電圖案236及241以及閘極303。導線404a跨過導電圖案241。導線405a跨過導電圖案235、237及241以及閘極326。導線407跨過導電圖案211及240以及閘極308及325。導線408跨過導電圖案240。導線409跨過導電圖案216、235及240以及閘極303及312。
導線412至415在x方向上延伸，且在y方向上彼此分離。如第11A圖中所繪示，導線412經由通孔VD10及VD13耦接至導電圖案211及214。導線412進一步經由通孔VG8及VG10耦接至閘極308及310。在一些實施例中，導線412接收供電電力VSS用於導電圖案211及214以及閘極308及310的。導線413至415的組態類似於導線412的組態。因此，重複描述在本文中予以省略。在一些實施例中，導線413至414將供電電壓VDD輸出至積體電路100，且導線415接收供電電壓VSS用於積體電路100。
導電區段503跨過導電圖案240至241重疊，且與導線403a、404a、405a及407至409。
為了圖示，通孔VG23至VG24分別地與主動區130及110至120重疊。通孔VG23將閘極325耦接至導線407。通孔VM29將導線407耦接至導電區段503。 通孔VM33將導電區段503耦接至導線405a。通孔VG25將閘極326耦接至導線405a。因此，閘極325耦接至閘極326。此外，閘極VG24將閘極303耦接至導線403a。
通孔VD39將導電圖案240耦接至導線409。通孔VD42將導電圖案241耦接至導線404a。
與第10A圖之組態相比較，第11A圖的實施例藉由不實施導電區段505而進一步節省第二層中金屬層的佈線資源。
現參看第11B圖。第11B圖為根據各種實施例的沿著線DD’之對應於第11A圖之部分的積體電路100的橫截面圖。如第11B圖中所繪示，STI 720插入於主動區130至140之間，STI 730插入於主動區110與140之間，且STI 710插入於主動區110至112之間。閘極325與主動區130及STI 720重疊。閘極303與主動區110及140以及STI 710及730重疊。導線403a、404a、405a、407至409及412至415配置於閘極303、325及326上方的層中。導線403a經由通孔VG24耦接至閘極303。導線405a經由通孔VG25耦接至閘極326。導線407經由通孔VG23耦接至閘極325。
第11A圖至第11B圖的組態出於圖示性目的被給出。第11A圖至第11B圖之各種實施係在本案的一實施例的預期範疇內。舉例而言，在一些實施例中，導線407並不與閘極307至308重疊。
現參看第12圖。第12圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第11B圖之實施例，第12圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第12圖中之部件的協作關係。
與第11A圖之實施例相比較，替代具有導電圖案211、235至237、240至241及用於佈線的對應結構，積體電路100進一步包括導電圖案242至247，導電圖案201、206、208、210、215及232，閘極301、305、307、311、320至321，導線409a至409b，導線403b，導電區段502及505，通孔VD43至VD48、VG26至VG28、VM34至VM37，及通孔VG7、VG9、VD1、VD5、VD9及VD14。導電圖案242至247相對於例如第11A圖之導電圖案240來組態。導線409a至409b相對於例如第11A圖之導線409組態。通孔VD43至VD48相對於例如第11A圖之通孔VD42組態。通孔VG26至VG28相對於例如第11A圖之通孔VG24組態。通孔VM34至VM37相對於例如第11A圖之通孔VM29組態。
此外，與第2A圖至第11B圖之實施例相比較，替代具有p型導電性，主動區110在第12圖之實施例中具有n型導電性。
在一些實施例中，閘極303之在主動區140上方的部分對應於電晶體M1之閘極，且閘極303之在主動區140上方的另一部分對應於電晶體M1的閘極。閘極321之在主動區140上方的部分對應於電晶體M2之閘極，且閘極321之在主動區110上方的另一部分對應於電晶體M4的閘極。
在一些實施例中，導電圖案242對應於電晶體M2的源極/汲極。導電圖案244對應於電晶體M1的汲極/源極。導電圖案245對應於電晶體M4的汲極/源極。導電圖案246對應於電晶體M1、M3及M4之源極/汲極，及電晶體M2的汲極/源極。導電圖案247對應於電晶體M3的汲極/源極。
導電圖案242至247在y方向上延伸。導電圖案242配置於閘極307、308、311至321之間。導電圖案243配置於閘極308與309之間。導電圖案244配置於閘極303、309至310及324之間。導電圖案245配置於閘極301、305、308與320之間。導電圖案246配置於閘極303與321之間。導電圖案247配置於閘極303與324之間。
如第12圖中所繪示，導線403a跨過導電圖案201及245以及閘極301及321，且導線403b跨過導電圖案205及247以及閘極324。導線404a跨過導電圖案245。導線405a跨過導電圖案206、208至209、232及245以及閘極305至306、320及326。導線407跨 過導電圖案210、214及242至244以及閘極307至310。導線408跨過導電圖案244。導線409a跨過導電圖案215及242以及閘極311。導線409b跨過導電圖案219及244以及閘極303及324。導線412跨過導電圖案210、214及242至244以及閘極307至310。導線413跨過導電圖案215、219、242、244、246以及閘極303、311、321及324。導線414跨過導電圖案201、205、219及245至247以及閘極301、303、321及324。導線415跨過導電圖案206、208至209、232及245以及閘極305至306、320及326。
導電區段502與導電圖案242及245重疊，且跨過導線403a、404a、405a、407至408，及409a。導電區段503與導電圖案208、244及247重疊，且跨過導線403b、404a、405a、407至408，及409b。導電區段505與導電圖案232、243及246重疊，且跨過導線404a、405a及407至408。
通孔VG26耦接於導線409b與閘極303之間。通孔VG27耦接於導線403a與閘極321之間。在一些實施例中，通孔VG26與主動區140重疊。通孔VG27與主動區110重疊。
通孔VD47將導電圖案232耦接至導線415。通孔VD48將導電圖案208耦接至導線415。在一些實施例中，導線415將供電電壓VDD或供電電壓VSS輸出至導電圖案208及232。
繼續參看第11A圖，通孔VD43將導電圖案244耦接至導線408。通孔VM35將導線408耦接至導電區段505。通孔VM37將導電區段505耦接至導線405a。通孔VD46將導線405a耦接至導電圖案245。因此，導電圖案244耦接至導電圖案245。
通孔VD44將導電圖案242耦接至導線409a。通孔VM26將導線409a耦接至導電區段502。通孔VM34將導電區段502耦接至導線407。通孔VM24將導線407耦接至導電區段503。通孔VM36將導電區段503耦接至導線403b。通孔VD45將導線403b耦接至導電圖案247。因此，導電圖案242耦接至導電圖案247。
第12圖之組態針對圖示性目的給出。第12圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，導線404a並不包括於第12圖之實施例中。
現參看第13圖。第13圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第12圖之實施例，第13圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第13圖中之部件的協作關係。
與第6圖之實施例相比較，替代具有導電圖案203及208，導電區段504及用於佈線的對應結構，積體電路 100進一步包括導電圖案248至251、閘極327，導電區段505，通孔VD49至VD51、VG29、VM38至VM40及VN7至VN10。導電圖案248至251相對於例如第6圖之導電圖案203來組態。閘極327相對於例如第6圖的閘極318組態。通孔VD49至VD51相對於例如第6圖的通孔VD3組態。通孔VM38至VM40相對於例如第6圖的通孔VM14組態。通孔VN7至VN10相對於例如第6圖的通孔VN6組態。
在一些實施例中，閘極302之配置於主動區110上方的部分對應於電晶體M1之閘極，同時閘極302之配置於主動區120上方的部分被稱作虛設閘極。閘極303之配置於主動區110上方的部分對應於電晶體M2之閘極，同時閘極303之配置於主動區120上方的一部分被稱作虛設閘極。閘極318之配置於主動區120上方的部分對應於電晶體M3之閘極，同時閘極318之配置於主動區110上方的部分被稱作虛設閘極。閘極327之配置於主動區120上方的部分對應於電晶體M4之閘極，同時閘極327之配置於主動區110上方的一部分被稱作虛設閘極。
在一些實施例中，導電圖案202對應於電晶體M1的汲極/源極。導電圖案207對應於電晶體M3的汲極/源極。導電圖案226對應於電晶體M3至M4的源極/汲極。導電圖案248對應於電晶體M1的源極/汲極及電晶體M2的汲極/源極。導電圖案249對應於電晶體M4的汲極/源極。導電圖案251對應於電晶體M2的源極/汲極。
導電圖案248至251在y方向上延伸。導電圖案248配置於閘極302與303之間。導電圖案249配置於閘極301、305與327之間。導電圖案250配置於閘極302與303之間。導電圖案251配置於閘極303至304與306之間。
閘極327在y方向上延伸，且配置、插入於導電圖案225至226及249之間。
與第6圖相比較，導線403a進一步跨過導電圖案249與閘極327。導線403b跨過導電圖案248及251以及閘極303至304。導線404a跨過導電圖案249及閘極318及327。導線404b跨過導電圖案251及閘極303。導線404c跨過閘極302及318。導線405a跨過導電圖案226及249以及閘極305、318及327。導線405b跨過導電圖案207及250至251以及閘極302至304。
導電區段501與導電圖案249重疊，且跨過導線403a、404a及405a。導電區段502與導電圖案225至226重疊，且跨過導線403a及405a。導電區段503與導電圖案251重疊，且跨過導線403b、404b及405b。導電區段505與導電圖案248及250重疊，且與導線403b及405b重疊。
通孔VG18將閘極318耦接至導線404c，同時通孔VG2將閘極302耦接至導線404c。因此，閘極318耦接至閘極302。
通孔VG3將閘極303耦接至導線404b。通孔 VM40將導線404b耦接至導電區段503。通孔VN10將導電區段503耦接至導電跡線602。通孔VN9將導電跡線602耦接至導電區段501。通孔VM38將導電區段501耦接至導線404a。通孔VG29將導線404a耦接至閘極327。因此，閘極303耦接至閘極327。
在一些實施中，通孔VG2至VG3、VG18及VG29與淺溝槽隔離區710重疊。
繼續參看第13圖，通孔VD2、VD26及VD49將導電圖案202、225及249分別地耦接至導線403a。因此，導電圖案202耦接至導電圖案249。
通孔VD6及VD51至VD52將導電圖案249、251及250分別地耦接至導線405b。因此，導電圖案251耦接至導電圖案207。
通孔VD50將導電圖案248耦接至導線403b。通孔VM39將導線403b耦接至導電區段505。通孔VN8將導電區段505耦接至導電跡線601。通孔VN7將導電跡線601耦接至導電區段502。通孔VM1將導電區段502耦接至導線405a。通孔VD27將導線405a耦接至導電圖案226。因此，導電圖案248耦接至導電圖案226。
第13圖的組態針對圖示性目的給出。第13圖之各種實施係在本案的一實施例的預期範疇內。舉例而言，在一些實施例中，導線401及/或導線402耦接至另一單元，該另一單元抵靠在第13圖之實施例中所繪示的單元。
現參看第14圖。第14圖為根據各種實施例的對 應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第13圖之實施例，第14圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第14圖中之部件的協作關係。
與第3圖之實施例相比較，替代具有對應於第2A圖之實施例的結構，積體電路100包括對應於第13圖之實施例的結構。此外，與第13圖之實施例相比較，替代具有導電跡線601至602及對應於佈線的結構，積體電路100進一步包括在第二單元中包括的結構、導電圖案252至256、閘極328至331及通孔VM42至VM45。導電圖案252至256相對於例如第3圖的導電圖案211來組態。閘極328至331相對於例如第3圖的閘極307組態。通孔VM42至VM45相對於例如通孔VM1組態。
第14圖之實施例中導電圖案及閘極與電晶體M1至M4之對應關係類似於第13圖之實施例的關係。因此，重複論述在本文中予以省略。
如第14圖中所繪示，導電圖案252至256在y方向上延伸，且在x及y方向兩者上彼此分離。導電圖案252跨過主動區110至120。導電圖案253至254跨過主動區130，且導電圖案255至256跨過主動區140。導電圖案253配置、插入於閘極307與328之間。導電圖案254配置、插入於閘極328與329之間。導電圖案 255配置、插入於閘極311與330之間。導電圖案256配置、插入於閘極330與331之間。
閘極328至331在y方向上延伸，且在x及y方向兩者上彼此分離。閘極328至329跨過主動區130，且閘極330至331跨過主動區140。在一些實施例中，如第3圖中所繪示，閘極328及330與閘極327對齊，且閘極329及331與閘極318對齊。
與第3圖之實施例相比較，導線407進一步跨過導電圖案253至254及閘極328至329。導線409進一步跨過導電圖案255至256及閘極330至331。
導電區段501與導電圖案249、253及255重疊，且與導線401、403a、404a、405a、407至409重疊。導電區段502與導電圖案225至226、254及256重疊，且與導線401、403a、405a及407至409。導電區段503與導電圖案214、218及251重疊，且與導線401、403b、404b、405b及407至409。導電區段505與導電圖案212、217、248及250重疊，且跨過導線401、403b、405b及407至409。導電區段506與導電圖案252重疊，且跨過導線403a、404c及405b。
通孔VG2將閘極302耦接至導線404c，且通孔VG18將閘極318耦接至導線404c。因此，閘極302耦接至閘極318。在一些實施例中，通孔VM41耦接導線404c至導電區段506。在此類配置中，導電區段506接收信號用於閘極302及318。
通孔VG3將閘極303耦接至導線404b。通孔VM40將導線404b耦接至導電區段503。通孔VM44將導電區段503耦接至導線408。通孔VM42將導線408耦接至導電區段501。通孔VM38將導電區段501耦接至導線404a。通孔VG29將導線404a耦接至閘極327。因此。閘極303耦接至閘極327。
通孔VG30至VG31將閘極328至329耦接至導線406。在一些實施例中，導線406亦接收供電電壓VSS用於閘極328至329。通孔VG32至VG33將閘極330至331耦接至導線401。在一些實施例中，導線401亦輸出供電電壓VDD至閘極330至331。
通孔VD53至VD54將導電圖案253至254耦接至導線406。在一些實施例中，導線406亦接收供電電壓VSS用於導電圖案253至254。通孔VD55至VD56將導電圖案255至256耦接至導線401。在一些實施例中，導線401亦輸出供電電壓VDD至導電圖案255至256。
如第14圖中所繪示，通孔VD6及VD51至VD52將導電圖案252、251及250分別地耦接至導線405b。因此，導電圖案251耦接至導電圖案252。同時，通孔VD2、VD26及VD49將導電圖案252、225及249分別地耦接至導線403b。因此，導電圖案252耦接至導電圖案249。
通孔VD50將導電圖案248耦接至導線403b。通孔VM39將導線403b耦接至導電區段505。通孔 VM45將導電區段505耦接至導線409。通孔VM43將導線409耦接至導電區段502。通孔VM1將導電區段502耦接至導線405a。通孔VD27將導線405a耦接至導電圖案226。因此，導電圖案248耦接至導電圖案226。
與第13圖之組態相比較，第14圖之實施例藉由不實施導電跡線601至602而進一步節省第三層中金屬層的佈線資源。
第14圖之組態針對圖示性目的給出。第14圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，第14圖之導線401藉由第12圖的導線413至414來實施。
現參看第15圖。第15圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第14圖之實施例，第15圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第15圖中之部件的協作關係。
與第14圖之實施例相比較，替代具有閘極313、327及330，導線404a至404b，導電區段501至503及505至506以及對應結構，積體電路100進一步包括導電圖案252a至252b、閘極332至333及通孔VG34至VG36。閘極322至333相對於例如第14圖之閘極327組態。通孔VG34至VG36相對於例如第3圖的通孔 VG2組態。
導電圖案252a對應於電晶體M1的源極/汲極。導電圖案252b對應於電晶體M3的汲極/源極。閘極332之配置於主動區120上方的部分對應於電晶體M4之閘極，同時閘極332之配置於主動區110及140上方的另一部分被稱作虛設閘極部分。閘極333之配置於主動區110上方的部分對應於電晶體M2之閘極，同時閘極333之配置於主動區140上方的另一部分用作虛設閘極部分。第15圖之實施例中其他導電圖案及其他閘極與電晶體M1至M4之對應關係類似於第14圖之實施例的關係。因此，重複論述在本文中予以省略。
閘極332至333在y方向上延伸，且在x及y方向兩者上彼此分離。閘極332跨過主動區110至120及140，且閘極333跨過主動區110及140。在一些實施例中，如第3圖中所繪示，閘極332與閘極328對齊，且閘極333與閘極309對齊。
如第15圖中所繪示，導線401進一步跨過閘極332至333。導線403a跨過導電圖案225及252a以及閘極301至302、318及332。導線403b跨過導電圖案251以及閘極304及333。導線404c跨過閘極302及318。導線405a跨過導電圖案226及249以及閘極305及332。導線405b跨過導電圖案250至251及252a以及閘極302至303及306。導線409進一步跨過閘極332至333。
閘極318及302經由通孔VG2、VG18及導線404c耦接至彼此。通孔VG34將閘極332耦接至導線409，且通孔VG35將閘極333耦接至導線409。因此，閘極332耦接至閘極333。
通孔VG36將閘極303耦接至導線402。在一些實施例中，導線402接收供電電壓VSS用於閘極303。
在一些實施例中，通孔VG34至VG35與主動區140重疊，同時通孔VG2及VG18與淺溝槽隔離區710重疊。
導電圖案251及252a經由通孔VD6及VD51及導線405b耦接至彼此。導電圖案249及252b經由通孔VD2及VD49以及導線403a耦接至彼此。
與第14圖之組態相比較，第15圖之實施例藉由不實施導電區段501至503及505至506而進一步節省第二層中金屬層的佈線資源。
第15圖之組態針對圖示性目的給出。第15圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，第15圖之導線401藉由第12圖的導線413至414來實施。
現參看第16圖。第16圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第15圖之實施例，第16圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡 潔被省略，除非需要介紹與繪示於第16圖中之部件的協作關係。
與第13圖相比較，替代具有導電圖案202及207、導電區段502及505、導電跡線601及用於佈線的對應結構，積體電路100進一步包括導電圖案257。在一些實施例中，導電圖案257相對於例如第15圖的導電圖案252組態。
在一些實施例中，閘極303之配置於主動區110上方的部分對應於電晶體M2之閘極，同時閘極303之配置於主動區120上方的部分被稱作虛設閘極。閘極302之配置於主動區120上方的部分對應於電晶體M3之閘極，同時閘極302之配置於主動區110上方的部分被稱作虛設閘極。閘極318之配置於主動區110上方的部分對應於電晶體M1之閘極，同時閘極302之配置於主動區120上方的部分被稱作虛設閘極。閘極327之配置於主動區120上方的部分對應於電晶體M4之閘極，同時閘極327之配置於主動區110上方的部分被稱作虛設閘極。
在一些實施例中，導電圖案225對應於電晶體M1的汲極/源極。導電圖案257對應於電晶體M1及M3的源極/汲極。導電圖案250對應於電晶體M3的汲極/源極。導電圖案248對應於電晶體M2的汲極/源極。導電圖案251對應於電晶體M2的源極/汲極。導電圖案226對應於電晶體M4的源極/汲極。導電圖案249對應於電晶體M4的汲極/源極。
如第16圖中所繪示，導電圖案257在y方向上延伸。導電圖案257配置、插入於閘極302與318之間。
閘極302至303、318與327之間的金屬佈線之組態類似於繪示於第13圖中之實施例的組態。因此，重複論述在本文中予以省略。
導電圖案251及250經由通孔VD51至VD52及導線405b耦接至彼此。導電圖案248及257經由通孔VD2及VD50及導線403b耦接至彼此。導電圖案226及257經由通孔VD6及VD27以及導線405a耦接至彼此。導電圖案225及249經由通孔VD26及VD49以及導線403a耦接至彼此。
與第13圖之組態相比較，第16圖之實施例藉由不實施導電區段502及505以及導電跡線601而進一步節省第二層及第三層兩者中金屬層的佈線資源。
第16圖之組態針對圖示性目的給出。第16圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，導線401及/或導線402耦接至另一單元，該另一單元抵靠在第16圖之實施例中所繪示的單元。
現參看第17圖。第17圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第16圖之實施例，第17圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第17圖中之部件的協作 關係。
與第15圖之實施例相比較，積體電路100進一步包括通孔VM46至VM47及導電區段502及505。在一些實施中，通孔VM46至VM47相對於例如通孔VM1組態。
在一些實施例中，閘極333之配置於主動區110上方的部分對應於電晶體M2之閘極，同時閘極333之配置於主動區140上方的部分被稱作虛設閘極。閘極302之配置於主動區120上方的部分對應於電晶體M3之閘極，同時閘極302之配置於主動區110上方的部分被稱作虛設閘極。閘極318之配置於主動區110上方的部分對應於電晶體M1之閘極，同時閘極318之配置於主動區120上方的部分被稱作虛設閘極。閘極332之配置於主動區120上方的部分對應於電晶體M4之閘極，同時閘極332之配置於主動區110及140上方的另一部分被稱作虛設閘極部分。
在一些實施例中，導電圖案225對應於電晶體M1的汲極/源極。導電圖案252對應於電晶體M1及M3的源極/汲極。導電圖案250對應於電晶體M3的汲極/源極。導電圖案226對應於電晶體M4的源極/汲極。導電圖案249對應於電晶體M4的汲極/源極。導電圖案248對應於電晶體M2的汲極/源極。導電圖案251對應於電晶體M2的源極/汲極。
如第17圖中所繪示，與第15圖相比較，導線 403a跨過導電圖案225與閘極332。導線403b進一步跨過導電圖案252及閘極302。導線405b並不跨過導電圖案252a或閘極302。
為了圖示，通孔VD2將導電圖案252耦接至導線404b，且通孔VD50將導電圖案248耦接至導線403b。通孔VM39將導線403b耦接至導電區段505。通孔VM47將導電區段505耦接至導線408。通孔VM46將導線408耦接至導電區段502。通孔VM1將導電區段502耦接至導線405a。通孔VD27將導線405a耦接至導電圖案226。因此，導電圖案248及252耦接至導電圖案226。
導電圖案250至251經由通孔VD51至VD52及導線405b耦接至彼此。導電圖案225及249經由通孔VD26及VD49以及導線403a耦接至彼此。
第17圖之組態針對圖示性目的給出。第17圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，第17圖之導線401藉由第12圖之導線413至414來實施。
現參看第18圖。第18圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第17圖之實施例，第18圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第18圖中之部件的協作 關係。
與第17圖之實施例相比較，替代具有閘極333、導電區段502及505以及對應結構，積體電路100進一步包括閘極313及330、導線404a至404b、導電區段501及503，及通孔VG37至VG38。通孔VG37至VG38相對於例如第16圖之通孔VG1組態。
在一些實施例中，閘極303之配置於主動區110上方的部分對應於電晶體M1之閘極，同時閘極303之配置於主動區120上方的另一部分用作虛設閘極部分。閘極302之配置於主動區120上方的部分對應於電晶體M3之閘極，同時閘極302之配置於主動區110上方的另一部分用作虛設閘極部分。閘極318之配置於主動區110上方的部分對應於電晶體M1之閘極，同時閘極318之配置於主動區120上方的另一部分用作虛設閘極部分。閘極332之配置於主動區120上方的部分對應於電晶體M4之閘極，同時閘極332之配置於主動區110上方的另一部分用作虛設閘極部分。
第18圖之實施例中導電圖案與電晶體M1至M4之端子的對應關係類似於第17圖之實施例的關係。因此，重複論述在本文中予以省略。
為了圖示，閘極332經短路連接，且並不與主動區140重疊。閘極303在y方向上延伸，且與主動區110重疊。
如第18圖中所繪示，與第17圖相比較，導線 403a並不跨過導電圖案252或閘極318。導線403b進一步跨過導電圖案252及閘極302。導線404a跨過閘極332。導線404c跨過導電圖案251及閘極303。導線405a進一步跨過導電圖案252及閘極318。導線405b並不跨過導電圖案252及閘極302。
導電區段501與導電圖案253、255及249重疊，且跨過導線401、403a、404a、405a及407至409。導電區段503與導電圖案212、217及251重疊，且跨過導線401、403b、404b、405b及407至409。
為了圖示，通孔VG37至VG38將閘極332及303分別耦接至導線401。在一些實施例中，導線401亦輸出供電電壓VDD至閘極332至303。
通孔VG3將閘極303耦接至導線404b。通孔VM40將導線404b耦接至導電區段503。通孔VM44將導電區段503耦接至導線408。通孔VM42將導線408耦接至導電區段501。通孔VM38將導電區段501耦接至導線404b。通孔VG3將導線404b耦接至閘極332。因此，閘極303耦接至閘極332。
通孔VD26及VD49分別將導電圖案225及249耦接至導線403a。因此，導電圖案225耦接至導電圖案249。通孔VD2及VD50分別將導電圖案248及252耦接至導線403b。因此，導電圖案248耦接至導電圖案252。通孔VD27及VD6分別將導電圖案226及252耦接至導線405a。因此，導電圖案226耦接至導電圖案252。通 孔VD51及VD52分別將導電圖案251及250耦接至導線405b。因此，導電圖案250耦接至導電圖案251。
第18圖之組態針對圖示性目的給出。第18圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，第18圖之導線401藉由第12圖的導線413至414來實施。
現參看第19圖。第19圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第18圖之實施例，第19圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第19圖中之部件的協作關係。
與第18圖之實施例相比較，替代具有導電圖案205、209、214、218、251，閘極304、306、310、314，導電區段503及用於佈線的對應通孔，積體電路100進一步包括導電圖案258至261、閘極334至336、通孔VD57及VD61、VG39至VG41，及VM48。導電圖案258至261相對於例如第14圖的導電圖案205來組態。閘極334至336相對於例如閘極302組態。通孔VD57至VD61相對於例如第16圖之通孔VD5組態。
在一些實施例中，閘極302之配置於主動區120上方的部分對應於電晶體M3之閘極，同時閘極302之配置於主動區110上方的部分被稱作虛設閘極。閘極318之 配置於主動區110上方的部分對應於電晶體M1之閘極，同時閘極318之配置於主動區120上方的部分被稱作虛設閘極。閘極332之配置於主動區120上方的部分對應於電晶體M4之閘極，同時閘極332之配置於主動區110上方的部分被稱作虛設閘極。閘極334之配置於主動區140上方的部分對應於電晶體M2之閘極，同時閘極334之配置於主動區130上方的另一部分被稱作虛設閘極部分。
在一些實施例中，導電圖案225對應於電晶體M1的汲極/源極。導電圖案252對應於電晶體M1及M3的源極/汲極。導電圖案250對應於電晶體M3的汲極/源極。導電圖案226對應於電晶體M4的源極/汲極。導電圖案249對應於電晶體M4的汲極/源極。導電圖案248對應於電晶體M2的汲極/源極。導電圖案216對應於電晶體M2的源極/汲極。
為了圖示，與第18圖相比較，導電圖案248在y方向上延伸，且與主動區110及140重疊。導電圖案258至261在y方向上延伸。導電圖案258跨過主動區110，且緊靠閘極335配置。導電圖案259跨過主動區120，且緊靠閘極336配置。導電圖案260跨過主動區130，且緊靠閘極309配置。導電圖案261跨過主動區140，且緊靠閘極313配置。
閘極334至336在y方向上延伸。閘極334跨過主動區130至140，且經配置、插入於導電圖案211至212及216至217之間。在一些實施例中，閘極334 在y方向上與閘極302對齊。閘極335緊靠導電圖案248配置，且跨過主動區110。閘極336緊靠導電圖案250配置，且跨過主動區120。
與第18圖相比較，導線401進一步跨過導電圖案248，且進一步與導電圖案258及261以及閘極335重疊。導線402進一步與導電圖案259及閘極336重疊。導線403b與導電圖案248及252以及閘極302及336。導線404b並不跨過任何導電圖案或閘極。導線405b與導電圖案250及閘極336。導線407至408進一步跨過閘極334。導線409跨過導電圖案216至217以及閘極313及334。
通孔VG39將閘極334耦接至導線408。通孔VM42將導線408耦接至導電區段501。通孔VM38將導電區段501耦接至導線404a。通孔VG29將導線404a耦接至閘極332。因此，閘極334耦接至閘極332。
為了圖示，通孔VG40將閘極335耦接至導線401。在一些實施例中，導線401亦輸出供電電壓VDD至閘極335。通孔VG41將閘極336耦接至導線402。在一些實施例中，導線402亦接收供電電壓VSS用於閘極336。
通孔VD57將導電圖案260耦接至導線406。通孔VD59將導電圖案261耦接至導線401。通孔VD60將導電圖案258耦接至導線401。通孔VD61將導電圖案259耦接至導線402。在一些實施例中，導線401亦輸出 供電電壓VDD至導電圖案258及261。導線402及406亦分別接收導電圖案259至260的供電電壓VSS。
為了圖示，通孔VD58將導電圖案216耦接至導線409。通孔VM45將導線409耦接至導電區段505。通孔VM48將導電區段505耦接至導線405b。通孔VD52將導線405b耦接至導電圖案250。因此，導電圖案216耦接至導電圖案250。
導電圖案225及249經由通孔VD26及VD49以及導線403a耦接至彼此。導電圖案248及252經由通孔VD50及VD2以及導線403b耦接至彼此。導電圖案226及252經由通孔VD27及VD6以及導線405a耦接至彼此。
與第18圖之實施例相比較，第19圖之實施例藉由實施較少部件而進一步節省積體電路100中的佈局區域。
第19圖之組態針對圖示性目的給出。第19圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，第19圖之導線401藉由第12圖的導線413至414來實施。
現參看第20圖。第20圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第19圖之實施例，第20圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡 潔被省略，除非需要介紹與繪示於第20圖中之部件的協作關係。
與第20圖之實施例相比較，替代具有導電圖案216、249、250及252至256，閘極313、328至331、332及335至336，導線404b至404c、405b及409，導電區段501及用於佈線的對應通孔，積體電路100進一步包括導電圖案262至265、閘極337至339、導線409a至409b、導電區段502，通孔VD62至VD65及VM49至VM50及VG3。導電圖案262至265相對於例如第14圖之導電圖案205來組態。閘極337至339相對於例如閘極302組態。通孔VD62至VD65相對於例如第16圖之通孔VD5組態。通孔VM49至VM50相對於例如第19圖的通孔VM48組態。
在一些實施例中，閘極302之配置於主動區120上方的部分對應於電晶體M3之閘極，同時閘極302之配置於主動區110上方的部分被稱作虛設閘極。閘極318之配置於主動區110上方的部分對應於電晶體M1之閘極，同時閘極318之配置於主動區120上方的部分被稱作虛設閘極。閘極334之配置於主動區140上方的部分對應於電晶體M2之閘極，同時閘極334之配置於主動區130上方的部分被稱作虛設閘極。閘極337之配置於主動區130上方的部分對應於電晶體M4之閘極，同時閘極337之配置於主動區140上方的另一部分被稱作虛設閘極部分。
在一些實施例中，導電圖案225對應於電晶體M1 的汲極/源極。導電圖案263對應於電晶體M1之源極/汲極及電晶體M2的汲極/源極。導電圖案217對應於電晶體M2的源極/汲極。導電圖案264對應於電晶體M3的汲極/源極。導電圖案265對應於電晶體M3的源極/汲極。導電圖案211對應於電晶體M4的汲極/源極。導電圖案262對應於電晶體M4的源極/汲極。
為了圖示，與第20圖相比較，導電圖案262至265在y方向上延伸。閘極圖案262與主動區130至140重疊，且經配置、插入於閘極307、311與337之間。導電圖案263跨過主動區110及140，且經配置、插入於閘極302、318、334及337之間。閘極圖案264跨過主動區120，且經配置、插入於閘極302與318之間。導電圖案265跨過主動區110至120，且經配置、插入於閘極302與338至339之間。
閘極337至339在y方向上延伸。閘極337跨過主動區130至140，且經配置、插入於導電圖案211及262至263之間。在一些實施例中，閘極337在y方向上與閘極318對齊。閘極338經配置、插入於導電圖案217、258、261與265之間，且跨過主動區110及140。閘極339經配置、插入於導電圖案259與265之間，且跨過主動區120。
導線401進一步跨過導電圖案263及閘極338，且進一步與導電圖案217、262至263及265以及閘極318及337重疊。導線402進一步與導電圖案264至265 以及閘極318及339重疊。導線403a跨過導電圖案201及225以及閘極301。導線403b跨過導電圖案263及265以及閘極302及338。導線404a跨過閘極302及318。導線405a跨過導電圖案205、226及264至265以及閘極302、305、318及339。導線406進一步與導電圖案262至263及閘極337重疊。導線407進一步與導電圖案263至263及閘極337重疊。導線408進一步跨過閘極334。導線409a跨過導電圖案215及262至263以及閘極311及337。導線409b跨過導電圖案217及261以及閘極338。
導電區段502與導電圖案225至226及262重疊，且跨過導線401、403a、404a、405a、407至408及409a。導電區段505與導電圖案212、217及265重疊，且與導線401、403b、405a、407至408及409b重疊。
通孔VG41將閘極339耦接至導線402。在一些實施例中，導線402亦接收供電電壓VSS用於閘極339。
通孔VG2將閘極302耦接至導線404a，且通孔VG18將閘極318耦接至導線404a。因此，閘極302耦接至閘極318。通孔VG3將閘極337耦接至導線408，且通孔VG39將閘極334耦接至導線409。因此，閘極337耦接至閘極334。
通孔VD26將導電圖案225耦接至導線403a。通孔VM50將導線403a耦接至導電區段502。通孔 VM49將導電區段502耦接至導線407。通孔VD63將導線407耦接至導電圖案211。因此，導電圖案225耦接至導電圖案211。
通孔VD27及VD6分別將導線405a耦接至導電圖案226及264。通孔VM48將導線405a耦接至導電區段505。通孔VM45將導電區段505耦接至導線409b。通孔VD65將導線409b耦接至導電圖案217。因此，導電圖案226及264耦接至導電圖案217。
通孔及VD2及VD50分別將導電圖案263及265耦接至導線403b。同時，通孔及VD58及VD62分別將導電圖案263及262耦接至導線409a。因此，導電圖案262至263及265耦接在一起。
與第19圖之實施例相比較，第20圖之實施例藉由實施較少部件而進一步節省積體電路100中的佈局區域。
第20圖之組態針對圖示性目的給出。第20圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，第20圖之導線401藉由第12圖之導線413至414來實施。
現參看第21圖。第21圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第20圖之實施例，第21圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡 潔被省略，除非需要介紹與繪示於第21圖中之部件的協作關係。
與第21圖之實施例相比較，替代具有導線403a及409b及用於佈線之對應結構，積體電路100進一步包括導線408a至408b及導電區段507。導線408a至408b相對於例如第21圖的導線408組態。導電區段507相對於例如導電區段502組態。
在一些實施例中，閘極302之配置於主動區120上方的部分對應於電晶體M3之閘極，同時閘極302之配置於主動區110上方的部分被稱作虛設閘極。閘極318之配置於主動區110上方的部分對應於電晶體M2之閘極，同時閘極318之配置於主動區120上方的部分被稱作虛設閘極。閘極334之配置於主動區140上方的部分對應於電晶體M1之閘極，同時閘極334之配置於主動區130上方的部分被稱作虛設閘極。閘極337之配置於主動區130上方的部分對應於電晶體M4之閘極，同時閘極337之配置於主動區140上方的另一部分被稱作虛設閘極部分。
在一些實施例中，導電圖案225對應於電晶體M2的汲極/源極。導電圖案263對應於電晶體M1之汲極/源極及電晶體M2的源極/汲極。導電圖案217對應於電晶體M1的源極/汲極。導電圖案264對應於電晶體M3的源極/汲極。導電圖案265對應於電晶體M3的汲極/源極。導電圖案262對應於電晶體M4的汲極/源極。導電圖案211對應於電晶體M4的源極/汲極。
為了圖示，導電區段507在y方向上延伸，與導電圖案211及263至264重疊，且跨過導線401、403b、405a、407及409a。
通孔VG2將閘極302耦接至導線404b。通孔VM54將導線404b耦接至導電區段505。通孔VM52將導電區段505耦接至導線408b。通孔VG39將導線408b耦接至閘極334。因此，閘極302耦接至閘極334。
通孔VG18將閘極318耦接至導線404a。通孔VM53將導線404a耦接至導電區段502。通孔VM51將導電區段502耦接至導線408a。通孔VG3將導線408a耦接至閘極337。因此，閘極318耦接至閘極337。
通孔VD6將導電圖案264耦接至導線405a。通孔VM55將導線405a耦接至導電區段507。通孔VM56將導電區段507耦接至導線407。通孔VD64將導線407耦接至導電圖案211。因此，導電圖案264耦接至導電圖案211。
導電圖案263及265經由通孔VD2及VD50及導線403b耦接至彼此。導電圖案226及264經由通孔VD27及VD6以及導線405a耦接至彼此。導電圖案262至263經由通孔VD62及VD58以及導線409a耦接至彼此。導電圖案211至212經由通孔VD63至VD64及導線407耦接至彼此。
第21圖之組態針對圖示性目的給出。第21圖之各種實施係在本案的一實施例之預期範疇內。舉例而言， 在一些實施例中，第21圖之導線401藉由第12圖的導線413至414來實施。
現參看第22圖。第22圖為根據各種實施例的對應於第1圖之部分的積體電路100之部分的呈平面圖之另一佈局圖。關於第2A圖至第21圖之實施例，第22圖中之類似部件為易於理解運用相同參考數字來指明。在以上段落中已詳細地論述的類似部件之特定操作本文中為了簡潔被省略，除非需要介紹與繪示於第22圖中之部件的協作關係。
與第2A圖之實施例相比較，替代具有導電圖案202、204、207及208，閘極302至303，導電跡線601及用於佈線的對應結構，積體電路100進一步包括導電圖案267至268、閘極340至343、通孔VG42至VG45、VM57至VM60及VN11。導電圖案267至268相對於例如導電圖案203組態。閘極340至343相對於例如閘極304組態。通孔VG42至VG45相對於例如通孔VG2組態。通孔VM57至VM60相對於例如通孔VM1組態。通孔VN11相對於例如通孔VN4組態。
導電圖案267至268在y方向上延伸，且在x方向上彼此分離。為了圖示，導電圖案267配置、插入於閘極304、306、341與343之間。導電圖案268配置、插入於閘極301、305、340與342之間。
閘極340至343在y方向上延伸，且在x方向上彼此分離。閘極340至341跨過主動區110。閘極342 至343跨過主動區120。閘極340及342經配置、插入於導電圖案203與268之間。閘極341及343經配置、插入於導電圖案203與267之間。
導線403a進一步跨過導電圖案268及閘極340。導線403b進一步跨過導電圖案267及閘極341。導線404a跨過導電圖案268及267。導線405a進一步跨過導電圖案268及閘極342。導線405b進一步跨過導電圖案267及閘極343。
導電區段502與導電圖案268重疊，且跨過導線403a、404及405a。導電圖案503與導電圖案267重疊，且跨過導線403b及404。
導電跡線602與導線404a重疊，且跨過導電圖案203及266至267。
為了圖示，通孔VG42及VG44與主動區110重疊。通孔VG43及VG45與主動區120重疊。
通孔VG42將閘極340耦接至導線403a。通孔VM2將導線403a耦接至導電區段502。通孔VN11將導電區段502耦接至導電跡線602。通孔VN4將導電跡線602耦接至導電區段504。通孔VM60將導電區段504耦接至導線405b。通孔VG45將導線405b耦接至閘極343。因此，閘極340耦接至閘極343。
通孔VG44將閘極341耦接至導線403b。通孔VM58將導線403b耦接至導電區段503。通孔VM59將導電區段503耦接至導線404a。通孔VM57將導線404a 耦接至導電區段501。通孔VM1將導電區段501耦接至導線405a。通孔VG43將導線405a耦接至閘極342。因此，閘極341耦接至閘極342。
與第2A圖之實施例相比較，第22圖之實施例藉由不實施導電跡線601而進一步節省第三層中金屬層的佈線資源。
第22圖之組態針對圖示性目的給出。第22圖之各種實施係在本案的一實施例之預期範疇內。舉例而言，在一些實施例中，導線401及/或導線402耦接至另一單元，從而抵靠在第22圖之實施例中所繪示的單元。
現參看第23圖。第23圖為根據本案之一些實施例的產生佈局設計從而製造積體電路100之方法2300的流程圖。應理解，額外操作可在藉由第23圖繪示之製程之前、期間且之後提供，且下文描述之操作中的一些針對方法2300之額外實施例可被替換或消除。方法2300包括下文參看第22圖之積體電路100描述的操作2301至2304。
在操作2301中，閘極340及閘極341經配置從而跨過P型主動區110，且閘極342及閘極343經配置從而跨過N型主動區120。
在操作2302中，導線403a至403b經配置從而分別跨過閘極340及閘極341，且導線405a至405b經配置從而分別跨過閘極342及閘極343。
在操作2303中，導線404a沿著y方向配置於導 線403a至403b與導線405a至405b之間。在一些實施例中，閘極340及閘極341係在導線404a之一側處，且閘極342及閘極343係在導線404a的相對側處。
在操作2304中，導電區段501至504經配置，從而分別地跨過導線403a至403b、404a及405a至405b，如第22圖中所繪示。
在一些實施例中，閘極341經由導線403b、導電區段501及503、導線404a及導線405a耦接至閘極342。
在一些實施例中，通孔VG42及VG44經配置、耦接於導線403a至403b與閘極340至341之間，且通孔VG42及VG44與主動區110重疊。通孔VG43及VG45配置、耦接於導線405a至405b與閘極342至343之間，且通孔VG43及VG45與主動區120重疊。
在一些實施例中，導電圖案203配置於閘極340至343之間。導線404a跨過導電圖案203。在一些實施例中，導電圖案203對應於電晶體M1及M3至M4之源極/汲極及電晶體M2的汲極/源極。電晶體M1至M4分別地包括閘極340、341、343及342。
現參看第24圖。第24圖為根據本案之一些實施例的產生佈局設計從而製造積體電路100之方法2400的流程圖。應理解，額外操作可在藉由第24圖繪示之製程之前、期間且之後提供，且下文描述之操作中的一些針對方法2400之額外實施例可被替換或消除。方法2400包括 下文參看第11A圖之積體電路100描述的操作2401至2405。
在操作2401中，如第11A圖中所繪示，形成在x方向上延伸的主動區110至140。在一些實施例中，主動區110至120包括於單元CELL1中，且主動區130至140包括於單元CELL2中。
在操作2402中，如第11A圖中所繪示，形成在x方向上延伸之包括例如閘極303、306、308、310、319至320、324至326的閘極。在一些實施例中，形成在y方向上延伸之包括例如導電圖案240至241的導電圖案。
在操作2403中，通孔VG23形成於閘極325上，通孔VG24形成於閘極303上，且通孔VG25形成於閘極326上。通孔VG23至VG25與主動區130、110及120分別地重疊，如第11A圖中所繪示。
在一些實施例中，如第10A圖中所繪示，方法2400進一步包括形成STI區710至730的操作，該些STI區在x方向上延伸且配置於主動區110至140之間。方法2400亦包括在閘極321上形成通孔，例如通孔VG18且在閘極303上形成通孔VG3的操作。通孔VG18及VG3分別與STI區710及720重疊。
在操作2404中，形成在x方向上延伸之電力軌條414及415。如第11A圖中所繪示，電力軌條414及415分別與主動區110及120重疊，且在y方向上彼此分離。
在操作2405中，如第11A圖中所繪示，形成在x方向上延伸且在y方向上彼此分離的導線403a、404a及405a。導線403a、404a及405a配置於電力軌條414與415之間。
在一些實施例中，方法2400進一步包括形成電力軌條412及413的操作，該些電力軌條在x方向上延伸且在y方向上彼此分離。換言之，電力軌條412至415在y方向上彼此分離。方法2400進一步包括形成導線407至409的操作，該些導線配置於電力軌條412與413之間。
在一些實施例中，如第12圖中所繪示，例如，方法2400進一步包括在不使用罩幕情況下形成導線403a至403b，該些導線係在一個金屬軌道中且彼此分離。在各種實施例中，導線403a至403b在無切割層情況下形成，且導線403a至403b的形成作為稱為「金屬本質端」的技術提及。
現參看第25圖。第25圖為根據本案之一些實施例的用於設計積體電路佈局設計之電子設計自動化(electronic design automation；EDA)系統2500的方塊圖。EDA系統2500用以實施在第23圖至第24圖中揭示之方法2300至2400的一或多個操作，且進一步結合第1圖至第22圖解釋。在一些實施例中，EDA系統2500包括APR系統。
在一些實施例中，EDA系統2500為包括硬體處理器2502及非暫時性電腦可讀儲存媒體2504的通用計 算裝置。儲存媒體2504外加其他事項編碼有，亦即儲存電腦程式碼(指令)2506，亦即，一組可執行指令。藉由硬體處理器2502進行之指令2506的執行表示(至少部分)EDA工具，該EDA工具實施例如方法2300及2400的一部分或全部。
處理器2502經由匯流排2508電耦接至電腦可讀儲存媒體2504。處理器2502亦藉由匯流排2508電耦接至I/O介面2510及製造工具2516。網路介面2512亦經由匯流排2508電連接至處理器2502。網路介面2512連接至網路2514，使得處理器2502及電腦可讀儲存媒體2504能夠經由網路2514連接至外部部件。處理器2502用以執行編碼於電腦可讀儲存媒體2504中的電腦程式碼2506，以便使得EDA系統2500可用於執行所提及此程序及/或方法之一部分或全部。在一或多個實施例中，處理器2502為中央處理單元(central processing unit；CPU)、多處理器、分散式處理系統、特殊應用積體電路(application specific integrated circuit；ASIC)及/或合適處理單元。
在一或多個實施例中，電腦可讀儲存媒體2504為電子、磁性、光學、電磁、紅外及/或半導體系統(或設備或裝置)。舉例而言，電腦可讀儲存媒體2504包括半導體或固態記憶體、磁帶、可卸除式電腦磁盤、隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read-only memory；ROM)、剛性磁碟，及/或光碟。 在使用光碟之一或多個實施例中，電腦可讀儲存媒體2504包括緊湊型光碟唯讀記憶體(compact disk-read only memory；CD-ROM)、緊湊型光碟-讀取/寫入(compact disk-read/write；CD-R/W)及/或數位視訊光碟(digital video disc；DVD)。
在一或多個實施例中，儲存媒體2504儲存電腦程式碼2506，該電腦程式碼用以使得EDA系統2500(其中此執行表示(至少部分)EDA工具)可用於執行所提及程序及/或方法的一部分或全部。在一或多個實施例中，儲存媒體2504亦儲存資訊，該資訊促進執行所提及之程序及/或方法的一部分或全部。在一或多個實施例中，儲存媒體2504儲存標準單元之IC佈局圖2520，該些標準單元包括如本文中所揭示之此類標準單元，例如，包括在上文關於第1圖至第22圖論述之積體電路100中的單元。
EDA系統2500包括I/O介面2510。I/O介面2510耦接至外部電路。在一或多個實施例中，I/O介面2510包括鍵盤、小鍵盤、滑鼠、軌跡球、軌跡墊、觸控式螢幕，及/或用於傳達資訊及命令至處理器2502的游標方向鍵。
EDA系統2500亦包括耦接至處理器2502的網路介面2512。網路介面2512允許EDA系統2500與網路2514通信，一或多個其他電腦系統連接至該網路。網路介面2512包括無線網路介面，諸如藍芽、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如 ETHERNET、USB或IEEE-2564。在一或多個實施例中，所提及之程序及/或方法之一部分或全部實施於兩個或兩個以上系統2500中。
EDA系統2500亦包括耦接至處理器2502的製造工具2516。根據藉由處理器2502處理之設計檔案，製造工具2516用以製造積體電路，例如，在第1圖至第22圖中所圖示的積體電路100。
EDA系統2500用以經由I/O介面2510接收資訊。經由I/O介面2510接收的資訊包括以下各者中之一或多者：指令、資料、設計規則、標準單元庫，及/或供處理器2502處理的其他參數。資訊經由匯流排2508被傳送至處理器2502。EDA系統2500用以經由I/O介面2510接收與UI相關的資訊。資訊作為設計規範2522儲存於電腦可讀媒體2504中。
在一些實施例中，所提及程序及/或方法之一部分或全部實施為獨立軟體應用程式以供處理器執行。在一些實施例中，所提及程序及/或方法之一部分或全部實施為係額外軟體應用程式之一部分的軟體應用程式。在一些實施例中，所提及程序及/或方法之一部分或全部實施為對軟體應用程式的插件。在一些實施例中，所提及程序及/或方法中的至少一者實施為係EDA工具之一部分的軟體應用程式。在一些實施例中，所提及程序及/或方法之一部分或全部實施為由EDA系統2500使用的軟體應用程式。在一些實施例中，包括標準單元之佈局圖使用諸如購自 CADENCE DESIGN SYSTEMS,Inc.之VIRTUOSO®的工具或另一合適佈局產生工具來產生。
在一些實施例中，程序實施為儲存於非暫時性電腦可讀記錄媒體中之程式的功能。非暫時性電腦可讀記錄媒體之實例包括但不限於外部/可卸除式及/或內部/嵌入式儲存或記憶體單元，例如以下各者中之一或多者：光碟，諸如DVD；磁碟，諸如硬碟；半導體記憶體，諸如ROM、RAM、記憶體卡及類似者。
第26圖為根據一些實施例的IC製造系統2600及與該IC製造系統相關聯之IC製造流程的方塊圖。在一些實施例中，基於佈局圖，以下各者中之至少一者使用IC製造系統2600來製造：(A)一或多個半導體罩幕，或(B)半導體積體電路之層中的至少一個元件。
在第26圖中，IC製造系統2600包括實體，諸如設計室2620、罩幕室2630及IC製造商/晶圓廠(「fab」)2650，該些實體在設計、開發及製造循環及/或與製造IC裝置2660相關之服務中彼此互動。IC製造系統2600中之實體藉由通信網路連接。在一些實施例中，通信網路為單一網路。在一些實施例中，通信網路為多種不同網路，諸如以太網路及網際網路。通信網路包括有線及/或無線通信通道。每一實體與其他實體中之一或多個互動，且提供服務至其他實體中之一或多者及/或自其他實體中之一或多者接收服務。在一些實施例中，設計室2620、罩幕室2630及IC晶圓廠2650中之兩者或兩者以上藉由單一較 大公司擁有。在一些實施例中，設計室2620、罩幕室2630及IC晶圓廠2650中之兩者或兩者以上共存於共同設施中且使用共同資源。
設計室(或設計團隊)2620產生IC設計佈局圖2622。IC設計佈局圖2622包括各種幾何圖案，例如針對IC裝置2660設計之描繪於第1圖至第22圖中之IC佈局設計，例如，上文關於第1圖至第22圖論述的積體電路100。幾何圖案對應於構成待製造之IC裝置2660之各種元件的金屬、氧化物或半導體層圖案。各種層組合以形成各種IC特徵。舉例而言，IC設計佈局圖2622之一部分包括各種IC特徵，諸如待形成於半導體基板(諸如矽晶圓)中及安置於半導體基板上之各種材料層的主動區、閘極電極、源極及汲極、導電區段或層間互連之通孔。設計室2620實施恰當設計程序以形成IC設計佈局圖2622。設計程序包括邏輯設計、實體設計或置放及路由中的一或多者。IC設計佈局圖2622在具有幾何圖案之資訊的一或多個資料檔案中呈現。舉例而言，IC設計佈局圖2622可以GDSII檔案格式或DFII檔案格式表達。
罩幕室2630包括資料製備2632及罩幕製造2644。罩幕室2630使用IC設計佈局圖2622來製造一或多個罩幕2645用於根據IC設計佈局圖2622來製造IC裝置2660的各種層。罩幕室2630執行罩幕資料製備2632，其中IC設計佈局圖2622轉譯至代表性資料檔案(「representative data file；RDF」)。罩幕資料製 備2632提供RDF至罩幕製造2644。罩幕製造2644包括罩幕書寫器。罩幕書寫器將RDF轉換為基板，諸如罩幕(主光罩)2645或半導體晶圓2653上之影像。IC設計佈局圖2622藉由罩幕資料製備2632操控以符合罩幕書寫器之特定特性及/或IC晶圓廠2650的要求。在第26圖中，資料製備2632及罩幕製造2644說明為分離元素。在一些實施例中，資料製備2632及罩幕製造2644可被統稱為罩幕資料製備。
在一些實施例中，資料製備2632包括光學近接性校正(optical proximity correction；OPC)，其使用光學微影術增強技術來補償影像誤差，諸如可產生自繞射、干涉、其他效應及類似者的影像誤差。OPC調整IC設計佈局圖2622。在一些實施例中，資料製備2632包括其他解析度增強技術(resolution enhancement techniques；RET)，諸如離軸照明、子解析度輔助特徵、相轉移罩幕、其他合適技術及類似者或其組合。在一些實施例中，反向光學微影技術(inverse lithography technology；ILT)亦經使用，該技術將OPC作為反向成像問題處置。
在一些實施例中，資料製備2632包括檢查IC設計佈局圖2622的罩幕規則檢查器(mask rule checker；MRC)，該罩幕規則檢查器已經歷了運用一組罩幕產生規則之OPC中的製程，該組罩幕產生規則含有某些幾何及/或連接性約束以確保足夠餘裕、考慮半導體製造製程中之 可變性及類似者。在一些實施例中，MRC修改IC設計佈局圖2622以在罩幕製造2644期間補償限制，該罩幕製造可撤銷藉由OPC執行之修改的部分以便滿足罩幕產生規則。
在一些實施例中，資料製備2632包括微影術製程檢查(lithography process checking；LPC)，該微影術製程檢查模擬將藉由IC晶圓廠2650實施以製造IC裝置2660的處理。LPC基於IC設計佈局圖2622模擬此處理以產生經模擬製造之裝置，諸如IC裝置2660。LPC模擬中之處理參數可包括與IC製造循環之各種製程相關聯的參數、與用於製造IC之工具相關聯的參數，及/或製造製程的其他態樣。LPC考慮各種因數，諸如虛像對比度、焦深(「depth of focus；DOF」)、罩幕誤差增強因數(「mask error enhancement factor；MEEF」)、其他合適因數及類似者或其組合。在一些實施例中，在經模擬製造裝置已藉由LPC產生之後，若經模擬裝置形狀上並未足夠逼近而不能滿足設計規則，則OPC及/或MRC經重複以進一步精細化IC設計佈局圖2622。
應理解，資料製備2632之以上描述已出於清楚目的予以了簡化。在一些實施例中，資料製備2632包括額外特徵，諸如邏輯運算(logic operation；LOP)以根據製造規則來修改IC設計佈局圖2622。另外，在資料製備2632期間施加至IC設計佈局圖2622之製程可按多種不同次序執行。
在資料製備2632之後且在罩幕製造2644期間，罩幕2645或罩幕2645群組基於經修改之IC設計佈局圖2622來製造。在一些實施例中，罩幕製造2644包括基於IC設計佈局圖2622執行一或多個微影術曝光。在一些實施例中，電子束(electron-beam、e-beam)或多個電子束之機構用以基於經修改之IC設計佈局圖2622在罩幕(光罩或主光罩)2645上形成圖案。罩幕2645可以各種技術形成。在一些實施例中，罩幕2645使用二元技術形成。在一些實施例中，罩幕圖案包括不透明區及透明區。用以曝光已塗佈於晶圓上之影像敏感材料層(例如，光阻劑)層的諸如紫外(ultraviolet；UV)光束之輻射束藉由不透明區阻斷，且透射通過透明區。在一個實例中，罩幕2645之二元罩幕版本包括二元罩幕的透明基板(例如，熔融石英)及不透明區中塗佈的不透明材料(例如，鉻)。在另一實例中，罩幕2645使用相轉移技術形成。在罩幕2645之相轉移罩幕(phase shift mask；PSM)版本中，形成於相轉移罩幕上之圖案中的各種特徵用以具有恰當相位差以增強解析度及成像品質。在各種實例中，相轉移罩幕可為經衰減PSM或交替PSM。藉由罩幕製造2644產生之罩幕用於多種製程中。舉例而言，此類罩幕用於離子植入製程中以在半導體晶圓2653中形成各種經摻雜區，用於蝕刻製程中以在半導體晶圓2653中形成各種蝕刻區，及/或用於其他合適製程中。
IC晶圓廠2650包括晶圓製造2652。IC晶圓廠 2650為IC製造業務，該IC製造業務包括用於製造多種不同IC產品的一或多個製造設施。在一些實施例中，IC晶圓廠2650為半導體代工。舉例而言，可存在用於複數種IC產品之前工序製造(前工序(front-end-of-line；FEOL)製造)的製造設施，而第二製造設施可提供用於IC產品之互連及封裝的後工序製造(後工序(back-end-of-line；BEOL)製造)，且第三製造設施可提供用於代工業務的其他服務。
IC晶圓廠2650使用藉由罩幕室2630製造之罩幕2645以製造IC裝置2660。因此，IC晶圓廠2650至少間接地使用IC設計佈局圖2622來製造IC裝置2660。在一些實施例種，半導體晶圓2653藉由IC晶圓廠2650使用罩幕2645製造以形成IC裝置2660。在一些實施例中，IC製造包括至少間接基於IC設計佈局圖2622執行一或多個微影術曝光。半導體晶圓2653包括矽基板，或上面形成有材料層的其他恰當基板。半導體晶圓2653進一步包括各種摻雜區、介電特徵、多位準互連及類似者(形成於後續製造步驟)中的一或多者。
如上文所描述，與一些方法相比較，本案中之一種積體電路藉由在兩個電力軌條之間包括三個並行導線來提供緻密佈局配置，且進一步包括減小之佈局區域。
在一些實施例中，揭示一種積體電路，積體電路包括：一第一對電力軌條，電力軌條在一第一層中在一第一方向上延伸且在不同於第一方向之一第二方向上彼此分離； 一組導線，組導線與第一對電力軌條平行地配置於第一層中且配置於第一對電力軌條之間的三個金屬軌道中；一第一組主動區，第一組主動區在第一方向上延伸且在第二方向上彼此分離；一第一閘極，第一閘極沿著第二方向配置於不同於第一層的一第二層中且在一佈局視圖中跨過第一組主動區，其中第一閘極用以藉由一第一類型之一第一電晶體與一第二類型的一第二電晶體共用；以及一第二閘極及一第三閘極，第二閘極及第三閘極在第二方向上且平行於第一閘極延伸，且配置於第二層中，其中第二閘極用作一第三電晶體的一控制端子，且第三閘極用作一第四電晶體的一控制端子，第四電晶體耦接至第三電晶體的控制端子。在一些實施例中，第二閘極及第三閘極為一連續閘極結構的兩個部分；其中積體電路進一步包括：一淺溝槽隔離(STI)區，淺溝槽隔離區在第一方向上延伸且配置於第一組主動區之間；及一組閘極通孔，組閘極通孔耦接於第一閘極、閘極結構與組導線之間，其中組閘極通孔與淺溝槽隔離區重疊。在一些實施例中，積體電路進一步包括：一淺溝槽隔離區，淺溝槽隔離區在第一方向上延伸且配置於第一組主動區之間；及一組閘極通孔，組閘極通孔耦接於第一閘極、第二閘極及第三閘極與組導線之間，其中組閘極通孔與淺溝槽隔離區重疊。在一些實施例中，積體電路進一步包括：一第二電力軌條，第二電力軌條在第一對電力軌條之間配置於第一層中；及一第二組主動區，第二組主動區在第一方向上延伸且配置於第二電力軌條與第一 對電力軌條中的一者之間；其中第二閘極及第三閘極為在佈局視圖中跨過第二組主動區的一連續閘極結構之兩個部分，且閘極結構及第一閘極在第二方向上彼此分離；其中第二電力軌條與第一閘極及閘極結構重疊。在一些實施例中，積體電路進一步包括：淺溝槽隔離區，淺溝槽隔離區在第一方向上延伸且配置於第一組主動區與第二組主動區之間；及一組閘極通孔，組閘極通孔耦接於第一閘極、閘極結構與組導線之間，其中組閘極通孔與淺溝槽隔離區重疊；其中第一閘極進一步跨過第二組主動區及淺溝槽隔離區，且閘極結構進一步跨過第一組主動區及淺溝槽隔離區。在一些實施例中，積體電路進一步包括：一第二電力軌條，第二電力軌條在第一對電力軌條之間配置於第一層中；其中第二閘極及第三閘極係在第二電力軌條的相對側處。在一些實施例中，積體電路進一步包括一組閘極通孔，組閘極通孔耦接於第一閘極、第二閘極及第三閘極與組導線之間，其中組閘極通孔與第一組主動區中的至少一者重疊。在一些實施例中，第一對電力軌條、組導線及第一組主動區包括於一第一單元中。積體電路進一步包括一第二單元，第二單元具有：一第二組主動區，第二組主動區平行於第一組主動區；一第二對電力軌條，第二對電力軌條相鄰於第一對電力軌條中的一者配置，且在第二方向上彼此分離；及另一組導線，組導線在第二對電力軌條之間配置於三個軌道中。第二對電力軌條在佈局視圖中跨過第一閘極、第二閘極、第三閘極或其組合。
又揭示一種積體電路，積體電路包括：第一電晶體至第四電晶體，電晶體各自包括一閘極，其中第一電晶體至第四電晶體的閘極在一第一方向上延伸，且在不同於第一方向的一第二方向上彼此分離；多個電力軌條，電力軌條在第二方向上延伸且在第一方向上彼此分離；及一第一組導線，第一組導線在第二方向上延伸，其中第一組導線配置於電力軌條之間且在第一方向上彼此分離。積體電路進一步包括一淺溝槽隔離區，淺溝槽隔離區在第二方向上延伸且配置於電力軌條與多個閘極通孔之間，閘極通孔安置於第一電晶體至第四電晶體的閘極上閘極通孔中之至少兩者與淺溝槽隔離區重疊。在一些實施例中，積體電路進一步包括：一第二組導線，第二組導線在第二方向上延伸且在第一方向上彼此分離，其中第一組導線配置於一第一區中且第二組導線配置於一第二區中，第二區關於電力軌條之一第一軌係在第一區的相對側處。在一些實施例中，第一組導線及第二組導線配置於第二區中的三個軌道中。在一些實施例中，第三電晶體之閘極及第四電晶體的閘極跨過第一區及第二區。在一些實施例中，第三電晶體之閘極及第四電晶體的閘極經由第二組導線中的一者耦接在一起。在一些實施例中，第一電晶體至第四電晶體中之至少一者及第一電晶體至第四電晶體中的其他電晶體配置於電力軌條中之一第一軌的相對側處；其中電力軌條中之第一電力軌條在一佈局視圖中與第一電晶體至第四電晶體的閘極重疊。在一些實施例中，第一電晶體至第四電晶體中配 置於一第一區中的兩者用作一第一對互補電晶體，且配置於不同於第一區之一第二區中的其他兩個電晶體用作一第二對互補電晶體；其中第一區及第二區係在電力軌條中之一第一電力軌條的相對側處。在一些實施例中，積體電路進一步包括複數個主動區，主動區包括在第一電晶體至第四電晶體中，其中閘極通孔中之至少兩者與主動區中的一者重疊。
又揭示一種方法，方法包括以下操作：形成多個主動區，主動區在一第一方向上延伸；形成多個閘極，閘極在不同於第一方向的一第二方向上延伸；在閘極上形成一群第一閘極通孔，其中第一群閘極通孔與主動區重疊；形成一第一對電力軌條，第一對電力軌條在第一方向上延伸、與閘極重疊且在第二方向上彼此分離；及形成一第一組導線，第一組導線在第一對電力軌條之間配置於三個金屬軌道中。在一些實施例中，方法進一步包括以下操作：形成多個淺溝槽隔離區，淺溝槽隔離區在第一方向上延伸且配置於主動區之間；及在閘極上形成一第二群閘極通孔，其中第二群閘極通孔與淺溝槽隔離區重疊。在一些實施例中，方法進一步包括以下操作：相鄰於第一對電力軌條形成一第二對電力軌條；及形成一第二組導線，第二組導線在第二對電力軌條之間配置於三個軌道中。第一對電力軌條及第二對電力軌條包括於一積體電路中的不同單元中。在一些實施例中，形成第一組導線之操作包括：在不使用一罩幕情況下在三個金屬軌道中的一者中形成兩根導線，兩根 導線彼此分離。
前述內容概述若干實施例之特徵，使得熟習此項技術者可更佳地理解本案的一實施例之態樣。熟習此項技術者應瞭解，其可易於使用本案的一實施例作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本案的一實施例之精神及範疇，且此類等效構造可在本文中進行各種改變、取代及替代而不偏離本案的一實施例的精神及範疇。
110,120:主動區
201-209:導電圖案
301-306:閘極
401-402,403a-403b,404a-404b,405a-405b:導線
501-504:導電區段
601-602:導電跡線
710:淺溝槽隔離(STI)區
VD1-VD8:通孔
VG1-VG6:通孔
VM1-VM4:通孔
VN1-VN4:通孔
AA’,BB’:線

Claims (10)

  1. 一種積體電路，包含：一第一對電力軌條，在一第一層中於一第一方向上延伸且在不同於該第一方向的一第二方向上彼此分離；一組導線，該組導線與該第一對電力軌條平行地配置於該第一層中，其中該組導線於該第一對電力軌條之間配置於三個金屬軌道中；一第一組主動區，該第一組主動區在該第一方向上延伸且在該第二方向上彼此分離；一第一閘極，該第一閘極沿著該第二方向配置於不同於該第一層的一第二層中且在一佈局視圖中跨過該第一組主動區，其中該第一閘極用以由一第一類型之一第一電晶體與一第二類型的一第二電晶體共用；以及一第二閘極及一第三閘極，該第二閘極及該第三閘極在該第二方向上且平行於該第一閘極延伸，且配置於該第二層中，其中該第二閘極用作一第三電晶體的一控制端子，且該第三閘極用作一第四電晶體的一控制端子，該第四電晶體耦接至該第三電晶體的該控制端子，其中該第一電晶體的一端子與該第二電晶體的一第一端子及該第三電晶體的一第一端子耦接，以及該第二電晶體之不同於該第一端子的一第二端子與該第三電晶體之不同於該第一端子的一第二端子彼此耦接。
  2. 如請求項1所述之積體電路，進一步包含： 一淺溝槽隔離區，該淺溝槽隔離區在該第一方向上延伸且配置於該第一組主動區之間；以及一組閘極通孔，該組閘極通孔耦接於該第一閘極、該第二閘極及該第三閘極與該組導線之間，其中該組閘極通孔與該淺溝槽隔離區重疊。
  3. 如請求項1所述之積體電路，進一步包含：一第二電力軌條，該第二電力軌條在該第一對電力軌條之間配置於該第一層中；以及一第二組主動區，該第二組主動區在該第一方向上延伸且配置於該第二電力軌條與該第一對電力軌條中的一者之間；其中該第二閘極及該第三閘極為在該佈局視圖中跨過該第二組主動區的一連續閘極結構的兩個部分，且該連續閘極結構及該第一閘極在該第二方向上彼此分離；其中該第二電力軌條與該第一閘極及該閘極結構重疊。
  4. 如請求項1所述之積體電路，進一步包含：一第二電力軌條，該第二電力軌條在該第一對電力軌條之間配置於該第一層中；其中該第二閘極及該第三閘極係在該第二電力軌條的相對側處。
  5. 如請求項1所述之積體電路，進一步包含：一組閘極通孔，該組閘極通孔耦接於該第一閘極、該第二閘極及該第三閘極與該組導線之間，其中該組閘極通孔與該第一組主動區中的至少一者重疊。
  6. 如請求項1所述之積體電路，其中該第一對電力軌條、該組導線及該第一組主動區包括於一第一單元中；其中該積體電路進一步包含一第二單元，該第二單元包含：一第二組主動區，該第二組主動區平行於該第一組主動區；一第二對電力軌條，該第二對電力軌條相鄰於該第一對電力軌條中的一者配置，且在該第二方向上彼此分離；以及另一組導線，該組導線在該第二對電力軌條之間配置於三個軌道中；其中該第二對電力軌條在該佈局視圖中跨過該第一閘極、該第二閘極、該第三閘極或其組合。
  7. 一種積體電路，包含：第一電晶體至第四電晶體各自包括一閘極，其中該第一電晶體至該第四電晶體的該些閘極在一第一方向上延伸，且在不同於該第一方向的一第二方向上彼此分離； 一第一導電圖案，沿該第一方向延伸，並對應於該第一電晶體與該第二電晶體二者之耦接在一起的端點，並更與該第三電晶體與該第四電晶體二者的端點耦接；複數個電力軌條，該些電力軌條在該第二方向上延伸且在該第一方向上彼此分離；一第一組導線，該第一組導線在該第二方向上延伸，其中該第一組導線配置於該些電力軌條之間且在該第一方向上彼此分離；一淺溝槽隔離區，該淺溝槽隔離區在該第二方向上延伸且配置於該些電力軌條之間；以及複數個閘極通孔，該些閘極通孔安置於該第一電晶體至該第四電晶體的該些閘極上，其中該些閘極通孔中的至少兩者與該淺溝槽隔離區重疊。
  8. 如請求項7所述之積體電路，其中該第一電晶體至該第四電晶體中的兩者配置於一第一區中，且用作一第一對互補電晶體，且該第一電晶體至該第四電晶體中的其他兩個電晶體配置於不同於該第一區的一第二區中，用作一第二對互補電晶體；其中該第一區及該第二區係在該些電力軌條中之一第一軌條的相對側處。
  9. 一種積體電路的製造方法，包含以下步驟： 形成複數個主動區，該些主動區在一第一方向上延伸；形成複數個閘極，該些閘極在不同於該第一方向的一第二方向上延伸；在該些閘極上形成一第一群閘極通孔，其中該第一群閘極通孔與該些主動區重疊；形成一第一對電力軌條，該第一對電力軌條在該第一方向上延伸、與該些閘極重疊且在該第二方向上彼此分離；以及形成一第一組導線，該第一組導線在該第一對電力軌條之間配置於三個金屬軌道中。
  10. 如請求項9所述之積體電路的製造方法，進一步包含以下步驟：相鄰於該第一對電力軌條形成一第二對電力軌條；以及形成一第二組導線，該第二組導線在該第二對電力軌條之間配置於三個軌道中；其中該第一對電力軌條及該第二對電力軌條包括於一積體電路中的不同單元中。
TW109140303A 2020-09-18 2020-11-18 積體電路及其製造方法 TWI793472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/025,983 US11710743B2 (en) 2020-09-18 2020-09-18 Integrated circuit
US17/025,983 2020-09-18

Publications (2)

Publication Number Publication Date
TW202213636A TW202213636A (zh) 2022-04-01
TWI793472B true TWI793472B (zh) 2023-02-21

Family

ID=79013061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140303A TWI793472B (zh) 2020-09-18 2020-11-18 積體電路及其製造方法

Country Status (5)

Country Link
US (4) US11710743B2 (zh)
KR (2) KR20220037925A (zh)
CN (1) CN113889470A (zh)
DE (1) DE102020124907B4 (zh)
TW (1) TWI793472B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230022681A1 (en) * 2021-07-22 2023-01-26 Qualcomm Incorporated Cell architecture for a semiconductor device
US20230282644A1 (en) * 2022-03-03 2023-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Layout design for rf circuit
US12057390B2 (en) * 2022-05-24 2024-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain isolation structure, layout, and method
US20240038762A1 (en) * 2022-07-27 2024-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
US20240105727A1 (en) * 2022-09-23 2024-03-28 Apple Inc. Vertical Transistor Cell Structures Utilizing Topside and Backside Resources
US12408317B2 (en) 2022-09-23 2025-09-02 Apple Inc. SRAM macro design architecture
US12538582B2 (en) * 2023-01-03 2026-01-27 Globalfoundries U.S. Inc. Integrated circuit structure with multi-row cell for accommodating mixed track height

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283871A1 (en) * 2007-05-15 2008-11-20 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
JP5552775B2 (ja) 2009-08-28 2014-07-16 ソニー株式会社 半導体集積回路
US9767243B2 (en) 2014-05-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of layout design for integrated circuits
US9780082B2 (en) 2015-03-12 2017-10-03 Samsung Electronics Co., Ltd. Semiconductor device, layout system, and standard cell library
US20170213847A1 (en) * 2016-01-05 2017-07-27 Bitfury Group Limited Layouts of transmission gates and related systems and techniques
KR102497218B1 (ko) 2016-04-29 2023-02-07 삼성전자 주식회사 복합 논리 셀을 포함하는 집적 회로
US10277227B2 (en) * 2016-05-31 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device layout
US10109507B2 (en) 2016-06-01 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fluorine contamination control in semiconductor manufacturing process
US10270430B2 (en) 2016-12-28 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cell of transmission gate free circuit and integrated circuit and integrated circuit layout including the same
KR102387949B1 (ko) 2017-05-24 2022-04-18 삼성전자주식회사 집적회로 소자
US10050045B1 (en) * 2017-06-16 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell with balanced write port
US10734321B2 (en) * 2017-09-28 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
DE102018123548B4 (de) * 2017-09-28 2025-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrierte schaltung und verfahren zur herstellung derselben
US10733352B2 (en) * 2017-11-21 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and layout method for standard cell structures
CN110571195B (zh) * 2018-06-05 2021-12-21 中芯国际集成电路制造(上海)有限公司 一种sram及其制造方法和电子装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283871A1 (en) * 2007-05-15 2008-11-20 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Also Published As

Publication number Publication date
US11710743B2 (en) 2023-07-25
TW202213636A (zh) 2022-04-01
DE102020124907B4 (de) 2023-12-07
KR20220159317A (ko) 2022-12-02
US12300699B2 (en) 2025-05-13
US20220093646A1 (en) 2022-03-24
US20220367519A1 (en) 2022-11-17
KR102603496B1 (ko) 2023-11-16
US20230317730A1 (en) 2023-10-05
US20250267936A1 (en) 2025-08-21
KR20220037925A (ko) 2022-03-25
CN113889470A (zh) 2022-01-04
DE102020124907A1 (de) 2022-03-24

Similar Documents

Publication Publication Date Title
TWI793472B (zh) 積體電路及其製造方法
US10776557B2 (en) Integrated circuit structure
US11675961B2 (en) Engineering change order cell structure having always-on transistor
TWI768371B (zh) 半導體元件、積體電路與積體電路設計系統
KR102469130B1 (ko) 집적 회로 및 그 제조 방법
TWI778603B (zh) 積體電路及其製造方法
US12113051B2 (en) Die to die interface circuit
KR20230021057A (ko) 반도체 디바이스들을 위한 게이트 구조물
US11494542B2 (en) Semiconductor device, method of generating layout diagram and system for same
US12513977B2 (en) Semiconductor cell and active area arrangement
CN223694220U (zh) 半导体装置的单元区域及半导体装置
TWI846509B (zh) 積體電路及其製造方法
US12450417B2 (en) Semiconductor metal layer structure over cell region