TWI791835B - 高壓崩潰漸縮型垂直導電接面電晶體 - Google Patents

Abstract

一種垂直導電接面電晶體設備包含一多層半導體單位晶胞，該多層半導體單位晶胞具有一基板、磊晶漂移層、磊晶通道層、閘極區以及通道控制區。該基板係碳化矽(SiC)。該磊晶漂移層包含SiC且形成於該基板之頂面上。該磊晶通道層包含SiC且形成於該磊晶漂移層之一頂面上，其中該磊晶通道層之一側壁與垂直方向成一角。該閘極區形成於該磊晶通道層之該側壁中，該閘極區具有平行於該側壁之一內部閘極區邊界。該通道控制區處於該磊晶通道層中且具有以該內部閘極區邊界為界之一寬度。該通道控制區在沿著該垂直方向截取之一平面中具有一梯形橫截面。

Description

高壓崩潰漸縮型垂直導電接面電晶體

相關申請案

本申請主張在2018年5月31日提交且標題為「高壓崩潰漸縮型垂直導電接面電晶體(HIGH VOLTAGE BREAKDOWN TAPERED VERTICAL CONDUCTION JUNCTION TRANSISTOR)」之美國非臨時專利申請案第15/994,200號之權益，該美國非臨時專利申請案係出於所有目的特此以引用方式併入。

本發明係有關於高壓崩潰漸縮型垂直導電接面電晶體。

高能效電力管理技術在根本上係基於半導體開關。此等開關管理自瓦特(W)位準至兆瓦(MW)級別之電力。矽已成為藉由絕緣閘極雙極電晶體(insulated gate bipolar transistor；IGBT)實現之此類開關的主力。數位電力管理技術繼續發展，從而提供電力轉換效率之顯著改良。交流至直流(AC-DC)及直流至直流(DC-DC)轉換器之電力轉換效率現在接近80%至90%。高效率電力轉換器之附加益處係損耗減少及控制電力系統所需的反相器及調節器的大小減小。不幸地，矽在可供用於進一步改良下一代電力轉換器所需的開關的損耗減少、成本降低及效能提高的材料性質方面在根本上受限制。矽之關鍵侷限性係藉由材料化學純度及結晶結構可達成的本徵電崩潰強度，現在，該關鍵侷限性嚴重地限制開關裝置能夠製造成多小及可能的轉換效率。電氣開關之臨界參數係裝置之導通電阻、開關或閘極電容、崩潰電壓能力，及半導體之熱導率。

由於矽在滿足上文列舉之所有準則方面在根本上受限制，因此迫切需要開發新材料及裝置，該等新材料及裝置能夠改良開關速度、增大崩潰電壓公差、減少導通狀態下時的傳導損耗且提供能夠改良裝置之熱管理的材料性質。

在某些實施例中，一種垂直導電接面電晶體設備包含一多層半導體單位晶胞。該多層半導體單位晶胞包含一基板、一磊晶漂移層、一磊晶通道層、一閘極區以及一通道控制區。該基板係一碳化矽(SiC)基板，其中該多層半導體單位晶胞之一垂直方向垂直於該基板之一頂面。該磊晶漂移層包含SiC且形成於該基板之該頂面上。該磊晶通道層包含SiC且形成於該磊晶漂移層之一頂面上，其中該磊晶通道層之一側壁與該垂直方向成一角，使得該磊晶通道層漸縮。該閘極區形成於該磊晶通道層之該側壁中，該閘極區具有平行於該側壁之一內部閘極區邊界。該通道控制區處於該磊晶通道層中且具有以該內部閘極區邊界為界之一寬度。該通道控制區在沿著該垂直方向截取之一平面中具有一梯形橫截面。

在某些實施例中，一種用於形成一垂直導電接面電晶體之方法包含提供一基板，該基板係一碳化矽(SiC)基板。該垂直導電接面電晶體之一垂直方向垂直於該基板之一頂面。在該基板之該頂面上形成多個包含SiC之磊晶層。該複數個磊晶層包含一磊晶通道層。在該複數個磊晶層之一頂面上形成一犧牲遮罩層。在該犧牲遮罩層之一頂面上形成一光阻劑層。該方法亦包括選擇性地移除該光阻劑層之一部分，其中該光阻劑層之一剩餘部分具有與該垂直方向成一角之一第一特徵。藉由將該光阻劑層之該剩餘部分用作一遮罩來選擇性地移除該犧牲遮罩層之一部分，其中該犧牲遮罩層之一剩餘部分具有與該垂直方向成一角之一第二特徵。使用該第二特徵在該磊晶通道層中形成一側壁，該側壁與該垂直方向成一角。在該側壁中形成一閘極區，該閘極區具有平行於該側壁之一內部閘極區邊界。該通道層中之一通道控制區具有以該內部閘極區邊界為界之一寬度，且在沿著該垂直方向截取之一平面中具有成梯形之一橫截面。

本發明闡述具有改良之電流控制的垂直導電接面電晶體，及實現針對改良之電力開關之要求的低成本製造方法。電晶體裝置具有具梯形橫截面之漸縮通道控制區，漸縮通道控制區提供創建比習知裝置均勻之夾斷區的空乏區。閘極區形成於通道控制區之有角度側壁上，使得側壁之內表面相對於裝置之垂直軸線漸縮。由於最佳且小的閘極控制結構，本發明實施例改良開關速度及操作頻率。與可比較的垂直導電金屬氧化物半導體(metal-oxide-semiconductor；MOS)類型裝置相比，所揭示的接面效應垂直導電裝置展現有利的較小閘極電容。

本發明裝置亦併入複數個層及區，其中多層結構之層中之一者經指派為漂移區，該漂移區與通道層及其中限定之區分離，且具有不同於通道層及其中限定之區的功能及電子載流子摻雜濃度，此使得能夠改良對裝置之開關特性的控制。即，控制將藉由基本上經由漂移區層的裝置之導通電阻及崩潰電壓及用於通道層及區的用於藉由控制閘極之動作來控制開關之導通及斷開狀態的開關電壓改良。

本發明裝置係使用諸如4H-SiC多型的包含碳化矽(SiC)之半導體之高壓崩潰開關。4H-SiC晶體結構使該半導體能夠展現寬帶隙能及高熱導率之有利性質。存在許多的SiC多型(例如，6H、4H、3H等)；然而，4H多型對於塊體晶體生長係理想的，且呈現最大之帶隙能(3.23eV @ 300K)。對於電氣開關應用、特別對於單極開關，諸如SiC的間接帶隙半導體優於直接帶隙半導體。此係因為諸如輻射複合及雪崩崩潰機制之基本物理過程。

碳化矽係IV族半導體，且容易自本徵n型及p型導電類型轉變。事實上，普通的成熟離子植入方法能夠用於將雜質原子直接植入至SiC宿主晶體中，且因此以高絕對之空間精度來操縱導電類型。另外，4H-SiC (0001)晶體沿著c軸呈極性，且展現獨特之碳面及矽面。因此，亦可製備(0001)定向表面以展現Si面或(000-1) C面。本發明之裝置及方法有利地呈現在暴露時改良與金屬導體之電氣接觸的4H-SiC晶體表面。碳化矽(SiC)單晶半導體展現非常有利的材料性質，諸如寬帶隙能及高壓崩潰強度。儘管在本文中應主要關於4H-SiC來闡述實施例，但亦可使用SiC之其他多型，諸如6H-SiC。具有能夠併入諸如SiC或其他化合物半導體之寬帶隙半導體材料之使用的性質的其他基板亦係可能的。

在本發明中，術語「通道控制區」及「通道區」應互換地使用。汲極層亦可被稱為汲極歐姆層或汲極歐姆半導體層。類似地，源極層可被稱為源極歐姆層或源極歐姆半導體層。此外，「基板結構」或「SiC物件」應指具有已形成於基板上之磊晶層的基板。垂直開關

一般而言，電氣開關係具有輸入端子、輸出端子及控制端子之三端裝置。雙穩態兩端開關亦係可能的；然而，3端裝置提供更好的屬性，例如效率及開關能量。電氣開關能夠具有橫向或垂直組態，其中端視例如電力管理裝置之開關應用或用於射頻應用之高頻開關來選擇橫向對垂直裝置操作的使用。

圖1A展示習知橫向導電裝置100之透視圖，而圖1B展示習知垂直導電裝置101。圖1A中之橫向開關100係以4H-SiC實施且包括基板125，該基板上安裝有源極105、閘極110、汲極115及通道120。導電通道120具有尺寸L_CH x W_CH x t_CH且載運電流，如箭頭121所示意地展示。橫向開關100沿著源極區105與汲極區115之間的通道120導電，而閘極110控制通道120之導電狀態。電流面密度J _橫向 因此縮放為J _橫向

W_CH ×t_CH 。橫向裝置100需要大的面內通道長度L_CH以支援預定電崩潰電壓。必然地，橫向裝置100需要基本上絕緣之基板125以防止自通道120漏電。

相比之下，圖1B之垂直開關101具有導電基板結構160。基板結構160可包括諸如通道層及漂移層之磊晶層，為清楚起見，未描繪該等磊晶層。導電通道(不可見)定位在基板結構160之塊體內。源極150、汲極170及閘極155控制垂直穿過裝置之通道導電，由箭頭165示意性地指示。通道體積隨源極區150下面之面積縮放，且由Wx ×Wy ×L_CH 給出，其中Wx及Wy係源極150之水平尺寸，且L_CH係通道層之長度(即，圖1B中之垂直厚度)。垂直電流面密度J _垂直 縮放為：J _垂直

Wx ×Wy 。在垂直裝置101中，基板結構160之磊晶層堆疊係用於供應大的通道長度L_CH以支援所需之電崩潰電壓V_BR 。當評估橫向或垂直電力開關之商業可行性時，裝置之單位面積成本係最重要參數中之一者。由於對開關中之電流處置與接觸通道之源極的面積成比例，因此藉由比較圖1A及圖1B可見，裝置101之垂直開關組態係面積有效的。因此，垂直導電電力開關比橫向拓撲更有效地利用晶片面積，且達成較低成本。

圖2係根據某些實施例之具有高壓崩潰的漸縮型垂直導電接面電晶體的透視圖。圖2係以4H-SiC實現之3端開關裝置的單位晶胞200之一部分之三維橫截面。裝置之單位晶胞200將藉由橫向尺寸W _晶胞 來闡述，使得複數個單位晶胞200橫向地毗連以形成完整之開關裝置。指長y _晶胞 可等於W _晶胞 ，或比W _晶胞 長。源極210及汲極240展示為具有源極層215及汲極層245，該源極層及汲極層係薄n ⁺⁺ 區且充當歐姆半導體層。通道區220展示為具有通道長度L_CH ，其中通道區220唯一地漸縮，使得該通道區具有在圖2之垂直平面中的近似梯形之橫截面。因此，通道區220之側壁有坡度。閘極區250形成於通道層之有角度側壁內，使得通道區220以閘極區250為界。如本發明中應闡述的，在通道區220之側壁中具有有角度閘極區250之通道區220的此漸縮組態提供穿過裝置之均勻電流。提供裝置之崩潰電壓控制之阻斷層係藉由具有長度L _漂移 之漂移層230獲得，其中該漂移層經特別設計以提供裝置在斷開狀態(即，絕緣)下之額定崩潰電壓。漂移層厚度及摻雜位準亦必須在處於導電導通狀態下時充當低電阻(高電導)且因此充當低歐姆損失層。在下文闡述摻雜位準與厚度之間的此折中。電壓崩潰

圖3提供3端開關操作特性之曲線圖300，展示了垂直開關技術之閘極控制電容

對導通狀態電阻R_DS-on 之變化的曲線310。圖3展示具有閘極G、源極S及汲極D之一般電力開關305的能夠如何權衡導通電阻R_DS-on 對閘極電容Q _閘極 。開關效能FOM =R_DS-on ×Q _閘極 係電力開關之重要優質因數，其中一般而言，最佳化開關效能係在乘積R_DS-on ×Q _閘極 達到最小時。開關之理想操作點在圖3中展示為點315，在該點處，FOM減至最小，以便關於開關速度及損耗達到最佳裝置效能。此實現開關之最低導電損耗及最快開關時間。電力管理之適當開關效能係針對R_DS-on ≤ 1Ω及Q _閘極 ≤ 100nC，使得裝置展現0 ≤FOM ≤ 100 Ω.nC，且更佳地，R_DS-on ≤ 100 mΩ及Q _閘極 ≤ 100nC，從而實現能夠具有約10kHz至10MHz或更高頻率之操作的開關。低閘極電荷Q_閘極 實現更快之開關及恢復時間，及較小之開關損失。接近100kHz至10MHz之較高頻率操作使得能夠製造較小之DC-DC及AC-DC轉換器，此係因為所需之電容及電感實際上較小。

圖4根據某些實施例展示具有單獨的通道控制及崩潰電壓控制區之垂直開關400的示意性功能區塊。開關400具有源極電極410、源極層415 (源極層在本發明中亦可被稱為源極歐姆層或源極歐姆半導體層)、通道層420、漂移層430、基板435、汲極層445 (汲極層在本發明中亦可被稱為汲極歐姆層或汲極歐姆半導體層)及汲極電極440。基板435、漂移層430、通道層420及源極歐姆層415可全部為SiC之多型，諸如4H-SiC。裝置操作被分割成兩個部分：(i)源極電極410與汲極電極440之間的導電通道之閘極控制，及(ii)提供所需阻斷電壓效能之高壓崩潰漂移區430。箭頭425指示通道層420之閘極控制，其中通道控制狀態零在裝置400關閉時。藉由控制漂移層430中之層厚度432及電荷載流子密度N_D 而在漂移層430中實現崩潰控制。

在圖4中，承受阻斷狀態下之預定高壓所需之漂移層430的結晶4H-SiC材料之實體厚度432主要藉由載流子類型、活化載流子濃度及晶體品質來判定。具有與通道層之摻雜可分開組態之漂移層係本發明實施例之垂直開關的益處之一。此外，電流導電期間之正向電壓降對於具有較高崩潰電壓能力之裝置較大，因此獲得儘可能接近半導體材料之內在能力的裝置崩潰電壓能力以達成最佳化裝置效能係重要的。

使用關係

自臨界崩潰場E _臨界 來計算4H-SiC之崩潰電壓，其中ε_SiC 係介電常數，q係電子電荷，且N_D 係電荷載流子密度。具給定摻雜密度之4H-SiC半導體層能夠製造地足夠厚，以支援崩潰時的反向偏壓空乏層寬度。然而，若阻斷半導體層厚度小於達到完全空乏所需之厚度，則裝置將穿通；亦即，空乏層將在崩潰之前到達n ⁺ -n ^- 界面。因此，當反向偏壓進一步增大時，裝置將永久地崩潰。

圖5之曲線圖500係二極體之完全帶結構的唯一計算，展示了基於薛定諤-泊松方程之帶邊緣之空乏區。曲線圖500表示空間能帶結構及處於平衡下之突變同質接面4H-SiC二極體505之空乏層。二極體505具有n ⁺ 基板層530、n ^- 層520及p ⁺ 層510以形成n ⁺ -n ^- -p ⁺ 結構。裝置之垂直方向z被示出。針對n ^- 漂移(或阻斷)層520的具有值

= 1μm、2μm及5μm之漂移區長度(層厚度)，在曲線圖500中展示導帶(曲線501)及價帶(曲線502)之空間變化。在此實例組態中，摻雜層包含：

(對於層520)，

(對於層510)，

(對於層530)。

圖6之曲線圖600繪示給定4H-SiC磊晶層厚度的計算之理想突變接面崩潰電壓對材料供體摻雜濃度(V_BR vs.N_D )之參數曲線(例如，曲線610、611)以及關於穿通之理想突變情況的線615。展示了關於膜厚度t_epi、供體濃度及崩潰電壓能力闡述4H-SiC性質之參數曲線。若漂移區厚度L_n 小於支援給定的反向偏壓所需之必要空乏寬度，則穿通條件將出現。針對給定摻雜及所得崩潰效能，理想曲線與穿通曲線(例如，t_epi=5.5 μm之曲線610)相交之點係4H-SiC的最佳厚度。舉例而言，參考穿通曲線圖600，針對供體型摻雜密度N_d = 10¹⁶ cm^-3 ，t_epi=5.5 μm之4H-SiC條之曲線610可阻斷V_BR = 1kV。可藉由參考圖6之曲線來選擇4H-SiC膜及基板(即，磊晶層及磊晶層形成所在之基板)的摻雜及厚度。舉例而言，可為通道層選擇一摻雜濃度，且為漂移(崩潰)層選擇一不同的摻雜濃度。在另一實施例中，可選擇摻雜濃度以實現所要崩潰電壓之最佳厚度。在又一實施例中，可設置崩潰電壓，且i)可基於特定摻雜濃度自曲線圖600判定層厚度，或ii)可基於特定層厚度自曲線圖600判定摻雜濃度。曲線圖600之曲線唯一地提供層厚度、摻雜濃度及崩潰電壓的參數之間的關係。

重摻雜n+基板530上之電位降將很小，且亦具有低阻斷電壓能力。將n+基板530之厚度減至最小以進一步減小裝置505之總垂直電阻因此係有利的。針對給定摻雜及所得崩潰/阻斷效能，選取理想曲線與穿通曲線相交之點作為4H-SiC條(基板及磊晶層)之最佳厚度。

在本發明實施例中，圖6之曲線用於針對4H-SiC之給定厚度建構最佳厚度，以便支援給定供體摻雜濃度。圖7之曲線720展示最佳地支援所要供體摻雜濃度N_D 必需之4H-SiC膜厚度的變化。圖7所示之垂直開關層堆疊750包含兩個歐姆高摻雜n+區：n+源極區752及n+汲極區758 (N_d = 10¹⁹ cm^-3 )，該等n+區夾住通道層754及高壓阻斷漂移層756。漂移層756介於n+汲極區758與通道層754之間。阻斷漂移層756可經設計以例如具有崩潰電壓V_BR = 1.1kV。參考圖6之曲線圖600，y軸值V_BR = 1.1kV與參數曲線611相交，使得對於層厚度t_epi=10.5 μm，所需摻雜密度係N _漂移 = 8×10¹⁵ cm^-3 。

圖7展示垂直開關區相關的針對給定供體濃度之計算最佳4H-SiC厚度。N _漂移 = 8 × 10¹⁵ cm^-3 情況下的漂移層之計算最佳厚度係L _漂移 =10.5 μm，由點710指示。通道層亦選自可小於或等於漂移層之低供體密度摻雜。因此規定圖4所示之裝置的電壓崩潰準則。

對於具有使用接面場效之閘極控制之開關，針對斷開狀態及導通狀態來調變空乏區，以允許電流在裝置之源極觸點與汲極觸點之間垂直地流動。因此，能夠針對垂直開關所需之每一供體摻雜濃度來最佳化在圖5及圖6之曲線圖中模型化的在4H-SiC塊體n+基板上之裝置磊晶層堆疊750。舉例而言，為了實現所要或規定崩潰電壓，圖6之曲線圖可用於找出漂移區之最佳摻雜濃度。因而，使用判定之最佳化摻雜濃度，圖7可用於找出漂移區之最佳厚度。由於漂移區主要支援總開關之崩潰電壓，因此設計漂移區以實現開關之崩潰規格使垂直開關中的其他層能夠較薄。換言之，藉由使通道區與漂移區解耦，通道區可比在習知裝置中薄，且因此閘極電容減小。在圖5至圖6之實例中，漂移區需要如圖7中之點715及710所示的磊晶層厚度及摻雜。n+4H-SiC基板明顯地僅需要具有根據曲線720上之點725的相對較小厚度，且因此超過725之較厚基板厚度只是不必要地增加開關的垂直導電。

總導通電阻R_DS-on 可藉由參考分解組件電阻之圖8來估計。裝置800具有具厚度L_CH 之通道層810、具厚度L_漂移 之n- 4H-SiC漂移層820及具厚度L_基板 之n+ 4H-SiC基板830。裝置800之橫向寬度係L_間距 。就比電阻而言：

(方程1) 通道層及漂移層電阻係實例實施例中之最大貢獻者(其中q =電荷)：

(方程2)

(方程3)

(方程4)

對於高品質4H-SiC材料之情況，電子遷移率

，L­ _通道 = 3μm，L _漂移 = 10 μm，L _基板 = 350 μm (對於150 mm直徑晶片)，N_{D( 通道 )} = 5×10¹⁵ cm^-3 ，N_{D( 漂移 )} = 8 × 10¹⁵ cm^-3 及N_{D( 基板 )} = 1 × 10¹⁸ cm^-3 。

假設簡單的阻性加熱，通道區將有可能產生導通狀態下之歐姆加熱的大部分。結晶SiC之高熱導率對耗散裝置內之熱負荷非常有利，且因此，SiC漂移區及基板區充當整合式散熱件以擴散熱負荷。類似地，緻密的源極及閘極金屬電極包裝密度促進熱負荷之耗散。此係SiC材料與GaAs及Si相比的主要優點中之一者，其中自熱效應提供功率密度之重大限制。

請注意，4H-SiC塊體基板之種子部分可以含有大量的不利結晶瑕疵(例如，微管及多型內含物)。因此，接近且含有種子晶體之材料區可展現基本上次於上文引用的高晶體品質值之電子遷移率。稍後在本發明中闡述之物理氣相輸送(physical vapor transport；PVT)生長方法改良隨生長之塊體材料的厚度而變的4H-SiC結晶完美。PVT生長條件之週期性條件(通常使用氮)亦用於PVT生長期間之多型控制。在某些實施例中，塊體PVT基板之此種子部分在自最後的裝置堆疊移除時在減小整體導通電阻方面有益。

圖8與圖9之比較展示，在某些實施例中，垂直開關導通狀態電阻之改良可藉由最佳化塊體n+ SiC基板之厚度來實現。圖8之裝置800具有厚度830 (L_基板 )為約350 μm之SiC基板，其中基板對導通電阻之貢獻為

。圖9之裝置900具有較薄SiC基板，其中厚度930 (L_{基板 _2} )為大約50 μm。厚度L_{基板 _2} 可有利地減小，此係因為裝置900之崩潰電壓主要藉由針對漂移區L_漂移 判定之最佳厚度及摻雜濃度來控制。因此，裝置900中之基板對導通電阻的貢獻與裝置800相比減小，從而導致裝置900之導通狀態電阻與裝置800相比整體減小。

因此，如參考圖6至圖7所論述的，沿著垂直方向量測之磊晶漂移層之總最佳厚度經有利地選擇，以在不過分地增大裝置導通電阻的情況下承受預定崩潰電壓。在某些實施例中，崩潰電壓係藉由選擇漂移層厚度來實現，該漂移層厚度在5.5 µm至45.5 µm之範圍內。磊晶漂移層之總厚度具有與磊晶漂移層之總厚度成反比關係之一總摻雜濃度。該總摻雜濃度可在1x10¹⁵ cm^-3 至2x10¹⁶ cm^-3 、諸如7x10¹⁵ cm^-3 至9x10¹⁵ cm^-3 之範圍內。磊晶漂移層之總厚度可例如在10µm至11µm之範圍內以達成層之塊體內的嚴格受控摻雜濃度，或在10µm至100µm之範圍內以達成較高崩潰電壓。通道控制區

通道控制區控制裝置中之垂直電流。眾所周知，SiC之本徵氧化物係需要低漏電、低界面陷阱密度及高可靠性之製造的挑戰。因此，雖然有可能，但金屬氧化物半導體(MOS)場效通道控制帶來技術挑戰，且因此使成本增加。在本發明實施例中，選擇接面場效用來控制通道。

在圖10A至圖10B中示意性地展示本發明實施例之3端垂直開關之一般功能。裝置1000在功能上劃分為通道控制區1020及崩潰電壓控制區1030。裝置1000在圖10A中展示為斷開(通道控制狀態1025 = 0，其中電流被阻斷)，且在圖10B中展示為導通(通道控制狀態1027 = 1，其中電流導通)。亦即，圖10A展示阻斷狀態1025下之裝置1000，其中垂直導電電流由通道控制區1020中之空乏場1022抑制。相反地，在開關導電狀態1027下，空乏場1022比圖10A中的小，從而允許垂直電流在源極1010與汲極1040之間流動，如箭頭1070所指示。崩潰電壓控制將藉由組態描繪為SiC塊之4H-SiC基板結構1080中的材料性質在區1030中實現。4H-SiC基板結構1080包括一背面基板及諸如漂移層等額外磊晶層，其中為清楚起見，未展示此等個別層。

選擇本發明實施例中之通道控制區之橫截面形狀以達成為裝置操作及裝置製造兩者提供的獨特性質。圖11A展示具有矩形橫截面之習知通道控制區1110。若使用相對的導電類型材料形成對稱同質接面，其中p⁺ 區1105及1115係夾住寬度1140之均勻n^- 通道控制區1110之閘極區，則在空間上沿著水平軸1120之空乏位能場可如圖12A中的特定曲線所示，該特定曲線對應於特定通道寬度

。端視p+區及n-區的摻雜濃度及通道區之一寬度，導帶及(曲線1201)價帶(曲線1202)空間變化可如圖12A所示。舉例而言，

的恆定通道寬度1140 = 2μm可具有如圖12A之曲線1210所示的空間能帶結構，且對於在垂直軸線Z上之任何位置截取的任何水平切片可相同。

相反地，在圖11B之垂直橫截面中以1150展示之梯形通道區具有頂部寬度1160，該頂部寬度1160小於底部寬度1161，使得通道控制區1150向上漸縮。側壁1170具有相對於垂直方向Z量測之角θ_{_SW} ，該角可在2度至30度、諸如15度至30度之範圍內。在某些實施例中，有角度側壁1170可沿著側壁之長度而非沿著圖11B所示之線性壁凸或凹。側壁1170可表示在水平面中具有矩形橫截面之電晶體裝置(例如，圖2所示之單位晶胞)的相對壁，或可在水平面中具有圓形橫截面之電晶體裝置的單一側壁(即，在通道控制區1150係截圓錐形的情況下)。閘極區1180及1185係形成於側壁1170中之p+區，其中閘極區1180及1185之內部邊界1181及1186分別平行於側壁1170。

如圖12A所示，沿著垂直軸線Z截取之各種水平切片之通道區的空間能帶結構可達成位能剖面的連續變化。舉例而言，靠近頂部寬度1160

，通道區可具有如圖12A之曲線1210所示的空間能帶結構，而靠近底部通道寬度1161

，通道區可具有如圖12A之曲線1230所示的空間能帶結構。梯形通道區1150之電子功能與習知矩形通道區1110相比因此明顯不同，且具有針對包含單獨的通道控制區及崩潰電壓區之垂直導電開關之可能操作的直接暗示。在某些實施例中，通道區1150之頂部寬度1160可小於或等於3.5 µm，諸如小於或等於1.5 µm，其中垂直方向Z上之厚度1190 (即，圖8中之通道長度L_CH )在1 µm至5 µm之範圍內。

圖12B展示梯形通道控制區1150之構造幾何的可能變化，梯形通道控制區1150具有通道長度1190、側壁斜坡角θ_SW 、頂部通道寬度w_T 1160及底部通道寬度(楔形底部寬度)w _B 1161。圖12B展示針對各種側壁斜坡角之給定頂部通道寬度所需的通道區之底部寬度，其中該角係相對於裝置堆疊之垂直軸線(即，生長方向)。對於在2 ≤L_CH ≤ 4μ m範圍內之各種通道長度1190及W _T =1μm 之頂部通道寬度1160的實施例，圖12B之曲線圖計算隨預先選擇之側壁斜坡θ_SW 變化的底部通道寬度1161的變化。對於閘極之窄頂部通道寬度(藉由微影製程限定)，諸如圖12B中之W _T = 1μm ，側壁斜坡角通常係由蝕刻製程判定之技術因素。對於給定製程，亦可被工程化的所得側壁斜坡產生通道梯形之底部寬度。

鑒於以上論述，合併用於控制源極與汲極之間的空乏及位能障壁之接面場效(junction field effect；JFE)之開關組態將藉由圖13及圖14來闡述。在圖13中展示了具有均勻寬度通道區1340之習知JFE裝置1300。源極電極1310及汲極電極1350分別藉由源極及汲極歐姆半導體層1315及1345接觸。在某些實施例中，歐姆半導體層1315及1345係高摻雜供體n ⁺ 半導體材料。高供體摻雜n ^- 通道區1340之一部分藉由高受體摻雜p ⁺ 閘極區1320及1325接觸。裝置操作關於鏡軸線1305對稱。閘極電極1330及1335保持同一電位，且因此形成閘極區1320與1325之間的空乏區，該空乏區能夠藉由閘極1320與源極電極1310之間的電壓差來控制。若源極電極1310與汲極電極1350之間存在巨大的電子位能，則垂直地電子流動將被抑制。此可藉由源極電極1310、通道區1340及閘極區1320及1325之間的橫向p ⁺ -n ^- -p ⁺ 及垂直p ⁺ -n ^- -n ⁺ 空乏場設置來實現。

圖14根據某些實施例展示3端JFE垂直導體電晶體裝置1400。裝置1400類似於裝置1300，但具有由p ⁺ 閘極區1420及1425以及相應閘極電極1430及1435夾住之梯形通道區1440的可區別特徵。另外，通道控制區1440在厚度及摻雜濃度上不同於介於通道控制區1440與汲極1450之間的漂移層1460。源極1410及汲極1450經由高度供體摻雜的n ⁺ 源極層1415及汲極層1455來接觸通道區1440及1445及漂移層1460。

現在參考圖15及圖16，清楚地展示了習知裝置類型1300及本發明裝置類型1400之辨別操作。圖15及圖16中之JFE裝置1300及1400關於反向偏壓閘極至源極電壓展現分別在通道中的基本上不同之空間空乏區1390及1490。空乏區1390及1490延伸至大部分通道中，且形成大的電子能電位，由此抑制源極與汲極之間的電流流動。對於圖15之恆定寬度通道區1340，空乏區1390展示為當源極電極1310與汲極電極1350之間存在電位差時夾斷近通道-汲極空間區，其中汲極電極1350處於與源極電極1310相比更正的電位下。空乏區夾斷區1395在通道內不均勻、在夾斷區1395中變得特別窄，且在大阻斷電壓下可為高場強度應力之來源。相比之下，裝置1400之不均勻寬度梯形通道控制區1440展現通道控制區1440內的更均勻空乏區1490及更均勻寬度夾斷區。因此，JFE裝置1400之有角度側壁、梯形通道控制區1440對於高崩潰電壓操作開關裝置有利。不均勻通道幾何形狀藉由減小源極墊面積、從而導致垂直電流密度相對於類似大小之均勻(恆定寬度)通道裝置減小而具有效能方面的權衡。因此，本發明之漸縮通道組態可為直覺相反之設計選擇。

本發明裝置之重要態樣係側壁斜坡對控制裝置之垂直導電電流的通道區之操作的影響。圖17展示所有其他技術參數經固定之情況的各種側壁斜坡角對通道區之影響。在圖17之曲線圖1700中概述了通道區之側壁斜坡的表列技術參數及所得的判定常開及常關操作模式之閘極臨限電壓。圖1700展示不同側壁角θ_SW 的隨汲極偏壓V_GS 而變之汲極電流I_DS 。曲線1710針對θ_SW = 4°，曲線1720針對θ_SW = 9°，曲線1730針對θ_SW = 15°，且曲線1740針對θ_SW = 23°。圖1700表明可選取側壁角以選擇裝置之常開或常關操作模式。明顯地，側壁斜坡可用於藉由檢查I_DS -vs-V_GS 特性之臨限電壓將開關之操作模式自常開1710調諧至常關1740。

圖18之曲線圖1800展示隨閘極控制區幾何形狀、確切地說漸縮側壁斜坡變化的本發明之垂直導電3端4H-SiC開關之閘極臨限電壓V_GS 。展示了自常開1820至常關1830操作之轉變邊界1810。使用200 nm p+植入深度2175 (參見圖21)及N_通道 =5×10¹⁵ cm^-3 及L_CH = 3μm，通道最小寬度w _T 係1.4μm。曲線1840再次表明，可選取側壁角以選擇裝置之常開或常關操作模式。

圖19表明，對於用於形成SiC側壁斜坡剖面之給定製造製程，亦存在可用於調諧裝置之操作模式的另一設計選擇。圖19之曲線圖1900圖解說明隨閘極控制區幾何形狀、確切地說固定漸縮側壁斜坡之通道寬度變化的本發明垂直導電3端4H-SiC開關之閘極臨限電壓V_GS 。使用200 nm p+植入深度2175 (參見圖21)，及N_通道 =5×10¹⁵ cm^-3 及L_CH = 3μm，n-通道寬度變化範圍係1.0 ≤ w_T ≤ 2.2 μm (對於曲線1950，值為w_T = 1.0 μm，對於曲線1955，w_T = 1.4 μm，對於曲線1960，w_T = 1.8 μm，且對於曲線1965，w_T = 2.2 μm)。對於固定側壁斜坡之情況，可改變通道寬度w_T 以控制裝置臨限形成常開曲線1960至常關曲線1950操作模式，如圖19所示。裝置構造

現在應藉由明確地闡述形成有角度側壁來論述通道形成過程，有角度側壁產生梯形通道控制區之漸縮寬度。

圖20A至圖20D揭示用於創建具有漸縮通道控制區之3端4H-SiC半導體開關的一般處理步驟及幾何形狀。圖20A係安置在塊體基板上之用於形成垂直開關之實例4H-SiC磊晶層的橫截面。在某些實施例中，使用除4H以外之SiC的多胞體(例如，6H-SiC)。層及區具有在每一區中不同之第一導電類型。圖20A展示所形成之4H-SiC物件2000，該4H-SiC物件包含塊體單晶4H-SiC (0001)定向基板2050。然後，優先在基板2050上安置至少一個精確生長之4H多型的磊晶層2040及2030。碳化矽係以高結晶品質形成低缺陷密度及大面積基板之挑戰性材料，此主要因為Si-C之形成高溫度及特定化學。此外，Si及C可形成許多多胞體，其中之一種係4H-SiC。儘管在所屬領域中已經藉由使用PVT證實在大面積基板中包含結構品質及單個多胞體晶體的高晶體品質，但PVT之缺點仍存在，該缺點係與塊體Si生長技術相比明顯緩慢的生長速率。SiC之PVT依賴於使用極高溫的包含SiC粉末或顆粒之原始材料之昇華製程。然後，原始材料之昇華被引導朝向SiC之所要多胞體的種子晶體。PVT SiC之能量消耗及緩慢形成過程係每一4H-SiC晶片之高成本的主要貢獻者之一，因此，用於由PVT SiC基板製成之開關的任何裝置形成過程會受初始之高基板成本影響。在本發明實施例中，基板厚度可藉由使單獨漂移層及通道層具有不同特性來減小，其中漂移層係用於控制裝置之崩潰電壓。

磊晶層2030可為離子植入區，例如N+、BF₂ +、As、Al+及類似物。包含又一摻雜濃度及厚度之歐姆半導體層2020係安置在磊晶層2030上。金屬接觸層2010 (即，電極層)在某些實施例中最初亦可安置在物件2000上，或在其他實施例中可在製造製程之稍後階段中沈積。然後，藉由微影蝕刻製程對接觸層2010之表面2015進行圖案化，如圖20B所示。

圖20B係安置在塊體基板2050上之4H-SiC磊晶層之橫截面，該4H-SiC磊晶層經過選擇性圖案化以形成梯形通道控制區2031。創建具有預定側壁斜坡2035的下層磊晶層2030或磊晶層2010及2020之暴露側壁2035 (源極區2011及2021分別由磊晶層形成)。物理蝕刻深度可限於蝕刻貫穿層2010、2020及2030，或蝕刻深度可更深地延伸至磊晶層2040之一部分中。一般而言，貫穿整個磊晶層2040之蝕刻並非較佳的，因為此層充當漂移/阻斷層。

接下來，形成導電類型及或組成之空間修改，如圖20C所示。圖20C係在磊晶層隨後將選擇性空間區變換至至少一種不同的導電類型及/或載流子濃度之情況下的4H-SiC物件2000之橫截面。閘極區2060及2065係表示暴露側壁中之p ⁺ 閘極區形成的導電性改性區。磊晶層2040中之導電性改性區2070及2075表示用於形成延伸閘極區之可選區。如稍後將展示，導電性改性區2070及2075可在橫向範圍上減小以幫助通道區之高包裝密度。

導電性改性區2060、2065、2070及2075可經由近正入射離子植入技術來形成，此係在本發明中稍後應更詳細地闡述的所揭示實施例之優點。諸如N+、BF₂ +、As+、Al+及類似離子之植入離子物種全部係可能的。多個離子植入序列(即，物種、能量及劑量)可用於達成複數個深度及導電類型。

接下來，圖20D展示為了接觸閘極區2070及2075所形成之閘極電極2080及2085。閘極電極2080及2085可以或不可以完全沿著包括p ⁺ 閘極區2060及2065之暴露側壁的整體向上延伸。閘極電極2080及2085係形成為形成閘極控制區之不同閘極區2060及2065之電氣接點。

圖21係以4H-SiC實現之3端開關2100之單位晶胞的二維橫截面，圖21進一步闡述了該構造之重要特徵。圖21區段之橫截面表示開關之單位晶胞，展示了不同空間區。開關2100包括源極電極2110、源極歐姆區2120、通道控制區2130、漂移層2140、可包括汲極歐姆層2150之基板，及汲極電極2160。閘極區2170形成於通道控制區2130之側壁中。通道控制區2130包含具有在該通道控制區之一頂面處的最小寬度2132及在該通道控制區之一底面處的最大寬度2134之梯形區，且以閘極區2170之內部邊界2172為界。閘極區2170具有進入通道中之穿透深度2175。側壁斜坡2178及Al+離子之基本上正入射離子植入可用於形成p ⁺ 閘極區2170。在此實施例中，閘極區2170之穿透深度2175在閘極區之大部分長度上係均勻的，且在通道控制區2130之上部部分中朝向源極2110漸縮。在此實施例中，閘極區2170的外部側壁係展示為線性的，但在其他實施例中可為凹或凸的。

在大體上由圖21表示之實施例中，垂直導電接面電晶體之多層半導體單位晶胞包括一碳化矽(SiC)基板，其中該多層半導體單位晶胞之一垂直方向垂直於該基板之一頂面；包含SiC之磊晶漂移層2140係形成於該基板之該頂面上；且包含SiC之磊晶通道層(例如，圖20A之層2030)係形成於該磊晶漂移層之一頂面上。在某些實施例中，汲極歐姆層2150 (即，汲極層)係形成於基板中或基板上，且包含SiC之磊晶源極歐姆層2120係形成於該磊晶通道層之一頂面上。在某些實施例中，該基板係一塊體單晶4H-SiC基板；該磊晶漂移層係一單晶4H-SiC膜；該磊晶通道層係一單晶4H-SiC膜；且該磊晶源極層係一單晶4H-SiC膜。在某些實施例中，該基板係一塊體單晶4H-SiC (0001)定向基板。在某些實施例中，該基板係在沈積磊晶層之前的塊體單晶4H-SiC碳面(000-1)定向基板或Si面(0001)定向基板。

在磊晶通道層之側壁(例如，圖20B之側壁2035)與垂直方向成一角的情況下，磊晶通道層在垂直方向上漸縮。在某些實施例中，相對於垂直方向量測之側壁之一角在2度至30度之範圍內。在某些實施例中，在該磊晶通道層之頂面處的通道控制區之一第一寬度小於在該磊晶通道層之一底面處的通道控制區之一第二寬度。

閘極區2170係形成於該磊晶通道層之該側壁中，該閘極區具有平行於該側壁之內部閘極區邊界2172。通道控制區2130在該磊晶通道層中，該通道控制區具有以內部閘極區邊界2172為界之一寬度且在沿著垂直方向截取之一平面中具有一梯形橫截面。在垂直於該磊晶漂移層之頂面之一平面中的包括閘極區及通道控制區之區的橫截面形成一梯形的三區同質接面，該閘極區關於通道控制區之一中心參考線對稱，該中心參考線正交於該磊晶漂移層之頂面。基本上均勻之空乏區係沿著通道控制區之一中心參考線形成，該中心參考線正交於該磊晶漂移層之頂面。

在某些實施例中，該基板可包括具有一第一導電類型且具有一第一摻雜濃度之汲極歐姆層2150。磊晶漂移層2140具有該第一導電類型 (例如，n-)且具有一第二摻雜濃度；通道控制區2130具有該第一導電類型且具有一第三摻雜濃度；磊晶源極歐姆層2120具有該第一導電類型(例如，圖21之實施例中之n++)且具有一第四摻雜濃度；且閘極區2170具有一第二導電類型(例如，p+)且具有一第五摻雜濃度。該通道控制區之第三摻雜濃度不同於該漂移層之第二摻雜濃度，此情況有利地考慮可承受所要崩潰電壓、同時仍具有合適之小閘極電容的裝置。在某些實施例中，該漂移層之第二摻雜濃度及該通道控制區之第三摻雜濃度各自小於汲極歐姆層2150 (在基板中)之第一摻雜濃度及該源極層之第四摻雜濃度。該通道控制區之第三摻雜濃度可例如在1x10¹⁵ cm^-3 至2x10¹⁶ cm^-3 之範圍內。在某些實施例中，該第二導電類型之閘極區包含該磊晶通道層之一改性SiC組成。

在某些實施例中，沿著垂直方向量測之該磊晶漂移層之一總厚度在5.5 µm至45.5 µm之範圍內；該磊晶漂移層之一總厚度具有與該磊晶漂移層之該總厚度成反比關係之一總摻雜濃度；且該總摻雜濃度在1x10¹⁵ cm^-3 至2x10¹⁶ cm^-3 之範圍內。

圖22及圖23係整體3端開關裝置2200之透視圖，在該3端開關裝置中，各自具有預定側壁斜坡之複數個單位晶胞經整合且安置在共同漂移區2240上。在圖22及圖23中使用用於圖21之組件的相同參考編號，惟以下除外：漂移層2240、汲極歐姆層2250及汲極電極2260在該複數個單位晶胞之間共用。

在圖23中展示了閘極電極形成之實例，其中閘極電極金屬化2310係形成於單位晶胞之間的低谷中，使得可形成至p ⁺ 閘極區2170之電氣接觸。諸如藉由形成閘極電極之交叉指型梳或島狀物之二維陣列，複數個閘極電極2310經電連接以作為單個閘極電極。在某些實施例中，藉由使用微影圖案化之蒸發製程及蝕刻製程來沈積該等閘極電極。類似地，源極電極2110經電連接以形成單個源極電極。圖23所示之裝置2200係將側壁斜坡通道控制區實現成具有間距W_晶胞 之緊密包裝架構的實例，且因此係面積高效的。

在大體上由圖22及圖23表示之實施例中，垂直導電接面電晶體可包括複數個該等多層半導體單位晶胞，其中基板由該複數個該等多層半導體單位晶胞共用；磊晶漂移層由該複數個該等多層半導體單位晶胞共用；且該複數個該等多層半導體單位晶胞之該等閘極區經電連接以形成一共同閘極觸點。在某些實施例中，該複數個該等多層半導體單位晶胞之該等磊晶源極層經電連接以形成一共同源極連接。在某些實施例中，該複數個該等多層半導體單位晶胞之各別閘極區經電氣組態以提供調變垂直地藉由裝置的電流的共同控制電極。製造方法

現在應闡述製造本發明實施例之漸縮型3端垂直導電SiC開關之方法。

圖24係製造本發明實施例之垂直導電接面電晶體之方法的流程圖2400。電晶體係以在諸如4H-SiC之塊體SiC基板上之磊晶層堆疊實現的3端開關，其中通道控制區具有一梯形形狀且以形成於該等側壁中之閘極區為界。

流程圖2400之步驟2410涉及提供一SiC基板，其中裝置之一垂直方向垂直於該基板之一頂面。在步驟2415中，在該基板之該頂面上形成複數個包含SiC之磊晶層，其中該複數個磊晶層包括一磊晶通道層。形成複數個磊晶層之步驟2415可包括：在步驟2420中，在該基板之該頂面上形成包含SiC之一磊晶漂移層；在步驟2430中，在該磊晶漂移層之一頂面上形成包含SiC之一磊晶通道層；以及在步驟2440中，在該磊晶通道層之一頂面上形成包含SiC之一磊晶源極層。在其他實施例中，可在該基板內形成該漂移層。

在已經在步驟2415中形成該複數個磊晶層(epilayer)(即，磊晶層(epitaxial layer))之後，準備堆疊之暴露平行平面表面-亦即，該基板之最頂部磊晶層(例如，磊晶源極歐姆層)及最底部表面-以用於薄膜塗佈及或沈積。由於SiC基半導體之化學硬度，必須利用侵蝕性蝕刻方法，諸如反應離子蝕刻。在步驟2450中，在該複數個磊晶層之一頂面(例如，磊晶源極層之頂面)上形成一犧牲遮罩層(SML)，其中SML用於達到本發明裝置之幾何規格。在步驟2460中，在該SML之一頂面上形成一光阻劑(photoresist；PR)層。接下來關於圖25論述步驟2470及2480。

圖25展示中間製造階段期間之實例層堆疊2500。層堆疊2500之SiC物件2560包括塊體基板2550及SiC磊晶層(例如，磊晶漂移層2540、磊晶通道層2530及磊晶源極層2520)，如藉由圖24之步驟2410至2440所形成的。在磊晶源極層2520上沈積犧牲遮罩層2505 (根據圖24之步驟2450)，且在SML層2505上沈積光阻劑層2502 (圖24之步驟2460)。此實施例亦展示至SiC基板2550之可選背面塗層(backside coating；BSC) 2570。為了利用共同矽微電子處理工具，SiC基板2550可塗佈以可為例如摻雜多晶矽之BSC層2570。在圖25中亦展示了各種層之厚度「t」，其中t _{多晶 Si} 係BSC層2570之厚度，t_4H-SiC 係SiC物件2560之厚度，t_SML 係SML 2505之厚度，且t_PR 係PR層2502之厚度。在圖25中描繪了垂直方向Z，該垂直方向係垂直於基板2550之頂面的方向。

藉由首先設計並形成用於光阻劑層上之微影投影之光學遮罩來對電晶體裝置的閘極控制區進行圖案化。使用PR層2502對SML 2505進行圖案化。關於用於後續圖案化的所需之特徵大小、所使用之曝光波長及化學性質來選擇光阻劑層。對SiC使用利用波長通常為193 nm、248 nm、365 nm及400 nm之光的微影需要使用反射最佳化層。此等曝光波長下之SiC係吸收性的；然而，材料之高折射率亦帶來反射性表面。SML服務兩個目的：(i)用於下層SiC之空間選擇性蝕刻之遮罩；及(ii)在曝光期間用於PR之反射最佳化塗層。一旦在SML層材料及厚度經過選擇且沈積在SiC物件之磊晶層表面上，即將PR塗佈至所需厚度。

在流程圖2400中，步驟2470涉及選擇性地移除該光阻劑層之一部分，其中該光阻劑層之一剩餘部分具有與垂直方向成一角之一第一特徵。首先，將PR曝光並進行圖案化。然後，顯影並移除未曝光PR，從而留下可用於SML之選擇性蝕刻的圖案化PR遮罩。SML材料可選自以下各者中之至少一種：(i) PECVD沈積之氧化矽及或氮化矽；(ii)高溫爐沈積及/或形成之氧化矽及或氮化矽；(iii)金屬金屬，諸如鋁(Al)、鋁矽化物(AlSi_x )、鎢(W)、鎢矽化物(WSi_x )、鉭(Ta)、鉭矽化物(TaSi_x )、金屬氮化物(MN，例如，M=Ti)、金屬氧化物(MO，M=Al)或鎳(Ni)。SML之PR曝光方法及選擇的功能係實現遮罩邊緣之預選擇側壁斜坡。

在某些實施例中，SML係不相似蝕刻速率材料之一雙層堆疊。舉例而言，雙層堆疊可包含一層氧化矽(SiO₂ )及一層氮化矽(Si₃ N₄ )，其中在某些實施例中，該層SiO₂ 可具有大於1 µm之厚度。此雙層圖案相依氧化製程(pattern dependent oxidation process；PADOX)可有利地用於在蝕刻製程期間控制側壁之蝕刻形狀。亦即，不相似蝕刻速率材料可有利地用於修改SiC區之經蝕刻側壁斜坡。在某些實施例中，雙層SML涉及在磊晶源極層之頂面上形成歐姆金屬接觸層，其中歐姆金屬接觸層(例如，鋁)插入在磊晶源極層與犧牲遮罩層之間。在其他實施例中，SML係三層堆疊，該三層堆疊具有：一歐姆半導體層，該歐姆半導體層形成為該複數個磊晶層之一頂部磊晶層(例如，磊晶源極層)；一接觸層間金屬層，該接觸層間金屬層形成於該歐姆半導體層之一頂面上；以及歐姆金屬接觸層，該歐姆金屬接觸層形成於該接觸層間金屬層之一頂面上。在某些實施例中，該歐姆金屬接觸層係硬植入遮罩。

圖24之步驟2480涉及在選擇性地移除該光阻劑層之該部分之後，藉由將該光阻劑層之該剩餘部分用作用於該犧牲遮罩層之一遮罩來選擇性地移除該犧牲遮罩層之一部分。該犧牲遮罩層之一剩餘部分具有與該垂直方向成一角之一第二特徵。使用該第二特徵在該磊晶通道層中形成一側壁，該側壁與該垂直方向成一角。因此，光阻劑中之該第一特徵的角及犧牲遮罩層中之該第二特徵的角經設計以產生磊晶通道層之所要(即，預定)側壁角θ_SW ，其中如關於圖17且貫穿本發明所解釋地選取θ_SW 。相對於垂直方向量測之側壁的角θ_SW 可例如大於2度且小於或等於30度。蝕刻條件經選擇以實現犧牲遮罩邊緣至SiC材料之蝕刻部分中的有利過渡。蝕刻條件可包括例如離子/中性比、化學活性及離子特性，諸如離子通量、角度及能量。如稍後應更詳細地闡述，SML在攻擊性蝕刻條件期間被消耗，且初始SML邊緣之側壁斜坡可用於將所要側壁斜坡(即，角)轉移至通道層SiC邊緣。具有預定側壁斜坡之此SiC邊緣被有利地用於顯影用於通道控制區之離子植入區。一旦達到SiC蝕刻特徵及終點，蝕刻製程即終止。可選地，可移除SML。在某些實施例中，可在蝕刻製程期間量測蝕刻出之SiC特徵，以判定需要進一步蝕刻，或結束蝕刻且繼續裝置之形成。可修改蝕刻條件且重複蝕刻，直至實現所要之幾何形狀。

與標準SiC基板相比，Si基板之光學性質帶來微影之獨特問題。需要將來自層堆疊2500之反射減至最少，以便使在曝光波長下之所選光阻劑內的吸收最大化。在某些實施例中，1維傳遞矩陣方法(1-dimensional transfer matrix method；1D TMM)計算可用於最佳化堆疊2500內之所選材料的幾何形狀。在某些實施例中，諸如鋁之金屬被有利地用於至形成開關必需之區的電氣互連。Al係高反射性金屬，且因此更改在微影期間實現最佳特徵清晰度之最佳SML及PR層厚度。

圖26A至圖26B展示另一實施例，其中製造方法合併多層功能蝕刻及植入遮罩。使用化合物離子植入遮罩及SML來形成SiC通道之此方法使用包含在所選側壁剖面犧牲遮罩層下方埋入的歐姆及金屬植入遮罩之多圖案化構造。在圖26A之實施例中，將藉由遮罩來蝕刻磊晶層基板結構2610。該遮罩包括：一可選之歐姆半導體，諸如重摻雜n+多晶矽2620；一接觸層間金屬，諸如TiN 2630及歐姆金屬觸點；及一硬植入遮罩，諸如Al金屬2640。接下來，對諸如PECVD SiO₂ 2650之SML進行圖案化。側壁邊緣斜坡2650經展示，且與RIE/IBE 2660一起有利地使用以蝕刻2670 SiC半導體材料。該遮罩兼用作Al+ Al植入遮罩及Al之歐姆多晶Si/TiN觸點。

圖26B中之製程流程2600闡述用於創建包含植入遮罩層之化合物金屬/半金屬/非金屬遮罩的一般步驟。在步驟2601中，製備磊晶層基板結構2610之n+ 4H-SiC表面以供蝕刻。在步驟2602中，沈積源極歐姆2620、金屬2630及N++多晶矽2640，且在步驟2603中，對源極歐姆金屬/植入遮罩進行圖案化。在步驟2604中，沈積SML，諸如SiO₂ 及/或SiN_X 。在2605中，對SML及側壁角進行圖案化，繼之以步驟2606：蝕刻SML及基板結構2610中之4H-SiC溝槽。在步驟2607中，移除SML，最後，在步驟2608中，將p+區(例如，圖21之閘極區2170)植入至所形成的側壁中。

使用諸如SiC之透明基板亦必需小心地曝光如圖27所示之光阻劑堆疊，其中光阻劑堆疊2500包括PR層2502、SML 2505、SiC物件2560及BSC層2570。在PR層2502中圖案化之特徵強烈地取決於如由圖27中所示之焦深組態展示的相對微影焦點。光學射束係展示為具有沿著焦深變化之焦寬2710。深聚焦條件2720具有完全在光阻劑堆疊中、諸如在SML 2505內之焦點2725。嚴格聚焦條件2730具有在PR層2502內之焦點2735，且近聚焦條件2740具有在光阻劑堆疊2500上方之焦點2745。

圖28A至圖28B展示由圖27之聚焦條件引起的所得PR特徵，該等PR特徵由陰影矩形及梯形形狀表示。圖28A展示顯影之前的光阻劑2502，而圖28B在未暴露PR的顯影及移除之後。因此，在某些實施例中，選擇性地移除光阻劑層之一部分包括使光阻劑層曝露於一光學射束，該光學射束具有沿著一焦深改變之焦寬，其中該焦寬之最小值在光阻劑層之頂面上方。

較長底邊在頂部處之梯形特徵2820由深聚焦條件2720產生。矩形特徵2830由嚴格聚焦條件2730產生。較長底邊在底部處之梯形特徵2840由近聚焦條件2740產生。所需暴露係由特徵2820表示之形狀，該暴露引起在暴露PR邊緣處之側壁斜坡2825，使得特徵2820相對於垂直區段成一角。光阻劑特徵2825之側壁有角度，使得圖案特徵2820以向外角θ_PR 向下漸縮。圖28B展示在顯影及移除未暴露PR之後的PR暴露特徵2820、2830及2840。需要特徵2820之側壁邊緣斜坡2825以用於SML的後續乾蝕刻。

圖29A展示由圖28B之PR特徵產生的在SML層2505中可能的特徵形狀。在圖29A中，SML特徵2920由PR特徵2820產生，SML特徵2930由PR特徵2830產生，且SML特徵2940由PR特徵2840產生。圖29A中所創建之特徵跟隨圖28B之形狀，但可更具擴散性，此係因為圖28B之PR形狀係光學曝光的。圖29B表示具有側壁特徵2925之SML 2505的實施例，該等側壁特徵全部由可有利地用於具有合適側壁斜坡之SiC溝槽形成的SML特徵2920產生。特徵2925具有相對於垂直方向成角θ_SML 之側壁。

在圖24之步驟2490中，使用犧牲遮罩層之有角度特徵在SiC堆疊之複數個磊晶層的磊晶通道層中形成一側壁，該側壁與垂直方向成一角。在步驟2495中，在該側壁中形成一閘極區，該閘極區具有平行於該側壁之一內部閘極區邊界。通道層中之一通道控制區具有以該內部閘極區邊界為界之一寬度，且在沿著該垂直方向截取之一平面中具有成梯形之一橫截面。垂直導電接面電晶體裝置之各種磊晶層可具有經設計以實現如關於圖5至圖7且貫穿本發明所闡述之高壓崩潰的摻雜濃度。因此，流程圖2400之方法亦可包括對裝置之各種區及層進行摻雜的步驟2497。舉例而言，步驟2497可包括：以一第一導電類型及一第一摻雜濃度對該基板進行摻雜；以該第一導電類型及一第二摻雜濃度對該磊晶漂移層進行摻雜；以該第一導電類型及一第三摻雜濃度對該通道控制區進行摻雜；以該第一導電類型及一第四摻雜濃度對該磊晶源極層進行摻雜；以及藉由以一第二導電類型及一第五摻雜濃度對該側壁進行摻雜而在該側壁中形成一閘極區，其中該第三摻雜濃度不同於該第二摻雜濃度。在某些實施例中，該第二摻雜濃度及該第三摻雜濃度各自小於該第一摻雜濃度及該第四摻雜濃度。

已知之濕化學及乾蝕刻製程已經證實，由於硬度及化學穩定性，SiC材料具有蝕刻挑戰性。此外，相對於例如氧化物、氮化物及難熔金屬之習知遮罩材料選擇性地蝕刻SiC亦係一問題。典型地，反應離子蝕刻(RIE)被用於嘗試實現材料選擇性蝕刻，而粒子束蝕刻(ion beam etching；IBE)可用於非特定材料蝕刻及堆疊不相似材料之蝕刻同時處理。通常存在為了實現所需製程而必須最佳化的材料特定蝕刻速率。

結晶SiC半導體材料之化學硬度，及關於習知遮罩材料(例如，硬烘烤光阻劑、SiO₂ 及Si₃ N₄ )通常可能的較慢RIE蝕刻速率通常被理解為對高縱橫比垂直側壁特徵之形成的嚴格限制。金屬遮罩層通常用於減少遮罩腐蝕，但亦導致大量的金屬遮罩物種濺鍍塗佈至蝕刻出之溝槽特徵中。本發明方法在受控方法中有利地尋求遮罩腐蝕過程，以在RIE條件下的SiC之遮罩蝕刻製程期間獲得所要角側壁。

圖30A至圖30B提供對在RIE期間使用預定遮罩腐蝕過程以在SiC中創建有角度側壁之方法的瞭解。在圖30A中，晶胞中粒子(particle-in-cell；PIC)方法3000將習知蒙特卡羅(MC-PIC)算法用於創建自源極平面中之位置選擇的隨機離子軌跡3020，以及自表示特定電漿幾何形狀及激發類型之正離子角分佈選擇的特性離子角。展示了經圖案化且安置在SiC基板堆疊3050上之SML遮罩3045的有限元空間離散化。電漿平面由3005表示，該平面可朝向蝕刻表面3042引導離子，且藉由間隙3015與蝕刻表面3042分開。MC-PIC算法之每次迭代自源極平面3005選擇隨機離子位置3010。舉例而言，離子3030係按彈道引導朝向碰撞位於位置3040處的表面物種之表面。特定表面物種上之每次離子碰撞累積且儲存為碰撞計數。當該計數超過給定表面物種之臨限值時，自該位置移除該表面物種。給定物種之臨限位準可選擇為對應於在RIE/IBE製程中觀察到之物理性質。亦包括最近近鄰相互作用，如圖30B之近視截面3090所示意地展示，其中離子3030碰撞位點坐標(i,k)，從而累積離子碰撞計數N(i,k,S)，其中物種S = SiC。來自最近近鄰N(i-1, k, S)、N(i+1, k, S)及N(i+1, k+1, M)之相互作用經考慮，其中物種M =遮罩。

MC-PIC製程另外開始利用具有側壁斜坡之預定遮罩層的RIE/IBE蝕刻製程，如圖31所示。藉由蝕刻製程以通常比下層SiC層2560快之速率來腐蝕初始遮罩層2925a (如圖29A至圖29B中所闡述地創建)，如階段2925b及2925c所示(儘管相反情況亦係可能的)。隨著遮罩層側壁及遮罩厚度被轟擊離子腐蝕，此將創建橫向地3150及垂直地3140傳播之SiC蝕刻特徵，如圖31所示。隨蝕刻時間而暫時暴露之所得SiC溝槽剖面3130將藉由以下各項判定：(i)每種材料之離子蝕刻臨限或速率；(ii)遮罩腐蝕蝕刻速率；及(iii)初始遮罩側壁斜坡。SiC之RIE/IBE製程通常由高密度電漿創建，高密度電漿包含能量正離子(具有數密度N_離子 )及較小濃度的反應中性(具有數密度nn ₀ )物種兩者。彈道離子相對於反應中性物種之比

可用於觀察對SiC蝕刻剖面之影響。中性物種係利用MC-PIC模擬成在電漿區內產生且隨機地擴散至表面，隨後附著至特定表面部位，由此表面部位之累積計數器增大。(2925a、2925b、2925c之)遮罩側壁斜坡經轉移至SiC溝槽3130中，且針對RIE製程中之電漿離子濃度ξ→0展示為增大。請注意，

。對於高的中性含量ξ→1之情況，SiC之側壁斜坡跟蹤初始遮罩側壁斜坡。在某些實施例中，SiC側壁斜坡可在

之範圍內。在本發明實施例中，SiC材料2560可為垂直導體接面電晶體裝置之通道層。因此，SiC溝槽3130整形通道層之側壁，且剩餘之未蝕刻材料2560變成具有梯形橫截面的通道控制區。

本發明實施例之SiC材料中的有角度側壁特徵可用於改良之離子植入製程，諸如用於在通道層中創建閘極區。參考圖32A至圖32B，展示了SiC中的兩個類型之蝕刻特徵，即，直線側壁(圖32A)及有角度側壁溝槽(圖32B)。

在某些實施例中，轉換側壁之導電類型係在物理蝕刻後執行。在某些實施例中，經由Al+離子植入來實現n型SiC材料之轉換，以創建p型區，儘管其他離子物種及方法亦係可能的。參考圖32A，遮罩3210已蝕刻SiC特徵3220，該SiC特徵在下層堆疊3230上。蝕刻特徵3220之直線側壁3225需要有角度之離子植入軌跡3205，以在立柱之僅一側(例如撞擊點3250)上創建摻雜區。因此，需要複數個相對的有角度離子植入軌跡指向直立表面以完全植入直線側壁。不幸地，最佳化離子植入角及多個離子植入角使裝置的處理成本增加。相比之下，在圖32B中，如在本發明實施例中，具有有角度SiC側壁3270之初始開始結構使具有撞擊點3260的單個基本正入射離子軌跡3240可植入表面。離子植入將使用能量離子與非晶及結晶材料之蒙特卡羅相互作用來準確地模擬。

Al-離子植入通常係進入4H-SiC中的最高效p型摻雜劑物種中之一種。後離子植入需要高溫活化製程，該高溫活化製程通常超過1500℃，例如接近1700℃至1800℃或更高。SiC在此高溫活化退火期間之特殊問題係Si原子物種在SiC宿主晶體內且更特別地接近表面區的選擇性昇華。此問題有可能引起最上層表面區之表面石墨化。此富碳表面不利於後續歐姆金屬。減少此富碳表面形成之方法係使用高能Si+離子植入。使用Si+離子植入來增大具有Si離子之表面區可減少在植入Al+離子之高溫活化退火期間的碳化過程。若摻雜劑駐留在非晶化宿主中且在部分非晶化宿主中較少，則摻雜劑活化退火期間的後離子植入再結晶製程得到改良。Si+離子植入可用於將藉由Al+離子植入之SiC表面區進一步非晶化。Si+離子植入可在如本文中所論述的Al+離子植入之前或之後。

在本發明實施例中，共摻雜Si+及Al+之植入深度及濃度可用作用於改良有角度側壁製程中之p型閘極區形成的有利過程。在側壁中形成閘極區可包括：將一第一離子物種植入至該側壁中，該第一離子物種具有在該垂直方向上之一第一離子軌跡；以及將該側壁之一溫度升高至一離子活化溫度。在某些實施例中，該第一離子物種包含鋁(Al+)離子。在其他實施例中，在將該側壁之溫度升高至該離子活化溫度之前，該方法包括將一第二離子物種植入至該側壁中，該第二離子物種具有在該垂直方向上之一第二離子軌跡。該離子活化溫度可以例如高於1800℃。在某些實施例中，第一離子物種包含矽(Si+)離子，且第二離子物種包含矽(Si+)離子。

在其他實施例中，在該側壁中形成該閘極區包含修改該磊晶通道層中之該SiC之一組成。亦即，該第二導電類型之該閘極區將藉由修改通道層中之SiC材料的組成來實現。修改後組成可為例如富矽SiC、富碳SiC、SiGeC之合金，或SiC區之一部分變成化合物半導體。在另外其他實施例中，該第二導電類型之該閘極區將藉由摻雜SiC之選擇性區域磊晶與交替的非SiC選擇性區域磊晶閘極區來實現。

已詳細地參考了所揭示發明之實施例，該等實施例之一或多個實例已在附圖中圖解說明。每一實例已藉由解釋本發明技術之方式提供，而非對本發明技術之限制。事實上，儘管已關於本發明之特定實施例詳細地闡述了說明書，但將瞭解，熟習此項技術者在理解前述內容後可容易地設想此等實施例之替代例、變化及等效物。舉例而言，圖解說明或闡述為一個實施例之部分的特徵可用於另一實施例以得到又一實施例。因此，意欲本發明標的涵蓋在所附申請專利範圍及其等效物之範疇內的所有此等修改及變化。在不背離在所附申請專利範圍中更特別地陳述的本發明之範疇的情況下，本發明之此等及其他修改及變化可以由一般熟習此項技術者來實踐。此外，一般熟習此項技術者將瞭解，先前闡述僅為舉例，且並非意欲限制本發明。

100:習知橫向導電裝置 101:習知垂直導電裝置 105:源極 110:閘極 115:汲極 120:通道 121:箭頭/電流 125:基板 150:源極 155:閘極 160:導電基板結構 165:箭頭/通道導電 170:汲極 200:單位晶胞 210:源極 215:源極層 220:通道區 230:漂移區 240:汲極 245:汲極區 250:閘極區 300:曲線圖 305:一般電力開關 310:曲線 315:點 400:垂直開關 410:源極電極 415:源極層 420:通道層 425:箭頭 430:漂移層/高壓崩潰漂移區 432:層厚度/實體厚度 435:基板 440:汲極電極 445:汲極層 500:曲線圖 501:曲線 502:曲線 505:突變同質接面4H-SiC二極體 510:p+層 520:n-層 530:n+基板層 600:曲線圖 610:曲線 611:曲線 615:線 710:點 715:點 720:曲線 725:點 750:垂直開關層堆疊 752:n+源極區 754:通道層 756:高壓阻斷漂移層 758:n+汲極區 800:裝置 810:通道層 820:n- 4H-SiC漂移層 830:n+ 4H-SiC基板 900:裝置 930:厚度 1000:裝置 1010:源極 1020:通道控制區 1022:空乏場 1025:通道控制狀態 1027:通道控制狀態 1030:崩潰電壓控制區 1040:汲極 1070:箭頭 1080:4H-SiC基板結構 1105:p+區/閘極區 1110:習知通道控制區/n-通道控制區 1115:p+區/閘極區 1120:水平軸 1140:恆定通道寬度 1150:梯形通道控制區 1160:頂部寬度 1161:底部寬度 1170:側壁 1180:閘極區 1181:內部邊界 1185:閘極區 1186:內部邊界 1190:通道長度 1201:曲線 1202:曲線 1210:曲線 1230:曲線 1300:JFE裝置 1305:鏡軸 1310:源極電極 1315:源極歐姆半導體層 1320:閘極區 1325:閘極區 1330:閘極電極 1335:閘極電極 1340:恆定寬度通道區 1345:汲極歐姆半導體層 1350:汲極電極 1390:空間空乏區 1395:空乏區夾斷區 1400:3端JFE垂直導體電晶體裝置 1410:源極 1415:n+源極層 1420:p+閘極區 1425:p+閘極區 1430:閘極電極 1435:閘極電極 1440:不均勻寬度梯形通道控制區 1445:通道區 1450:汲極 1455:汲極層 1460:漂移層 1490:空間空乏區 1700:曲線圖 1800:曲線圖 1810:轉變邊界 1820:常開操作 1830:常關操作 1840:曲線 1900:曲線圖 1950:曲線 1955:曲線 1960:曲線 1965:曲線 2000:4H-SiC物件 2010:磊晶層 2011:源極區 2020:磊晶層 2021:源極區 2030:磊晶層 2031:梯形通道控制區 2035:暴露側壁 2040:磊晶層 2050:基板 2060:閘極區 2065:閘極區 2070:導電改性區/閘極區 2075:導電改性區/閘極區 2080:閘極電極 2085:閘極電極 2100:3端開關 2110:源極電極 2120:源極歐姆區 2130:通道控制區 2132:最小寬度 2134:最大寬度 2140:漂移層 2150:汲極歐姆層 2160:汲極電極 2170:p+閘極區 2172:內部邊界 2175:穿透深度/植入深度 2178:側壁斜坡 2200:整體3端開關裝置 2240:共同漂移區 2250:汲極歐姆層 2260:汲極電極/閘極區 2310:閘極電極金屬化/閘極電極 2400:流程圖 2410:步驟 2415:步驟 2420:步驟 2430:步驟 2440:步驟 2450:步驟 2460:步驟 2470:步驟 2480:步驟 2490:步驟 2495:步驟 2497:步驟 2500:光阻劑堆疊 2502:光阻劑(PR)層 2505:犧牲遮罩層/SML層 2520:磊晶源極層 2530:磊晶通道層 2540:磊晶漂移層 2550:塊體基板 2560:SiC物件/SiC材料 2570:可選背面塗層(BSC) 2600:製程流程 2610:磊晶層基板結構 2620:源極歐姆/重摻雜n+多晶矽 2630:金屬/TiN 2640:N++多晶矽/Al金屬 2650:PECVD SiO₂ 2710:焦寬 2720:深聚焦條件 2725:焦點 2730:嚴格聚焦條件 2735:焦點 2740:近聚焦條件 2745:焦點 2820:特徵 2825:側壁斜坡/光阻劑特徵 2830:特徵 2840:特徵 2920:SML特徵 2925:側壁特徵 2930:SML特徵 2940:SML特徵 3005:電漿平面/源極平面 3010:隨機離子位置 3015:間隙 3020:隨機離子軌跡 3030:離子 3040:位置 3042:蝕刻表面 3045:SML遮罩 3050:SiC基板堆疊 3130:SiC溝槽/SiC溝槽剖面 3140:垂直傳播 3150:橫向傳播 3210:遮罩 3205:離子植入軌跡 3220:SiC特徵 3225:直線側壁 3230:下層堆疊 3240:正入射離子軌跡 3250:撞擊點 3260:撞擊點 3270:SiC側壁 D:極 G:閘極 S:源極 L_CH:通道長度 t_CH:尺寸 Z:垂直方向 W_CH:尺寸 Wx:水平尺寸 Wy:水平尺寸 I_DS:汲極電流 V_GS:汲極偏壓 θ_PR:向外角 θ:角

圖1A及圖1B係如本領域中已知的橫向導電裝置及垂直導電裝置之透視圖。

圖2係根據某些實施例之漸縮型垂直導電接面電晶體之透視圖。

圖3係如本領域中已知的三端開關之隨導通狀態電阻變化之閘極控制電容的曲線圖。

圖4係根據某些實施例之展示垂直開關之示意性功能區塊的垂直橫截面圖。

圖5係根據某些實施例之突變同質接面4H-SiC二極體之空間能帶結構的曲線圖，及突變同質接面4H-SiC二極體的橫截面圖。

圖6根據某些實施例展示計算的理想突變接面崩潰電壓對材料供體摻雜濃度之曲線。

圖7根據某些實施例展示給定供體濃度之計算厚度，及垂直開關之選定層的橫截面圖。

圖8及圖9根據某些實施例展示具有不同基板厚度之兩個垂直開關的組件導通狀態電阻。

圖10A至圖10B係根據某些實施例之展示3端垂直開關之一般功能的垂直橫截面。

圖11A係習知通道控制區之橫截面形狀。

圖11B係根據某些實施例之通道控制區之橫截面形狀。

圖12A係根據某些實施例之沿著通道區之水平切片截取的空間能帶結構的曲線圖。

圖12B係根據某些實施例之梯形通道控制區之各種幾何形狀的曲線圖。

圖13係習知接面場效裝置之垂直橫截面。

圖14係根據某些實施例之具有梯形通道區之接面場效裝置的垂直橫截面。

圖15展示在圖13之習知裝置操作時之空乏區。

圖16根據某些實施例展示在圖14之裝置操作時之空乏區。

圖17係根據某些實施例之不同側壁角之汲極電流對汲極偏壓的曲線圖。

圖18係根據某些實施例之隨側壁斜坡變化之閘極臨限電壓的曲線圖。

圖19係根據某些實施例之隨通道寬度變化之閘極臨限電壓的曲線圖，及梯形通道控制區的橫截面圖。

圖20A至圖20D係根據某些實施例之在垂直導電接面電晶體之製造期間的裝置層堆疊的垂直橫截面。

圖21係根據某些實施例之垂直開關之單位晶胞的垂直橫截面。

圖22及圖23係根據某些實施例之具有多個單位晶胞之垂直開關的透視圖。

圖24係根據某些實施例之製造垂直導電接面電晶體之方法的流程圖。

圖25係根據某些實施例之在中間製造階段期間之層堆疊的垂直橫截面。

圖26A係根據某些實施例之在側壁蝕刻期間之層堆疊的垂直橫截面。

圖26B係根據某些實施例之創建用於蝕刻有角度側壁之遮罩層的流程圖。

圖27係根據某些實施例之展示光阻劑堆疊之曝光的垂直橫截面圖。

圖28A至圖28B係根據某些實施例之展示在有角度側壁之製造期間形成於光阻劑層中的特徵的垂直橫截面。

圖29A至圖29B係根據某些實施例之展示在有角度側壁之製造期間形成於犧牲遮罩層中的特徵的垂直橫截面。

圖30A至圖30B係根據某些實施例之在用於製造有角度側壁之反應離子蝕刻期間的遮罩腐蝕過程的示意圖。

圖31係根據某些實施例之圖解說明在有角度側壁之蝕刻期間的遮罩層的垂直橫截面。

圖32A至圖32B係展示直線側壁及有角度側壁之離子植入的垂直橫截面。

200:單位晶胞

210:源極

215:源極層

220:通道區

230:漂移區

240:汲極

245:汲極區

250:閘極區

L_CH:通道長度

Claims (20)

1. 一種垂直導電接面電晶體設備，該設備包含： 一多層半導體單位晶胞，該多層半導體單位晶胞包含： 一基板，該基板係一碳化矽(SiC)基板，其中該多層半導體單位晶胞之一垂直方向垂直於該基板之一頂面； 包含SiC之一磊晶漂移層，該磊晶漂移層形成於該基板之該頂面上； 包含SiC之一磊晶通道層，該磊晶通道層形成於該磊晶漂移層之一頂面上，其中該磊晶通道層之一側壁與該垂直方向成一角，使得該磊晶通道層漸縮； 一閘極區，該閘極區形成於該磊晶通道層之該側壁中，該閘極區具有平行於該側壁之一內部閘極區邊界；以及 一通道控制區，該通道控制區處於該磊晶通道層中，該通道控制區具有以該內部閘極區邊界為界之一寬度且在沿著該垂直方向截取之一平面中具有一梯形橫截面。
2. 如請求項1之設備，該設備進一步包含包含SiC之一磊晶源極層，該磊晶源極層形成於該磊晶通道層之一頂面上，其中： 該基板包含一汲極層，該汲極層具有一第一導電類型且具有一第一摻雜濃度； 該磊晶漂移層具有該第一導電類型且具有一第二摻雜濃度； 該通道控制區具有該第一導電類型且具有一第三摻雜濃度； 該磊晶源極層具有該第一導電類型且具有一第四摻雜濃度； 該閘極區具有一第二導電類型且具有一第五摻雜濃度；以及 該第三摻雜濃度不同於該第二摻雜濃度。
3. 如請求項2之設備，其中該第二摻雜濃度及該第三摻雜濃度各自小於該第一摻雜濃度及該第四摻雜濃度。
4. 如請求項2之設備，其中該第二導電類型之該閘極區包含該磊晶通道層之一改性SiC組成。
5. 如請求項1之設備，該設備進一步包含複數個該等多層半導體單位晶胞，其中： 該基板由該複數個該等多層半導體單位晶胞共用； 該磊晶漂移層由該複數個該等多層半導體單位晶胞共用；以及 該複數個該等多層半導體單位晶胞之該閘極區電連接以形成一共同閘極觸點。
6. 如請求項1之設備，其中： 沿著該垂直方向量測之該磊晶漂移層之一總厚度在5.5 µm至45.5 µm之範圍內； 該磊晶漂移層之該總厚度具有與該磊晶漂移層之該總厚度成反比關係之一總摻雜濃度；且 該總摻雜濃度在1x10¹⁵ cm^-3 至2x10¹⁶ cm^-3 之範圍內。
7. 如請求項1之設備，其中相對於該垂直方向量測之該側壁之一角在2度至30度之範圍內。
8. 如請求項1之設備，其中在該磊晶通道層之該頂面處的該通道控制區之一第一寬度小於在該磊晶通道層之一底面處的該通道控制區之一第二寬度。
9. 如請求項1之設備，其中： 該基板係一塊體單晶4H-SiC基板； 該磊晶漂移層係一單晶4H-SiC膜；且 該磊晶通道層係一單晶4H-SiC膜。
10. 一種用於形成一垂直導電接面電晶體之方法，該方法包含： 提供一基板，該基板係一碳化矽(SiC)基板，其中該垂直導電接面電晶體之一垂直方向垂直於該基板之一頂面； 在該基板之該頂面上形成複數個包含SiC之磊晶層，該複數個磊晶層包含一磊晶通道層； 在該複數個磊晶層之一頂面上形成一犧牲遮罩層； 在該犧牲遮罩層之一頂面上形成一光阻劑層； 選擇性地移除該光阻劑層之一部分，其中該光阻劑層之一剩餘部分具有與該垂直方向成一角之一第一特徵； 藉由將該光阻劑層之該剩餘部分用作一遮罩來選擇性地移除該犧牲遮罩層之一部分，其中該犧牲遮罩層之一剩餘部分具有與該垂直方向成一角之一第二特徵； 使用該第二特徵在該磊晶通道層中形成一側壁，該側壁與該垂直方向成一角；以及 在該側壁中形成一閘極區，該閘極區具有平行於該側壁之一內部閘極區邊界； 其中該通道層中之一通道控制區具有以該內部閘極區邊界為界之一寬度，且在沿著該垂直方向截取之一平面中具有成梯形之一橫截面。
11. 如請求項10之方法，其中該犧牲遮罩層包含不相似蝕刻速率材料之一雙層堆疊。
12. 如請求項10之方法，其中該犧牲遮罩層包含一三層堆疊，該三層堆疊包含： 一歐姆半導體層，該歐姆半導體層形成為該複數個磊晶層之一頂部磊晶層； 一接觸層間金屬層，該接觸層間金屬層形成於該歐姆半導體層之一頂面上；以及 一歐姆金屬接觸層，該歐姆金屬接觸層形成於該接觸層間金屬層之一頂面上，該歐姆金屬接觸層係一硬植入遮罩。
13. 如請求項10之方法，其中選擇性地移除該光阻劑層之該部分包含： 使該光阻劑層曝露於一光學射束，該光學射束具有沿著一焦深改變之一焦寬，其中該焦寬之一最小值在該光阻劑層之一頂面上方。
14. 如請求項10之方法，其中在該側壁中形成該閘極區包含： 將一第一離子物種植入至該側壁中，該第一離子物種具有在該垂直方向上之一第一離子軌跡；以及 將該側壁之一溫度升高至一離子活化溫度。
15. 如請求項14之方法，其中在該側壁中形成該閘極區進一步包含： 在將該側壁之該溫度升高至該離子活化溫度之前，將一第二離子物種植入至該側壁中，該第二離子物種具有在該垂直方向上之一第二離子軌跡。
16. 如請求項10之方法，其中在該側壁中形成該閘極區包含修改該磊晶通道層中之該SiC之一組成。
17. 如請求項10之方法，其中： 該複數個磊晶層之該形成包含： 在該基板之該頂面上形成包含SiC之一磊晶漂移層； 在該磊晶漂移層之一頂面上形成包含SiC之一該磊晶通道層；以及 在該磊晶通道層之一頂面上形成包含SiC之一磊晶源極層；且 該方法進一步包含： 以一第一導電類型及一第一摻雜濃度對該基板進行摻雜； 以該第一導電類型及一第二摻雜濃度對該磊晶漂移層進行摻雜； 以該第一導電類型及一第三摻雜濃度對該通道控制區進行摻雜; 以該第一導電類型及一第四摻雜濃度對該磊晶源極層進行摻雜；以及 藉由以一第二導電類型及一第五摻雜濃度對該側壁進行摻雜而在該側壁中形成該閘極區； 其中該第三摻雜濃度不同於該第二摻雜濃度。
18. 如請求項17之方法，其中該第二摻雜濃度及該第三摻雜濃度各自小於該第一摻雜濃度及該第四摻雜濃度。
19. 如請求項10之方法，其中相對於該垂直方向量測之該側壁的該角度大於2度且小於或等於30度。
20. 如請求項10之方法，其中在該通道控制區之一頂面處的該通道控制區之一第一寬度小於在該通道控制區之一底面處之一第二寬度。

Images