[go: up one dir, main page]

TWI847883B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI847883B
TWI847883B TW112137127A TW112137127A TWI847883B TW I847883 B TWI847883 B TW I847883B TW 112137127 A TW112137127 A TW 112137127A TW 112137127 A TW112137127 A TW 112137127A TW I847883 B TWI847883 B TW I847883B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
substrate
semiconductor device
lattice plane
axis
Prior art date
Application number
TW112137127A
Other languages
English (en)
Other versions
TW202514977A (zh
Inventor
吳建毅
Original Assignee
鴻揚半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻揚半導體股份有限公司 filed Critical 鴻揚半導體股份有限公司
Priority to TW112137127A priority Critical patent/TWI847883B/zh
Priority to CN202311345498.0A priority patent/CN119743973A/zh
Priority to US18/442,114 priority patent/US20250107189A1/en
Application granted granted Critical
Publication of TWI847883B publication Critical patent/TWI847883B/zh
Publication of TW202514977A publication Critical patent/TW202514977A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • H10D62/405Orientations of crystalline planes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303Diamond
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P14/2925
    • H10P14/2926
    • H10P14/36
    • H10P50/00
    • H10P50/69
    • H10P50/693
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • H10P14/2903
    • H10P14/2904
    • H10P14/2908
    • H10P14/2918
    • H10P50/242

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導體裝置包含基板、磊晶層與電晶體結構。基板為六方晶體結構且具有垂直於C軸的頂面,基板的頂面包括平行C軸的晶格面,其中晶格面係使用經顯影的光阻蝕刻而得,且經顯影的光阻的頂面與基板之間具有在30度到60度範圍中的傾斜角。磊晶層形成於晶格面上。電晶體結構形成於磊晶層中、磊晶層上及基板相對於磊晶層的表面上。

Description

半導體裝置及其製造方法
本揭露是有關一種半導體裝置與一種半導體裝置的製造方法。
在製作碳化矽(SiC)功率元件時,電子遷移率為其中一個關鍵的參數,會影響元件的導通電阻,進而決定元件的功率損耗。因此如何得到一個具有高電子遷移率的碳化矽功率元件為碳化矽元件設計者的重要課題。
碳化矽為六方晶體結構,在電子遷移率上表現出很強的異向性。以4H-SiC為例,其平行C軸的電子遷移率高於垂直C軸的電子遷移率20%,因此設計出一個高電子遷移率的電晶體結構成為了一個關鍵。
本揭露之一技術態樣為一種半導體裝置。
根據本揭露之一實施方式,一種半導體裝置包含基板、磊晶層與電晶體結構。基板為六方晶體結構且具有垂直於C軸的頂面,基板的頂面具有平行該C軸的晶格面,其中晶格面係使用經顯影的光阻蝕刻而得,且經顯影的光阻的頂面與基板之間具有在30度到60度範圍中的傾斜角。磊晶層形成於晶格面上。電晶體結構形成於磊晶層中、磊晶層上及基板相對於磊晶層的表面上。
在本揭露之一實施方式中,磊晶層的厚度在10微米至20微米的範圍中,磊晶層直接接觸晶格面,及磊晶層的材料包含鑽石、氮化鎵、氧化鎵與碳化矽至少其中一者。
在本揭露之一實施方式中,基板相對於磊晶層的表面為垂直C軸且對應於(000-1)方向,且基板的材料包含鑽石、單晶氧化鎵、多晶氧化鎵、單晶碳化矽、多晶碳化矽、單晶氮化鎵與多晶氮化鎵至少其中一者。
在本揭露之一實施方式中,電晶體結構的一部分沿晶格面形成,且晶格面對應於(11-20)方向或(1-100)方向。
在本揭露之一實施方式中,電晶體結構包含閘極介電層、閘極、阱區以及源極區。閘極介電層位於磊晶層上。閘極位於閘極介電層上。阱區位於磊晶層內,其中阱區鄰近於閘極介電層。源極區位於阱區內。
本揭露之另一技術態樣為一種半導體裝置的製造方法。
根據本揭露之一實施方式,一種半導體裝置的製造方法包含在基板的頂面塗上光阻,其中基板為六方晶體結構且具有垂直於C軸的頂面;對光阻顯影,使光阻的頂面與基板之間具有傾斜角,其中傾斜角在30度到60度的範圍中;使用光阻蝕刻基板,使基板露出平行C軸的晶格面;在基板上生長磊晶層,使磊晶層沿平行C軸的晶格面生長;以及在磊晶層中、磊晶層上及基板相對於磊晶層的表面上形成電晶體結構。
在本揭露之一實施方式中,在基板頂面塗上光阻包含在基板垂直C軸的 (0001)方向的晶格面塗上光阻。
在本揭露之一實施方式中,在磊晶層中、磊晶層上及基板相對於磊晶層的表面上形成電晶體結構包含在磊晶層進行氧化、黃光、蝕刻與離子植入步驟至少其中一者,以形成電晶體結構的一部分。
在本揭露之一實施方式中,在磊晶層中、磊晶層上及基板相對於磊晶層的表面上形成電晶體結構包含在基板的表面上形成金屬層。
在本揭露之一實施方式中,半導體裝置的製造方法更包含在基板的表面上形成金屬層之前,研磨基板的表面。
在本揭露上述實施方式中,由於透過光阻顯影與乾蝕刻法,蝕刻出了平行C軸的(11-20)或(1-100)晶格面,因此在後續磊晶層生長時,磊晶層會沿著平行C軸的(11-20)或(1-100)晶格面生長,進而得到一個平行C軸的(11-20)或(1-100)晶格面的磊晶層。在後續形成電晶體結構時,即能得到一個平行C軸且電子遷移率上升的電晶體結構。
以下揭示之實施方式內容提供了用於實施所提供的標的之不同特徵的許多不同實施方式,或實例。下文描述了元件和佈置之特定實例以簡化本案。當然,該等實例僅為實例且並不意欲作為限制。此外,本案可在各個實例中重複元件符號及/或字母。此重複係用於簡便和清晰的目的,且其本身不指定所論述的各個實施方式及/或配置之間的關係。
諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等等空間相對術語可在本文中為了便於描述之目的而使用,以描述如附圖中所示之一個元件或特徵與另一元件或特徵之關係。空間相對術語意欲涵蓋除了附圖中所示的定向之外的在使用或操作中的裝置的不同定向。裝置可經其他方式定向(旋轉90度或以其他定向)並且本文所使用的空間相對描述詞可同樣相應地解釋。
第1圖繪示根據本揭露之一實施方式的一種半導體裝置的製造方法的流程圖。參照第1圖,半導體裝置的製造方法包括下列步驟。首先在步驟S1中,在基板的頂面塗上光阻,其中基板為六方晶體結構且具有垂直於C軸的頂面。接著在步驟S2中,對光阻顯影,使經顯影的光阻的頂面與基板之間具有傾斜角,其中傾斜角在30度到60度的範圍中。接著在步驟S3中,使用經顯影的光阻蝕刻基板,使基板露出平行C軸的晶格面,接著在步驟S4中,在基板上生長磊晶層,使磊晶層沿平行C軸的晶格面生長。最後在步驟S5中,在磊晶層中、磊晶層上及基板相對於磊晶層的表面上形成電晶體結構。
在一些實施方式中,半導體裝置的製造方法並不限於上述步驟S1至步驟S5,舉例來說,在一些實施方式中,可在兩前後步驟之間進一步包括其他步驟,也可在步驟S1前進一步包括其他步驟,在步驟S5後進一步包括其他步驟。第3圖至第7圖將詳細說明上述步驟S1至步驟S5。
第2圖繪示六方晶系的單位晶格的透視圖。參照第2圖,一個六方晶系的單位晶格中,在定義晶格面時,有別於如立方晶系會使用米勒指數(Miller Indices),六 方晶系會使用米勒-布拉维指數(Miller-Bravais Indices)來定義晶格面。其原因在於六方晶系在垂直C軸方向的堆積無法僅使用兩個晶格常數就善加定義。在米勒-布拉维指數中,括號中的四個數字(如本揭露所提到的(11-20)晶格面)分別代表此面與四個軸a1、a2、a3、c的交點的倒數。若是此面與某一軸平行,則可理解為交點在無限遠處,因此取倒數之後即為零。因此可以理解,本揭露中所提到的(11-20)、(1-100)等晶格面由於其最後一個數字為零,因此這些晶格面與C軸的交點皆在無限遠處,也就是說這些晶格面皆與C軸平行。第2圖中之面210即為本揭露所提及的(11-20)晶格面。
第3圖至第7圖繪示根據本揭露之一實施方式的一種半導體裝置的製造方法在中間過程的剖面圖。參照第3圖,半導體裝置的製造方法包括在基板110的頂面111塗上光阻120,其中基板110為六方晶體結構而具有C軸,頂面111係垂直於C軸且對應至(0001)方向。基板110的材料包含鑽石、單晶氧化鎵、多晶氧化鎵、單晶碳化矽(SiC)、多晶碳化矽、單晶氮化鎵(GaN)與多晶氮化鎵至少其中一者。以一般製程所形成的基板110來說,製造元件的面通常稱為矽面,其米勒-布拉维指數表示法為(0001),也就是第2圖中的面220。然而,由於此面垂直於C軸,因此經由後續的步驟可製作出平行C軸的電晶體結構。
參照第4圖,在頂面111塗布上光阻120後,對光阻120顯影。顯影後的光阻120’的頂面121與基板110之間具有傾斜角θ,其中傾斜角θ在30度到60度的範圍中。此傾斜角θ將會影響接下來的蝕刻步驟中,能否蝕刻出想要的晶格面,以本實施方式來說,即是對應於(11-20)方向或(1-100)方向的晶格面。由於光阻120’在顯影之後具有一個傾斜角θ,接下來的蝕刻步驟係順著光阻120’的角度往下蝕刻。
參照第5圖,使用顯影後的光阻120’蝕刻基板110,使基板110露出晶格面130,其中晶格面130係平行C軸且對應於(11-20)方向或對應於(1-100)方向。蝕刻深度d在500埃至1000埃的範圍中,並且是使用乾式蝕刻。乾式蝕刻的氣體可為六氟化硫(SF 6)、氧氣(O 2)等,或其他類似的氣體來做為蝕刻用的電漿氣體。
同時參照第5圖與第6圖,蝕刻完基板110並露出平行C軸且對應於(11-20)方向或對應於(1-100)方向的晶格面130後,在晶格面130上生長磊晶層140並且磊晶層140直接接觸晶格面130。磊晶層140的材料包含氮化鎵、氧化鎵(Ga 2O 3)、鑽石與碳化矽至少其中一者。磊晶層140的厚度H在10微米至20微米的範圍中。在基板110上生長磊晶層140是使用有機金屬化學氣相沉積法、高溫化學氣相沉積法、原子層沉積法或分子束磊晶法,或其他類似的方法。
參照第7圖,磊晶層140生長完成之後,在磊晶層140中及磊晶層140上形成電晶體結構。電晶體結構包含閘極介電層150、閘極160、阱區170、源極區180及金屬層190。閘極介電層150位於磊晶層140上。閘極160位於閘極介電層150上。阱區170位於磊晶層140內,且位於閘極介電層150的下方。源極區180位於阱區170內。
磊晶層140上及磊晶層140中的部分電晶體結構生長完成之後,在基板110相對於(000-1)方向的一表面113上形成金屬層190。金屬層190在電晶體結構中為一汲極區。在磊晶層140中、磊晶層140上及表面113上形成電晶體結構的步驟包含在磊晶層140進行氧化、黃光、蝕刻與離子植入步驟至少其中一者,以形成電晶體結構的一部分。舉例來說,黃光及蝕刻製程可用來圖案化閘極介電層150及閘極160,離子植入可用來形成阱區170及源極區180,但並不限於這些方法。
綜上所述,由於在形成電晶體之前,先使用了具有傾斜角θ的光阻120’,透過乾式蝕刻的方式,順著光阻120’的傾斜角θ蝕刻出了平行於C軸且對應於(11-20) 或(1-100)的晶格面130,使得後續磊晶層140生長時,磊晶層140能順著平行於C軸的晶格面130,從而在後續的電晶體製程之中,製造出電流通道平行於C軸的電晶體結構,從而讓電流通道中的電流載子能因為電流通道平行於C軸,而有較高的遷移率,讓元件的導通電阻下降,進而使元件的功率損耗下降,使得元件能有更好的表現。
前述概述了幾個實施方式的特徵,使得本領域技術人員可以更好地理解本揭露的態樣。本領域技術人員應當理解,他們可以容易地將本揭露用作設計或修改其他過程和結構的基礎,以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域技術人員還應該認識到,這樣的等效構造不脫離本揭露的精神和範圍,並且在不脫離本揭露的精神和範圍的情況下,它們可以在這裡進行各種改變,替換和變更。
110:基板
111:頂面
113:表面
120,120’:光阻
121:頂面
130:晶格面
140:磊晶層
150:閘極介電層
160:閘極
170:阱區
180:源極區
190:金屬層
210,220,230:面
a1,a2,a3,c:軸
d:蝕刻深度
H:厚度
S1,S2,S3,S4,S5:步驟
θ:傾斜角
當與隨附圖示一起閱讀時,可由後文實施方式最佳地理解本揭露內容的態樣。注意到根據此行業中之標準實務,各種特徵並未按比例繪製。實際上,為論述的清楚性,可任意增加或減少各種特徵的尺寸。 第1圖繪示根據本揭露之一實施方式的一種半導體裝置的製造方法的流程圖。 第2圖繪示六方晶系的單位晶格的透視圖。 第3圖至第7圖繪示根據本揭露之一實施方式的一種半導體裝置的製造方法在中間過程的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
S1,S2,S3,S4,S5:步驟

Claims (10)

  1. 一種半導體裝置,包含: 一基板,為六方晶體結構且具有垂直於一C軸的一頂面,該基板的頂面具有平行該C軸的一晶格面,其中該晶格面係使用一經顯影的光阻蝕刻而得,且該經顯影的光阻的一頂面與該基板之間具有在30度到60度範圍中的一傾斜角; 一磊晶層,形成於該晶格面上;以及 一電晶體結構,形成於該磊晶層中、該磊晶層上及該基板相對於該磊晶層的一表面上。
  2. 如請求項1所述之半導體裝置,其中該磊晶層的厚度在10微米至20微米的範圍中,該磊晶層直接接觸該晶格面,及該磊晶層的材料包含鑽石、氮化鎵、氧化鎵與碳化矽至少其中一者。
  3. 如請求項1所述之半導體裝置,其中該基板相對於該磊晶層的該表面為垂直該C軸且對應於(000-1)方向,且該基板的材料包含鑽石、單晶氧化鎵、多晶氧化鎵、單晶碳化矽、多晶碳化矽、單晶氮化鎵與多晶氮化鎵至少其中一者。
  4. 如請求項1所述之半導體裝置,其中該電晶體結構的一部分沿該晶格面形成,且該晶格面對應於(11-20)方向或(1-100)方向。
  5. 如請求項1所述之半導體裝置,其中該電晶體結構包含: 一閘極介電層,位於該磊晶層上; 一閘極,位於該閘極介電層上; 一阱區,位於該磊晶層內,其中該阱區鄰近於該閘極介電層;以及 一源極區,位於該阱區內。
  6. 一種半導體裝置的製造方法,包含: 在一基板的一頂面塗上一光阻,其中該基板為六方晶體結構且具有垂直於一C軸的一頂面; 對該光阻顯影,使該光阻的頂面與該基板之間具有一傾斜角,其中該傾斜角在30度到60度的範圍中; 使用該光阻蝕刻該基板,使該基板露出平行該C軸的一晶格面; 在該基板上生長一磊晶層,使該磊晶層沿平行該C軸的一晶格面生長;以及 在該磊晶層中、該磊晶層上及該基板相對於該磊晶層的一表面上形成一電晶體結構。
  7. 如請求項6所述之半導體裝置的製造方法,其中在該基板該頂面塗上該光阻包含在該基板垂直該C軸的 (0001)方向的晶格面塗上該光阻。
  8. 如請求項6所述之半導體裝置的製造方法,其中在該磊晶層中、該磊晶層上及該基板相對於該磊晶層的該表面上形成該電晶體結構包含: 在該磊晶層進行氧化、黃光、蝕刻與離子植入步驟至少其中一者,以形成該電晶體結構的一部分。
  9. 如請求項6所述之半導體裝置的製造方法,其中在該磊晶層中、該磊晶層上及該基板相對於該磊晶層的該表面上形成該電晶體結構包含: 在該基板的該表面上形成一金屬層。
  10. 如請求項9所述之半導體裝置的製造方法,更包含: 在該基板的該表面上形成該金屬層之前,研磨該基板的該表面。
TW112137127A 2023-09-27 2023-09-27 半導體裝置及其製造方法 TWI847883B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112137127A TWI847883B (zh) 2023-09-27 2023-09-27 半導體裝置及其製造方法
CN202311345498.0A CN119743973A (zh) 2023-09-27 2023-10-17 半导体装置及其制造方法
US18/442,114 US20250107189A1 (en) 2023-09-27 2024-02-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112137127A TWI847883B (zh) 2023-09-27 2023-09-27 半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TWI847883B true TWI847883B (zh) 2024-07-01
TW202514977A TW202514977A (zh) 2025-04-01

Family

ID=92929403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112137127A TWI847883B (zh) 2023-09-27 2023-09-27 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US20250107189A1 (zh)
CN (1) CN119743973A (zh)
TW (1) TWI847883B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150060886A1 (en) * 2011-12-22 2015-03-05 Sumitomo Electric Industries, Ltd. Semiconductor substrate
TW201906084A (zh) * 2017-06-30 2019-02-01 日商日立製作所股份有限公司 碳化矽半導體裝置及其製造方法
TW202013719A (zh) * 2018-05-31 2020-04-01 新加坡商西拉娜亞洲私人有限公司 高壓崩潰漸縮型垂直導電接面電晶體
US20210083062A1 (en) * 2019-09-17 2021-03-18 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US20210233994A1 (en) * 2018-08-10 2021-07-29 Rohm Co., Ltd. SiC SEMICONDUCTOR DEVICE

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150060886A1 (en) * 2011-12-22 2015-03-05 Sumitomo Electric Industries, Ltd. Semiconductor substrate
TW201906084A (zh) * 2017-06-30 2019-02-01 日商日立製作所股份有限公司 碳化矽半導體裝置及其製造方法
TW202013719A (zh) * 2018-05-31 2020-04-01 新加坡商西拉娜亞洲私人有限公司 高壓崩潰漸縮型垂直導電接面電晶體
US20210233994A1 (en) * 2018-08-10 2021-07-29 Rohm Co., Ltd. SiC SEMICONDUCTOR DEVICE
US20210083062A1 (en) * 2019-09-17 2021-03-18 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20250107189A1 (en) 2025-03-27
CN119743973A (zh) 2025-04-01
TW202514977A (zh) 2025-04-01

Similar Documents

Publication Publication Date Title
JP6041292B2 (ja) 炭化珪素半導体素子の製造方法
US20090181502A1 (en) Method for fabricating graphene transistors on a silicon or soi substrate
EP2287924A2 (en) Substrate Structures and Methods of Manufacturing the same
US20030107032A1 (en) Semiconductor device and production process thereof
US11342179B2 (en) Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same
TWI763691B (zh) 半導體元件與半導體元件的製造方法
JP4874527B2 (ja) 炭化珪素半導体基板及びその製造方法
US20190103267A1 (en) Semiconductor substrate and method of manufacturing thereof
TWI847883B (zh) 半導體裝置及其製造方法
JP2017168599A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2008311406A (ja) 溝ゲート型SiC半導体装置の製造方法
CN108735795B (zh) (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法
US11145507B2 (en) Method of forming gallium nitride film over SOI substrate
US11651958B2 (en) Two-dimensional material device and method for manufacturing same
CN109103106A (zh) 横向扩散金属氧化物半导体的制备方法
US12446278B2 (en) Semiconductor device and the manufacturing method thereof
US11749526B2 (en) Semiconductor substrate and method of manufacturing thereof
TWI910026B (zh) SiC積層體的製造方法
CN115084215B (zh) 功率半导体器件制造方法
JP2005129629A (ja) 炭化珪素半導体基板及びその製造方法
JP2019194640A (ja) 半導体装置の製造方法
CN118263288A (zh) 半导体装置及其制造方法
JP2025086831A (ja) SiC積層体の製造方法
CN207753014U (zh) 一种选择区域外延的图形化掩膜制备及二次生长界面优化结构
CN119943653A (zh) 半导体结构及其形成方法