[go: up one dir, main page]

TWI791055B - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TWI791055B
TWI791055B TW107136024A TW107136024A TWI791055B TW I791055 B TWI791055 B TW I791055B TW 107136024 A TW107136024 A TW 107136024A TW 107136024 A TW107136024 A TW 107136024A TW I791055 B TWI791055 B TW I791055B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
region
electrode
display panel
Prior art date
Application number
TW107136024A
Other languages
English (en)
Other versions
TW201923435A (zh
Inventor
趙允鍾
尹秀娟
成碩濟
李聖俊
崔埈厚
權世明
白敬鉉
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170133551A external-priority patent/KR102432360B1/ko
Priority claimed from KR1020180017945A external-priority patent/KR102690983B1/ko
Priority claimed from KR1020180029301A external-priority patent/KR102467064B1/ko
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201923435A publication Critical patent/TW201923435A/zh
Application granted granted Critical
Publication of TWI791055B publication Critical patent/TWI791055B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

顯示面板包含有第一區域及彎曲的第二區域的基底層。無機層設置在基底層上。下溝槽在無機層內形成且與第二區域重疊。第一薄膜電晶體被設置在無機層上且包含與第一區域重疊的矽半導體圖樣。第二薄膜電晶體被設置在無機層上且包含與第一區域重疊的氧化物半導體圖樣。絕緣層與第一區域及第二區域重疊。上溝槽在絕緣層內形成。訊號線電性連接至第二薄膜電晶體。有機層與第一區域及第二區域重疊且設置在下溝槽與上溝槽裡，發光裝置設置在有機層上且與第一區域重疊。

Description

顯示面板
本揭露係關於顯示面板，更具體地說，係關於顯示面板及製造顯示面板之方法。
顯示裝置包含複數個像素及驅動電路(例如，掃描驅動電路及數據驅動電路)以用來控制複數個像素。每一個像素包含顯示元件及用來控制顯示元件的像素驅動電路。像素驅動電路包含彼此有機連接(organically connected)的複數個薄膜電晶體。
顯示面板包含具有第一區域及相對於第一區域彎曲的第二區域的基底層。至少一無機層與第一及第二區域之兩者重疊且被設置在基底層上。下溝槽形成在至少一無機層內且與第二區域重疊。第一薄膜電晶體設置在至少一無機層上且包含與第一區域重疊的矽半導體圖樣。第二薄膜電晶體設置在至少一無機層上且包含與第一區域重疊的氧化物半導體圖樣。複數個絕緣層與第一及第二區域之兩者重疊。上溝槽形成在複數個絕緣層內且上溝槽從下溝槽延伸。訊號線電性連接至第二薄膜電晶體。有機層與第一及第二區域之兩者重疊且被設置在下溝槽及上溝槽之兩者內。發光裝置設置在有機層上且與第一區域重疊。
在實施例中，與第二區域重疊之訊號線之一部分可設置在有機層上。
在實施例中，顯示面板可進一步包含連接電極，所述連接電極設置在有機層上且透過穿透有機層的接觸孔連接至第一薄膜電晶體之輸出電極。
在實施例中，顯示面板可進一步包含設置在有機層上之鈍化層(passivation layer)。
在實施例中，發光裝置之電極可透過穿透鈍化層之接觸孔連接至連接電極。
在實施例中，鈍化層可設置在訊號線上，且與第二區域重疊之鈍化層之一部分可與訊號線接觸。
在實施例中，絕緣層可包含覆蓋第一薄膜電晶體之矽半導體圖樣之第一絕緣層、設置在第一絕緣層上以覆蓋第一薄膜電晶體之控制電極之第二絕緣層、設置在第二絕緣層上之第三絕緣層、及設置在第三絕緣層上以覆蓋與第二薄膜電晶體之氧化物半導體圖樣重疊之第二薄膜電晶體之控制電極之第四絕緣層。
在實施例中，顯示面板可進一步包含設置在第二絕緣層及第三絕緣層之間，且與第一薄膜電晶體之控制電極重疊之上電極。
在實施例中，顯示面板可進一步包含設置在第二薄膜電晶體之氧化物半導體圖樣與第二薄膜電晶體之控制電極之間之絕緣圖樣。絕緣圖樣可與第二薄膜電晶體之氧化物半導體圖樣部分重疊。
在實施例中，絕緣層可進一步包含中介絕緣層，所述中介絕緣層設置在第三及第四絕緣層之間，以與第二薄膜電晶體之氧化物半導體圖樣部分 重疊。曝露第二薄膜電晶體之氧化物半導體之兩個相反區域之開口(opening)被定義在中介絕緣層內。
在實施例中，顯示面板可進一步包含設置在第三絕緣層及第四絕緣層之間，且與第一薄膜電晶體之控制電極重疊之上電極。
在實施例中，顯示面板可進一步包含設置在第三絕緣層及上電極之間之絕緣圖樣。
在實施例中，顯示面板可進一步包含遮光圖樣，所述遮光圖樣設置在至少一無機層及第二薄膜電晶體之氧化物半導體圖樣之間，且該遮光圖樣與第二薄膜電晶體之氧化物半導體圖樣重疊。
在實施例中，遮光圖樣可以是導電的。遮光圖樣可配置以接收偏壓(bias voltage)。遮光圖樣可電性連接至第二薄膜電晶體之控制電極。
在實施例中，在第一薄膜電晶體之矽半導體圖樣、第一薄膜電晶體之控制電極、或與第一薄膜電晶體之控制電極重疊之上電極中之至少一個，可設置在與遮光圖樣所在之相同層，且可包含與遮光圖樣之相同材料。
在實施例中，至少一無機層可包含交互堆疊之氧化矽層及氮化矽層。
在實施例中，至少一無機層之上表面之一部分可與有機層接觸。
在實施例中，第二區域包含連接至第一區域且以特定曲率彎曲之彎曲區域，及連接至彎曲區域且面向第一區域之面向區域。訊號線可包含與第一區域重疊且電性連接至第二薄膜電晶體的第一部分、與彎曲區域重疊且設置 在與第一部分所在之不同層上的第二部分、及與面向區域重疊且設置在與第二部分所在之不同層上的第三部分。
在實施例中，顯示面板可進一步包含連接第一部分至第二部分，或連接第三部分至第二部分之連接電極。
根據本發明概念之實施例，製造顯示面板之方法可包含形成至少一無機層在包含第一區域及從第一區域延伸之第二區域之基底層上；至少一無機層與第一區域與第二區域重疊；形成矽半導體圖樣於至少一無機層上以與第一區域重疊；藉由放入第一絕緣層在兩者之間，形成第一控制電極於矽半導體圖樣上以與矽半導體圖樣重疊；藉由放入第二絕緣層在兩者之間，形成上電極在第一控制電極上以與第一控制電極重疊；形成第三絕緣層以覆蓋上電極；形成氧化物半導體圖樣在第三絕緣層上；形成第二控制電極在氧化物半導體圖樣上以與氧化物半導體圖樣重疊；形成第四絕緣層以覆蓋第二控制電極；執行第一蝕刻步驟，所述第一蝕刻步驟部分移除第一至第四絕緣層，從而分別形成曝露矽半導體圖樣之第一部分與第二部分之第一接觸孔與第二接觸孔，並形成曝露與第二區域重疊之至少一無機層之一部分的上溝槽；執行第二蝕刻步驟，所述第二蝕刻步驟部分移除第四絕緣層，從而分別形成曝露氧化物半導體圖樣之第一部分與第二部分之第三接觸孔與第四接觸孔，並部分移除至少一無機層，從而形成下溝槽在至少一無機層之第二區域內，其中，下溝槽從上溝槽延伸；執行電極形成步驟，所述電極形成步驟形成第一輸入電極與第一輸出電極，所述第一輸入電極與第一輸出電極分別連接至矽半導體圖樣之第一部分與第二部分，且形成第二輸入電極與第二輸出電極，所述第二輸入電極與第二輸出電極分別連接至氧化物半導體圖樣之第一部分與第二部分；形成有機層以覆蓋第一 輸入電極、第一輸出電極、第二輸入電極、及第二輸出電極，且所述有機層被提供在上溝槽及下溝槽內；執行第三蝕刻步驟，所述第三蝕刻步驟部分移除有機層，從而形成曝露第一輸出電極之第五接觸孔；以及形成發光裝置在有機層上，所述發光裝置電性連接至第一輸出電極。
在實施例中，所述方法可進一步包含在有機層上，形成連接至第一輸出電極之連接電極、及與第二區域重疊之訊號線；形成鈍化層在有機層上以覆蓋連接電極及訊號線；以及執行第四蝕刻步驟，所述第四蝕刻步驟部分移除鈍化層，從而形成曝露連接電極之第六接觸孔。發光裝置可透過連接電極連接至第一輸出電極。
在實施例中，發光裝置的形成可包含形成發光裝置之第一電極在鈍化層上；發光裝置之第一電極連接至連接電極；以及形成像素定義層(pixel definition layer)在鈍化層上，所述像素定義層包含曝露發光裝置之第一電極之開口。
在實施例中，與第二區域重疊之鈍化層之一部分可與訊號線接觸。
在實施例中，所述方法可進一步包含形成遮光圖樣在至少一無機層與第一絕緣層之間以與氧化物半導體圖樣重疊。
在實施例中，至少一無機層之上表面之一部分可與有機層接觸。
製造顯示面板之方法包含形成至少一無機層在基底層上。基底層包含第一區域及從第一區域延伸之第二區域。至少一無機層與基底層之第一區域及第二區域重疊。矽半導體圖樣形成在至少一無機層上。矽半導體圖樣與基底層之第一區域重疊。第一控制電極形成在矽半導體圖樣上。藉由放入第一絕 緣層在第一控制電極與矽半導體圖樣之間，第一控制電極與矽半導體圖樣重疊。上電極形成在第一控制電極上。藉由放入第二絕緣層在上電極與第一控制電極之間，上電極與第一控制電極重疊。形成第三絕緣層來覆蓋上電極。氧化物半導體圖樣形成在第三絕緣層上。第二控制電極形成在氧化物半導體圖樣上，第二控制電極與氧化物半導體圖樣重疊。形成第四絕緣層來覆蓋第二控制電極。第一蝕刻步驟被執行，其包含部分移除第一至第四絕緣層，從而分別形成曝露矽半導體圖樣之第一部分與第二部分之第一接觸孔及第二接觸孔，且形成曝露與第二區域重疊之至少一無機層之一部分之上溝槽。第二蝕刻步驟被執行，其包含部分移除第四絕緣層，從而分別形成曝露氧化物半導體圖樣之第一部分與第二部分之第三接觸孔及第四接觸孔，且部分移除至少一無機層，從而形成下溝槽在至少一無機層之第二區域內，該下溝槽從上溝槽延伸。電極形成步驟被執行，其包含形成分別連接至矽半導體圖樣之第一部分與第二部分之第一輸入電極及第一輸出電極，及形成分別連接至氧化物半導體圖樣之第一部分與第二部分之第二輸入電極與第二輸入電極。形成有機層，其覆蓋第一輸入電極、第一輸出電極、第二輸入電極、及第二輸出電極，有機層設置在上溝槽與下溝槽內。第三蝕刻步驟被執行，其包含部分移除有機層，從而形成曝露第一輸出電極之第五接觸孔。形成發光裝置在有機層上，所述發光裝置電性連接至第一輸出電極。
製造顯示面板之方法包含形成至少一無機層在基底層上。基底層包含第一區域及從第一區域延伸之第二區域。至少一無機層與基底層之第一區域及第二區域之兩者重疊。形成絕緣層，所述絕緣層與基底層之第一區域與第二區域之兩者重疊。形成半導體圖樣在至少一無機層上，所述半導體圖樣與基 底層之第一區域重疊，所述半導體圖樣包含矽半導體圖樣與氧化物半導體圖樣。第一蝕刻步驟被執行，其包含部分移除絕緣層以曝露矽半導體圖樣之一部分、及與第二區域重疊之至少一無機層之一部分。第二蝕刻步驟被執行，其包含部分移除絕緣層，從而曝露氧化物半導體圖樣之一部分、並移除與第二區域重疊之至少一有機層之一部分。形成電極，其與矽半導體圖樣之曝露部分及氧化物半導體圖樣之曝露部分連接。形成覆蓋電極之有機層，所述有機層設置在至少一無機層之被移除之部分、及絕緣層之被移除之部分內。發光裝置與訊號線形成於有機層上。發光裝置與訊號線電性連接至對應之電極中的一個。第二區域為彎曲的。
DP:顯示面板
DP-FS:前表面
DP-DA:顯示區域
DP-NDA:非顯示區域
DP-PD:訊號板
PX:像素
GDC:驅動電路
NBA:第一區域
BA:第二區域
CA:彎曲區域
FA:面向區域
BL:基底層
BRL:屏障層
BFL:緩衝層
SGL:訊號線
GL:掃描線
DL:資料線
PL:電源線
CSL:控制訊號線
OLED:有機發光二極體
T1:第一薄膜電晶體
T2:第二薄膜電晶體
Cst:電容器
DP-CL:電路裝置層
DP-OLED:顯示裝置層
PDL:像素定義層
BRL:屏障層
BFL:緩衝層
OSP1:第一半導體圖樣
GE1:第一控制電極
UE:上電極
OSP2:第二半導體圖樣
GE2:第二控制電極
GIP:絕緣圖樣
DE1:第一輸入電極
SE1:第一輸出電極
CH1,CH2,CH3,CH4,CH5,CH6:接觸孔
DE2:第二輸入電極
SE2:第二輸出電極
CNE:連接電極
AE:陽極
CE:陰極
OP:開口
PXA:發光區域
NPXA:非發光區域
HCL:電洞控制層
EML:有機發光層
ECL:電子控制層
TFE:薄封裝層
GV-1:下溝槽
GV-2:上溝槽
10,20,30,40,50,60:絕緣層
DR1:第一方向軸
DR2:第二方向軸
DR3:第三方向軸
ELVDD:第一功率電壓
ELVSS:第二功率電壓
藉由參考以下的詳細描述並結合附圖進行考量時，將更容易理解本揭露之更為完整的價值及其之許多附加態樣，其中：第1A圖及第1B圖係分別為說明根據本發明概念之例示性實施例之顯示面板之透視圖；第2圖係為說明根據本發明概念之例示性實施例之顯示面板之平面圖；第3A圖係為說明根據本發明概念之例示性實施例之像素之等效電路圖；第3B圖及第3C圖係為說明根據本發明概念之例示性實施例之像素之一部分之橫截面圖；第4A圖及第4B圖係為說明根據本發明概念之例示性實施例之顯示面板之彎曲區域之橫截面圖； 第5A圖至第5M圖係為說明根據本發明概念之例示性實施例之製造顯示面板之製程之橫截面圖；第6圖至第9圖係為說明根據本發明概念之例示性實施例之顯示面板之一部分之橫截面圖；第10A圖至第10G圖係為說明根據本發明概念之例示性實施例之顯示面板之一部分之橫截面圖；以及第11A圖至第11L圖係為說明根據本發明概念之例示性實施例之顯示面板之一部分之橫截面圖。
本發明概念之例示性實施例藉由參考附圖將描述得更完整。然而，本發明概念可以許多不同形式實施，且不應該被解釋為限於本文闡述之實施例。在圖式中，為了清楚表達，層之厚度與區域可能被放大。在圖式及說明書內的相同元件符號可標示為相同元件，且在省略一些元件的詳細描述的程度上，其被假設為這些元件至少類似於在本說明書裡的其它地方所述的對應元件。
當一個元件被提到「連接(connected)」或「耦合(coupled)」至另一個元件時，它將理解成可直接連接或直接耦合至其他元件、或者可存在中間元件。
將進一步理解的是，儘管用語「第一(first)」、「第二(second)」等可被用於本文中來描述各種元件、組成、區域、層及/或部分，此些元件、組成、區域、層及/或部分不應被局限在此些用語。這些用語只用從一個元件、組成、區域、層及/或部分來區別另外一個元件、組成、區域、層、或部分。因此，以下討論中的第一元件、第一組成、第一區域、第一層、或第一部分可以在不 脫離例示性實施例之教示下，表示第二元件、第二組成、第二區域、第二層、或第二部分。
為了便於描述，像是「之下(beneath)」、「下方(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」以及其之相似用語之空間相關用語可用於本文中，以描述與如圖所示之一個元件或一個特徵與另一元件或另一特徵之關係。將進一步理解的是，除了圖式中描繪之方位之外，空間相關用語旨在包含正在使用之裝置或操作之不同方位。例如，假如將圖式中的裝置被翻轉，元件描述之在其他元件或其他特徵「下方(below)」、或「之下(beneath)」將被定向成在其他元件或其他特徵之「上方(above)」。因此，例示性用語「下方(below)」可包含上方及下方兩者之方位。裝置可以是其他方位之轉向(旋轉90度或是其他方位)，且相應地解釋本文所用之空間相關描述。
第1A圖及第1B圖係為說明根據本發明概念之例示性實施例之顯示面板DP之透視圖。第2圖係為根據本發明概念之例示性實施例之顯示面板DP之平面圖。第2圖說明構成顯示面板DP之元件(例如，像素PX、驅動電路GDC、及訊號線SGL)之間的連接構造。
顯示面板DP之前表面DP-FS之平面在未摺疊狀態可平行於由第一方向軸DR1及第二方向軸DR2所定義之平面。與顯示面板DP之前表面DP-FS垂直之方向(例如，顯示面板DP之厚度方向)將被參照成第三方向軸DR3。在構成顯示面板DP之各種層的每一層中，基於第三方向軸DR3，上表面或前表面可被辨別成底面或背面。以下，第一至第三方向軸可分別被表示成DR1、DR2、及DR3，且其將以相同的元件符號被識別。
如第1A圖所表示，顯示面板DP之前表面DP-FS可包含：包含被使用者看見之像素PX之顯示區域DP-DA，及鄰近顯示區域DP-DA設置之非顯示區域DP-NDA。非顯示區域DP-NDA可為其內未設置像素PX的區域。一些訊號線SGL及/或驅動電路GDC可設置在非顯示區域DP-NDA內。
如第1A圖所表示，顯示區域DP-DA可是矩形或四方形。非顯示區域DP-NDA可環繞顯示區域DP-DA。然而，本發明概念不限制於其，且顯示區域DP-DA及非顯示區域DP-NDA之形狀可以其它方式被佈置。例如，非顯示區域DP-NDA可只設置在前表面DP-FS之在第一方向軸DR1之彼此相對之兩個區域內。在本發明概念之例示性實施例內，顯示區域DP-DA可是電路。
根據本發明概念之例示性實施例，非顯示裝置DP-NDA之一部分可具有小於顯示區域之厚度的厚度(例如，在第二方向軸DR2之長度)。將如下所述的是，這可讓彎曲區域之面積可能被減少。
如第1B圖所表示，顯示裝置DP可為彎曲，且由於這彎曲的原因，顯示裝置DP可被分割成係為非彎曲區域的第一區域NBA，及係為彎曲區域的第二區域BA。當第二區域BA在彎曲的狀態中，第二區域BA可包含以特定曲率彎曲的彎曲區域CA，及面向第一區域NBA的面向區域FA。
如第2圖所表示，顯示面板DP可包含驅動電路GDC、複數條訊號線SGL、複數個訊號板(signal pad)DP-PD、及複數個像素PX。
根據像素PX的顯示顏色，像素可被分類成複數個群組。例如，像素PX可包含紅色像素、綠色像素、及藍色像素。在本發明概念之例示性實施例中，像素PX可進一步包含白色像素。即使當像素被包含在不同群組裡，像素之像素驅動電路可被配置為具有相同結構。
驅動電路GDC可包含掃描驅動電路。掃描驅動電路可配置以產生複數個掃描訊號，且連續輸出掃描訊號至複數條掃描線GL將在以下描述。此外，掃描驅動電路可配置成輸出其它控制訊號至像素PX之驅動電路。
掃描驅動電路可包含複數個薄膜電晶體，所述複數薄膜電晶體以與像素PX之驅動電路之相同製程形成(例如，低溫多晶矽(low temperature polycrystalline silicon，LTPS)製程或低溫多晶氧化物(low temperature polycrystalline oxide，LTPO)製程)。
訊號線SGL可包含掃描線GL、數據線DL、電源線PL、及控制訊號線CSL。每條訊號線DL可被連接至複數個像素PX之對應像素，且每條數據線DL可被連接至複數個像素PX之對應像素。電源線PL可被連接至每個像素PX。控制訊號線CSL可提供控制訊號至掃描驅動電路。訊號板DP-PD可被連接至複數條訊號線SGL之對應訊號線。
電路板可被電性連接至顯示面板DP。電路板可以是剛性或可撓式電路板。驅動晶片可被安裝在電路板上。
驅動晶片可被安裝在顯示面板DP上。假如驅動晶片被安裝在顯示面板DP上，訊號線SGL之設計或佈置可被改變。驅動晶片可被連接至數據線DL，且訊號線可連接驅動晶片至訊號板DP-PD。
第3A圖係為說明根據本發明概念之例示性實施例之像素PX之等效電路圖。第3B圖及第3C圖係為說明根據本發明概念之例示性實施例之像素PX之一部分之橫截面圖。第4A圖及第4B圖係為說明根據本發明概念之例示性實施例之顯示面板DP之第二區域BA之橫截面圖。
第3A圖說明掃描線GL、數據線DL、電源線PL、及連接至所述線之像素PX。根據本發明概念之例示性實施例，像素PX可以是發光類型的像素，但本發明概念不限於其。例如，像素PX可包含有機發光二極體或量子點發光二極體，其被當作發光裝置。有機發光二極體之發光層可包含有機發光材料。量子點發光二極體之發光層可包含量子點及/或量子棒。為了簡單起見，以下描述將參考在其內使有機發光像素當作像素PX使用，如何理解本發明構思可以用其他類型的像素來實現之例子。
像素PX可包含有機發光二極體OLED及為了驅動有機發光二極體OLED之像素驅動電路。有機發光二極體OLED可以是頂部發光型態之二極體或是底部發光型態之二極體。在本發明概念之例示性實施例中，像素驅動電路可包含第一薄膜電晶體T1(或驅動電晶體)、第二薄膜電晶體T2(或開關電晶體)、及電容器Cst。第一功率電壓(power voltage)ELVDD可提供給第一薄膜電晶體T1，且第二功率電壓ELVSS可提供給有機發光二極體OLED。第二功率電壓ELVSS可低於第一功率電壓ELVDD。
第一薄膜電晶體T1可連接至有機發光二極體OLED。靠著儲存在電容器Cst之中的一定數量之電子，第一薄膜電晶體T1可控制流經有機發光二極體OLED之驅動電流。第二薄膜電晶體T2可配置成輸出施加至數據線DL之數據訊號，以回應施加至掃描線GL之掃描訊號。電容器Cst可被充電以具有對應至從第二薄膜電晶體T2接收的數據訊號之電壓。
像素PX之結構不限制在第3A圖之例子，且可以被各類改變。有別於第3A圖所示，控制有機發光二極體OLED之像素電路可被配置成包含三個或 更多(例如，六或七個)薄膜電晶體。有機發光二極體OLED可在電源線PL及第二薄膜電晶體T2之間被耦合。
第3B圖說明包含第一薄膜電晶體T1、第二薄膜電晶體T2、及有機發光二極體OLED之像素PX之一部分之縱剖面。如第3B圖所示，顯示面板DP可包含基底層BL、及設置在基底層BL上之電路裝置層DP-CL、顯示裝置層DP-OLED、及薄封裝層。顯示面板DP可進一步包含功能層，像是抗反射層及折射指數調整層。電路裝置層DP-CL可包含至少複數個絕緣層及電路裝置。在下文中，絕緣層可包含有機層及/或無機層。
電路裝置可包含訊號線、像素驅動電路等。電路裝置可藉由使用塗佈或沉積製程形成絕緣層、半導體層、及導電層，然後使用微影製程圖樣化絕緣層、半導體層、及導電層來形成電路裝置。顯示裝置層DP-OLED可包含發光裝置。顯示裝置層DP-OLED可進一步包含由與像素定義層PDL相同之材料形成之有機層。
基底層BL可由合成樹脂薄膜形成、或者可另外包含合成樹脂薄膜。合成樹脂層可包含熱固性樹脂。合成樹脂層可以是聚醯亞胺系樹脂層，然而，本發明概念不局限於特定材料。合成樹脂層可包含丙烯酸樹脂(acryl resins)、丙烯酸甲酯樹脂(methacryl resins)、聚異戊二烯樹脂(polyisoprene resins)、乙烯樹脂(vinyl resins)、環氧樹脂(epoxy resins)、胺甲酸乙脂樹脂(urethane resins)、纖維素樹脂(cellulose resins)、矽氧烷樹脂(siloxane resins)、聚醯胺樹脂(polyamide resins)、及/或苝樹脂(perylene resins)。在本發明概念之例示性實施例中，基底層BL可包含玻璃基板、金屬基板、及/或有機/無機複合基板。
基底層BL可以與參照第1A圖至第2圖所示之顯示面板DP之同樣方式劃分。例如，基底層BL可包含第一區域NBA及從第一區域NBA彎曲之第二區域BA。例如，第二區域BA可從第一區域NBA延伸且為可彎曲的。
至少一無機層可形成在基底層BL的上表面上。無機層可包含氧化鋁(aluminum oxide)、氧化鈦(titanium oxide)、氧化矽(silicon oxide)、氮氧化矽(silicon oxynitride)、氧化鋅(zirconium oxide)、及/或氧化鉿(hafnium oxide)。例如，複數個無機層可具有多層的結構。多層的無機層可組成屏障層BRL及/或緩衝層BFL將於以下被描述。在本發明概念之例示性實施例中，屏障層BRL及/或緩衝層BFL可被選擇性省略。
屏障層BRL可被配置成防止汙染物滲入至顯示面板DP。屏障層BRL可包含氧化矽層及氮化矽層。在本發明概念之例示性實施例中，屏障層BRL可包含交互對疊之複數個氧化矽層及複數個氮化矽層。
緩衝層BFL可被設置在屏障層BRL上。緩衝層BFL可被配置以提高基底層BL與導電層或半導體圖樣之間的附著力強度。緩衝層BFL可包含氧化矽層及氮化矽層。在本發明概念之例示性實施例中，緩衝層BFL可包含交互堆疊之複數個氧化矽層及複數個氮化矽層。
第一半導體圖樣OSP1可被設置在緩衝層BFL上。第一半導體圖樣OSP1可包含矽。第一半導體圖樣OSP1可由多晶矽形成、或以其他方式包含多晶矽。然而，本發明概念不局限於其，且第一半導體圖樣OSP1可由非晶矽形成、或以其他方式包含非晶矽。第一半導體圖樣OSP1可包含輸入區域(或第一部分)、輸出區域(或第二部分)、及定義在輸入及輸出區域之間之通道區域(或第三部分)。第一半導體圖樣OSP1之通道區域可被定義成對應於第一控制電極GE1將 被描述於下。輸入區域及輸出區域可被雜質摻雜，從而提供具有高於通道區域之導電性的導電性之輸入及輸出區域。例如，輸入區域及輸出區域可被摻雜而具有N型導電性(n-type conductivity)。在本發明概念之例示性實施例中，第一薄膜電晶體T1被表示成N型電晶體，但在本發明概念之例示性實施例中，第一薄膜電晶體T1可以是P型電晶體。
第一絕緣層10可被設置在緩衝層BFL上。第一絕緣層10通常重疊複數個像素PX(例如，參見第1A圖)且可覆蓋第一半導體圖樣OSP1。第一絕緣層10可以是無機層及/或有機層，且可具有單層或多層結構。第一絕緣層10可包含氧化鋁、氧化鈦、氧化矽、氮氧化矽、氧化鋅、及/或氧化鉿。在本發明概念之例示性實施例中，第一絕緣層10是具有單層結構之氧化矽層。
第一控制電極GE1可被設置在第一絕緣層10上。第一控制電極GE1可至少與第一半導體圖樣OSP1之通道區域重疊。
第二絕緣層20可被設置在第一絕緣層10上，來覆蓋第一控制電極GE1。第二絕緣層20通常重疊複數個像素PX(例如，參見第1A圖)。第二絕緣層20可以是無機層及/或有機層，且可具有單層結構或多層結構。第二絕緣層20可包含氧化鋁、氧化鈦、氧化矽、氮氧化矽、氧化鋅、及/或氧化鉿。在本發明概念之例示性實施例中，第二絕緣層20是單層之氧化矽層。
上電極UE可進一步設置在第二絕緣層20上。上電極UE可與第一控制電極GE1重疊。
第三絕緣層30可被設置在第二絕緣層20上，且可覆蓋上電極UE。第三絕緣層30可以是無機層及/或有機層，且可具有單層或多層結構。第三絕緣層30可由氧化鋁、氧化鈦、氧化矽、氮氧化矽、氧化鋅、及/或氧化鉿形成、或 者以其他形式包含氧化鋁、氧化鈦、氧化矽、氮氧化矽、氧化鋅、及/或氧化鉿。在本發明概念之例示性實施例中，第三絕緣層30是單層之氧化矽層。
第二半導體圖樣OSP2可被設置在第三絕緣層30上。第二半導體圖樣OSP2可包含結晶或非結晶氧化物半導體(oxide semiconductor)。例如，氧化物半導體可包含金屬氧化物，所述金屬元素為鋅(zinc，Zn)、銦(indium，In)、鎵(gallium，Ga)、錫(tin，Sn)、及/或鈦(titanium，Ti)，或者可包含鋅、銦、鎵、錫、及/或鈦及其氧化物的混合物。舉例而言，氧化物半導體可包含銦錫氧化物(indium-tin oxide，ITO)、銦鎵鋅氧化物(indium-gallium-zinc oxide，IGZO)、氧化鋅(zinc oxide，ZnO)、銦鋅氧化物(indium-zinc oxide，IZnO)、鋅銦氧化物(zinc-indium oxide，ZIO)、氧化銦(indium oxide，InO)、氧化鈦(titanium oxide，TiO)、銦鋅錫氧化物(indium-zinc-tin oxide，IZTO)、鋅錫氧化物(zinc-tin oxide，ZTO)、及/或其之類似物。
第二半導體圖樣OSP2可包含輸入區域(或第一部分)、輸出區域(或第二部分)、及定義在輸入區域及輸出區域之間之通道區域(或第三部分)。輸入區域及輸出區域可包含雜質或摻雜物。第二半導體圖樣OSP2之通道區域可被定義成對應於第二控制電極GE2將在以下被描述。
還原的金屬元素(reduced metallic element)可用作在第二半導體圖樣OSP2內之雜質。輸入區域及輸出區域可包含從通道區域之金屬氧化物還原之金屬元素。據此，其為可能的是，第二薄膜電晶體T2之漏電流可被減少，且因此，第二薄膜電晶體T2可被當作具有更優良的開/關(on/off)特性之開關裝置(switching device)。
絕緣圖樣GIP可被設置在第二半導體圖樣OSP2之通道區域上。第二控制電極GE2可被設置於絕緣圖樣GIP上。第二控制電極GE2可至少與絕緣圖樣GIP重疊。絕緣圖樣GIP之邊緣可沿著第二控制電極GE2之邊緣對準。當以平面圖觀察時，第二控制電極GE2可與絕緣圖樣GIP擁有相同形狀。當以平面圖觀察時，第二控制電極GE2可以是絕緣圖樣GIP之內之結構。
第四絕緣層40可設置在第三絕緣層30上，以覆蓋第二半導體圖樣OSP2及第二控制電極GE2。第四絕緣層40可以是無機層及/或是有機層，且可具有單層或多層結構。第四絕緣層40可包含氧化鋁、氧化鈦、氧化矽、氮氧化矽、氧化鋅、及/或氧化鉿。在本發明概念之例示性實施例中，第四絕緣層可包含氧化矽層及氮化矽層。在本發明概念之例示性實施例中，第四絕緣層可包含交互堆疊之複數個氧化矽層及複數個氮化矽層。
第一輸入電極DE1、第一輸出電極SE1、第二輸入電極DE2、及第二輸出電極SE2可設置在第四絕緣層40上。第一輸入電極DE1及第一輸出電極SE1可透過第一接觸孔CH1及第二接觸孔CH2耦合至第一半導體圖樣OSP1，所述第一接觸孔CH1及第二接觸孔CH2分別被形成以曝露第一半導體圖樣OSP1之輸入區域及輸出區域。第一接觸孔CH1及第二接觸孔CH2可從第一絕緣層10穿透至第四絕緣層40。
第二輸入電極DE2及第二輸出電極SE2可透過第三接觸孔CH3及第四接觸孔CH4耦合至第二半導體圖樣OSP2，所述第三接觸孔CH3及第四接觸孔CH4分別被形成以曝露第二半導體圖樣OSP1之輸入區域及輸出區域。第三接觸孔CH3及第四接觸孔CH4可穿透第四絕緣層40。
第五絕緣層50可設置在第四絕緣層40上，以覆蓋第一輸入電極DE1、第一輸出電極SE1、第二輸入電極DE2、及第二輸出電極SE2。第五絕緣層50可以是有機層，且可具有單層或多層結構。
連接電極CNE可被設置在第五絕緣層50上。連接電極CNE可透過穿透第五絕緣層50之第五接觸孔CH5連接至第一輸出電極SE1。第六絕緣層60或鈍化層可被設置在第五絕緣層50上以覆蓋連接電極CNE。第六絕緣層60可以是有機層，且可具有單層或多層結構。
在本發明概念之例示性實施例中，第五絕緣層50及第六絕緣層60可以是具有單層結構之聚醯亞胺樹脂。然而，本發明概念不局限於其，且在本發明概念之例示性實施例中，第五絕緣層50及第六絕緣層60可包含丙烯酸樹脂、丙烯酸甲酯樹脂、聚異戊二烯樹脂、乙烯樹脂、環氧樹脂、胺甲酸乙脂樹脂、纖維素樹脂、矽氧烷樹脂、聚醯胺樹脂、及/或苝樹脂。
有機發光二極體OLED可被設置在第六絕緣層60上。有機發光二極體OLED之陽極AE可被設置在第六絕緣層60上。陽極AE可透過穿透第六絕緣層60之第六接觸孔CH6連接至連接電極CNE。像素定義PDL可設置在第六絕緣層60上。
像素定義層PDL可具有曝露陽極AE之至少一部分之開口OP。像素定義層PDL之開口OP可定義每個像素之發光區域PXA。例如，複數個像素PX(例如，參見第1A圖)可被規則的佈置在顯示面板DP之平坦表面上(例如，參見第1A圖)。像素PX被設置之區域可為「像素區域(pixel regions)」，且每個像素區域可包含發光區域PXA，及鄰近於發光區域PXA之非發光區域NPXA。
第1A圖及第1B圖之顯示區域DP-DA可包含複數個像素區域。例如，顯示區域DP-DA可包含複數個發光區域PXA及圍住複數個發光區域PXA之非發光區域NPXA。電洞控制層(hole control layer)HCL通常可設置在發光區域PXA及非發光區域NPXA內。像是電洞控制層HCL之共同層(common layer)，通常可設置在複數個像素PX內。電洞控制層HCL可包含電洞傳輸層(hole transport layer)及電洞注入層(hole injection layer)。
有機發光層EML可被設置在電洞控制層HCL上。有機發光層EML可局部地僅僅設置在對應開口OP的區域上。有機發光層EML可被分割成分別形成在像素PX內之複數個圖樣。
在本發明概念之例示性實施例中，有機發光層EML被顯示為具有圖樣化結構，但在本發明概念之例示性實施例中，有機發光層EML通常可設置在複數個像素PX內。在此，有機發光層EML可被配置成發出白光。更進一步地，有機發光層EML可具有多層結構。
電子控制層(electron control layer)ECL可被設置在有機發光層EML上。電子控制層ECL可包含電子傳輸層(electron transport layer)及電子注入層(electron injection layer)。陰極CE可被設置在電子控制層ECL上。電子控制層ECL及陰極CE通常可被設置在複數個像素PX內。
薄封裝層(thin encapsulation layer)TFE可被設置在陰極CE上。薄封裝層TFE通常可覆蓋複數個像素PX。在本發明概念之例示性實施例中，薄封裝層TFE可直接覆蓋陰極CE。在本發明概念之例示性實施例中，覆蓋層(capping layer)可覆蓋陰極CE。在本發明概念之例示性實施例中，有機發光二極體OLED之堆疊結構可具有藉由翻轉(reversing)如第3B圖所示之結構而獲得之形狀。
薄封裝層TFE可包含無機層及/或有機層。在本發明概念之例示性實施例中，薄封裝層TFE可包含兩個無機層及一個有機層。在本發明概念之例示性實施例中，薄封裝層TFE可包含交互堆疊(例如，無機層在有機層上，所述有機層在無機層上等)之複數個無機層及複數個有機層。
無機封裝層可從水氣或氧氣中保護有機發光二極體OLED，且有機封裝層可從污染物(例如，灰塵顆粒)中保護有機發光二極體OLED。無機封裝層可包含氮化矽層、氮氧化矽層、氧化矽層、氧化鈦層、及/或氧化鋁層，但是本發明概念不局限於其。有機封裝層可包含丙烯基有機層(acrylic organic layer)，但本發明概念不局限於其。
在本發明概念之例示性實施例中，第一薄膜電晶體T1可包含矽(例如，多晶矽)，從而具有較高的電子移動率。第二薄膜電晶體T2可包含氧化物半導體材料，且此可使其為可能的是降低漏電流。結果是，其可為可能的是，降低像素PX之驅動電壓(例如，參見第3A圖)且防止像素PX失效。
在本發明概念之例示性實施例中，如第3C圖所示，電容器Cst之第一電極E1及第二電極E2可藉由與第一薄膜電晶體T1之元件之相同製程形成。
電容器Cst之第一電極E1可被設置在第一絕緣層10上。第一電極E1可藉由與第一控制電極GE1相同製程形成。第一電極E1可被連接至第一控制電極GE1。第二絕緣層20可覆蓋第一電極E1。電容器Cst之第二電極E2可被設置在第二絕緣層20上。
在本發明概念之例示性實施例中，上電極UE可被電性連接至第二電極E2。進一步而言，上電極UE及第二電極E2可透過相同製程形成，且在本發明概念之例示性實施例中，上電極UE與第二電極E2可彼此連接，從而形成一體 (single body)。第三絕緣層30可被設置在第二絕緣層20上，以覆蓋第二電極E2及上電極UE。
第4A圖及第4B圖之任一圖說明第2圖之與第一方向軸DR1平行之彎曲區域CA之縱剖面。第4A圖為與數據線DL重疊之一部分之縱剖面，及第4B圖為未設置數據線DL之一部分之縱剖面。在第4A圖中，數據線DL被示為訊號線SGL。
如第4A圖及第4B圖之縱剖面所示，第二區域BA可具有相似於第一區域NBA之結構(例如，顯示區域DP-DA之結構)之堆疊結構。屏障層BRL、緩衝層BFL、及第一絕緣層10至第六絕緣層10可被連續地設置在基底層BL之上表面上。
溝槽GV-1(在下文中，被指為「下溝槽(lower groove)」)可被定義在屏障層BRL及/或緩衝層BFL內，以重疊第二區域BA。下溝槽GV-1可被定義在彎曲區域CA內。例如，係為無機層且被放置在第一半導體圖樣OSP1下方(例如，參見第3B圖及第3C圖)之屏障層BRL及緩衝層BFL，可與顯示區域DP-DA重疊且可延伸至第二區域BA。下溝槽GV-1可被定義在屏障層BRL及緩衝層BFL內。當以第一方向軸DR1來測量時，藉由下溝槽GV-1曝露之基底層BL之厚度可小於彎曲區域CA之厚度。
溝槽GV-2(在下文中，被指為「上溝槽(upper groove)」)可被定義在第一絕緣層10至第四絕緣層40內，且可與第二區域BA重疊。上溝槽GV-2可被定義在彎曲區域CA之內。在本發明概念之例示性實施例中，第一絕緣層10至第四絕緣層40可部分曝露包含屏障層BRL及緩衝層BFL之無機層之最上層之上表面。
當以橫截面圖觀察時，屏障層BRL之側表面與定義下溝槽GV-1之緩衝層BFL可以於一角度傾斜。當以橫截面圖觀察時，定義上溝槽GV-2之第一絕緣層10至第四絕緣層40之側表面可以於一角度傾斜。
如第4A圖及第4B圖所示，當以第一方向軸DR1測量時，在第四絕緣層40之水平之上溝槽GV-2的寬度小於彎曲區域CA之寬度。有別於第4A圖及第4B圖所示，在本發明概念之實施例中，當以第一方向軸DR1測量時，在第四絕緣層40之水平之上溝槽GV-2寬度可大於彎曲區域CA之寬度。
係為有機層之第五絕緣層50可設置在下溝槽GV-1及上溝槽GV-2內。第五絕緣層50可與基底層BL之上表面、下溝槽GV-1之傾斜表面、及上溝槽之傾斜表面接觸。第五絕緣層50可與緩衝層BFL之上表面之一部分接觸，所述緩衝層BFL透過第一絕緣層10至第六絕緣層60曝露。藉由在彎曲區域內提供有機層，彎曲區域之可撓性可以被增加。
數據線DL之至少一部分可設置在第五絕緣層50上。第六絕緣層60可覆蓋並保護數據線DL。數據線DL之另一部分(例如，位於顯示區域DP-DA上)可設置在與第五絕緣層50不同層上。例如，數據線DL之另一部分可設置在第四絕緣層40上。數據線DL之一部分與另一部分可透過穿透第五絕緣層50之接觸孔連接。接觸孔可設置在第一區域NBA之非顯示區域DP-NDA內。
在本發明概念之例示性實施例中，設置在顯示區域DP-DA上之至少一層可延伸至第六絕緣層60之上表面。
第5A圖至第5M圖係為說明根據本發明概念之例示性實施例之製造顯示面板DP之製程之橫截面圖。第5A圖至第5M圖中之每一個提供對應至第 3B圖及第4A圖之該些區域之兩個區域的比較性說明。為了簡要說明，先前參考第1圖至第4B圖所述之元件，可藉由不重複其之重疊敘述之元件符號來辨別。
如第5A圖所示，至少一無機層可被形成在基底層BL之第一區域NBA及第二區域BA上。在顯示面板之製造製程內，基底層BL可被放置在工作基板(working substrate)上。工作基板可在顯示面板之製造過程後移除。
無機層可由沉積、塗佈、或印刷無機材料形成。氧化矽層及氮化矽層可連續形成來形成屏障層BRL。氧化矽層及氮化矽層可連續形成在屏障層BRL上來形成緩衝層BFL。
如第5A圖所示，第一初半導體圖樣(preliminary semiconductor pattern)OSP1-P可形成在無機層上。第一初半導體圖樣OSP1-P可藉由形成並圖樣化半導體層來形成。半導體層在半導體層之圖樣化前後可以被結晶化(crystallized)。摻雜製程可執行在第一初半導體圖樣OSP1-P上。
其後，如第5B圖所示，第一絕緣層10可形成在無機層之第一區域NBA及第二區域BA上。第一絕緣層10可由沉積、塗佈、或印刷製程來形成。設置在第一絕緣層10上之絕緣層也可由沉積、塗佈、或印刷製程來形成。
第一控制電極GE1可形成在第一絕緣層10上。第一控制電極GE1之形成可包含形成導電層在第一絕緣層10上，且之後圖樣化導電層。電容器Cst之第一電極E1可由與第一控制電極GE1相同之製程形成。
接著，第一初半導體圖樣OSP1-P可使用第一控制電極GE1當光罩作摻雜。與第一控制電極GE1重疊之區域(在下文中，指為「通道區域(channel region)」)可保持未摻雜，且位在通道區域之兩端的兩個區域(在下文中，指為「輸入區域(input region)」及「輸出區域(output region)」)可被摻雜。在本發明概念之 例示性實施例中，N型摻雜物(例如，第五族元素)可被用於摻雜製程。結果，第一半導體圖樣OSP1可被形成。
在下文中，如第5C圖所示，第二絕緣層20可被形成在第一絕緣層10之第一區域NBA及第二區域BA上，以覆蓋第一控制電極GE1。上電極UE可被形成在第二絕緣層20上。電容器Cst之第二電極E2可藉由與上電極UE相同之製程形成。
在下文中，如第5D圖所示，第三絕緣層30可被形成在第二絕緣層20之第一區域NBA及第二區域BA上，以覆蓋上電極UE。第二初半導體圖樣OSP2-P可形成在第三絕緣層30上。第二初半導體圖樣OSP2-P可透過微影製程從半導體層形成。
接著，如第5E圖所示，中介絕緣層35可被形成在第三絕緣層30之第一區域NBA及第二區域BA上，以覆蓋第二初半導體圖樣OSP2-P。第二控制電極GE2可被形成在中介絕緣層35上。第二控制電極GE2可透過微影製程從導電層形成。
此後，如第5F圖所示，絕緣圖樣GIP可由第5E圖之中介絕緣層35形成。絕緣圖樣GIP可藉由使用蝕刻氣體圖樣化中介絕緣層35形成。在本發明概念之例示性實施例中，第二控制電極GE2可用作選擇性蝕刻中介絕緣層35之蝕刻光罩。因此，絕緣圖樣GIP及第二控制電極GE2之邊緣可彼此對準。
接著，如第5G圖所示，第四絕緣層40可被形成在第三絕緣層30之第一區域NBA及第二區域BA上，以覆蓋上第二控制電極GE2。氧化矽層及氮化矽層可被連續形成。
在形成第四絕緣層40之製程中，曝露在外之第二初半導體圖樣OSP2-P(例如，參見第5F圖)之區域可被減少。例如，第二初半導體圖樣OSP2-P之兩個相反區域可被減少，且被減少之區域可以是輸入區域及輸出區域。輸入區域及輸出區域可包含從金屬氧化物半導體材料還原之金屬材料。與絕緣圖樣GIP重疊且被放置在輸入區域及輸出區域之間的區域可以是通道區域。結果，第二半導體圖樣OSP2可以被形成。額外的還原製程可進一步執行在第二初半導體圖樣OSP2-P(例如，參見第5F圖)之曝露區域上。
其後，第一絕緣層10至第四絕緣層40之一部分可被移除(在下文中，第一蝕刻步驟)。第一及第二接觸孔CH1及CH2可曝露第一半導體圖樣OSP1之輸入區域及輸出區域。在第一及第二接觸孔CH1及CH2之形成期間，第一至第四絕緣層10至40可被部分從第二區域BA上移除，從而形成上溝槽GV-2。
其後，如第5H圖所示，第一絕緣層10至第四絕緣層40之其他部分及有機層之一部分可被移除(在下文中，第二蝕刻步驟)。第三及第四接觸孔CH3至CH4可曝露第二半導體圖樣OSP2之輸入區域及輸出區域。在第三及第四接觸孔CH3及CH4之形成期間，屏障層BRL及緩衝層BFL可被部分從第二區域BA上移除，從而形成下溝槽GV-1。
如第5G圖及第5H圖所示，第一、第二、第三、及第四接觸孔CH1、CH2、CH3、及CH4與下溝槽GV-1及上溝槽GV-2可藉由使用光罩及蝕刻氣體或使用雷射來形成。因為下溝槽GV-1及上溝槽GV-2中的每一個使用與對應於第一、第二、第三、及第四接觸孔CH1、CH2、CH3、及CH4之一個相同製程來形成，所以其可為可能的是減少用於製造過程之光罩的總數。進一步說，因為上溝槽GV-2及下溝槽GV-1藉由不同製程形成，上溝槽GV-2及下溝槽GV-1可以具 有高度差，且因此，緩衝層BFL之上表面之一部分可透過第一絕緣層10至第四絕緣層40曝露。
接著，如第5I圖所示，第一輸入電極DE1、第一輸出電極SE1、第二輸出電極SE2、及第二輸入電極DE2可被形成在第四絕緣層40上。第一輸入電極DE1、第一輸出電極SE1、第二輸出電極SE2、及第二輸入電極DE2可透過沉積製程形成。
其後，如第5J圖所示，第五絕緣層50可被形成在第四絕緣層40上，以覆蓋第一輸入電極DE1、第一輸出電極SE1、第二輸出電極SE2、及第二輸入電極DE2。第五絕緣層50可與第一區域NBA及第二區域BA重疊。第五絕緣層50可設置在下溝槽GV-1及上溝槽GV-2內。曝露第一輸出電極SE1之第五接觸孔CH5可形成在第五絕緣層50內。
接著，如第5K圖所示，連接電極CNE可被形成在第五絕緣層50上。與第二區域BA重疊之數據線DL之一部分可藉由與連接電極CNE之相同製程形成。
其後，如第5L圖所示，第六絕緣層60可被形成在第五絕緣層50上，以不僅僅覆蓋連接電極CNE，而且覆蓋與第二區域BA重疊之數據線DL之部分。第六接觸孔CH6可形成在第六絕緣層60內，以曝露連接電極CNE之上表面。
接著，如第5M圖所示，有機發光二極體OLED可被形成在第六絕緣層60上。陽極AE可被形成在第六絕緣層60上，且可透過第六接觸孔CH6連接至連接電極CNE。初像素定義層(preliminary pixel definition layer)PDL可被形成在第六絕緣層60上，以曝露陽極AE之中心部分。初像素定義層可形成在第六絕緣層60上。開口OP可被形成在初像素定義層內。
接著，電洞控制層HCL、發光層EML、電子控制層ECL、及陰極CE可被連續地形成在像素定義層PDL之第一區域NBA上。當以平面圖觀察時，電洞控制層HCL、發光層EML、電子控制層ECL、及陰極CE可至少與顯示區域DP-DA(例如，參見第2圖)重疊。
薄封裝層TFE可被形成在陰極CE上。有機封裝層及/或無機封裝層可藉由沉積或噴墨印刷製程形成。薄封裝層TFE可僅僅在第一區域NBA上形成，且不在第二區域BA上形成。
第6圖至第9圖係為說明根據本發明概念之例示性實施例之顯示面板DP之一部分之橫截面圖。第6圖至第9圖之每一圖說明對應第5M圖之部分。為了簡要說明，先前參考第1圖至第5M圖所述之元件，可藉由不重複其之重疊敘述之元件符號來辨別。
如第6圖所示，連接電極CNE及第六絕緣層60可被省略。陽極AE可被直接設置在第五絕緣層50上且可透過第五接觸孔CH5連接至第一輸出電極SE1。與第二區域BA重疊之數據線DL之一部分可被直接設置在第五絕緣層50上。
與第二區域BA重疊之數據線DL之一部分可藉由與陽極AE之相同製程形成。與第二區域BA重疊之數據線DL之一部分及陽極AE可包含相同材料且可具有相同之層結構。
如第7圖所示，中介絕緣層35可進一步設置在第三絕緣層30與第四絕緣層40之間。中介絕緣層35可與第一區域NBA及第二區域BA重疊。
對應第二半導體圖樣OSP2之輸入區域及輸出區域之開口35-OP可被形成在中介絕緣層35內。如第5E圖所示，開口35-OP可被形成在中介絕緣層 35與第二控制電極GE2之形成之後。其後，第四絕緣層40可被形成。上溝槽GV-2可藉由不僅僅移除第一絕緣層10至第四絕緣層40，且移除中介絕緣層35來形成。
在本發明概念之例示性實施例中，第三接觸孔CH3及第四接觸孔CH4可穿透中介絕緣層35及第四絕緣層40，且在此情況下，在中介絕緣層35內形成開口35-OP之額外製程可被省略。
參考第8圖，上電極UE及第二控制電極GE2可包含相同材料且具有相同堆疊結構。上電極UE及第二控制電極GE2可從相同導電層形成。
上電極UE可在第5E圖之步驟內形成，而不是在第5C圖之步驟內形成。然而，在如第5E圖所示之中介絕緣層35之形成之後，且在導電層之形成之前，中介絕緣層35可被圖樣化以形成絕緣圖樣GIP。導電層可被形成在第三絕緣層30上，以覆蓋絕緣圖樣GIP，且之後，導電層可被圖樣化以形成上電極UE及第二控制電極GE2。第二電極E2也可藉由與上電極UE之相同製程形成。
如第9圖所示，上電極UE及第二控制電極GE2可被設置在相同層上、可包含相同材料、且可具有相同堆疊結構。上電極UE及第二控制電極GE2可從相同之導電層來形成。
上電極UE可在第5E圖之步驟內形成，而不是在第5C圖之步驟內形成，且在此情況下，顯示面板DP可具有第9圖之結構。例如，形成第二控制電極GE2之製程可包含形成導電層在中介絕緣層35上，且之後圖樣化導電層，且在此，上電極UE可使用形成第二控制電極GE2之製程形成。其後，中介絕緣層35可使用第二控制電極GE2及上電極UE當作蝕刻光罩進行蝕刻。
分別與第二控制電極GE2及上電極UE重疊之第一絕緣圖樣GIP1及第二絕緣圖樣GIP2，可從第5E圖之中介絕緣層35形成。第二絕緣圖樣GIP2之 邊緣可沿著上電極UE之邊緣對齊。當以平面圖觀察時，上電極UE可具有與第二絕緣圖樣GIP2之相同形狀。
第10A圖至第10G圖係為說明根據本發明概念之例示性實施例之顯示面板DP之一部分之橫截面圖。第10A圖至第10G圖之每一圖說明對應第5M圖之部分。為了簡要說明，先前參考第1圖至第9圖所述之元件，可藉由不重複其之重疊敘述之元件符號來辨別。
如第10A圖至第10G圖所示，顯示面板DP可進一步包含設置在緩衝層BFL及第一絕緣層10之間且與第二半導體圖樣OSP2重疊之遮光圖樣LSP。
遮光圖樣LSP可由具有高度光吸收性或高度光反射性之材料所組成、或以其他形式包含高度光吸收性或高度光反射性之材料。遮光圖樣LSP可被設置在第二半導體圖樣OSP2下方，以防止外部光線入射至第二半導體圖樣OSP2內。在此情況下，其可為可能的是，防止第二半導體圖樣OSP2之電壓-電流特性(voltage-current property)被外部光線影響，且從而防止漏電流發生在第二半導體圖樣OSP2內。
如第10A圖所示，遮光圖樣LSP可包含與第一半導體圖樣OSP1之相同材料。例如，遮光圖樣LSP可包含被摻雜之結晶半導體圖樣。
遮光圖樣LSP可藉由與第5A圖的第一初半導體圖樣OSP1-P相同之製程形成。其後，遮光圖樣LSP可在第5B圖內說明之製程期間被摻雜。
如第10B圖所示，遮光圖樣LSP可包含與第一控制電極GE1相同之材料。遮光圖樣LSP可由與第5B圖所示之第一控制電極GE1之相同製程形成。如第10C圖所示，遮光圖樣LSP可包含與上電極UE相同之材料。遮光圖樣LSP可藉由與第5C圖所示之上電極UE之相同製程形成。遮光圖樣LSP可具有單層或多層 結構。遮光圖樣LSP可具有與第一控制電極GE1或上電極UE相同之堆疊結構。與第一控制電極GE1相似，遮光圖樣LSP可包含鉬層(molybdenum layer)。
第10A圖至第10C圖內，遮光圖樣LSP可以是浮動電極(floating electrode)。將被如下描述之遮光圖樣LSP可配置成接收特定電壓或特定訊號。
如第10D圖至第10F圖所示，遮光圖樣LSP可被連接至訊號線SGL-P。如第10D圖至第10F圖內說明，訊號線SGL-P及第一輸入電極DE1可透過相同製程形成在相同層上。遮光圖樣LSP及訊號線SGL-P可透過第七接觸孔CH7彼此連接，所述第七接觸孔被形成以穿透第一至第四絕緣層10至40。
如第10E圖所示，遮光圖樣LSP可被設置在第一絕緣層10上，且遮光圖樣LSP與訊號線SGL-P可透過穿透第二絕緣層20至第四絕緣層40之第七接觸孔CH7彼此連接。如第10F圖所示，遮光圖樣LSP可被設置在第二絕緣層20上，且遮光圖樣LSP與訊號線SGL-P可透過穿透第三絕緣層30至第四絕緣層40之第七接觸孔CH7彼此連接。
與第10F圖之遮光圖樣LSP相比較，第10E圖之遮光圖樣LSP可與第三絕緣層30有微小高度差。進一步說，與第二半導體圖樣OSP2接觸之第三絕緣層30可防止遮光圖樣LSP內的雜質之擴散。因此，如第10E圖所示，第二絕緣層20覆蓋遮光圖樣LSP，其可為可能的是，在無需汙染第三絕緣層30之遮光圖樣LSP下，沉積第三絕緣層30。第二絕緣層20可以是氮化矽層，且第三絕緣層30可以是氧化矽層。
由於製程誤差，第二薄膜電晶體T2可能具有與期望值不同之臨界電壓(threshold voltage)。在本發明概念之例示性實施例中，特定偏壓可能被施加至第10D圖至第10F圖之遮光圖樣LSP，且在此情況下，第二薄膜電晶體T2可被 控制以具有期望的臨界電壓。例如，在第二薄膜電晶體T2之臨界電壓小於期望值的情況下，第二薄膜電晶體可能遭受漏電流上升。在此情況下，藉由施加偏壓至第二薄膜電晶體T2之遮光圖樣LSP，其可為可能的是，抵消在第二薄膜電晶體T2之臨界電壓之負向偏移現象(negative shift phenomenon)。
如第10G圖所示，訊號線SGL-P可透過第八接觸孔CH8連接至第二控制電極GE2。訊號線SGL-P可被配置成電性連接遮光圖樣LSP至第二控制電極GE2，所述遮光圖樣由結晶半導體材料形成。於是，遮光圖樣LSP可當作在第二半導體圖樣SP2之通道區域內之電荷之控制電流(controlling flow)之電極。例如，第二薄膜電晶體T2可包含彼此電性連接之兩個控制電極電性連接。兩個控制電極可被配置成接收相同訊號。在本發明概念之例示性實施例中，如第10E圖及第10F圖所示，第10G圖之遮光圖樣LSP可被設置在其他層上。
第11A圖至第11L圖係為說明根據本發明概念之例示性實施例之顯示面板之一部分之橫截面圖。在第11A圖至第11L圖之顯示面板DP內，數據線DL之形狀可部分地與在第5M圖之顯示面板DP內之數據線DL之形狀不同。
如第11A圖至第11D圖所示，數據線DL可包含第一部分DL-P1、第二部分DL-P2、及第三部分DL-P3。第一部分可連接至像素PX(例如，參見第2圖)，且第三部分DL-P3可連接至訊號板DP-PD之對應之一個訊號板或另一個驅動晶片。第二部分DL-P2可透過第七接觸孔CH7及第八接觸孔CH8連接第一部分DL-P1至第三部分DL-P3。第二部分DL-P2可與彎曲區域CA重疊。
如第11A圖所示，第一部分DL-P1及第三部分DL-P3可由與第一薄膜電晶體T1及第二薄膜電晶體T2之第一輸入電極DE1、第一輸出電極SE1、第二輸出電極SE2及第二輸入電極DE2之相同製程形成，且可被形成在與第一薄膜電 晶體T1及第二薄膜電晶體T2之第一輸入電極DE1、第一輸出電極SE1、第二輸出電極SE2及第二輸入電極DE2相同層上。第七接觸孔CH7及第八接觸孔CH8之每一個可穿透第五絕緣層50。第七接觸孔CH7及第八接觸孔CH8之每一個可由與第五接觸孔CH5相同製程形成。
如第11B圖所示，第一部分DL-P1及第三部分DL-P3可由與第二控制電極GE2相同製程形成，且可形成在與第二控制電極GE2相同層上。第七接觸孔CH7及第八接觸孔CH8之每一個可穿透第四絕緣層40及第五絕緣層50。第七接觸孔CH7及第八接觸孔CH8之每一個可使用形成第四接觸孔CH4與第五接觸孔CH5之製程形成。在本發明概念之例示性實施例中，第七接觸孔CH7及第八接觸孔CH8可由額外製程形成。
如第11C圖所示，第一部分DL-P1及第三部分DL-P3可由與上電極UE相同製程形成，且可形成在與上電極UE相同層上。第七接觸孔CH7及第八接觸孔CH8之每一個可穿透第三絕緣層30、第四絕緣層40、及第五絕緣層50。
如第11D圖所示，第一部分DL-P1及第三部分DL-P3可由與第一控制電極GE1相同製程形成，且可形成在與第一控制電極GE1相同層上。第七接觸孔CH7及第八接觸孔CH8之每一個可穿透第二絕緣層、第三絕緣層30、第四絕緣層40、及第五絕緣層50。
相對於第11C圖及第11D圖之上述討論，第七接觸孔CH7與第八接觸孔CH8之每一個可使用形成第二接觸孔CH2及第五接觸孔CH5之製程形成。在本發明概念之例示性實施例中，第七接觸孔CH7及第八接觸孔CH8可由額外製程形成。
相較於第11A圖至第11D圖之顯示面板DP，第11E圖至第11J圖之顯示面板DP之每一個可進一步包含第一連接電極CNE-D1及第二連接電極CNE-D2。
如第11E圖所示，第一部分DL-P1及第三部分DL-P3可由與第二控制電極GE2相同製程形成，且可形成在與第二控制電極GE2相同層上。第一連接電極CNE-D1與第二連接電極CNE-D2可由與第一薄膜電晶體T1及第二薄膜電晶體T2之第一輸入電極DE1、第一輸出電極SE1、第二輸出電極SE2及第二輸入電極DE2相同製程形成，且可形成在與第一薄膜電晶體T1及第二薄膜電晶體T2之第一輸入電極DE1、第一輸出電極SE1、第二輸出電極SE2及第二輸入電極DE2相同層上。
第七接觸孔CH7可連接第一連接電極CNE-D1至第一部分DL-P1，且第八接觸孔CH8可連接第二連接電極CNE-D2至第三部分DL-P3。第七接觸孔CH7及第八接觸孔CH8之每一個可由與第四接觸孔CH4相同製程形成。第九接觸孔CH9可連接第二部分DL-P2至第一連接電極CNE-D1，且第十接觸孔CH10可連接第二部分DL-P2至第二連接電極CNE-D2。第九接觸孔CH9及第十接觸孔CH10之每一個可由與第五接觸孔CH5相同製程形成。
如第11F圖及第11G圖所示，第一部分DL-P1及第三部分DL-P3之部分位置可改變。如第11H圖至第11J圖所示，第一部分DL-P1及第三部分DL-P3可被設置在不同層上。
如第11H圖所示，第一部分DL-P1可被設置在第三絕緣層30上，且第三部分DL-P3可被設置在第二絕緣層20上。如第11I圖所示，第一部分DL-P1可被設置在第三絕緣層30上，且第三部分DL-P3可被設置在第一絕緣層10上。如 第11J圖所示，第一部分DL-P1可被設置在第二絕緣層20上，且第三部分DL-P3可被設置在第一絕緣層10上。在本發明概念之例示性實施例中，第一部分DL-P1及第三部分DL-P3之部分位置可彼此交換。
相較於第11A圖至第11D圖之顯示面板DP，第11K圖及第11L圖之顯示面板DP之每一個可進一步包含連接電極CNE-D。相較於第11E圖及第11H圖之顯示面板DP，在第11K圖及第11L圖之顯示面板DP內，連接電極CNE-D之數量可被減少。
如第11K圖所示，第一部分DL-P1可由與上電極UE相同製程形成，且可形成在與上電極UE相同層上，且連接電極CNE-D可由與第二控制電極GE2相同製程形成，且可形成在與第二控制電極GE2相同層上。在本發明概念之例示性實施例中，可執行額外製程以形成穿透第三絕緣層30之第七接觸孔。第八接觸孔CH8及第九接觸孔CH9之每一個可使用形成第五接觸孔CH5之製程形成。
如第11K圖所示，第一部分DL-P1可由與第一控制電極GE1相同製程形成，且可形成在與第一控制電極GE1相同層上，且連接電極CNE-D可由與第二控制電極GE2相同製程形成，且可形成在與第二控制電極GE2相同層上。在本發明概念之例示性實施例中，可執行額外製程以形成穿透第三絕緣層30之第七接觸孔。第八接觸孔CH8及第九接觸孔CH9之每一個可使用形成第五接觸孔CH5之製程形成。
在本發明概念之例示性實施例中，連接電極CNE-D之部分位置可從如其在第11K圖及第11L圖內所示而改變。連接電極CNE-D可連接第二部分DL-P2至第三部分DL-P3。
根據本發明概念之例示性實施例，其可為可能的是，降低直接連接至訊號線之薄膜電晶體之漏電流。其為可能的是，維持薄膜電晶體之電壓-電流特性以控制發光裝置之驅動電流。
由於有機層設置在顯示面板之彎曲區域上，顯示面板之彎曲區域之可撓性可增加。
曝露設置在顯示區域上之半導體圖樣之一部分之接觸孔可藉由使用蝕刻彎曲區域上之絕緣層及無機層之製程同時形成，且因此，其為可能的是，製造製程之光罩之總數量可被減少。
當本發明概念之例示性實施例被特別表示或描述的時候，其將被理解的是，所屬技術領域之通常知識者在沒有脫離本發明概念之精神及範疇的情況下，可進行形式上及細節的變動。
BL:基底層
BRL:屏障層
BFL:緩衝層
DL:資料線
CA:彎曲區域
BA:第二區域
GV-1:下溝槽
GV-2:上溝槽
10,20,30,40,50,60:絕緣層
DR1:第一方向軸
DR3:第三方向軸

Claims (21)

  1. 一種顯示面板，其包含：一基底層，其包含一第一區域及相對於該第一區域彎曲的一第二區域；至少一無機層，與該第一區域及該第二區域之兩者重疊，且設置在該基底層上；一下溝槽，形成於該至少一無機層內，且與該第二區域重疊；一第一薄膜電晶體，設置在該至少一無機層上，且包含與該第一區域重疊的一矽半導體圖樣；一第二薄膜電晶體，設置在該至少一無機層上，且包含與該第一區域重疊的一氧化物半導體圖樣，該氧化物半導體圖樣設置在與該矽半導體圖樣不同層上；複數個絕緣層，與該第一區域及該第二區域之兩者重疊；一上溝槽，形成於該複數個絕緣層內，且從該下溝槽延伸；一訊號線，與該第二薄膜電晶體電性連接；一有機層，與該第一區域及該第二區域之兩者重疊，且設置在該下溝槽與該上溝槽之兩者內；以及一發光裝置，設置在該有機層上，且與該第一區域重疊。
  2. 如請求項1所述之顯示面板，其中該訊號線之一部分與該第二區域重疊且設置於該有機層上。
  3. 如請求項1所述之顯示面板，其進一步包含一連接電極，該連接電極設置於該有機層上，且透過穿透該有機層之一第一 接觸孔連接至該第一薄膜電晶體之一輸出電極。
  4. 如請求項3所述之顯示面板，其進一步包含設置於該有機層上之一鈍化層。
  5. 如請求項4所述之顯示面板，其中該發光裝置之一電極透過穿透該鈍化層的一第二接觸孔連接至該連接電極。
  6. 如請求項4所述之顯示面板，其中該鈍化層設置在該訊號線上，且與該第二區域重疊之該鈍化層之一部分與該訊號線接觸。
  7. 如請求項1所述之顯示面板，其中該複數個絕緣層包含：一第一絕緣層，覆蓋該第一薄膜電晶體之該矽半導體圖樣；一第二絕緣層，設置在該第一絕緣層上且覆蓋該第一薄膜電晶體之一控制電極；一第三絕緣層，設置在該第二絕緣層上；以及一第四絕緣層，設置在該第三絕緣層上，且覆蓋該第二薄膜電晶體之一控制電極，且與該第二薄膜電晶體之該氧化物半導體圖樣重疊。
  8. 如請求項7所述之顯示面板，其進一步包含一上電極，該上電極設置在該第二絕緣層與該第三絕緣層之間且與該第一薄膜電晶體之該控制電極重疊。
  9. 如請求項7所述之顯示面板，其進一步包含一絕緣圖樣，該絕緣圖樣設置在該第二薄膜電晶體之該氧化物半導體圖樣與該第二薄膜電晶體之該控制電極之間，其中，該絕緣圖樣與該第二薄膜電晶體之該氧化物半導體圖樣 部分重疊。
  10. 如請求項7所述之顯示面板，其中該絕緣層進一步包含一中介絕緣層，該中介絕緣層設置在該第三絕緣層與該第四絕緣層之間，該中介絕緣層部分覆蓋該第二薄膜電晶體之該氧化物半導體圖樣，以及其中，曝露該第二薄膜電晶體之該氧化物半導體圖樣之兩個相反區域之開口被定義在該中介絕緣層內。
  11. 如請求項7所述之顯示面板，其進一步包含一上電極，該上電極設置在該第三絕緣層與該第四絕緣層之間，且與該第一薄膜電晶體之該控制電極重疊。
  12. 如請求項11所述之顯示面板，其進一步包含設置在該第三絕緣層與該上電極之間的一絕緣圖樣。
  13. 如請求項1所述之顯示面板，其進一步包含一遮光圖樣，該遮光圖樣設置在該至少一無機層與該第二薄膜電晶體之該氧化物半導體圖樣之間，且與該第二薄膜電晶體之該氧化物半導體圖樣重疊。
  14. 如請求項13所述之顯示面板，其中該遮光圖樣係為導電的。
  15. 如請求項14所述之顯示面板，其中該遮光圖樣被配置以接收一偏壓。
  16. 如請求項13所述之顯示面板，其中該遮光圖樣電性連接至該第二薄膜電晶體之一控制電極。
  17. 如請求項13所述之顯示面板，其中該遮光圖樣與該第一薄 膜電晶體之該矽半導體圖樣、該第一薄膜電晶體之一控制電極、或重疊於該第一薄膜電晶體之該控制電極之一上電極設置在一相同層上，以及該遮光圖樣包含與該第一薄膜電晶體之該矽半導體圖樣、該第一薄膜電晶體之該控制電極、或重疊於該第一薄膜電晶體之該控制電極之該上電極相同的材料。
  18. 如請求項1所述之顯示面板，其中該至少一無機層包含交互堆疊之氧化矽層與氮化矽層。
  19. 如請求項1所述之顯示面板，其中該至少一無機層之一上表面之一部分與該有機層接觸。
  20. 如請求項1所述之顯示面板，其中該第二區域包含與該第一區域連接之一彎曲區域、以及與該彎曲區域連接且面向該第一區域之一面向區域，其中，該彎曲區域以一特定曲率彎曲，以及其中，該訊號線包含：一第一部分，與該第一區域重疊，且與該第二薄膜電晶體電性連接；一第二部分，與該彎曲區域重疊，且設置在與該第一部分不同層上；以及一第三部分，與該面向區域重疊，且設置在與該第二部分不同層上。
  21. 如請求項20所述之顯示面板，其進一步包含一連接電極，該連接電極連接該第一部分至該第二部分、或者連接該第三部 分至該第二部分。
TW107136024A 2017-10-13 2018-10-12 顯示面板 TWI791055B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR1020170133551A KR102432360B1 (ko) 2017-10-13 2017-10-13 표시패널 및 그 제조방법
KR10-2017-0133551 2017-10-13
??10-2017-0133551 2017-10-13
KR10-2018-0017945 2018-02-13
??10-2018-0017945 2018-02-13
KR1020180017945A KR102690983B1 (ko) 2018-02-13 2018-02-13 표시패널 및 그 제조방법
KR1020180029301A KR102467064B1 (ko) 2018-03-13 2018-03-13 표시패널 및 그 제조방법
??10-2018-0029301 2018-03-13
KR10-2018-0029301 2018-03-13

Publications (2)

Publication Number Publication Date
TW201923435A TW201923435A (zh) 2019-06-16
TWI791055B true TWI791055B (zh) 2023-02-01

Family

ID=63857723

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107136024A TWI791055B (zh) 2017-10-13 2018-10-12 顯示面板
TW111150686A TWI836828B (zh) 2017-10-13 2018-10-12 顯示面板

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111150686A TWI836828B (zh) 2017-10-13 2018-10-12 顯示面板

Country Status (5)

Country Link
US (4) US10797123B2 (zh)
EP (2) EP3471145B1 (zh)
KR (3) KR102891625B1 (zh)
CN (3) CN109671740B (zh)
TW (2) TWI791055B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797123B2 (en) 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same
KR102173434B1 (ko) 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR102649752B1 (ko) * 2017-12-22 2024-03-19 엘지디스플레이 주식회사 표시 장치
US11189605B2 (en) * 2018-02-28 2021-11-30 X Display Company Technology Limited Displays with transparent bezels
US10690920B2 (en) 2018-02-28 2020-06-23 X Display Company Technology Limited Displays with transparent bezels
KR102706723B1 (ko) 2018-03-07 2024-09-20 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
US12236825B2 (en) 2018-08-13 2025-02-25 X Display Company Technology Limited Redundant pixel layouts
TWI674525B (zh) * 2018-08-14 2019-10-11 友達光電股份有限公司 抗反射整合觸控顯示面板
CN109887956B (zh) * 2019-01-25 2021-04-27 武汉华星光电半导体显示技术有限公司 有机发光二极管柔性阵列基板
KR102789555B1 (ko) 2019-05-17 2025-04-04 삼성디스플레이 주식회사 표시장치
KR102824485B1 (ko) * 2019-05-20 2025-06-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102698881B1 (ko) * 2019-05-23 2024-08-28 삼성디스플레이 주식회사 디스플레이 장치
CN110165076B (zh) * 2019-05-27 2020-11-24 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
KR102819938B1 (ko) * 2019-06-12 2025-06-13 삼성디스플레이 주식회사 디스플레이 장치
KR102838248B1 (ko) * 2019-07-02 2025-07-25 삼성디스플레이 주식회사 표시장치
KR102658007B1 (ko) * 2019-07-30 2024-04-17 삼성디스플레이 주식회사 표시패널, 이에 포함되는 박막 트랜지스터, 및 이의 제조 방법
KR102791098B1 (ko) * 2019-08-07 2025-04-08 삼성디스플레이 주식회사 디스플레이 장치
CN110600493A (zh) * 2019-08-13 2019-12-20 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110571247B (zh) * 2019-08-15 2021-09-03 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
KR20210027641A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시패널
CN110489017B (zh) * 2019-09-27 2022-08-30 业成科技（成都）有限公司 触控屏、触控显示屏及智能终端
US12010882B2 (en) * 2019-10-14 2024-06-11 Samsung Display Co., Ltd. Display device
KR20210052635A (ko) * 2019-10-29 2021-05-11 삼성디스플레이 주식회사 디스플레이 장치
KR102907068B1 (ko) * 2019-12-17 2026-01-06 삼성디스플레이 주식회사 표시 장치
CN113130554B (zh) * 2019-12-31 2024-11-12 乐金显示有限公司 显示设备、显示面板及用于制造该显示面板的方法
KR20210109083A (ko) 2020-02-26 2021-09-06 삼성디스플레이 주식회사 표시 장치
CN111834400B (zh) * 2020-02-26 2021-10-12 昆山国显光电有限公司 显示面板及其制造方法、显示装置
KR102780730B1 (ko) * 2020-04-02 2025-03-12 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
US12117707B2 (en) * 2020-04-20 2024-10-15 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
KR102746292B1 (ko) * 2020-05-15 2024-12-27 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN111725324B (zh) * 2020-06-11 2021-11-02 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
KR102900710B1 (ko) * 2020-06-22 2025-12-16 삼성디스플레이 주식회사 표시 장치
KR102823684B1 (ko) 2020-06-30 2025-06-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111785758B (zh) * 2020-07-17 2024-12-06 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20220019880A (ko) 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220030433A (ko) 2020-08-31 2022-03-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN112086488B (zh) * 2020-09-07 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112420794B (zh) * 2020-11-18 2023-04-14 京东方科技集团股份有限公司 显示基板和显示装置
CN112331681A (zh) * 2020-11-25 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
KR20220088598A (ko) 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20220089795A (ko) * 2020-12-21 2022-06-29 삼성디스플레이 주식회사 표시 장치
CN114690938B (zh) * 2020-12-30 2025-09-16 乐金显示有限公司 触摸面板和包括该触摸面板的触摸显示设备
EP4207295A4 (en) * 2021-04-28 2023-12-27 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND PRODUCTION METHOD THEREOF AND DISPLAY DEVICE
KR102899458B1 (ko) * 2021-08-13 2025-12-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230029023A (ko) * 2021-08-23 2023-03-03 엘지디스플레이 주식회사 차광 패턴을 포함하는 디스플레이 장치
JP2023036474A (ja) * 2021-09-02 2023-03-14 株式会社Joled 表示装置
CN116261351A (zh) 2021-12-09 2023-06-13 三星显示有限公司 显示装置
KR20230094406A (ko) * 2021-12-21 2023-06-28 엘지디스플레이 주식회사 표시 장치
KR20230123577A (ko) * 2022-02-16 2023-08-24 삼성디스플레이 주식회사 표시 장치
KR20250174764A (ko) * 2024-06-05 2025-12-15 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217397A1 (en) * 2013-02-01 2014-08-07 Lg Display Co., Ltd. Flexible display substrate, flexible organic light emitting display device and method of manufacturing the same
TW201724616A (zh) * 2015-12-30 2017-07-01 樂金顯示科技股份有限公司 具有邊緣彎曲結構的可撓性有機發光二極體顯示器
US20170288005A1 (en) * 2016-04-04 2017-10-05 Japan Display Inc. Display device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9339728B2 (en) 2002-12-10 2016-05-17 Sony Interactive Entertainment America Llc System and method for managing audio and video channels for video game players and spectators
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10398141B1 (en) 2008-01-17 2019-09-03 Rockwell Labs Ltd Breakable nonflowing gel bait
KR101100999B1 (ko) 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
WO2011048223A1 (en) 2009-10-23 2011-04-28 Bang & Olufsen Medicom A/S Auto injector with automatic needle shielding
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8912536B2 (en) 2010-11-19 2014-12-16 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing the same and electronic devices including transistors
US8664718B2 (en) 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US20150206977A1 (en) 2012-06-19 2015-07-23 Sharp Kabushiki Kaisha Metal oxide transistor
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR20150054040A (ko) * 2013-11-08 2015-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR102345617B1 (ko) * 2014-01-13 2022-01-03 삼성디스플레이 주식회사 표시패널
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US9544994B2 (en) * 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
US10128323B2 (en) 2014-09-02 2018-11-13 Shenzhen Royole Technologies Co., Ltd. Display module and electronic device having said display module
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR102349283B1 (ko) * 2014-12-19 2022-01-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
KR102405257B1 (ko) * 2015-01-28 2022-06-03 삼성디스플레이 주식회사 표시 장치
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102391346B1 (ko) * 2015-08-04 2022-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기층 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조방법
KR102463838B1 (ko) 2015-08-24 2022-11-04 삼성디스플레이 주식회사 가요성 표시 장치와 이의 제조 방법
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
JP2017162852A (ja) 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
TWI740908B (zh) 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
KR102639568B1 (ko) * 2016-03-11 2024-02-26 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
JP2017187560A (ja) 2016-04-01 2017-10-12 株式会社オプトゲート 光ファイバ折断器
US10797123B2 (en) 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217397A1 (en) * 2013-02-01 2014-08-07 Lg Display Co., Ltd. Flexible display substrate, flexible organic light emitting display device and method of manufacturing the same
TW201724616A (zh) * 2015-12-30 2017-07-01 樂金顯示科技股份有限公司 具有邊緣彎曲結構的可撓性有機發光二極體顯示器
US20170288005A1 (en) * 2016-04-04 2017-10-05 Japan Display Inc. Display device

Also Published As

Publication number Publication date
KR20250010723A (ko) 2025-01-21
TWI836828B (zh) 2024-03-21
CN109671740A (zh) 2019-04-23
TW201923435A (zh) 2019-06-16
KR20240016386A (ko) 2024-02-06
US20190115407A1 (en) 2019-04-18
CN117295355A (zh) 2023-12-26
US20210036082A1 (en) 2021-02-04
EP3471145A1 (en) 2019-04-17
TW202327086A (zh) 2023-07-01
KR20250173468A (ko) 2025-12-10
EP3832723A1 (en) 2021-06-09
US20230087942A1 (en) 2023-03-23
EP3471145B1 (en) 2020-12-16
KR102891625B1 (ko) 2025-11-28
CN117295354A (zh) 2023-12-26
CN109671740B (zh) 2023-10-24
US10797123B2 (en) 2020-10-06
US20250261445A1 (en) 2025-08-14
US11515376B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
TWI791055B (zh) 顯示面板
KR102906856B1 (ko) 표시패널 및 그 제조방법
KR102631443B1 (ko) 표시패널 및 그 제조방법
KR102527394B1 (ko) 표시패널 및 그 제조방법
KR20240119047A (ko) 표시패널 및 그 제조방법