TWI789748B - 電子裝置及其製造方法 - Google Patents
電子裝置及其製造方法 Download PDFInfo
- Publication number
- TWI789748B TWI789748B TW110114895A TW110114895A TWI789748B TW I789748 B TWI789748 B TW I789748B TW 110114895 A TW110114895 A TW 110114895A TW 110114895 A TW110114895 A TW 110114895A TW I789748 B TWI789748 B TW I789748B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal element
- conductive
- conductive layer
- sputtered
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 136
- 239000002184 metal Substances 0.000 claims abstract description 136
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 238000004544 sputter deposition Methods 0.000 claims abstract description 52
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 230000001788 irregular Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229910000765 intermetallic Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
- C23C14/542—Controlling the film thickness or evaporation rate
- C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3492—Variation of parameters during sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
- H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/036—Manufacture or treatment of packages
- H10H20/0364—Manufacture or treatment of packages of interconnections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
一種電子裝置及其製造方法。電子裝置包括陣列基板。陣列基板包括基材、第一導電層、第一絕緣層、第二導電層以及第二絕緣層。基材具有基材表面。第一導電層位於基材表面上。第一絕緣層位於第一導電層上。第二導電層位於第一絕緣層上且包括第一濺鍍層、第二濺鍍層及第三濺鍍層。第二絕緣層位於第二導電層上。第二濺鍍層位於第一濺鍍層與第三濺鍍層之間，第二濺鍍層包括第一金屬元素，第一濺鍍層包括第一金屬元素與第二金屬元素，且第三濺鍍層包括第一金屬元素與第三金屬元素。
Description
本發明是有關於一種裝置及其製造方法，且特別是有關於一種電子裝置及其製造方法。
一般來說，顯示面板的連接墊是利用雙層或多層金屬疊構而成，相鄰兩金屬層之間為了降低金屬層自絕緣層剝離，通常會在相鄰兩金屬層之間設置鉬（molybdenum；Mo）層以加強其覆著力。然而，當連接墊與電子元件的導電端子接合時，可能會有接合強度不佳的問題，而影響良率。
本發明提供一種電子裝置，可以具有較佳的良率。
本發明提供一種電子裝置的製造方法，可以提升接合強度，並使電子裝置的良率提升。
本發明的電子裝置包括陣列基板。陣列基板包括基材、第一導電層、第一絕緣層、第二導電層以及第二絕緣層。基材具有基材表面。第一導電層位於基材表面上。第一絕緣層位於第一導電層上。第二導電層位於第一絕緣層上且包括第一濺鍍層、第二濺鍍層及第三濺鍍層。第二絕緣層位於第二導電層上。其中，第二濺鍍層位於第一濺鍍層與第三濺鍍層之間，第二濺鍍層包括第一金屬元素，第一濺鍍層包括第一金屬元素與第二金屬元素，且第三濺鍍層包括第一金屬元素與第三金屬元素。
本發明的電子裝置的製作方法包括提供陣列基板，陣列基板包括基材、第一導電層、第一絕緣層、第二導電層以及第二絕緣層。基材具有基材表面。第一導電層位於基材表面上。第一絕緣層位於第一導電層上。第二導電層位於第一絕緣層上且包括第一濺鍍層、第二濺鍍層及第三濺鍍層。第二絕緣層位於第二導電層上。其中，第二濺鍍層位於第一濺鍍層與第三濺鍍層之間，第二濺鍍層包括第一金屬元素，第一濺鍍層包括第一金屬元素與第二金屬元素，且第三濺鍍層包括第一金屬元素與第三金屬元素。提供電子元件。電子元件包括元件本體及配置於元件本體上的導電端子。至少使陣列基板與電子元件相接觸，以使陣列基板中至少部分的第二導電層及電子元件中部分的導電端子形成導電連接結構。
基於上述，本發明的電子裝置具有陣列基板，陣列基板的第二導電層包括第一濺鍍層、第二濺鍍層及第三濺鍍層，由於第一濺鍍層與第一絕緣層直接接觸，且第一濺鍍層包括第一金屬元素與第二金屬元素，進而可加強第二導電層與絕緣層的覆著力，避免其自絕緣層剝離，而具有較佳的良率。由於第三濺鍍層位於第二濺鍍層上，使第二濺鍍層受第三濺鍍層的保護，可解決第二濺鍍層表面易氧化的問題。此外，本發明的電子裝置的製造方法，藉由陣列基板與電子元件相接觸而形成的導電連接結構，可具有良好的接合強度，使電子裝置的良率提升。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。
應當理解，儘管術語「第一」、「第二」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式「一」、 「一個」和「該」旨在包括複數形式，包括「至少一個」。 「或」表示「及/或」。如本文所使用的，術語「及/或」包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語「包括」及/或「包括」指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「下面」或「下面」可以包括上方和下方的取向。
除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
圖1A至圖4D是依照本發明第一實施例的電子裝置的部分製造流程的部分示意圖。其中，圖1A、圖2A、圖3A及圖4A為本發明第一實施例的電子裝置的部分製造流程的部分上視示意圖，圖1B至圖1D、圖2B至圖2D及圖3B至圖3D為本發明第一實施例的電子裝置的部分製造流程的部分剖視示意圖。圖1B、圖2B、圖3B及圖4B可分別對應圖1A、圖2A、圖3A及圖4A的剖線A-A’的位置。圖1C、圖2C、圖3C及圖4C可分別對應圖1A、圖2A、圖3A及圖4A的剖線B-B’的位置。圖1D、圖2D、圖3D及圖4D可分別對應於圖1A、圖2A、圖3A及圖4A中其他未繪示區域的剖線位置。
請參照圖1A至圖1D，提供基材101。基材101的材質可以包括玻璃、塑膠、複合材質或其他適宜的材質，但本發明並不限於此。基材101具有基材表面101a。基材表面101a可包括主動區及非主動區。主動區上可以形成或配置主動元件，且主動元件遠離非主動區。主動元件例如為薄膜電晶體，但本發明不以此為限。以本實施例為例，圖1B、1C是在對應於非主動區的範圍內，圖1D是在對應於主動區的範圍內。
在一實施例中，於基材101的基材表面101a上可以具有適宜的膜層（如：被稱為緩衝層的絕緣層），但本發明不限於此。
請繼續參照圖1A至圖1D，形成第一導電層110於基材表面101a上。第一導電層110可包括第一濺鍍層112及第二濺鍍層114。第一濺鍍層112位於基材101與第二濺鍍層114之間。第一濺鍍層112包括第一金屬元素與第二金屬元素（如：包括第一金屬元素與第二金屬元素的合金）。第二濺鍍層114包括第一金屬元素但不包括第二金屬元素。第二金屬元素不同於第一金屬元素。第一金屬元素例如為銅，但本發明不以此為限。第二金屬元素例如為鎳、鐵、銦、銻、鉍、銀、金、鈀、鉑等，但本發明不以此為限。第一導電層110的厚度可以介於500奈米（nanometer；nm）至1500nm。
請參照圖1D，在對應於主動區的範圍內，部分第一導電層110可以構成至少一閘極G。
請參照圖2A至圖2D，形成第一絕緣層120於基材表面101a上，並覆蓋第一導電層110。舉例而言，在圖2B和圖2C中，第一絕緣層120部分覆蓋第一導電層110，使第一導電層110有部分表面被暴露出。而在圖2D中，第一絕緣層120完全覆蓋第一導電層110。
在一實施例中，第一絕緣層120或第一絕緣層120的一部分（如：圖2D所繪示的一部分）可以被稱為閘絕緣層（gate insulating layer；GI layer），但本發明不限於此。
請參照圖3A至圖3D，形成第二導電層140於第一絕緣層120上。第二導電層140包括依序堆疊的第一濺鍍層142、第二濺鍍層144及第三濺鍍層146，其中第二濺鍍層144位於第一濺鍍層142與第三濺鍍層146之間。第一濺鍍層142包括第一金屬元素與第二金屬元素（如：第一金屬元素與第二金屬元素的合金）。第三濺鍍層146包括第一金屬元素與第三金屬元素（如：第一金屬元素與第三金屬元素的合金）。第二濺鍍層144包括第一金屬元素，但不包括第二金屬元素或第三金屬元素。第三金屬元素不同於第一金屬元素。第三金屬元素例如為鎳、鐵、銦、銻、鉍、銀、金、鈀、鉑等，但本發明不以此為限。本發明並未限定第三金屬元素與第二金屬元素之間為相同或不同。第二導電層140的厚度介於500nm至1500nm。
由於第一濺鍍層142直接與第一絕緣層120接觸，且第一濺鍍層142包括第一金屬元素與第二金屬元素且/或第一金屬元素與第二金屬元素的合金，有助於提升第二導電層140與第一絕緣層120之間的覆著力，而可以降低第二導電層140自第一絕緣層120剝離。
在圖3B、3C中，部分第二導電層140嵌入第一絕緣層120中，而與部分第一導電層110直接接觸，以構成導通結構V1。藉由對應的導通結構V1，可以使部分第一導電層110與部分第二導電層140電性連接。換句話說，在對應於非主動區的範圍內，部分的第二導電層140嵌入第一絕緣層120，以構成電性連接至部分的第一導電層110的導通結構V1。
請參照圖3D，在對應於主動區的範圍內，部分第二導電層140可以構成至少一源極S及至少一汲極D，源極S與汲極D彼此分離。在形成第二導電層140於第一絕緣層120上之前，可先形成半導體層130於第一絕緣層120上，部分半導體層130可以構成至少一通道CH。閘極G、通道CH、源極S以及汲極D可以構成主動元件T，也就是說，至少部分的第一導電層110、部分的半導體層130及部分的第二導電層140可構成主動元件T。
在本實施例中，主動元件T可以是底柵薄膜電晶體（bottom gate thin film transistor；bottom gate TFT），但本發明不限於此。在一未繪示實施例中，部分的第一導電層110、部分的半導體層130及部分的第二導電層140可構成其他種類的主動元件（如：頂柵薄膜電晶體（top gate thin film transistor；top gate TFT），但不限）。在一未繪示實施例中，部分的第一導電層110及部分的第二導電層140可構成其他種類的元件（如：電容或其他適宜的被動元件）。
請參照圖4A至圖4D，形成第二絕緣層150於第二導電層140上。第二絕緣層150覆蓋第二導電層140。在對應於非主動區的範圍內，第二絕緣層150具有第一開口OP1（請參照圖4B），以暴露出第二導電層140的表面。被第一開口OP1所暴露出的第二導電層140可作為連接墊140a，用以與其他元件連接。舉例而言，第一開口OP1暴露出第二導電層140的第三濺鍍層146的表面。在一實施例中，由於第二導電層140的第二濺鍍層144受第三濺鍍層146的保護，而可降低第二濺鍍層144氧化或受潮的可能。
經過上述製程後可大致上完成陣列基板100的製作。另外，陣列基板100可以是電子裝置10A的一部分。
請參照圖4A至4D，電子裝置10A包括陣列基板100。陣列基板100包括基材101、第一導電層110、第一絕緣層120、第二導電層140以及第二絕緣層150。基材101具有基材表面101a，包括主動區及非主動區。第一導電層110位於基材表面101a上，第一絕緣層120位於第一導電層110上，第二導電層140位於第一絕緣層120上，第二絕緣層150位於第二導電層140上。其中，第二導電層140包括依序堆疊的第一濺鍍層142、第二濺鍍層144及第三濺鍍層146。第二濺鍍層144位於第一濺鍍層142與第三濺鍍層146之間。第一濺鍍層142包括第一金屬元素與第二金屬元素（如：第一金屬元素與第二金屬元素的合金）。第三濺鍍層146包括第一金屬元素與第三金屬元素（如：第一金屬元素與第三金屬元素的合金）。第二濺鍍層144包括第一金屬元素，但不包括第二金屬元素或第三金屬元素。第一金屬元素例如為銅，但本發明不以此為限。第二金屬元素或第三金屬元素例如為鎳、鐵、銦、銻、鉍、銀、金、鈀、鉑等，但本發明不以此為限。第一導電層110的厚度或第二導電層140的厚度介於500nm至1500nm。
由於第一濺鍍層142包括第一金屬元素與第二金屬元素（如：第一金屬元素與第二金屬元素的合金），且第一濺鍍層142直接與第一絕緣層120接觸。如此一來，可以提升第二導電層140與第一絕緣層120之間的覆著力，而降低第二導電層140自第一絕緣層120剝離。
在對應於非主動區的範圍內，第二絕緣層150具有第一開口OP1（請參照圖4B），以暴露出第二導電層140的表面，暴露出的第二導電層140以形成連接墊140a，用以與其他元件連接。此外，如圖4C所示，部分第二導電層140可作為走線140b，用以傳輸訊號。
在對應於主動區的範圍內，陣列基板100還可包括半導體層130（請參照圖4D）。半導體層130位於第一絕緣層120與第二導電層140之間。部分的第一導電層110、部分的半導體層130及部分的第二導電層140可構成主動元件T。
另一個角度來看，陣列基板100可包括連接墊140a、走線140b及主動元件T。應理解，圖4A至4D中陣列基板100的連接墊140a、走線140b及主動元件T的圖案、數量或位置僅為示意，並非用以限定本發明，連接墊140a、走線140b及主動元件T的圖案、數量或位置可依實際需求配置。
圖5至圖6是依照本發明第二實施例的電子裝置的製造流程的剖視示意圖。本實施例的電子裝置10B的與第一實施例的電子裝置10A相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。圖5至圖6可以是接續圖4B的製造流程的剖視示意圖。
請參照圖5，提供陣列基板。
在本實施例中，所採用的陣列基板為前述實施例的陣列基板100。因此，在後續的圖式或說明中採用相同或相似的標號或用語進行說明，並對於重覆的內容不加以贅述。也就是說，在其他圖5未繪示處，陣列基板100還可包括連接墊140a、走線140b或主動元件T（如圖4A至4D所繪示），但本發明不以此為限。
在一未繪示的實施例中，所使用的陣列基板可以為相似於陣列基板100的陣列基板。
請繼續參照圖5，提供電子元件200。電子元件200包括元件本體202及配置於元件本體202上的導電端子204。
元件本體202例如可以是發光二極體（Light Emitting Diode；LED）或其他合適的元件，本發明不以此為限。
導電端子204例如為銲球（solder ball），但本發明不限於此。導電端子204包括第四金屬元素。第四金屬元素可以不同於第一金屬元素、第二金屬元素及/或第三金屬元素。舉例而言，第四金屬元素可以為錫，但本發明不限於此。
請參照圖6，使陣列基板100與電子元件200相接觸。然後，使陣列基板100中至少部分的第二導電層140及電子元件200中至少部分的導電端子204形成導電連接結構160。
舉例而言，電子元件200中至少部分的導電端子204例如可透過陣列基板100的第一開口OP1直接與部分第二導電層140相接觸。然後，在部分的導電端子204與部分第二導電層140相接觸之後，可以至少進行加熱的步驟，以形成導電連接結構160。
在一實施例中，導電連接結構160可以為金屬間化合物（Intermetallic compound，IMC）。舉例而言，導電連接結構160可以為至少包括第一金屬元素及第四金屬元素的金屬間化合物，但本發明不限於此。值得注意的是，在圖6中，導電連接結構160的形狀或範圍可以為示意性地繪示，其可以依據製程的參數（如：加熱的時間及/或溫度、使用的金屬元素種類、陣列基板100與電子元件200相接觸時所施加的壓力等）而有對應的變化。另外，導電連接結構160的邊界（如：導電連接結構160與導電端子204、第二導電層140及/或第一導電層110的接觸面）可以是不規則的形狀或非平面。
在本實施例中，導電連接結構160還可以直接與部分的第一導電層110相接觸。也就是說，在部分的導電端子204與部分第二導電層140相接觸之後，可以至少進行加熱的步驟，而使部分的導電端子204、部分第一導電層110及部分第二導電層140形成導電連接結構160。
在本實施例中，由於第二導電層140包括依序堆疊的第一濺鍍層142、第二濺鍍層144及第三濺鍍層146，且第一濺鍍層142包括第一金屬元素與第二金屬元素（如：第一金屬元素與第二金屬元素的合金），第三濺鍍層146包括第一金屬元素與第三金屬元素（如：第一金屬元素與第二金屬元素的合金），第二濺鍍層144包括第一金屬元素，但不包括第二金屬元素或第三金屬元素，因此可使部分第一導電層110及部分第二導電層140較容易地與電子元件200的導電端子204形成金屬間化合物。如此一來，可以使陣列基板100與電子元件200之間的接合強度提升。另外，由於第一濺鍍層142直接與第一絕緣層120接觸，有助於提升第二導電層140與第一絕緣層120之間的覆著力，可降低第二導電層140自第一絕緣層120剝離。
在一實施例中，第四金屬元素包括錫，且第一金屬元素、第二金屬元素及/或第三金屬元素不包括鉬。錫與鉬較難形成金屬間化合物。若較難形成金屬間化合物，則可能會降低接合強度。
在本實施例中，對於配置於元件本體202上的導電端子204，於將陣列基板100與電子元件200之前或之後可能會在尺寸或形貌上有所不同；且/或，對於陣列基板100的導電層（如：第二導電層140或第一導電層110），於將陣列基板100與電子元件200之前或之後可能會在尺寸或形貌上有所不同。舉例而言，於將陣列基板100與電子元件200之後，陣列基板100的部分導電層可能會與部分的導電端子204形成導電連接結構160，而導電連接結構160的材質與導電層的材質略有不同（如：導電連接結構160的材質包含了導電層未包含的元素），且導電連接結構160的材質與導電端子204的材質略有不同（如：導電連接結構160的材質包含了導電端子204未包含的元素）。但是，為便於表示，對於將陣列基板100與電子元件200之前或之後的元件或構件，仍採用相同名稱或符號予以說明，本發明具有通常知識者應可明瞭其類似於模糊邏輯的語意陳述及對應的概念。
經過上述製程後即可大致上完成本實施例之電子裝置10B的製作。
請參照圖6，電子裝置10B包括陣列基板100、電子元件200及導電連接結構160。
在垂直於基材表面101a的方向上，導電連接結構160包括第一區160a及第二區160b，第一區160a較第二區160b接近基材表面101a。在第一區160a中，第一金屬元素對第四金屬元素（如：第一金屬元素於該偵測範圍內的相對莫耳數或其衍生單位/第四金屬元素於該偵測範圍內的相對莫耳數或其衍生單位；後述亦同）具有第一比值；在第二區160b中，第一金屬元素對第四金屬元素具有第二比值，且第一比值大於第二比值。在一實施例中，第一比值例如為3/1，且第二比值例如為6/5，但本發明不限於此。在一實施例中，元素的種類或含量可以藉由能量色散X射線（Energy-dispersive X-ray spectroscopy；EDX/EDS）分析的方式直接或間接地獲得，但本發明不限於此。
在一實施例中，於導電連接結構160中，的第一金屬元素對第四金屬元素的比值可以從第一區160a向第二區160b的方向逐漸遞減。
由於電子裝置10B具有導電連接結構160，可強化陣列基板100與電子元件200之間的接合，而使電子裝置10B的良率提升。
應理解，本發明圖6僅示意性地繪示部分電子裝置10B的剖面圖，圖6雖未繪示第一導電層110，但電子裝置10B在其他未繪示處可包括第一導電層110，且還可包括如前述的連接墊140a、走線140b或主動元件T的結構，本發明不以此為限。
綜上所述，本發明的電子裝置具有陣列基板，陣列基板的第二導電層包括依序堆疊的第一濺鍍層、第二濺鍍層及第三濺鍍層，由於第一濺鍍層與第一絕緣層直接接觸，且第一濺鍍層包括第一金屬元素與第二金屬元素且/或第一金屬元素與第二金屬元素的合金，進而可加強第二導電層與絕緣層的覆著力，避免其自絕緣層剝離，而具有較佳的良率。由於第三濺鍍層位於第二濺鍍層上，使第二濺鍍層受第三濺鍍層的保護，可解決第二濺鍍層表面易氧化的問題。此外，本發明的電子裝置的製造方法，藉由陣列基板與電子元件相接觸而形成的導電連接結構，可具有良好的接合強度，使電子裝置的良率提升。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10A、10B:電子裝置
100:陣列基板
101:基材
101a:基材表面
110:第一導電層
112、142:第一濺鍍層
114、144:第二濺鍍層
120:第一絕緣層
130:半導體層
140:第二導電層
140a:連接墊
140b:走線
146:第三濺鍍層
150:第二絕緣層
160:導電連接結構
160a:第一區
160b:第二區
200:電子元件
202:元件本體
204:導電端子
CH:通道
A-A’、B-B’:剖線
D:汲極
G:閘極
OP1:第一開口
S:源極
T:主動元件
V1:導通結構
圖1A至圖4D是依照本發明第一實施例的電子裝置的部分製造流程的部分示意圖。
圖5至圖6是依照本發明第二實施例的電子裝置的部分製造流程的部分示意圖。
101:基材
101a:基材表面
110:第一導電層
112、142:第一濺鍍層
114、144:第二濺鍍層
120:第一絕緣層
140:第二導電層
140a:連接墊
146:第三濺鍍層
150:第二絕緣層
A-A’:剖線
OP1:第一開口
Claims (8)
- 一種電子裝置，包括：陣列基板，包括：基材，具有基材表面；第一導電層，位於所述基材表面上；第一絕緣層，位於所述第一導電層上；第二導電層，位於所述第一絕緣層上且包括第一濺鍍層、第二濺鍍層及第三濺鍍層，且所述第一絕緣層位於所述第一導電層與所述第二導電層之間；以及第二絕緣層，位於所述第二導電層上；電子元件，包括元件本體及配置於所述元件本體上的導電端子；以及導電連接結構，直接連接所述導電端子、所述第一濺鍍層、所述第二濺鍍層、所述第三濺鍍層及所述第一導電層，其中：所述第二濺鍍層位於所述第一濺鍍層與所述第三濺鍍層之間；所述導電端子包括第四金屬元素；所述第二濺鍍層包括第一金屬元素，且所述第二濺鍍層不包括第二金屬元素、第三金屬元素與所述第四金屬元素；所述第一濺鍍層包括所述第一金屬元素與所述第二金屬元素，且所述第一濺鍍層不包括所述第四金屬元素；所述第三濺鍍層包括所述第一金屬元素與所述第三金 屬元素，且所述第三濺鍍層不包括所述第四金屬元素；且所述導電連接結構與所述導電端子、所述第二導電層及所述第一導電層的接觸面為不規則的形狀或非平面。
- 如請求項1所述的電子裝置，其中：所述第一濺鍍層包括所述第一金屬元素與所述第二金屬元素的合金；且/或所述第三濺鍍層包括所述第一金屬元素與所述第三金屬元素的合金。
- 如請求項2所述的電子裝置，其中所述陣列基板更包括半導體層，且所述基材包括主動區及非主動區，其中：在對應於所述非主動區的範圍內，至少部分的所述第二導電層構成連接墊；且在對應於所述主動區的範圍內，至少部分的所述第一導電層、部分的所述半導體層及部分的所述第二導電層構成主動元件。
- 如請求項3所述的電子裝置，其中在對應於所述非主動區的範圍內，部分的所述第二導電層嵌入所述第一絕緣層，以構成電性連接至部分的所述第一導電層的導通結構。
- 如請求項1所述的電子裝置，其中所述第一導電層的厚度或所述第二導電層的厚度介於500nm至1500nm。
- 如請求項1所述的電子裝置，其中在垂直於所述基材表面的方向上，所述導電連接結構包括第一區及第二區，其中：所述第一區較所述第二區接近所述基材表面； 在所述第一區中，所述第一金屬元素對所述第四金屬元素具有第一比值；在所述第二區中，所述第一金屬元素對所述第四金屬元素具有第二比值；且所述第一比值大於所述第二比值。
- 如請求項6所述的電子裝置，其中所述第一金屬元素對所述第四金屬元素的比值從所述第一區向所述第二區逐漸遞減。
- 一種電子裝置的製作方法，包括：提供陣列基板，所述陣列基板包括：基材，具有基材表面；第一導電層，位於所述基材表面上；第一絕緣層，位於所述第一導電層上；第二導電層，位於所述第一絕緣層上且包括第一濺鍍層、第二濺鍍層及第三濺鍍層，且所述第一絕緣層位於所述第一導電層與所述第二導電層之間；以及第二絕緣層，位於所述第二導電層上，其中所述第二濺鍍層位於所述第一濺鍍層與所述第三濺鍍層之間；提供電子元件，其包括元件本體及配置於所述元件本體上的導電端子；以及至少使所述陣列基板與所述電子元件相接觸，以使所述陣列基板中至少部分的所述第二導電層及所述電子元件中部分的所述 導電端子形成導電連接結構，其中於形成所述導電連接結構之後：所述導電連接結構直接連接所述導電端子、所述第一濺鍍層、所述第二濺鍍層、所述第三濺鍍層及所述第一導電層；所述導電端子包括第四金屬元素；所述第二濺鍍層包括第一金屬元素，且所述第二濺鍍層不包括第二金屬元素、第三金屬元素與所述第四金屬元素；所述第一濺鍍層包括所述第一金屬元素與所述第二金屬元素，且所述第一濺鍍層不包括所述第四金屬元素；所述第三濺鍍層包括所述第一金屬元素與所述第三金屬元素，且所述第三濺鍍層不包括所述第四金屬元素；且所述導電連接結構與所述導電端子、所述第二導電層及所述第一導電層的接觸面為不規則的形狀或非平面。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110114895A TWI789748B (zh) | 2021-04-26 | 2021-04-26 | 電子裝置及其製造方法 |
| US17/515,568 US11725273B2 (en) | 2021-04-26 | 2021-11-01 | Electronic device and manufacturing method thereof |
| CN202111304713.3A CN114023772B (zh) | 2021-04-26 | 2021-11-05 | 电子装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110114895A TWI789748B (zh) | 2021-04-26 | 2021-04-26 | 電子裝置及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202242168A TW202242168A (zh) | 2022-11-01 |
| TWI789748B true TWI789748B (zh) | 2023-01-11 |
Family
ID=80061259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110114895A TWI789748B (zh) | 2021-04-26 | 2021-04-26 | 電子裝置及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11725273B2 (zh) |
| CN (1) | CN114023772B (zh) |
| TW (1) | TWI789748B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050242427A1 (en) * | 2004-04-30 | 2005-11-03 | Wen Kun Yang | FCBGA package structure |
| TW200816329A (en) * | 2006-09-21 | 2008-04-01 | Phoenix Prec Technology Corp | Surface structure of package substrate and method of manufacturing the same |
| TW201320209A (zh) * | 2011-11-08 | 2013-05-16 | 台灣積體電路製造股份有限公司 | 半導體元件與其製法 |
| US9006741B2 (en) * | 2007-02-02 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Memory device in a programmed state having a memory layer comprising conductive nanoparticles coated with an organic film formed between two conductive layers |
| US9281240B2 (en) * | 2014-03-06 | 2016-03-08 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices |
| TW201614792A (en) * | 2014-10-09 | 2016-04-16 | Taiwan Semiconductor Mfg Co Ltd | Semiconductor devices and methods for manufacturing the same |
| TW201841260A (zh) * | 2016-12-28 | 2018-11-16 | 日商三井金屬鑛業股份有限公司 | 配線構造及其製造方法、濺鍍靶材、以及氧化防止方法 |
| TW201926684A (zh) * | 2017-11-30 | 2019-07-01 | 美商英特爾股份有限公司 | 用於先進積體電路結構製造的差異化電壓臨界金屬閘極結構 |
| US20200090951A1 (en) * | 2014-07-31 | 2020-03-19 | Skyworks Solutions, Inc. | Transient liquid phase material bonding and sealing structures and methods of forming same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759281B1 (en) * | 1999-04-26 | 2004-07-06 | Samsung Electronics Co., Ltd. | Method of making a display switch having a contact hole through a passivation layer and a color filter |
| CN1318647A (zh) | 2000-04-19 | 2001-10-24 | 上海生元基因开发有限公司 | 一种新的nadh脱氢酶及编码它的多核苷酸序列 |
| EP1352993B1 (en) | 2001-01-19 | 2011-05-11 | The Furukawa Electric Co., Ltd. | A method for preparation of metal-plated material |
| TW588462B (en) * | 2003-03-31 | 2004-05-21 | Quanta Display Inc | Method of fabricating a thin film transistor array panel |
| KR102246123B1 (ko) * | 2008-09-19 | 2021-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| TWI383232B (zh) * | 2009-03-19 | 2013-01-21 | Au Optronics Corp | 薄膜電晶體陣列基板 |
| JP5938390B2 (ja) | 2012-12-25 | 2016-06-22 | 三菱マテリアル株式会社 | パワーモジュール |
| KR102169014B1 (ko) * | 2013-10-14 | 2020-10-23 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| CN106292171A (zh) * | 2015-05-29 | 2017-01-04 | 鸿富锦精密工业（深圳）有限公司 | 电连接结构、阵列基板及绝缘覆盖层的制作方法 |
| US9728650B1 (en) * | 2016-01-14 | 2017-08-08 | Hon Hai Precision Industry Co., Ltd. | Thin film transistor array panel and conducting structure |
| JP6042577B1 (ja) | 2016-07-05 | 2016-12-14 | 有限会社 ナプラ | 多層プリフォームシート |
| JP6867832B2 (ja) * | 2017-03-09 | 2021-05-12 | 三菱電機株式会社 | アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法 |
| CN111354700A (zh) * | 2018-12-24 | 2020-06-30 | Nepes 株式会社 | 半导体封装件 |
| JP6753969B2 (ja) * | 2019-02-13 | 2020-09-09 | 株式会社神戸製鋼所 | 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット |
| CN110690171A (zh) * | 2019-10-23 | 2020-01-14 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法、阵列基板及显示面板 |
| CN111403337A (zh) * | 2020-03-31 | 2020-07-10 | 成都中电熊猫显示科技有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
-
2021
- 2021-04-26 TW TW110114895A patent/TWI789748B/zh active
- 2021-11-01 US US17/515,568 patent/US11725273B2/en active Active
- 2021-11-05 CN CN202111304713.3A patent/CN114023772B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050242427A1 (en) * | 2004-04-30 | 2005-11-03 | Wen Kun Yang | FCBGA package structure |
| TW200816329A (en) * | 2006-09-21 | 2008-04-01 | Phoenix Prec Technology Corp | Surface structure of package substrate and method of manufacturing the same |
| US9006741B2 (en) * | 2007-02-02 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Memory device in a programmed state having a memory layer comprising conductive nanoparticles coated with an organic film formed between two conductive layers |
| TW201320209A (zh) * | 2011-11-08 | 2013-05-16 | 台灣積體電路製造股份有限公司 | 半導體元件與其製法 |
| US9281240B2 (en) * | 2014-03-06 | 2016-03-08 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices |
| US20200090951A1 (en) * | 2014-07-31 | 2020-03-19 | Skyworks Solutions, Inc. | Transient liquid phase material bonding and sealing structures and methods of forming same |
| TW201614792A (en) * | 2014-10-09 | 2016-04-16 | Taiwan Semiconductor Mfg Co Ltd | Semiconductor devices and methods for manufacturing the same |
| TW201841260A (zh) * | 2016-12-28 | 2018-11-16 | 日商三井金屬鑛業股份有限公司 | 配線構造及其製造方法、濺鍍靶材、以及氧化防止方法 |
| TW201926684A (zh) * | 2017-11-30 | 2019-07-01 | 美商英特爾股份有限公司 | 用於先進積體電路結構製造的差異化電壓臨界金屬閘極結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114023772B (zh) | 2025-05-02 |
| TW202242168A (zh) | 2022-11-01 |
| US11725273B2 (en) | 2023-08-15 |
| CN114023772A (zh) | 2022-02-08 |
| US20220341032A1 (en) | 2022-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102217060B (zh) | 柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法 | |
| US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| US11145565B2 (en) | Method of fabricating a chip package module with improve heat dissipation effect | |
| CN103295996B (zh) | 封装基板及其制作方法 | |
| CN110352483B (zh) | 使用超细paa改性全加成法制造精细间距走线的方法 | |
| US20100289132A1 (en) | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package | |
| US20100314744A1 (en) | Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof | |
| US12100665B2 (en) | Semiconductor package structure and manufacturing method thereof | |
| CN115000135B (zh) | 一种显示基板及其制备方法、显示模组 | |
| TWI413210B (zh) | 電子裝置封裝及製造方法 | |
| USRE48421E1 (en) | Flip chip and method of making flip chip | |
| CN100481425C (zh) | 带有铝电极和金属化电极的半导体器件 | |
| TWI296832B (en) | Bump structures and methods for forming solder bumps | |
| TWI789748B (zh) | 電子裝置及其製造方法 | |
| CN115148681A (zh) | 具有导电过孔的半导体器件封装及其制造方法 | |
| CN115602060B (zh) | 显示面板及显示装置 | |
| TWI362096B (en) | Method for fabricating pakage substrate | |
| TWI730819B (zh) | 電子裝置 | |
| TWI855698B (zh) | 具有接合元件的半導體結構 | |
| US20230187594A1 (en) | Electronic device | |
| CN113823637B (zh) | 电子装置 | |
| JP4621432B2 (ja) | プリント配線板およびその製造方法 | |
| TWI290814B (en) | Method for repairing metal protection layers on electrical connecting pads of circuit boards | |
| TW200941681A (en) | Package substrate with high heat dissipation capability and method of fabricating the same |