TWI788945B

TWI788945B - 用於測試電源供應電路的電流負載電路與晶片

Info

Publication number: TWI788945B
Application number: TW110128912A
Authority: TW
Inventors: 謝瀚頡
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2021-08-05
Filing date: 2021-08-05
Publication date: 2023-01-01
Also published as: TW202307454A; US20230037496A1; US12222404B2

Abstract

一種用於測試電源供應電路的電流負載電路，包含控制電路及負載產生電路。控制電路用以依據時脈訊號產生重置訊號。負載產生電路耦接於控制電路並具有多個負載組態。負載產生電路用以依據時脈訊號與重置訊號交替地提供多個負載組態的其中之一以作為負載產生電路的電流負載，以及依據電流負載接收電源供應電路所提供之供應電流的第一部分，以輸出用以指示電源供應電路之性能的指標訊號。

Description

用於測試電源供應電路的電流負載電路與晶片

本發明是關於一種電路與晶片，特別是關於一種用於測試電源供應電路的電路與晶片。

在電子裝置中，電源供應電路的效能對電子裝置的效能有顯著的影響。然而，在電源供應電路安裝至電子裝置前，電源供應電路的效能難以被有效的模擬及測試，若電源供應電路的效能不足以使電子裝置正常運作時，可能會面臨除錯或重新設計等花費大量時間與金錢的成本的工作。因此，如何有效地測試電源供應電路的效能已成為本領域亟欲解決的問題。

本發明揭露一種用於測試電源供應電路的電流負載電路，包含控制電路及負載產生電路。控制電路用以依據時脈訊號產生重置訊號。負載產生電路耦接於控制電路並具有多個負載組態。負載產生電路用以依據時脈訊號與重置訊號交替地提供多個負載組態的其中之一以作為負載產生電路的電流負載，以及依據電流負載接收電源供應電路所提供之供應電流的第一部分，以輸出用以指示電源供應電路之性能的指標訊號。

本發明揭露一種用於測試電源供應電路的電流負載電路，包含第一負載產生電路、第二負載產生電路及控制電路。第一負載產生電路具有多個第一負載組態，用以於啟動時，依據一時脈訊號交替地切換為多個第一負載組態的其中之一，以接收電源供應電路所提供供應電流的一第一部分，並據以輸出用以指示電源供應電路之性能的一第一指標訊號。第二負載產生電路具有多個第二負載組態，用以於啟動時，依據時脈訊號的時脈週期交替地切換為多個第二負載組態的其中之一，以接收電源供應電路所提供供應電流的一第二部分，並據以輸出用以指示電源供應電路之性能的第二指標訊號。控制電路用以依據時脈訊號決定第一負載產生電路與第二負載產生電路兩者啟動的時間間隔。

本發明揭露一種用於測試電源供應電路的晶片，包含鎖相迴路及電流負載電路。鎖相迴路耦接電源供應電路，用以產生時脈訊號。電流負載電路耦接電源供應電路。電流負載電路包含負載產生電路。負載產生電路用以依據時脈訊號與重置訊號交替地提供多個負載組態的其中之一以作為負載產生電路的電流負載。電流負載電路依據電流負載與接收電源供應電路提供的供應電流，以輸出用以指示電源供應電路之性能的指標訊號。

本發明的電流負載電路與晶片利用不同的電流負載組態來組合成可產生步階電流與隨機電流的負載電路，據此來測試電源供應電路的性能。

10:晶片

100:待測裝置

200:電流負載電路

210:負載產生電路

211:負載產生電路

215:判斷電路

220:控制電路

300:鎖相迴路

400:控制介面

C:時脈接收端

CL1:電流

CL2:電流

CL3:電流

CLK:時脈訊號

CNT:計數器電路

D:輸入端

dt1:時間間隔

dt2:時間間隔

FF1:正反器

FF2:正反器

FF3:正反器

FF4:正反器

FF5:正反器

FF6:正反器

FF7:正反器

FF8:正反器

I:供應電流

I0:供應電流

IN1:反相串列

IN2:反相串列

IN3:反相串列

MUX:選擇器

OR:或閘

PN:偽隨機數產生器

Q:輸出端

R:重置端

S1:負載訊號

S2:負載訊號

S3:負載訊號

S4:訊號

S5:訊號

S6:訊號

S7:訊號

S8:訊號

Sc1:運算訊號

Sc2:運算訊號

Se1:致能訊號

Se2:致能訊號

Si:指標訊號

Sr0:重置訊號

Sr1:重置訊號

Ss:選擇訊號

St:設定訊號

T:時間

t1:時間點

t1':時間點

t2:時間點

t2':時間點

XNOR:反互斥或閘

XOR1:互斥或閘

XOR2:互斥或閘

在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本發明的多種態樣。應注意到，根據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小某些特徵的尺寸。

圖1為本發明一些實施例中，晶片的示意圖。

圖2為本發明一些實施例中，電流負載電路的示意圖。

圖3為本發明一些實施例中，控制電路的示意圖。

圖4為本發明其他實施例中，晶片的示意圖。

圖5為本發明其他實施例中，供應電流的波形圖。

圖1為依據本發明一些實施例所繪示的晶片10的示意圖。晶片10利用電流負載電路200來測試待測裝置(device under test，後簡稱DUT)100，並產生用以指示DUT 100提供供應電流I之性能的指標訊號Si。在一些實施例中，DUT 100為電源供應電路。在更進一步的實施例中，DUT 100為低壓差穩壓器(low-dropout regulator，LDO)。如圖1所示，DUT 100設置於晶片10上，供應電流I透過晶片10本身傳輸至電流負載電路200，而非透過其他封裝或印刷電路板來傳輸。因此，供應電流I從DUT 100傳輸至電流負載電路200時有較小的寄生電阻、寄生電容及/或寄生電感，使電流負載電路200接收到的供應電流I具有較少干擾，從而提高電流負載電路200測試DUT 100的準確度。

晶片10還包含鎖相迴路300與控制介面400。鎖相迴路300用以藉由DUT 100提供的供應電流I0來供電，並用以產生時脈訊號CLK傳輸至電流負載電路200供其使用。控制介面400用以接收指標訊號Si，以及提供重置訊號Sr0。在一些實施例中，控制介面400用以將指標訊號Si傳輸至一顯示器(圖1無繪示)以顯示DUT 100提供供應電流I之性能予外部。例如，指標訊號Si可指示出DUT 100是否通過一性能測試。該性能測試可測試出(但本發明不限於此)DUT 100所提供之供應電流I是否符合一預定性能規格，例如供應電流I是否可維持在一預定範圍內。當指標訊號Si指示出DUT 100通過該性能測試時，該顯示器可顯示出DUT 100提供供應電流I之性能符合該預定性能規格。當指標訊號Si指示出DUT 100未通過該性能測試時，該顯示器可顯示出DUT 100提供供應電流I之性能未符合該預定性能規格。在另一些實施例中，控制介面400用以接收外部指令來操控重置訊號Sr0，並將重置訊號Sr0傳輸至電流負載電路200，其細節於後說明。

電流負載電路200具有不同的電流負載，並依據時脈訊號CLK與重置訊號Sr0在不同的電流負載間切換。對應於不同的電流負載，電流負載電路200可向DUT 100汲取不同大小的供應電流I。藉由DUT 100供應供應電流I的情形，電流負載電路200據此產生指標訊號Si來指示DUT 100提供供應電流I之性能。

例如，電流負載電路200可以在一時間間隔內將電流負載由0漸進式地(例如，每次提升大致相同數值)提升至一個定值；藉由調整該時間間隔，電流負載電路200可以改變DUT 100提供供應電流I的瞬態率(slew rate)。又或例如，電流負載電路200可以隨機地在不同的電流負載間切換以模擬其他電子裝置(例如，中央處理器)汲取供應電流I的情形；藉此可以觀察DUT 100隨機提供供應電流I的能力。

電流負載電路200包含負載產生電路210與控制電路220。控制電路220依據時脈訊號CLK與重置訊號Sr0產生重置訊號Sr1。負載產生電路210具有多個負載組態，由重置訊號Sr1開啟與關閉，並用以依據時脈訊號CLK交替地提供該些負載組態的其中之一以作為負載產生電路210的電流負載。例如，該些負載組態可輪流作為負載產生電路210的該電流負載。當時脈訊號CLK處於一訊號位準時，該些負載組態的其中之一可作為負載產生電路210的該電流負載。當時脈訊號CLK處於另一訊號位準時，該些負載組態的其中之另一可作為負載產生電路210的該電流負載。此外，負載產生電路210依據該電流負載接收供應電流I，以輸出指標訊號Si。

參考圖2。圖2為負載產生電路210的示意圖。負載產生電路210包含正反器FF1、正反器FF2、正反器FF3、反相串列IN1、反相串列IN2、反相串列IN3與判斷電路215。反相串列IN1、反相串列IN2與反相串列IN3分別耦接在正反器FF1與正反器FF2之間、正反器FF2與正反器FF3之間及正反器FF3與正反器FF1之間。判斷電路215分別耦接正反器FF1、正反器FF2與正反器FF3的輸出端Q。在一些實施例中，正反器FF1、正反器FF2與正反器FF3為D型正反器。反相串列IN1、反相串列IN2與反相串列IN3各具有奇數個反相器串接，用以將接收的訊號反相。在一些實施例中，反相串列IN1、反相串列IN2與反相串列IN3各具有3個反相器彼此串接。

在負載產生電路210操作的過程中，正反器FF1、正反器FF2、正反器FF3、反相串列IN1、反相串列IN2與反相串列IN3均消耗供應電流I所提供的功率來運作。為了使圖式簡明，圖2中與接收供應電流I相關之路徑予以省略，供應電流I亦未繪示於圖2中。

正反器FF1具有一輸入端D、一輸出端Q、一時脈接收端C與一重置端R。正反器FF1藉由重置端R接收重置訊號Sr1來開啟或關閉。當重置訊號Sr1具有第一邏輯位準時，正反器FF1開啟操作，並消耗供應電流I提供的功率。當重置訊號Sr1具有第二邏輯位準時，正反器FF1關閉，並停止消耗供應電流I提供的功率。當正反器FF1開啟時，正反器FF1依據由時脈接收端C接收的時脈訊號CLK將由輸入端D輸入的訊號輸出至輸出端Q以產生負載訊號S1。在一些實施例中，第一邏輯位準代表數位邏輯0(logic 0)，及第二邏輯位準代表數位邏輯1(logic 1)。

正反器FF1、正反器FF2與正反器FF3相同，分別用以在輸出端產生負載訊號S1、負載訊號S2與負載訊號S3。如圖2之設置，反相串列IN1將負載訊號S1反相並傳輸至正反器FF2的接收端D，正反器FF2在下一個時脈週期將接收的訊號輸出以產生負載訊號S2。因為負載產生電路210包含三個反向串列IN1~IN3，因此當正反器FF1~FF3的操作收斂時，每個正反器FF1~FF3在接下來的一個時脈週期會產生與上一個時脈週期下的訊號反向的訊號於輸出端Q，且負載訊號S1~S3在同一個時脈週期下應具有相同的邏輯位準。換言之，當供應電流I所提供的功率足以使正反器1、正反器FF2、正反器FF3、反相串列IN1、反相串列IN2與反相串列IN3操作，不因電壓過低致使時序失效，則負載訊號S1、負載訊號S2與負載訊號S3依序具有相同的邏輯位準。

相對地，當供應電流I所提供的電壓不足以使正反器FF1、正反器FF2、正反器FF3、反相串列IN1、反相串列IN2與反相串列IN3正常操作，造成時序失效，則在同一個時脈週期下，負載訊號S1與負載訊號S2可能具有不同的邏輯位準，負載訊號S2與負載訊號S3可能具有不同的邏輯位準，及/或負載訊號S3與負載訊號S1可能具有不同的邏輯位準。

因正反器FF1、正反器FF2、正反器FF3、反相串列IN1、反相串列IN2與反相串列IN3在輸出不同邏輯位準時所消耗的功率不同，亦即具有多個不同的負載組態。因此負載產生電路210整體在正反器FF1、正反器FF2與正反器FF3啟動時，依據時脈訊號CLK的時脈週期交替地將多個不同的負載組態作為負載產生電路210的電流負載。

判斷電路215用以依據負載訊號S1、負載訊號S2與負載訊號S3來判斷負載產生電路210的操作是否時序失效，進而判斷DUT 100供應供應電流I的性能是否合格(亦即是否通過DUT 100的性能測試)。判斷電路215包含互斥或閘XOR1、互斥或閘XOR2與或閘OR。互斥或閘XOR1用以對負載訊號S1與負載訊號S2執行互斥或邏輯運算以產生運算訊號Sc1，互斥或閘XOR2用以對負載訊號S2與負載訊號S3執行互斥或邏輯運算以產生運算訊號Sc2。或閘OR用以對運算訊號Sc1與運算訊號Sc2執行或邏輯運算以產生指標訊號Si。

當負載訊號S1、負載訊號S2與負載訊號S3依序具有相同的邏輯位準時，運算訊號Sc1與運算訊號Sc2均具有第一邏輯位準(logic 0)，使得指標訊號Si具有第一邏輯位準(logic 0)，其指示DUT 100的性能合格。當負載訊號S1與負載訊號S2具有不同的邏輯位準，負載訊號S2與負載訊號S3具有不同的邏輯位準，及/或負載訊號S3與負載訊號S1具有不同的邏輯位準時，運算訊號Sc1及/或運算訊號Sc2具有第二邏輯位準(logic 1)，使得指標訊號Si具有第二邏輯位準，其指示DUT 100的性能不合格。亦即，當運算訊號Sc1與運算訊號Sc2中任一者具有第二邏輯位準時，指標訊號Si即具有第二邏輯位準。

參考圖3。圖3為控制電路220的示意圖。控制電路220包含計數器電路CNT、隨機數產生器PN與選擇器MUX。計數器電路CNT用以計算時脈訊號CLK的週期個數以產生致能訊號Se1。隨機數產生器PN用以隨機地產生致能訊號Se2。選擇器MUX用以選擇將致能訊號Se1或致能訊號Se2輸出為重置訊號Sr1。

計數器電路CNT由重置訊號Sr0控制開啟與關閉。在開啟時，計數器電路CNT依據設定訊號St計算時脈訊號CLK的週期個數，其中設定訊號St用以指示欲計算的週期個數的預定數量。在一些實施例中，設定訊號St透過控制介面400傳輸至控制電路220，但本申請不以此為限。當時脈訊號CLK的週期個數達到預定數量時，計數器電路CNT產生致能訊號Se1。

在一些實施例中，隨機數產生器PN可為偽隨機數產生器，但不以此為限。隨機數產生器PN包含正反器FF4、正反器FF5、正反器FF6、正反器FF7、正反器FF8與反互斥或閘XNOR。正反器FF4~FF8與圖2中的正反器FF1~FF3相同。如圖3所示，正反器FF4~FF8串聯耦接，反互斥或閘XNOR耦接於正反器FF8與正反器FF4的輸出端Q之間。正反器FF4~FF8由重置訊號Sr0控制開啟與關閉。當正反器FF4~FF8啟動時，正反器FF4~FF8依據時脈訊號CLK分別用以在輸出端產生訊號S4、訊號S5、訊號S6、訊號S7與訊號S8。正反器FF4~FF8搭配反互斥或閘XNOR的操作依據時脈訊號CLK不斷地更新訊號S4~S8，以在時脈訊號CLK的某個週期數量之內產生偽隨機變化的訊號S4~S8。隨機數產生器PN將訊號S4~S8輸出為致能訊號Se2。

選擇器MUX用以接收致能訊號Se1與致能訊號Se2，並依據選擇訊號Ss選擇致能訊號Se1與致能訊號Se2中之一者輸出為重置訊號Sr1。

在一些實施例中，控制電路220僅包含計數器電路CNT。控制電路220直接將計數器電路CNT產生的致能訊號Se1輸出為重置訊號Sr1。

在一些實施例中，電流負載電路200包含多個負載產生電路，例如負載產生電路210與負載產生電路211並聯設置如圖4所示。在一些實施例中，負載產生電路210與211相同，具有相同的多個負載組態。控制電路220產生多個重置訊號Sr1分別控制負載產生電路210與211。在一些實施例中，可一併參照圖3，設定訊號St指示兩個不同的預定數量，計數器電路CNT依據設定訊號St計算不同的週期數量並產生兩個致能訊號Se1，控制電路220再將兩個致能訊號Se1輸出為兩個不同的重置訊號Sr1。控制電路220控制負載產生電路210與211在一固定時間內依序開啟並切換至相同的電流負載，使電流負載電路210與211整體所汲取供應電流I在該固定時間內漸進式地提升(例如：每次提升大致相同數值)。換言之，控制電路220依據時脈訊號CLK與設定訊號St控制負載產生電路210與211開啟的時間間隔。依據上述操作，負載產生電路210與211開啟的時間間隔由多個重置訊號Sr1決定，從而決定供應電流I的瞬態率。

請同時參考圖5。圖5繪示了不同電流負載下電流負載電路210與211所汲取的供應電流I的波形圖，其中橫軸為時間T，縱軸為供應電流I。時間間隔dt1代表控制電路220將電流負載電路210開啟至將電流負載電路211開啟完畢的時間間隔。當控制電路220將原時間間隔dt1改成為時間間隔dt2時，供應電流I因應電流負載變化的方式，可由電流CL1與電流CL2觀察得知，從而得知供應電流I在不同的瞬態率下的行為，其中電流CL1代表基於時間間隔dt1依序開啟電流負載電路210與211所對應之供應電流I的電流變化，電流CL2代表基於時間間隔dt2依序開啟電流負載電路210與211所對應之供應電流I的電流變化。在時間間隔dt1小於時間間隔dt2的情形下，電流CL1的瞬態率可大於電流CL2的瞬態率。於此實施例中，在時間點t1與時間點t1’之間，電流CL1可處於(或大致處於)一電流位準，其為電流負載電路210與電流負載電路211開啟完畢後處於穩態的供應電流I的電流位準。相似地，在時間點t2與時間點t2’之間，電流CL2可處於(或大致處於)一電流位準，其為電流負載電路210與電流負載電路211開啟完畢後處於穩態的供應電流I的電流位準。

在另一些實施例中，控制電路220中的選擇器MUX選擇將致能訊號Se2輸出為重置訊號Sr1，並據此控制負載產生電路210與211。因為致能訊號Se2係隨機產生，因此負載產生電路210與211整體在開啟的時候具有隨機的電流負載，如圖5中的電流CL3顯示出隨機變化的電流負載。

上文的敘述簡要地提出了本發明某些實施例之特徵，而使得本發明所屬技術領域具有通常知識者能夠更全面地理解本發明內容的多種態樣。本發明所屬技術領域具有通常知識者當可明瞭，其可輕易地利用本發明內容作為基礎，來設計或更動其他製程與結構，以實現與此處該之實施方式相同的目的和/或達到相同的優點。本發明所屬技術領域具有通常知識者應當明白，這些均等的實施方式仍屬於本發明內容之精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本發明內容之精神與範圍。