TWI788669B

TWI788669B - 振子晶體的晶圓級封裝結構

Info

Publication number: TWI788669B
Application number: TW109117803A
Authority: TW
Inventors: 朱志勳; 邱智宏; 王文楷; 鄭翔仁
Original assignee: 台灣晶技股份有限公司
Priority date: 2020-05-28
Filing date: 2020-05-28
Publication date: 2023-01-01
Also published as: TW202145606A; US11545935B2; US20210376792A1

Abstract

一種振子晶體的晶圓級封裝結構，包括有一封裝底座、一振子晶體以及一上蓋體。一封裝底座係具有一上平面，一上蓋體係具有一下平面，振子晶體係設置於所述的封裝底座與上蓋體之間，並形成有至少一凹槽。一上封裝環與一下封裝環係分別環設於振子晶體周圍，以使上蓋體與封裝底座分別通過該上封裝環與該下封裝環完成密封振子晶體。其中，上封裝環與下封裝環中更形成有一擴散阻擋層，以避免介面擴散問題。同時，本發明係藉由選用相同材質之上蓋體、振子晶體與封裝底座，實現封裝結構熱應力之最佳化設計。

Description

振子晶體的晶圓級封裝結構

本發明係有關於一種振子晶體的晶圓級封裝結構，特別是一種振子晶體之上、下表面分別挖設有凹槽設計之晶圓級封裝結構。

按，隨著系統整合的趨勢，於現今各式電子系統中皆設有時脈元件，而將時脈元件融合感測元件整合至電子系統中，則係為迄今半導體封裝技術之其中一項主流。基於利用石英晶體壓電元件作為振盪器，是目前精確性與穩定性最佳的一種選擇，故現今所採取的作法多係將時脈元件由石英晶體所提供。根據國際電工委員會（IEC）將石英晶體壓電元件振盪器分為四類：石英時脈晶體振盪器（simple package crystal oscillator, SPXO）、電壓控制石英晶體振盪器（voltage controlled crystal oscillator, VCXO）、溫度補償石英晶體振盪器（temperature compensated crystal oscillator, TCXO）、以及恆溫槽控制石英晶體振盪器（oven controlled crystal oscillator, OCXO），而隨著電子產業的蓬勃發展，電子產品趨向多功能、高性能、以及輕巧化的研發方向，現有的封裝技術為了滿足半導體晶片高積集度以及微型化的封裝要求，以往的封裝技術已不敷使用。

一般而言，隨著半導體壓電裝置的微型化，現有技術主要係利用將石英晶體與積體集成電路分別以陶瓷材料的封裝體進行封裝後，再接續執行後續電氣連接的動作，而其中，考量到封裝材料因受熱熔融而可能造成元件的短路，或是石英晶體下傾導致接觸下底座的問題產生，現有的封裝結構多會在其封裝結構的下底座表面開設有凹槽（cavity），並利用所述的凹槽容設石英晶體。然而，因為凹槽空間之侷限，以及下底座之製程能力的限制，將使得壓電元件製程中必要之電性單元的接觸面積變得非常地狹小，進而造成壓電元件在測試製程有難以進行測試的困境，而產生測試上良率不佳之缺失。

除此之外，美國專利公告第 7,608,986 號專利「石英晶體振盪器」（Quartz crystal resonator），亦提出一種晶圓級封裝形式，其主要將玻璃材質（blue plate glass）之上蓋與下底座，與石英晶體藉由陽極接合完成一三明治結構。然而，此一三明治結構由於基材與石英之熱膨脹係數不同，因此當溫度變化時會造成內部石英晶體產生熱應力，進而使得其壓電振盪頻率將會隨著溫度而產生偏移的現象。因此，針對石英晶體晶片之切角、以及其上蓋和下底座材料之熱膨脹係數，皆必須經過慎選，並且通過特殊的設計及考量，才有辦法克服此困難點，然而，這亦在製作上和成本上都會大幅地增加成本及工時人力等需求。

緣此，考慮到上述所列之諸多問題點，極需要採納多方面的考量。故，本發明之發明人係有感於上述缺失之可改善，且依據多年來從事此方面之相關經驗，悉心觀察且研究之，並配合學理之運用，而提出一種設計新穎且有效改善上述缺失之本發明，其係揭露一種新穎的振子晶體晶圓級封裝結構，其具體之架構及實施方式將詳述於下。

為解決習知技術存在的問題，本發明之一目的係在於提供一種振子晶體的晶圓級封裝結構，此種新穎的晶圓級封裝結構，其發明意旨，係在於改良凹槽設計，並將其開設於振盪器的上、下表面，以此完成一新穎的晶圓級封裝結構。

除此之外，本發明之另一目的在於提供一種振子晶體的晶圓級封裝結構，並於其封裝環之介面金屬層與接合金屬層之間設有一擴散阻擋層，材質為釕(Ru)、鈦(Ti)或其合金、有機聚合物或氧化物，以避免介面擴散問題。

再者，本發明之再一目的係在於控制其上蓋體、振盪器晶體與封裝底座三者的熱膨脹係數接近或一致，以實現封裝結構熱應力設計之最佳化。

鑒於以上，根據本發明所揭露之振子晶體的晶圓級封裝結構，其係包括：一封裝底座，係具有一上平面；一上蓋體，係具有一下平面；以及一振子晶體，係設置於封裝底座之上平面與上蓋體之下平面之間。振子晶體中係形成有至少一凹槽，其中，所述的凹槽係可選擇性地形成於該振子晶體之一上表面、一下表面、或是同時形成與上表面與下表面。根據本發明之一實施例，則該上蓋體與封裝底座便可通過上蓋體之下平面以及封裝底座之上平面的直接焊接而完成密封該振子晶體。

根據本發明之又一實施例，則上蓋體之下平面與振子晶體之間更可形成有一上封裝環，封裝底座之上平面與振子晶體之間亦可形成有一下封裝環，該上封裝環與該下封裝環係分別環設於振子晶體之周圍，以使上蓋體與封裝底座係進一步地通過該上封裝環與該下封裝環完成密封振子晶體。

其中，所述的上封裝環與下封裝環中係包含有二介面金屬層與一接合金屬層，上封裝環內的介面金屬層係分別連接振子晶體及上蓋體，下封裝環內的介面金屬層係分別連接振子晶體及封裝底座，每一介面金屬層與接合金屬層之間係形成有一擴散阻擋層，此擴散阻擋層例如可由釕、鈦或其合金、有機聚合物或氧化物之材質之一所構成。

介面金屬層之材質例如可為鉻，接合金屬層之材質例如可為金、錫或其合金。

更進一步而言，為求封裝結構應力強度的最佳化，根據本發明之一實施例，其係藉由選用相近熱膨脹係數之上蓋體與封裝底座，進一步防止氣密封裝時的熱應力問題。舉例來說，本發明所選用上蓋體與封裝底座之熱膨脹係數例如可介於2*10^-7 /K至9*10^-7 /K之間。更甚者，在本發明之一實施例中，本發明所揭露之振子晶體的晶圓級封裝結構，其中，所述的上蓋體、振子晶體與封裝底座皆可同時選擇為石英材質。

除此之外，本發明更可進一步結合石英導通孔（Through Quartz via，TQV）技術，形成至少一金屬導通孔，利用金屬導通孔貫穿晶圓基底的電氣連結或電極，以提供製程晶片間高密度的連線，並為前段製程的晶圓製造與後段製程的封裝技術之間提供更優化的整合技術。

底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

以上有關於本發明的內容說明，與以下的實施方式係用以示範與解釋本發明的精神與原理，並且提供本發明的專利申請範圍更進一步的解釋。有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

請參照第1圖所示，本發明係提供一種振子晶體的晶圓級封裝結構，其係包括有一封裝底座（bottom layer）10、一振子晶體（oscillator crystal）20、以及一上蓋體（Capping layer）30。此一振子晶體20例如可為溫度穩定切角（AT-cut）之石英晶體振子、音叉型石英晶體振子等石英晶體振子或其他機械共振型式振子。一般而言，振子晶體20之上、下表面可分別形成有上、下電極，以作為激振電極，，並透過導電凸塊（bump）電性連接至封裝底座10之金屬焊墊（metal pad），以藉此激振振子晶體20（容後詳述）。在一實施例中，所述之導電凸塊例如可為：金、銅、錫、銀、銦或其合金之一構成的金屬或是銀粉顆粒與樹脂等組成之導電膠材。

根據本發明之實施例，封裝底座10係具有一上平面，上蓋體30係具有一下平面，振子晶體20係設置於封裝底座10及上蓋體30之間，並且，振子晶體20中係形成有至少一凹槽22，第1圖係為根據本發明所公開之凹槽22同時形成於振子晶體20之上、下表面的一種實施態樣；而在其他實施例中，此凹槽22亦可選擇性地僅形成於振子晶體20之一上表面、或者一下表面。根據本發明第1圖所示之實施例，則係可直接通過上蓋體30與封裝底座10的直接焊接（direct bond）而使上蓋體30與封裝底座10通過上蓋體30之下平面以及封裝底座10之上平面完成密封振子晶體20，其內部環境例如可為真空或是充填氦氣。

第2圖係為根據本發明所提供之振子晶體的晶圓級封裝結構之另一實施例，與第1圖不同的是，在此實施例中，振子晶體的晶圓級封裝結構除了前述所揭露之封裝底座10、振子晶體20、以及上蓋體30之外，更包含有一上封裝環42與一下封裝環44。其中，所述的上封裝環42係形成於所述的上蓋體30之下平面與振子晶體20之間，下封裝環44係形成於所述的封裝底座10之上平面與振子晶體20之間，上封裝環42與下封裝環44係分別環設於該振子晶體20之周圍，以使上蓋體30與封裝底座10係通過該上封裝環42與該下封裝環44而完成密封該振子晶體20。由此，本發明係同時利用上蓋體30之上封裝環42以及封裝底座10之下封裝環44，二者同時接合振子晶體20，以提供密封振子晶體20時較佳的氣密性。同時，振子晶體20之上、下表面更可分別形成有上、下電極，即圖示中的上激振電極24與下激振電極26，以藉此激振振子晶體20。換言之，在本發明第2圖所示之實施例中，本發明係利用上蓋體30與封裝底座10透過上封裝環42與下封裝環44而將振子晶體20作一氣密封裝，其內部環境例如可為真空或是充填氦氣。

並且，基於前述先前技術所陳之諸多問題點，皆無法跳脫目前採用陶瓷基座封裝的窘境，不僅產品成本高且貨源不穩定，且三明治狀的封裝結構所導致之熱應力問題，仍舊無法有效予以解決。故，本發明為求其結構應力強度的最佳化，其係藉由選用相近熱膨脹係數之上蓋體30與封裝底座10，進一步防止氣密封裝時的熱應力問題。詳細而言，本發明所選用上蓋體30與封裝底座10之熱膨脹係數例如可介於2*10^-7 /K至9*10^-7 /K之間。更甚者，在本發明之一實施例中，本發明所揭露之振子晶體的晶圓級封裝結構，其中，所述的上蓋體30、振子晶體20與封裝底座10之材質皆可同時選擇為石英，以實現封裝結構熱應力之最佳化設計。

另一方面而言，本發明之另一目的係在於為了避免介面擴散的問題，請參照第3圖與第4圖所示，其係分別為根據本發明實施例之上封裝環以及下封裝環之剖面示意圖。如第3圖所繪製，上封裝環42係包括二介面金屬層402與一接合金屬層404，其中，二介面金屬層402係分別連接上蓋體30與振子晶體20，並且，每一介面金屬層402與接合金屬層404之間更具有一擴散阻擋層（diffusion barrier）406，此擴散阻擋層406例如可由釕（Ru）、鈦（Ti）或其合金、有機聚合物或氧化物之材質之一所構成。

同樣地，如第4圖所示，下封裝環44係包括二介面金屬層402與一接合金屬層404，其中，二介面金屬層402係分別連接封裝底座10與振子晶體20，並且，每一介面金屬層402與接合金屬層404之間更具有一擴散阻擋層406，此擴散阻擋層406例如可由釕（Ru）、鈦（Ti）或其合金、有機聚合物或氧化物之材質之一所構成。

根據本發明之實施例，其中，所述介面金屬層402之材質係為鉻（Cr），其厚度例如可為10奈米；接合金屬層404之材質係為金（Au）、錫（Sn）或其合金，其厚度例如可為30至70奈米，而介於其中之擴散阻擋層406的厚度例如可為10奈米。熟習本領域之技術人士當可根據其實際生產產品之需求自行調整之，惟本發明並不以此實施態樣為限。

另一方面而言，以下，本發明係更進一步提供應用本發明所揭露之實施例於石英導通孔（Through Quartz via，TQV）技術之三種不同的實施態樣。首先，請參閱第5圖所示，其係為應用本發明第1圖所公開之實施例於石英導通孔技術之一種實施態樣。其中，本實施例中所使用的上蓋體30、振子晶體20與封裝底座10之材質皆可選用為石英，振子晶體20之上表面與下表面係分別形成有所述的上激振電極24與下激振電極26。並且，該上激振電極24與下激振電極26係各自設置於上表面與下表面之凹槽22中。一底部金屬層28係形成於封裝底座10之一下平面，至少一個用以提供電性導通之貫穿孔（via）60係穿設封裝底座10，以使該底部金屬層28可向上延伸填充該貫穿孔60以形成至少一金屬導通柱，並與所述的上激振電極24、下激振電極26以及底部金屬層28電性連接，通過此設置，提供此晶圓級封裝結構之訊號的輸入與輸出（I/O）。

再者，第6圖係為應用本發明第2圖所公開之實施例於石英導通孔技術之一種實施態樣。其中，本實施例中所公開上蓋體30、振子晶體20與封裝底座10之材質皆可選用為石英，振子晶體20之上表面與下表面係分別形成有一上激振電極24與一下激振電極26。其中，上激振電極24與下激振電極26係各自設置於上表面與下表面之凹槽22中，同時，上激振電極24與下激振電極26係各自電性耦接所述的上封裝環42與下封裝環44。一底部金屬層28係形成於封裝底座10之一下平面，上封裝環42與下封裝環44中可形成有提供電性導通之導通孔（via），以與所述的底部金屬層28電性連接，通過此設置，提供外部訊號的連通以及訊號的輸入與輸出（I/O）。

再更進一步而言，第7圖係為應用本發明第2圖所公開之實施例於石英導通孔技術之另一種實施態樣。其中，本實施例中所公開上蓋體30、振子晶體20與封裝底座10之材質皆可選用為石英，振子晶體20之上表面與下表面係分別形成有一上激振電極24與一下激振電極26。其中，上激振電極24與下激振電極26係各自設置於上表面與下表面之凹槽22中，同時，上激振電極24與下激振電極26更各自延伸形成至上封裝環42與下封裝環44之鄰近處。請同時配合參閱第8圖所示，其係為本實施例之一上視圖，其中，上激振電極24在鄰近上封裝環42的區域係穿設有貫穿孔（via hole）60。一底部金屬層28係形成於封裝底座10之一下平面，貫穿孔60係同時穿設下封裝環44與封裝底座10，以使底部金屬層28可向上延伸填充該貫穿孔60，以形成至少一金屬導通柱。根據本發明之實施例，底部金屬層28之材質係如可以為銅（copper），惟本發明當不以此為限。

同樣地，如第7圖所示，位於振子晶體20右側的下激振電極26一樣地可在其鄰近下封裝環44的區域中穿設有貫穿孔60，其結構配置係如第9圖所示，下激振電極26在鄰近下封裝環44的區域係穿設有貫穿孔60，該貫穿孔60係同時往下穿設封裝底座10，以使位於底層之底部金屬層28可向上延伸填充該貫穿孔60，以形成至少一金屬導通柱，提供電性訊號之導通。根據本發明之實施例，底部金屬層28之材質係如可以為銅（copper），惟本發明當不以此為限。

緣此，根據本發明所教示之技術思想，本領域具通常知識者當可在其實際實施層面上自行變化其設計，而皆屬於本發明之發明範圍。本發明在前述段落中所列舉出之數個示性例，其目的是為了善加解釋本發明主要之技術特徵，而使本領域人員可理解並據以實施之，唯本發明當不以該些示性例為限。

是以，鑒於以上所述，可明顯觀之，本發明所揭露之一種振子晶體的晶圓級封裝結構，係藉跳脫習知必須在封裝結構的底座表面開設有凹槽因而在製程上受到侷限的問題，同時，本發明更改良習知僅能採用陶瓷基座封裝的窘境（包括產品成本高且貨源不穩定等），並透過選用同材質之上蓋體、振盪器晶體與封裝底座，改善三明治封裝結構所導致的熱應力問題。相較於習知技術，本發明更設計有避免介面擴散問題的擴散阻擋層。緣此，綜上所述，顯見本發明所揭露之振子晶體的晶圓級封裝結構，確實具有極佳之產業利用性及競爭力。同時，驗證本發明所揭露之技術特徵、方法手段與達成之功效係顯著地不同於現行方案，實非為熟悉該項技術者能輕易完成者。

以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。

10:封裝底座 20:振子晶體 22:凹槽 24:上激振電極 26:下激振電極 28:底部金屬層 30:上蓋體 42:上封裝環 44:下封裝環 60:貫穿孔 402:介面金屬層 404:接合金屬層 406:擴散阻擋層

第1圖係為根據本發明一實施例振子晶體的晶圓級封裝結構之示意圖。第2圖係為根據本發明另一實施例振子晶體的晶圓級封裝結構之示意圖。第3圖係為根據本發明一實施例之上封裝環之剖面示意圖。第4圖係為根據本發明一實施例之下封裝環之剖面示意圖。第5圖係為應用本發明第1圖所公開之實施例於石英導通孔技術之一種實施態樣。第6圖係為應用本發明第2圖所公開之實施例於石英導通孔技術之一種實施態樣。第7圖係為應用本發明第2圖所公開之實施例於石英導通孔技術之另一種實施態樣。第8圖係為根據第7圖所示結構上封裝環、貫穿孔及上激振電極之一上視圖。第9圖係為根據第7圖所示結構下封裝環、貫穿孔及下激振電極之一上視圖。

10:封裝底座

20:振子晶體

22:凹槽

24:上激振電極

26:下激振電極

28:底部金屬層

30:上蓋體

60:貫穿孔

Claims

一種振子晶體的晶圓級封裝結構，係包括：一封裝底座、一振子晶體、以及一上蓋體；其中，該封裝底座具有一上平面，該上蓋體具有一下平面，該振子晶體係設置於該封裝底座及該上蓋體之間，且分別接觸該上平面與該下平面，該振子晶體之一上表面與該上蓋體之間形成一密封之上凹槽，該振子晶體之一下表面與該封裝底座之間形成與該密封之上凹槽分隔之一密封之下凹槽。
如請求項1所述之振子晶體的晶圓級封裝結構，更包括：一上封裝環，其係形成於該上蓋體之該下平面與該振子晶體之間；以及一下封裝環，其係形成於該封裝底座之該上平面與該振子晶體之間；其中，該上封裝環與該下封裝環係分別環設於該振子晶體之周圍，以使該上蓋體與該封裝底座係通過該上封裝環與該下封裝環完成密封該振子晶體。
如請求項2所述之振子晶體的晶圓級封裝結構，其中，該上封裝環係包括二介面金屬層與一接合金屬層，該二介面金屬層係分別連接該上蓋體與該振子晶體，每一該介面金屬層與該接合金屬層之間更具有一擴散阻擋層，該擴散阻擋層係為釕、鈦或其合金、有機聚合物或氧化物之材質之一所構成。
如請求項2所述之振子晶體的晶圓級封裝結構，其中，該下封裝環係包括二介面金屬層與一接合金屬層，該二介面金屬層係分別連接該封裝底座與該振子晶體，每一該介面金屬層與該接合金屬層之間更具有一擴散阻擋層，該擴散阻擋層係為釕、鈦或其合金、有機聚合物或氧化物之材質之一所構成。
如請求項1所述之振子晶體的晶圓級封裝結構，其中，該振子晶體之該上表面與該下表面係分別形成有一上激振電極與一下激振電極，其係分別設置於該密封之上凹槽與該密封之下凹槽中，一底部金屬層係形成於該封裝底座之一下平面，至少一貫穿孔係穿設該封裝底座，以使該底部金屬層可向上延伸填充該至少一貫穿孔以形成至少一金屬導通柱，並與該上激振電極、該下激振電極以及該底部金屬層電性連接，以提供訊號的輸入與輸出。
如請求項2所述之振子晶體的晶圓級封裝結構，其中，該振子晶體之該上表面與該下表面係分別形成有一上激振電極與一下激振電極，其係分別設置於該密封之上凹槽與該密封之下凹槽中，該上激振電極與該下激振電極係各自電性耦接該上封裝環與該下封裝環，以提供訊號的輸入與輸出。
如請求項2所述之振子晶體的晶圓級封裝結構，其中，該振子晶體之該上表面與該下表面係分別形成有一上激振電極與一下激振電極，其係分別設置於該密封之上凹槽與該密封之下凹槽中，且該上激振電極與該下激振電極更各自延伸形成至該上封裝環與該下封裝環之鄰近處。
如請求項7所述之振子晶體的晶圓級封裝結構，其中，鄰近該上封裝環與該下封裝環處之該上激振電極與該下激振電極中係穿設有至少一貫穿孔。
如請求項8所述之振子晶體的晶圓級封裝結構，更包括一底部金屬層，其係形成於該封裝底座之一下平面，該至少一貫穿孔係同時穿設該下封裝環與該封裝底座，以使該底部金屬層可向上延伸填充該至少一貫穿孔，以形成至少一金屬導通柱。
如請求項1所述之振子晶體的晶圓級封裝結構，其中，該上蓋體與該封裝底座之熱膨脹係數係介於2*10^-7/K至9*10^-7/K之間。
如請求項1所述之振子晶體的晶圓級封裝結構，其中，該上蓋體、該振子晶體與該封裝底座之材質皆為石英。
如請求項5或9所述之振子晶體的晶圓級封裝結構，其中，該底部金屬層之材質係為銅。
如請求項3或4所述之振子晶體的晶圓級封裝結構，其中，該介面金屬層之材質係為鉻。
如請求項3或4所述之振子晶體的晶圓級封裝結構，其中，該接合金屬層之材質係為金、錫或其合金。