[go: up one dir, main page]

TWI783615B - 切換式轉換器電路及其中具有適應性空滯時間之驅動電路 - Google Patents

切換式轉換器電路及其中具有適應性空滯時間之驅動電路 Download PDF

Info

Publication number
TWI783615B
TWI783615B TW110129122A TW110129122A TWI783615B TW I783615 B TWI783615 B TW I783615B TW 110129122 A TW110129122 A TW 110129122A TW 110129122 A TW110129122 A TW 110129122A TW I783615 B TWI783615 B TW I783615B
Authority
TW
Taiwan
Prior art keywords
mosfet
signal
bridge
dead time
coupled
Prior art date
Application number
TW110129122A
Other languages
English (en)
Other versions
TW202230954A (zh
Inventor
廖庭維
陳建餘
游焜煌
邱建維
楊大勇
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to US17/560,761 priority Critical patent/US11876453B2/en
Publication of TW202230954A publication Critical patent/TW202230954A/zh
Application granted granted Critical
Publication of TWI783615B publication Critical patent/TWI783615B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種切換式轉換器電路，根據脈寬調變(pulse width modulation, PWM)訊號，切換其中之電感一端的電壓，以轉換輸入電源為輸出電源。切換式轉換器電路包含上橋MOSFET、下橋MOSFET以及驅動電路。驅動電路包括上橋驅動器、下橋驅動器以及空滯時間控制電路。空滯時間控制電路根據輸出電流，以適應性延遲下橋驅動訊號而產生上橋致能訊號，以致能上橋驅動器根據PWM訊號，產生上橋驅動訊號；及/或適應性延遲上橋驅動訊號而產生下橋致能訊號，以致能下橋驅動器根據PWM訊號，產生下橋驅動訊號；以適應性控制上橋MOSFET及/或下橋MOSFET皆不導通的一段空滯時間。

Description

切換式轉換器電路及其中具有適應性空滯時間之驅動電路
本發明係有關一種切換式轉換器電路，特別是指一種具有適應性空滯時間且可避免短路電流的切換式轉換器電路。本發明也有關於切換式轉換器電路中的驅動電路。
圖1A顯示一種先前技術的切換式轉換器電路10之電路示意圖。切換式轉換器電路10包含驅動電路11與功率級電路12。如圖所示，功率級電路12包括上橋開關121、下橋開關122與電感123。驅動電路11根據脈寬調變(pulse width modulation, PWM)訊號P1，產生上橋訊號UG與下橋訊號LG。上橋開關121與下橋開關122分別根據上橋訊號UG與下橋訊號LG而操作，以將輸入電壓Vin轉換為輸出電壓Vout，並產生電感電流IL，流經功率級電路12之電感123。
如圖1A所示的切換式轉換器電路10中，功率級電路12為一種降壓型功率級電路。於正常操作時，上橋開關121與下橋開關122輪流導通，以將電感123與相位節點LX電連接的一端切換於輸入電壓Vin與接地電位GND之間，而使電感電流IL在以下兩個電流通道之間輪流切換：一是由輸入電壓Vin流經上橋開關121至相位節點LX再流經電感L到輸出端；另一是由接地電位GND流經下橋開關122至相位節點LX再流經電感L到輸出端。在正常操作中，上橋開關121與下橋開關122必須避免同時導通，以避免電路擊穿(shoot through)，造成電路損壞。因此，需要以上橋開關121與下橋開關122皆不導通的空滯時間(dead time)，隔開上橋開關121與下橋開關122的導通時段。
圖1B顯示先前技術的驅動電路11之電路示意圖。如圖1B所示，驅動電路11包括閂鎖電路111與112、位準偏移電路113、反相器114、延遲電路115與116以及其他複數反相器。其中，PWM訊號P1作為閂鎖電路111的重置訊號，當PWM訊號P1為低電位，閂鎖電路111輸出高電位，經位準偏移電路113後，再經過3個反相器，所產生之上橋訊號UG為低電位，而不導通上橋開關121。當PWM訊號P1轉為高電位，則需要視延遲電路116的輸出訊號而決定是否使上橋訊號UG轉為高電位，而導通上橋開關121。
另一方面，PWM訊號P1經過反相器114，其反相訊號作為閂鎖電路112的重置訊號，當PWM訊號P1為高電位，閂鎖電路112輸出高電位，經過3個反相器，所產生之下橋訊號LG為低電位，而不導通下橋開關122。當PWM訊號P1轉為低電位，則需要視延遲電路115的輸出訊號而決定是否使下橋訊號LG轉為高電位，而導通上橋開關121。
閂鎖電路111之輸出訊號，經過延遲電路115延遲預設固定的一段上橋延遲時間後，輸入閂鎖電路112，作為閂鎖電路112的設定訊號，以致能閂鎖電路112根據PWM訊號P1的反相訊號，產生下橋訊號LG。而另一方面，閂鎖電路112之輸出訊號，經過延遲電路116延遲預設固定的一段下橋延遲時間後，輸入閂鎖電路111，作為閂鎖電路111的設定訊號，以致能閂鎖電路111根據PWM訊號P1，產生上橋訊號UG。
其中，上橋延遲時間必須足夠長以涵蓋上橋開關121結束導通後的空滯時間；且下橋延遲時間必須足夠長以涵蓋下橋開關122結束導通後的空滯時間，以避免上橋開關121與下橋開關122同時導通。其中，驅動電路11根據直流電壓VCC產生自舉電壓BOOT。位準偏移電路113將經過閂鎖電路111後之PWM訊號P1，位準偏移(level shift)至啟動電壓區間(boot voltage domain)。
同時參閱圖1A，在切換式轉換器電路10的正常操作中，空滯時間為固定的一段預設期間。在下橋開關122結束導通後，經過固定的空滯時間後，上橋開關121導通，在此空滯時間後，下橋開關122中的寄生二極體LD由順向偏壓轉換為逆向偏壓。而在另一個空滯時間，上橋開關121結束導通後，而下橋開關122尚未導通前之空滯時間，下橋開關122中的寄生二極體LD由逆向偏壓轉換為順向偏壓，在此空滯時間，電感電流IL僅由接地電位GND流經下橋開關122中的寄生二極體LD至相位節點LX再流經電感L。也就是說，在一個上橋開關121與下橋開關122切換週期，於前述兩個空滯時間中，下橋開關122中的寄生二極體LD之PN介面有兩次的偏壓反轉，造成反向恢復電荷(reverse recovery charge, Qrr)的電能與時間損失。
先前技術切換式轉換器電路10的正常操作中，空滯時間必須預設為足夠長的固定時間，以滿足因為切換式轉換器電路10中的電子元件與電路在各種製造程序中產生的誤差，所導致的不同的空滯時間的需求。也就是說，空滯時間必須預設為超過因為各種不同的誤差所導致的不同的空滯時間的需求中最大值，以避免上橋開關121與下橋開關122同時導通。如此一來，大部分僅需較短空滯時間的切換式轉換器電路10，相對而言將會產生較嚴重的反向恢復電荷的電能與時間損失，也導致相對較低的轉換效率。
相較於前述的先前技術，本發明提出一種具有適應性空滯時間且可避免上橋開關與下橋開關同時導通而造成的短路電流的切換式轉換器電路及其中的驅動電路。
就其中一個觀點言，本發明提供了一種切換式轉換器電路，用以根據一脈寬調變(pulse width modulation, PWM)訊號，切換一電感之一端於一第一電壓與一第二電壓之間，以轉換一輸入電源為一輸出電源，該切換式轉換器電路包含：一上橋金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor, MOSFET)，具有N型導電型，耦接於該第一電壓與該電感之該端之間；一下橋MOSFET，具有N型導電型，耦接於該第二電壓與該電感之該端之間；以及一驅動電路，包括：一上橋驅動器，用以由一上橋致能訊號致能而根據一PWM訊號，產生一上橋驅動訊號，以驅動該上橋MOSFET；一下橋驅動器，用以由一下橋致能訊號致能而根據該PWM訊號，產生一下橋驅動訊號，以驅動該下橋MOSFET；以及一空滯時間控制電路，用以根據該輸出電源之一輸出電流，而產生一空滯時間訊號，以適應性延遲該下橋驅動訊號或其同相訊號，及/或適應性延遲該上橋驅動訊號或其同相訊號，而產生該上橋致能訊號及/或該下橋致能訊號，以適應性控制一空滯時間；其中該空滯時間為該上橋MOSFET與該下橋MOSFET皆不導通的一段期間。
就另一個觀點言，本發明也提供了一種切換式轉換器電路之驅動電路，包含：一上橋驅動器，用以由一上橋致能訊號致能而根據一PWM訊號，產生一上橋驅動訊號，以驅動一上橋MOSFET；一下橋驅動器，用以由一下橋致能訊號致能而根據該PWM訊號，產生一下橋驅動訊號，以驅動一下橋MOSFET；以及一空滯時間控制電路，用以根據該輸出電源之一輸出電流，而產生一空滯時間訊號，以適應性延遲該下橋驅動訊號或其同相訊號，及/或適應性延遲該上橋驅動訊號或其同相訊號，而產生該上橋致能訊號及/或該下橋致能訊號，以適應性控制一空滯時間；其中該上橋MOSFET與該下橋MOSFET用以切換一電感之一端於一第一電壓與一第二電壓之間，以轉換一輸入電源為該輸出電源；其中該空滯時間為該上橋MOSFET與該下橋MOSFET皆不導通的一段期間。
在一較佳實施例中，該空滯時間長度與該輸出電流成反比。
在一較佳實施例中，該空滯時間控制電路包括一感測MOSFET，具有N型導電型，該感測MOSFET之閘極耦接於該上橋MOSFET或該下橋MOSFET之閘極，該感測MOSFET用以根據流經該上橋MOSFET之一上橋電流或流經該下橋MOSFET之一下橋電流，而於串聯耦接於該感測MOSFET之一感測電阻，產生該空滯時間訊號。
在一較佳實施例中，該空滯時間控制電路更包括一齊納二極體，耦接於該感測MOSFET之閘極與源極之間，用以鉗位該感測MOSFET之閘-源極電壓。
在一較佳實施例中，該空滯時間控制電路更包括一鉗位MOSFET，具有N型導電型，該鉗位MOSFET與該感測MOSFET串聯耦接，該鉗位MOSFET之閘極耦接於一固定電壓以鉗位該空滯時間訊號。
在一較佳實施例中，該空滯時間控制電路更包括一鉗位MOSFET，具有P型導電型，該鉗位MOSFET與該感測MOSFET串聯耦接，該鉗位MOSFET之閘極耦接於一偏位電壓以鉗位該空滯時間訊號，其中：該偏位電壓為一相位節點之電壓，該相位節點耦接於該上橋MOSFET與該下橋MOSFET之間；或該偏位電壓經由串聯至少一MOSFET二極體於該輸入電源之一輸入電壓與該鉗位MOSFET之閘極間而產生。
在一較佳實施例中，該空滯時間控制電路更包括一類比數位轉換器，耦接於該感測MOSFET，用以將該空滯時間訊號轉換為一數位訊號。
在一較佳實施例中，該空滯時間控制電路更包括一閂鎖電路，與該類比數位轉換器耦接，用以由該上橋驅動訊號或該下橋驅動訊號致能而鎖該數位訊號，以產生一數位閂鎖訊號。
在一較佳實施例中，該空滯時間控制電路更包括一延遲電路，與該閂鎖電路耦接，用以根據該數位閂鎖訊號而延遲該下橋驅動訊號或該上橋驅動訊號以對應產生該上橋致能訊號或該下橋致能訊號，以適應性調整該空滯時間。
在一較佳實施例中，該空滯時間控制電路更包括：一鉗位MOSFET，該鉗位MOSFET與該感測MOSFET串聯耦接，以鉗位該空滯時間訊號；以及一放大器，該放大器之反向輸入端耦接於感測MOSFET之源極，該放大器之非反向輸入端耦接於上橋MOSFET之源極，該放大器的輸出端控制鉗位MOSFET，以回授控制感測MOSFET之源極與上橋MOSFET之源極具有同一個電壓，以確保感測MOSFET與上橋MOSFET的操作點是一致的。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示各電路間之耦接關係，以及各訊號波形之間之關係，至於電路、訊號波形與頻率則並未依照比例繪製。
圖2顯示根據本發明切換式轉換器電路20之示意圖。切換式轉換器電路20用以根據脈寬調變(pulse width modulation, PWM)訊號P1，切換電感223之一端(在本實施例中為與相位節點LX電連接之一端)於第一電壓(在本實施例中為輸入電壓Vin)與一第二電壓(在本實施例中為接地電位GND)之間，以轉換電源(包括輸入電壓Vin與輸入電流Iin)為輸出電源(包括輸出電壓Vout與輸出電流Iout)，而提供電源予負載電路23。切換式轉換器電路20包含：上橋金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor, MOSFET)221、下橋MOSFET222、電感223以及驅動電路21。
在本實施例中，上橋MOSFET221具有N型導電型，耦接於輸入電壓Vin與相位節點LX(電感之該端)之間。下橋MOSFET222具有N型導電型，耦接於接地電位GND與相位節點LX(電感之該端)之間。需說明的是，除了降壓型功率級電路，本發明也可以應用於升壓型功率級電路與升降壓型功率級電路，只要具有N型上橋MOSFET與N型下橋MOSFET之功率級電路，皆可應用本發明改善轉換效率與降低反向恢復電荷損失，只需要對應改變的電感之該端耦接的接點，與改變上橋MOSFET與下橋MOSFET耦接之相對接點於：輸入電壓、接地電位、相位節點與輸出電壓即可。
驅動電路21用以根據相關於輸出電壓Vout回授訊號而產生PWM訊號P1，進而產生上橋驅動訊號UG與下橋驅動訊號LG，以對應操作上橋MOSFET221與下橋MOSFET222，而將電感223之該端切換於第一電壓(輸入電壓Vin)與第二電壓(接地電位GND)之間。驅動電路21包括：上橋驅動器211、下橋驅動器212以及空滯時間控制電路213。
上橋驅動器211用以由上橋致能訊號ENH致能而根據PWM訊號P1，產生上橋驅動訊號UG，以驅動上橋MOSFET221。下橋驅動器212用以由下橋致能訊號ENL致能而根據PWM訊號P1，產生下橋驅動訊號LG，而驅動下橋MOSFET222。空滯時間控制電路213用以根據輸出電源之輸出電流Iout，而產生空滯時間訊號(未示出，於後詳述)，以適應性延遲下橋驅動訊號LG或其同相訊號，及/或適應性延遲上橋驅動訊號UG號或其同相訊號，而產生上橋致能訊號ENH及/或下橋致能訊號ENL，以適應性控制上橋MOSFET221與下橋MOSFET222皆不導通的一段空滯時間。
在一種較佳的實施例中，空滯時間長度與輸出電流Iout成反比，輸出電流Iout越高，空滯時間長度越短。
圖3顯示根據本發明的驅動電路之一種實施例。如圖3所示，驅動電路31包括：上橋驅動器311、下橋驅動器312、空滯時間控制電路313以及位準偏移電路315。其中，上橋驅動器311用以由上橋致能訊號ENH致能而根據與PWM訊號P1同相的上橋PWM訊號SH(在本實施例中，上橋PWM訊號SH即為PWM訊號P1)，產生上橋驅動訊號UG，而驅動上橋MOSFET221。下橋驅動器312用以由下橋致能訊號ENL致能而根據PWM訊號P1經過反相器所產生之下橋PWM訊號SL，產生下橋驅動訊號LG，而驅動下橋MOSFET222。空滯時間控制電路313用以根據輸出電源之輸出電流Iout，而產生空滯時間訊號ADH，以適應性延遲下橋驅動訊號LG或其同相訊號，而產生上橋致能訊號ENH，以適應性控制上橋MOSFET221與下橋MOSFET222皆不導通的一段空滯時間。
如圖3所示，上橋驅動器311包括彼此串聯的致能邏輯電路3111、位準偏移電路314與三個反相器。下橋驅動器312包括彼此串聯的致能邏輯電路3121與三個反相器。空滯時間控制電路313包括感測MOSFET3131以及感測電阻3132。位準偏移電路315將上橋驅動訊號UG的位準向下偏移後，產生下橋致能訊號ENL，以輸入下橋驅動器312，以使下橋驅動器312可以根據下橋致能訊號ENL於上橋MOSFET221導通時禁能下橋驅動器312根據下橋PWM訊號SL而產生下橋驅動訊號LG；而於上橋MOSFET221不導通時致能下橋驅動器312根據下橋PWM訊號SL而產生下橋驅動訊號LG。
請繼續參閱圖3，感測MOSFET3131具有N型導電型，且感測MOSFET3131之閘極耦接於上橋MOSFET221之閘極。感測MOSFET3131用以根據流經上橋MOSFET221之上橋電流Ih，而於串聯耦接於感測MOSFET3131與接地電位GND間之感測電阻3132，產生空滯時間訊號ADH。在一種較佳的實施例中，感測MOSFET3131的尺寸與上橋MOSFET221成等比例縮小，也就是說，感測MOSFET3131的閘極、源極與汲極的尺寸，為上橋MOSFET221的閘極、源極與汲極的尺寸等比例微縮，以使流經感測MOSFET3131的感測電流Is正比於流經上橋MOSFET221的上橋電流Ih。在一種較佳的實施例中，感測MOSFET3131的閘極、源極與汲極的尺寸，與上橋MOSFET221的閘極、源極與汲極對應的尺寸比例為1:10000。
空滯時間控制電路313根據感測電流Is流經感測電阻3132而產生空滯時間訊號ADH，並根據空滯時間訊號ADH適應性延遲下橋驅動訊號LG，而產生上橋致能訊號ENH。上橋致能訊號ENH致能上橋驅動器311根據上橋PWM訊號SH而產生上橋驅動訊號UG，以驅動上橋MOSFET221。也就是說，空滯時間訊號ADH適應性延遲下橋驅動訊號LG，以決定上橋致能訊號ENH致能上橋驅動器311的時間點，而適應性地調整空滯時間。
上橋電流Ih正比於輸出電流Iout。因此，感測電流Is正比於輸出電流Iout，也就是說，空滯時間訊號ADH正相關於輸出電流Iout。當輸出電流Iout越高，空滯時間訊號ADH也越高，延遲下橋驅動訊號LG的時間越短，使上橋致能訊號ENH越早達到低電位，而越早致能上橋驅動器311根據上橋PWM訊號SH而產生上橋驅動訊號UG，以驅動上橋MOSFET221，所以空滯時間長度也越短，使空滯時間長度與輸出電流Iout成反比。
在圖3所示之下橋驅動器312中，致能邏輯電路3121例如為如圖3所示之反及閘閂鎖電路。因此，致能邏輯電路3121之一輸入端，例如為反及閘閂鎖電路之重置接腳，接收下橋PWM訊號SL；另一端例如為反及閘閂鎖電路之設定接腳，接收下橋致能訊號ENL。其中下橋PWM訊號SL為與PWM訊號P1反相的訊號。
舉例而言，如圖3所示，當上橋MOSFET221導通，表示下橋MOSFET222不應導通。在此情況，下橋致能訊號ENL為禁能位準(本實施例為高電位)，以禁能下橋驅動器312，使下橋驅動器312不根據下橋PWM訊號SL而操作下橋MOSFET222，以確保下橋MOSFET222不導通。
具體而言，高電位之下橋致能訊號ENL輸入致能邏輯電路3121。致能邏輯電路3121例如為如圖3所示之反及閘閂鎖電路。因此，致能邏輯電路3121之一輸入端，例如為反及閘閂鎖電路之重置接腳，接收下橋PWM訊號SL；另一端例如為反及閘閂鎖電路之設定接腳，接收下橋致能訊號ENL。
當下橋PWM訊號SL為代表0之低電位，致能邏輯電路3121輸出代表1之高電位，此高電位再經過3個反相器，產生之下橋驅動訊號LG為低電位，下橋MOSFET222不導通。
當下橋PWM訊號SL由代表0之低電位轉為代表1之高電位，此時下橋致能訊號ENL邏輯位準例如仍為代表1之高電位，致能邏輯電路3121輸出代表1之高電位，下橋驅動訊號LG為低電位，下橋MOSFET222亦不導通。也就是說，當下橋致能訊號ENL為高電位(禁能位準)，無論下橋PWM訊號SL之邏輯位準為何，下橋驅動訊號LG為低電位，下橋MOSFET222不導通。
另一方面，當上橋MOSFET221不導通，也表示此時下橋MOSFET222可根據下橋PWM訊號SL而操作。在此情況，下橋致能訊號ENL改變為致能位準(本實施例為低電位) 以致能下橋驅動器312，使下橋驅動器312根據下橋PWM訊號SL而操作下橋MOSFET222。
具體而言，低電位之下橋致能訊號ENL輸入致能邏輯電路3121，即反及閘閂鎖電路之設定接腳，反及閘閂鎖電路的輸出訊號為與下橋PWM訊號SL反相的訊號，此訊號經過3個反相器，使得下橋驅動訊號LG與下橋PWM訊號SL同相，同時此3個反相器也形成級進緩衝器(tapered buffer)。也就是說，當上橋MOSFET221不導通，下橋致能訊號ENL為低電位(致能位準)，下橋驅動器312根據與PWM訊號P1反相的下橋PWM訊號SL，而切換下橋MOSFET222。
請繼續參閱圖3，直流電壓VCC用以產生上橋驅動器311之自舉電壓BOOT。位準偏移電路314用以使致能邏輯電路3111之輸出訊號，往上位準偏移(level shift)至啟動電壓區間(boot voltage domain)，使得上橋驅動器311可以根據經過空滯時間訊號ADH適應性延遲下橋驅動訊號LG所產生之上橋致能訊號ENH，而調整上橋驅動訊號UG，進而適應性調整空滯時間。
舉例而言，如圖3所示，致能邏輯電路3111之一輸入端，例如為閂鎖電路之重置接腳，接收上橋PWM訊號SH；另一端例如為反及閘閂鎖電路之設定接腳，接收上橋致能訊號ENH。其中上橋PWM訊號SH與PWM訊號P1同相。當空滯時間訊號ADH隨著輸出電流Iout上升而升高，延遲下橋驅動電路LG的時間越短，使上橋致能訊號ENH越快達到致能位準(在本實施例中為低位準)，而致能致能邏輯電路3111，而使上橋驅動電路311越早根據上橋PWM訊號SH而產生上橋驅動訊號UG，而縮短空滯時間。
圖4顯示根據本發明的驅動電路31之一種較具體的實施例。如圖4所示，驅動電路31包括：上橋驅動器311、下橋驅動器312、空滯時間控制電路313以及位準偏移電路315。其中，PWM訊號P1即為上橋PWM訊號SH，示意PWM訊號P1與上橋PWM訊號SH同相；PWM訊號P1經反相器產生下橋PWM訊號SL，示意PWM訊號P1與下橋PWM訊號SL反相。上橋驅動器311由上橋致能訊號ENH致能而根據PWM訊號P1，產生上橋驅動訊號UG，而驅動上橋MOSFET221。下橋驅動器312由下橋致能訊號ENL致能而根據PWM訊號P1，產生下橋驅動訊號LG，而驅動下橋MOSFET222。空滯時間控制電路313根據輸出電源之輸出電流Iout，而產生空滯時間訊號ADH，以適應性延遲下橋驅動訊號LG，而產生上橋致能訊號ENH，以適應性控制上橋MOSFET221與下橋MOSFET222皆不導通的一段空滯時間。
如圖4所示，相較於圖3，本實施例之空滯時間控制電路313除了感測MOSFET3131以及感測電阻3132，更包括齊納二極體3133、鉗位MOSFET3134、類比數位轉換器3135、閂鎖電路3136以及延遲電路3137。其中，齊納二極體3133耦接於感測MOSFET3131之閘極與源極之間，用以鉗位感測MOSFET3131之閘-源極電壓，以避免感測電流Is過高。
請繼續參閱圖4，鉗位MOSFET3134例如具有N型導電型，且鉗位MOSFET3134串聯耦接於感測MOSFET3131與感測電阻3132之間，鉗位MOSFET3134之閘極例如但不限於耦接於固定電壓Vg(例如但不限於為5V)，以鉗位空滯時間訊號ADH。
請繼續參閱圖4，類比數位轉換器3135串聯耦接於感測MOSFET3131與閂鎖電路3136之間，用以將空滯時間訊號ADH轉換為一數位訊號DGT而輸入閂鎖電路3136。
請繼續參閱圖4，閂鎖電路3136例如與類比數位轉換器3135耦接，並根據上橋驅動訊號UG而致能，以閂鎖數位訊號DGT，而產生數位閂鎖訊號DGL。
請繼續參閱圖4，延遲電路3137與閂鎖電路3136串聯耦接，用以根據數位閂鎖訊號DGL，而延遲下橋驅動訊號LG，以產生上橋致能訊號ENH，以輸入致能邏輯電路3111，而適應性延遲調整空滯時間。
舉例而言，當下橋驅動訊號LG為低電位，代表下橋MOSFET222不導通，延遲電路3137則根據數位閂鎖訊號DGL而適應性延遲下橋驅動訊號LG一段期間，以產生上橋致能訊號ENH，以致能致能邏輯電路3111。當輸出電流Iout越高，空滯時間訊號ADH也越高，數位閂鎖訊號DGL越高，延遲電路3137延遲下橋驅動訊號LG的期間越短，越早致能上橋驅動電路311根據上橋PWM訊號SH而操作上橋MOSFET221，因此空滯時間越短
在本實施例中，閂鎖電路3136的功用類似一種記憶電路，用以將數位訊號DGT閂鎖（記憶）而產生數位閂鎖訊號DGL（被鎖住的數位訊號DGT）。以上橋驅動訊號UG的下降緣，將數位閂鎖訊號DGT閂鎖（記憶）於閂鎖電路3136，而產生數位閂鎖訊號DGL（被鎖住的數位閂鎖訊號DGT），以便於稍後，當下橋驅動訊號LG由高電位（且此時上橋驅動訊號UG已經是低電位）改變為低電位(上橋驅動訊號UG尚未轉變為高電位)時，將根據相關於輸出電流Iout且留存於閂鎖電路3136的數位閂鎖訊號DGT，決定延遲下橋驅動訊號LG的期間長短。
除此之外，本實施例的其餘部分都與圖3所示之實施例相同，請參閱圖3的說明。
圖5顯示根據本發明的驅動電路31之另一種較具體的實施例。如圖5所示，驅動電路31包括：上橋驅動器311、下橋驅動器312、空滯時間控制電路313以及位準偏移電路315。其中，PWM訊號即為上橋PWM訊號SH，示意PWM訊號P1與上橋PWM訊號SH同相；PWM訊號P1經反相器產生下橋PWM訊號SL，示意PWM訊號P1與下橋PWM訊號SL反相。上橋驅動器311用以根據PWM訊號P1，產生上橋驅動訊號UG，而驅動上橋MOSFET221。下橋驅動器312用以根據PWM訊號P1，產生下橋驅動訊號LG，而驅動下橋MOSFET222。空滯時間控制電路313用以根據輸出電源之輸出電流Iout，而產生空滯時間訊號ADH，以調整上橋驅動訊號UG，而適應性控制上橋MOSFET221與下橋MOSFET222皆不導通的一段空滯時間。
本實施例與圖4所示之實施例不同之處在於，在本實施例中，鉗位MOSFET3134例如具有P型導電型，且鉗位MOSFET3134與感測MOSFET3131串聯耦接，鉗位MOSFET3134之閘極耦接於一偏位電壓以鉗位空滯時間訊號ADH，在一種較佳的實施例中，如圖5所示，該偏位電壓為相位節點LX之電壓，相位節點LX耦接於上橋MOSFET221與下橋MOSFET222之間。本實施例省略圖4中所示的齊納二極體3133；而並聯耦接一齊納二極體於感測電阻3132之產生空滯時間訊號ADH的一端與接地電位GND之間，以避免空滯時間訊號ADH過高。另外，在本實施例中，感測MOSFET3131之汲極電連接於輸入電壓Vin，而圖4所示之實施例中，感測MOSFET3131之汲極電連接於自舉電壓BOOT。除此之外，本實施例的其餘部分都與圖4所示之實施例相同，請參閱圖4的說明。
圖6顯示根據本發明的驅動電路31之另一種較具體的實施例。如圖6所示，驅動電路31包括：上橋驅動器311、下橋驅動器312、空滯時間控制電路313以及位準偏移電路315。其中，PWM訊號即為上橋PWM訊號SH，示意PWM訊號P1與上橋PWM訊號SH同相；PWM訊號P1經反相器產生下橋PWM訊號SL，示意PWM訊號P1與下橋PWM訊號SL反相。上橋驅動器311用以根據PWM訊號P1，產生上橋驅動訊號UG，而驅動上橋MOSFET221。下橋驅動器312用以根據PWM訊號P1，產生下橋驅動訊號LG，而驅動下橋MOSFET222。空滯時間控制電路313用以根據輸出電源之輸出電流Iout，而產生空滯時間訊號ADH，以調整上橋驅動訊號UG，而適應性控制上橋MOSFET221與下橋MOSFET222皆不導通的一段空滯時間。
本實施例與圖5所示之實施例不同之處在於，在本實施例中，鉗位MOSFET3134例如具有P型導電型，且鉗位MOSFET3134與感測MOSFET3131串聯耦接，鉗位MOSFET3134之閘極耦接於一偏位電壓以鉗位空滯時間訊號ADH，在一種較佳的實施例中，如圖6所示，該偏位電壓經由串聯至少一MOSFET二極體於輸入電源之輸入電壓Vout與鉗位MOSFET3134之閘極間而產生。MOSFET二極體的數量，不限於如圖6所示的3個，也可以為單一個，也可以為其他數量串聯而提供該偏位電壓。除此之外，本實施例的其餘部分都與圖5所示之實施例相同，請參閱圖5的說明。
圖7顯示根據本發明的驅動電路31之另一種較具體的實施例。如圖7所示，驅動電路31包括：上橋驅動器311、下橋驅動器312、空滯時間控制電路313以及位準偏移電路315。其中，PWM訊號即為上橋PWM訊號SH，示意PWM訊號P1與上橋PWM訊號SH同相；PWM訊號P1經反相器產生下橋PWM訊號SL，示意PWM訊號P1與下橋PWM訊號SL反相。上橋驅動器311用以根據PWM訊號P1，產生上橋驅動訊號UG，而驅動上橋MOSFET221。下橋驅動器312用以根據PWM訊號P1，產生下橋驅動訊號LG，而驅動下橋MOSFET222。空滯時間控制電路313用以根據輸出電源之輸出電流Iout，而產生空滯時間訊號ADH，以調整上橋驅動訊號UG，而適應性控制上橋MOSFET221與下橋MOSFET222皆不導通的一段空滯時間。
本實施例與圖6所示之實施例不同之處在於，在本實施例中，空滯時間控制電路313更包括放大器3138，其反向輸入端耦接於感測MOSFET3131之源極，其非反向輸入端耦接於上橋MOSFET221之源極，放大器3138的輸出端則控制鉗位MOSFET3134，以回授控制感測MOSFET3131之源極與上橋MOSFET221之源極具有同一個電壓，以確保感測MOSFET3131與上橋MOSFET221的操作點是一致的，形成電流鏡電路的效果，即使感測MOSFET3131與上橋MOSFET221操作於線性區中。需說明的是，在本實施例中，鉗位MOSFET3134為P型MOSFET。根據本發明，鉗位MOSFET3134亦可以為N型MOSFET，需要對應將放大器3138的反向輸入端耦接於上橋MOSFET221之源極，其非反向輸入端耦接於感測MOSFET3131之源極即可。除此之外，本實施例的其餘部分都與圖6所示之實施例相同，請參閱圖6的說明。
圖8顯示根據本發明的延遲電路3137之一種較具體的實施例。如圖8所示，延遲電路3137接收數位閂鎖訊號DGL而延遲下橋驅動訊號LG。其中，數位閂鎖訊號DGL正相關於空滯時間。如圖8所示，當下橋驅動訊號LG由高電位轉變為低電位，延遲電路3137之電晶體Q0導通，由電晶體Q11與電晶體Q20-Q2n所提供之電流加總後，對電容Cd充電，再經過一個反向器後，產生上橋致能訊號ENH。其中，電晶體Q20-Q2n所提供之電流，分別由對應之數位位元訊號DT＜0＞-DT＜n＞調整。其中，數位位元訊號DT＜0＞-DT＜n＞為對應數位閂鎖訊號DGL之複數位元。在一種較佳的實施中，空滯時間訊號ADH越高，示意數位閂鎖訊號DGL的值越大，電晶體Q20-Q2n所提供之電流也越大，使得加總後的電流越大，對電容Cd充電後產生的電壓越高，再經過反相器後，延遲訊號DAH就越低，而使上橋致能訊號ENH越快達到低電位以致能上橋驅動器311根據PWM訊號P1而驅動上橋MOSFET221，使得空滯時間適應性縮短。
圖9顯示根據本發明的驅動電路31之另一種較具體的實施例。如圖9所示，驅動電路31包括：上橋驅動器311、下橋驅動器312、空滯時間控制電路313以及位準偏移電路315。其中，PWM訊號P1即為上橋PWM訊號SH，示意PWM訊號P1與上橋PWM訊號SH同相；PWM訊號P1經反相器產生下橋PWM訊號SL，示意PWM訊號P1與下橋PWM訊號SL反相。上橋驅動器311由上橋致能訊號ENH致能而根據PWM訊號P1，產生上橋驅動訊號UG，而驅動上橋MOSFET221。下橋驅動器312由下橋致能訊號ENL致能而根據與PWM訊號P1反相的下橋PWM訊號SL，產生下橋驅動訊號LG，而驅動下橋MOSFET222。空滯時間控制電路313根據輸出電源之輸出電流Iout，而產生空滯時間訊號ADL，以適應性延遲與上橋驅動訊號UG同相的上橋偏移訊號SG，而產生下橋致能訊號ENL，以適應性控制上橋MOSFET221與下橋MOSFET222皆不導通的一段空滯時間。其中，位準偏移電路將上橋驅動訊號UG之位準向下偏移，產生上橋偏移訊號SG，以使空滯時間控制電路313可以處理與上橋驅動訊號UG同相的上橋偏移訊號SG。
如圖9所示，與前面所示之幾個實施例不同，本實施例之空滯時間控制電路313中，感測MOSFET3131用以根據相關於輸出電流Iout，且流經下橋MOSFET222之下橋電流Ilo，而於串聯耦接於感測MOSFET3131與直流電壓VCC間之感測電阻3132，產生空滯時間訊號ADL。在一種較佳的實施例中，感測MOSFET3131的尺寸與下橋MOSFET222成等比例縮小，也就是說，感測MOSFET3131的閘極、源極與汲極的尺寸，為下橋MOSFET222的閘極、源極與汲極的尺寸等比例微縮，以使流經感測MOSFET3131的感測電流Is正比於流經下橋MOSFET222的下橋電流Ilo。在一種較佳的實施例中，感測MOSFET3131的閘極、源極與汲極的尺寸，與下橋MOSFET222的閘極、源極與汲極對應的尺寸比例為1:10000。
除了感測MOSFET3131以及感測電阻3132，更包括齊納二極體3133、鉗位MOSFET3134、類比數位轉換器3135、閂鎖電路3136以及延遲電路3137。其中，齊納二極體3133耦接於感測MOSFET3131之閘極與源極之間，用以鉗位感測MOSFET3131之閘-源極電壓，以避免感測電流Is過高。
請繼續參閱圖9，空滯時間控制電路313根據感測電流Is流經感測電阻3132而產生空滯時間訊號ADL，並根據空滯時間訊號ADL適應性延遲與上橋驅動訊號UG同相的上橋偏移訊號SG，而產生下橋致能訊號ENL。下橋致能訊號ENL致能下橋驅動器312根據下橋PWM訊號SL而產生下橋驅動訊號LG，以驅動下橋MOSFET222。也就是說，空滯時間訊號ADL適應性延遲與上橋驅動訊號UG同相的上橋偏移訊號SG，以決定下橋致能訊號ENL致能下橋驅動器312的時間點，而適應性地調整空滯時間。
下橋電流Ilo正比於輸出電流Iout。因此，感測電流Is正比於輸出電流Iout，也就是說，空滯時間訊號ADL正相關於輸出電流Iout。當輸出電流Iout越高，空滯時間訊號ADL也越高，延遲上橋偏移訊號SG的時間越短，使下橋致能訊號ENL越早達到低電位，而越早致能下橋驅動器312根據下橋PWM訊號SL而產生下橋驅動訊號UG，以驅動下橋MOSFET222，所以空滯時間長度也越短，使空滯時間長度與輸出電流Iout成反比。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。所說明之各個實施例，並不限於單獨應用，亦可以組合應用，舉例而言，兩個或以上之實施例可以組合運用，而一實施例中之部分組成亦可用以取代另一實施例中對應之組成部件。舉例而言，圖3至圖6所示的上橋驅動器311，也可以對應應用於下橋驅動器312，僅需要對應感測下橋電流，並調整上橋致能訊號、下橋致能訊號、空滯時間訊號與下橋電流對應關係，且對應改變上橋驅動器311即可。此外，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，舉例而言，本發明所稱「根據某訊號進行處理或運算或產生某輸出結果」，不限於根據該訊號的本身，亦包含於必要時，將該訊號進行電壓電流轉換、電流電壓轉換、及／或比例轉換等，之後根據轉換後的訊號進行處理或運算產生某輸出結果。由此可知，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，其組合方式甚多，在此不一一列舉說明。因此，本發明的範圍應涵蓋上述及其他所有等效變化。
10, 20: 切換式轉換器電路 11, 21, 31: 驅動電路 12: 功率級電路 23: 負載電路 111, 112, 3136: 閂鎖電路 113, 314, 315: 位準偏移電路 114: 反相器 115, 116: 延遲電路 121: 上橋開關 122: 下橋開關 123, 223: 電感 211, 311: 上橋驅動器 213, 313: 空滯時間控制電路 212, 312: 下橋驅動器 221: 上橋MOSFET 222: 下橋MOSFET 3111, 3121 : 致能邏輯電路 3132: 感測電阻 3133: 齊納二極體 3134: 鉗位MOSFET 3135: 類比數位轉換器 3137: 延遲電路 3138: 放大器 ADH, ADL: 空滯時間訊號 BOOT: 自舉電壓 DGL: 數位閂鎖訊號 DGT: 數位訊號 DT＜0＞-DT＜n＞: 數位位元訊號 ENH: 上橋致能訊號 ENL: 下橋致能訊號 GND: 接地電位 Iin: 輸入電流 Ih: 上橋電流 IL: 電感電流 Ilo: 下橋電流 Iout: 輸出電流 Is: 感測電流 LD: 寄生二極體 LG: 下橋訊號 LX: 相位節點 P1: PWM訊號 Q0, Q11, Q20-Q2n: 電晶體 SG: 上橋偏移訊號 SH: 上橋PWM訊號 SL: 下橋PWM訊號 VCC: 直流電壓 Vin: 輸入電壓 Vg: 固定電壓 Vout: 輸出電壓 UG: 上橋訊號
圖1A顯示一種先前技術的切換式轉換器電路10之示意圖。
圖1B顯示先前技術的驅動電路11之電路示意圖。
圖2顯示根據本發明切換式轉換器電路20之示意圖。
圖3顯示根據本發明的驅動電路31之一種實施例。
圖4顯示根據本發明的驅動電路31之一種較具體的實施例。
圖5顯示根據本發明的驅動電路31之另一種較具體的實施例。
圖6顯示根據本發明的驅動電路31之另一種較具體的實施例。
圖7顯示根據本發明的驅動電路31之另一種較具體的實施例。
圖8顯示根據本發明的延遲電路3137之一種較具體的實施例。
圖9顯示根據本發明的驅動電路31之另一種較具體的實施例。
20: 切換式轉換器電路 21: 驅動電路 23: 負載電路 211: 上橋驅動器 212: 下橋驅動器 213: 空滯時間控制電路 221: 上橋MOSFET 222: 下橋MOSFET 223: 電感 ENH: 上橋致能訊號 ENL: 下橋致能訊號 GND: 接地電位 IL: 電感電流 Iout: 輸出電流 LG: 下橋訊號 LX: 相位節點 P1: PWM訊號 Vin: 輸入電壓 Vout: 輸出電壓 UG: 上橋訊號

Claims (18)

  1. 一種切換式轉換器電路，用以根據一脈寬調變(pulse width modulation,PWM)訊號，切換一電感之一端於一第一電壓與一第二電壓之間，以轉換一輸入電源為一輸出電源，該切換式轉換器電路包含：一上橋金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor,MOSFET)，具有N型導電型，耦接於該第一電壓與該電感之該端之間；一下橋MOSFET，具有N型導電型，耦接於該第二電壓與該電感之該端之間；以及一驅動電路，包括：一上橋驅動器，用以由一上橋致能訊號致能而根據一PWM訊號，產生一上橋驅動訊號，以驅動該上橋MOSFET；一下橋驅動器，用以由一下橋致能訊號致能而根據該PWM訊號，產生一下橋驅動訊號，以驅動該下橋MOSFET；以及一空滯時間控制電路，用以根據該輸出電源之一輸出電流，而產生一空滯時間訊號，以適應性延遲該下橋驅動訊號或其同相訊號，及/或適應性延遲該上橋驅動訊號或其同相訊號，而產生該上橋致能訊號及/或該下橋致能訊號，以適應性控制一空滯時間；其中該空滯時間為該上橋MOSFET與該下橋MOSFET皆不導通的一段期間；其中該空滯時間控制電路包括一感測MOSFET，具有N型導電型，該感測MOSFET之閘極耦接於該上橋MOSFET或該下橋MOSFET之閘極，該感測MOSFET用以根據流經該上橋MOSFET之一上橋電流或流 經該下橋MOSFET之一下橋電流，而於串聯耦接於該感測MOSFET之一感測電阻，產生該空滯時間訊號。
  2. 如請求項1所述之切換式轉換器電路，其中該空滯時間長度與該輸出電流成反比。
  3. 如請求項1所述之切換式轉換器電路，其中該空滯時間控制電路更包括一齊納二極體，耦接於該感測MOSFET之閘極與源極之間，用以鉗位該感測MOSFET之閘-源極電壓。
  4. 如請求項1所述之切換式轉換器電路，其中該空滯時間控制電路更包括一鉗位MOSFET，具有N型導電型，該鉗位MOSFET與該感測MOSFET串聯耦接，該鉗位MOSFET之閘極耦接於一固定電壓以鉗位該空滯時間訊號。
  5. 如請求項1所述之切換式轉換器電路，其中該空滯時間控制電路更包括一鉗位MOSFET，具有P型導電型，該鉗位MOSFET與該感測MOSFET串聯耦接，該鉗位MOSFET之閘極耦接於一偏位電壓以鉗位該空滯時間訊號，其中：該偏位電壓為一相位節點之電壓，該相位節點耦接於該上橋MOSFET與該下橋MOSFET之間；或該偏位電壓經由串聯至少一MOSFET二極體於該輸入電源之一輸入電壓與該鉗位MOSFET之閘極間而產生。
  6. 如請求項1所述之切換式轉換器電路，其中該空滯時間控制電路更包括一類比數位轉換器，耦接於該感測MOSFET，用以將該空滯時間訊號轉換為一數位訊號。
  7. 如請求項6所述之切換式轉換器電路，其中該空滯時間控制電路更包括一閂鎖電路，與該類比數位轉換器耦接，用以由該上橋驅動訊號或該下橋驅動訊號致能而閂鎖該數位訊號，以產生一數位閂鎖訊號。
  8. 如請求項7所述之切換式轉換器電路，其中該空滯時間控制電路更包括一延遲電路，與該閂鎖電路耦接，用以根據該數位閂鎖訊號而延遲該下橋驅動訊號或該上橋驅動訊號以對應產生該上橋致能訊號或該下橋致能訊號，以適應性調整該空滯時間。
  9. 如請求項1所述之切換式轉換器電路，其中該空滯時間控制電路更包括：一鉗位MOSFET，該鉗位MOSFET與該感測MOSFET串聯耦接，以鉗位該空滯時間訊號；以及一放大器，該放大器之反向輸入端耦接於感測MOSFET之源極，該放大器之非反向輸入端耦接於上橋MOSFET之源極，該放大器的輸出端控制鉗位MOSFET，以回授控制感測MOSFET之源極與上橋MOSFET之源極具有同一個電壓，以確保感測MOSFET與上橋MOSFET的操作點是一致的。
  10. 一種切換式轉換器電路之驅動電路，包含：一上橋驅動器，用以由一上橋致能訊號致能而根據一PWM訊號，產生一上橋驅動訊號，以驅動一上橋MOSFET；一下橋驅動器，用以由一下橋致能訊號致能而根據該PWM訊號，產生一下橋驅動訊號，以驅動一下橋MOSFET；以及一空滯時間控制電路，用以根據一輸出電源之一輸出電流，而產生一空滯時間訊號，以適應性延遲該下橋驅動訊號或其同相訊號，及/或適應性延遲該上橋驅動訊號或其同相訊號，而產生該上橋致能訊號及/或該下橋致能訊號，以適應性控制一空滯時間； 其中該上橋MOSFET與該下橋MOSFET用以切換一電感之一端於一第一電壓與一第二電壓之間，以轉換一輸入電源為該輸出電源；其中該空滯時間為該上橋MOSFET與該下橋MOSFET皆不導通的一段期間；其中該空滯時間控制電路包括一感測MOSFET，具有N型導電型，該感測MOSFET之閘極耦接於該上橋MOSFET或該下橋MOSFET之閘極，該感測MOSFET用以根據流經該上橋MOSFET之一上橋電流或流經該下橋MOSFET之一下橋電流，而於串聯耦接於該感測MOSFET之一感測電阻，產生該空滯時間訊號。
  11. 如請求項10所述之驅動電路，其中該空滯時間長度與該輸出電流成反比。
  12. 如請求項10所述之驅動電路，其中該空滯時間控制電路更包括一齊納二極體，耦接於該感測MOSFET之閘極與源極之間，用以鉗位該感測MOSFET之閘-源極電壓。
  13. 如請求項10所述之驅動電路，其中該空滯時間控制電路更包括一鉗位MOSFET，具有N型導電型，該鉗位MOSFET與該感測MOSFET串聯耦接，該鉗位MOSFET之閘極耦接於一固定電壓以鉗位該空滯時間訊號。
  14. 如請求項10所述之驅動電路，其中該空滯時間控制電路更包括一鉗位MOSFET，具有P型導電型，該鉗位MOSFET與該感測MOSFET串聯耦接，該鉗位MOSFET之閘極耦接於一偏位電壓以鉗位該空滯時間訊號，其中：該偏位電壓為一相位節點之電壓，該相位節點耦接於該上橋MOSFET與該下橋MOSFET之間；或 該偏位電壓經由串聯至少一MOSFET二極體於該輸入電源之一輸入電壓與該鉗位MOSFET之閘極間而產生。
  15. 如請求項10所述之驅動電路，其中該空滯時間控制電路更包括一類比數位轉換器，耦接於該感測MOSFET，用以將該空滯時間訊號轉換為一數位訊號。
  16. 如請求項15所述之驅動電路，其中該空滯時間控制電路更包括一閂鎖電路，與該類比數位轉換器耦接，用以由該上橋驅動訊號或該下橋驅動訊號致能而閂鎖該數位訊號，以產生一數位閂鎖訊號。
  17. 如請求項16所述之驅動電路，其中該空滯時間控制電路更包括一延遲電路，與該閂鎖電路耦接，用以根據該數位閂鎖訊號而延遲該下橋驅動訊號或該上橋驅動訊號以對應產生該上橋致能訊號或該下橋致能訊號，以適應性調整該空滯時間。
  18. 如請求項10所述之驅動電路，其中該空滯時間控制電路更包括：一鉗位MOSFET，該鉗位MOSFET與該感測MOSFET串聯耦接，以鉗位該空滯時間訊號；以及一放大器，該放大器之反向輸入端耦接於感測MOSFET之源極，該放大器之非反向輸入端耦接於上橋MOSFET之源極，該放大器的輸出端控制鉗位MOSFET，以回授控制感測MOSFET之源極與上橋MOSFET之源極具有同一個電壓，以確保感測MOSFET與上橋MOSFET的操作點是一致的。
TW110129122A 2021-01-25 2021-08-06 切換式轉換器電路及其中具有適應性空滯時間之驅動電路 TWI783615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/560,761 US11876453B2 (en) 2021-01-25 2021-12-23 Switching converter circuit and driver circuit having adaptive dead time thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163141410P 2021-01-25 2021-01-25
US63/141410 2021-01-25

Publications (2)

Publication Number Publication Date
TW202230954A TW202230954A (zh) 2022-08-01
TWI783615B true TWI783615B (zh) 2022-11-11

Family

ID=82459793

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129122A TWI783615B (zh) 2021-01-25 2021-08-06 切換式轉換器電路及其中具有適應性空滯時間之驅動電路

Country Status (2)

Country Link
CN (1) CN114793055B (zh)
TW (1) TWI783615B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925291A (zh) * 2005-08-29 2007-03-07 株式会社瑞萨科技 开关电源装置和半导体集成电路
CN104901526A (zh) * 2014-03-04 2015-09-09 马克西姆综合产品公司 自适应死区时间控制
US20190140635A1 (en) * 2017-06-19 2019-05-09 Psemi Corporation Timing Controller for Dead-Time Control
TWI699081B (zh) * 2019-12-03 2020-07-11 立錡科技股份有限公司 低延遲時間之電源轉換電路及其中之驅動電路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3636321B2 (ja) * 2002-04-24 2005-04-06 ローム株式会社 スイッチング電源装置
CN102170228B (zh) * 2011-04-29 2013-06-12 电子科技大学 一种用于dc-dc变换器的死区时间控制电路
US9035635B2 (en) * 2013-03-06 2015-05-19 Microchip Technology Incorporated Using synchronous converter in asynchronous mode to prevent current reversal during battery charging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925291A (zh) * 2005-08-29 2007-03-07 株式会社瑞萨科技 开关电源装置和半导体集成电路
CN104901526A (zh) * 2014-03-04 2015-09-09 马克西姆综合产品公司 自适应死区时间控制
US20190140635A1 (en) * 2017-06-19 2019-05-09 Psemi Corporation Timing Controller for Dead-Time Control
TWI699081B (zh) * 2019-12-03 2020-07-11 立錡科技股份有限公司 低延遲時間之電源轉換電路及其中之驅動電路

Also Published As

Publication number Publication date
CN114793055A (zh) 2022-07-26
CN114793055B (zh) 2025-07-29
TW202230954A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US11876453B2 (en) Switching converter circuit and driver circuit having adaptive dead time thereof
US9831780B2 (en) Buck-boost converter and method for controlling buck-boost converter
CN1809953B (zh) 开关电路中的停滞时间控制
CN114731106A (zh) 开关电路的栅极驱动电路及开关电源的控制电路
EP3580840B1 (en) Voltage-based auto-correction of switching time
US11955890B2 (en) Switching converter circuit and driver circuit having adaptive dead time thereof
US11677323B2 (en) Progressive power converter drive
US20240258915A1 (en) On-time stability for current mode control converter
US9866119B2 (en) DC-DC converter with pull-up and pull-down currents based on inductor current
TWI783615B (zh) 切換式轉換器電路及其中具有適應性空滯時間之驅動電路
TW201117541A (en) Dc-dc converter
US10122258B2 (en) DC-DC converter with pull-up or pull-down current and associated control method
US20250007409A1 (en) Switching device and dc/dc converter
TWI764792B (zh) 切換式轉換器電路及其中具有適應性空滯時間之驅動電路
CN118041047B (zh) 具有过冲保护的开关电源
CN115833542B (zh) 开关变换器的驱动控制电路及驱动方法
TWI826006B (zh) 電源轉換器
CN109314464B (zh) 基于电压的开关时间自动校正
CN120226266A (zh) 栅极驱动器电路
CN114696606B (zh) 升降压变换器的斜坡电压生成电路
TW201939874A (zh) 逆變器電路及控制逆變器電路中的驅動器的方法
CN116436264A (zh) 用于fccm模式下的dc-dc变换器的轻载效率加强电路及dc-dc变换器
US7511390B1 (en) Dual FET output stage with controlled output DV/DT for reduced EMI and input supply noise
CN115755712B (zh) 用于多相电路中强制连续电流模式的稳压电路
US20240291375A1 (en) Control architecture and schemes to reduce switching losses in direct current (dc)-dc converters