TWI782785B

TWI782785B - 二極體及其製造方法

Info

Publication number: TWI782785B
Application number: TW110141632A
Authority: TW
Inventors: 程凱
Original assignee: 中國商蘇州晶湛半導體有限公司
Priority date: 2020-11-11
Filing date: 2021-11-09
Publication date: 2022-11-01
Also published as: US20230207737A1; CN116349019A; CN116349019B; TW202220221A; WO2022099499A1

Abstract

本發明實施例提供了一種二極體及其製造方法。所述二極體包括：第一襯底，所述第一襯底為n型摻雜襯底且其摻雜濃度等於或大於1×10 ¹⁸cm ^-3；位於所述第一襯底的第一表面上的金屬原子層，位於所述金屬原子層上的外延結構；位於所述外延結構上的第一電極；以及位於所述第一襯底與所述第一表面相反的第二表面上的第二電極。本發明實施例提供的二極體能夠顯著降低的正向導通壓降。

Description

二極體及其製造方法

本發明涉及半導體器件領域，具體而言，涉及一種二極體及其製造方法。

一般而言，對於功率器件，垂直結構型肖特基二極體可以流過與橫向結構型肖特基二極體相比更大的電流，因此垂直結構型肖特基二極體較適合於用作功率器件。採用絕緣襯底例如藍寶石襯底的功率器件不能提供垂直結構型肖特基二極體，通常採用導電性襯底來實現這樣的垂直結構型肖特基二極體。然而，現有技術中由於半導體層與導電性襯底之間存在一定的壓降，使得對應的垂直結構型肖特基二極體的正向壓降相對較高。此外，對於PN結二極體而言，同樣存在由於半導體層與襯底之間存在一定的壓降而導致二極體的正向壓降相對較高的問題。此外，剝離工藝還存在各種各樣的問題，嚴重影響發光二極體的製備成本及良品率。例如，雷射剝離方式（主要用於藍寶石襯底）成本較高，化學腐蝕剝離方式（主要用於矽襯底）會導致效率和良率較差，且剝離掉的襯底無法重複使用。因此，極需一種可以顯著降低整個器件的正向導通壓降的二極體。

鑒於此，本發明的目的在於提供一種二極體以及製造這樣的二極體的方法，以使得可以顯著降低其正向導通壓降。

為了實現上述目的，本發明實施例採用的技術方案如下：第一方面，本發明實施例提供的二極體可以包括：第一襯底，所述第一襯底為n型摻雜襯底且其摻雜濃度等於或大於1×10 ¹⁸cm ^-3；金屬原子層，所述金屬原子層位於所述第一襯底上；外延結構，所述外延結構位於所述金屬原子層上；第一電極，位於所述外延結構上；第二電極，位於所述第一襯底與所述第一表面相反的第二表面上。

優選的，所述外延結構為：N型半導體層；位於所述N型半導體層上的本質半導體層；位於所述本質半導體層上的P型半導體層。

優選的，N型半導體層其摻雜濃度等於或大於1×10 ¹⁸cm ^-3。

優選的，所述外延結構為：N型半導體層，所述N型半導體層還包括凹槽；位於所述凹槽內的P型半導體層。

優選的，所述N型半導體層為輕摻雜半導體層，所述P型半導體層重摻雜半導體層，所述N型半導體層及P型半導體層具有單層結構或多層結構。

優選的，所述第一襯底具有圖形，所述圖形個數至少為一個。

優選的，所述金屬原子層具有圖形，所述圖形為連續型圖形或非連續型圖形。

優選的，所述金屬原子層材料為Al、Mg中的一種。

優選的，所述第一電極與所述外延結構肖特基接觸，所述第二電極與所述第一襯底歐姆接觸。

優選的，所述金屬原子層與所述外延結構之間還包括成核層或緩衝層。

優選的，所述二極體還包括位於所述第一襯底與所述第二電極之間的第二襯底，所述第二襯底為n型摻雜襯底且其摻雜濃度小於1×10 ¹⁸cm ^-3，所述第二電極與所述第二襯底歐姆接觸。

優選的，所述N型導體層和所述P型半導體層為GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN中的一種或多種材料製成的半導體層。

優選的，所述第一電極和所述第二電極均為單層金屬或多層混合金屬。優選的，所述二極體還包括位於所述外延結構上的鈍化層，所述鈍化層由氮化鋁、二氧化矽、氮氧化矽、氧化鋁中的一種或其組合形成。

優選的，所述垂直結構發光二極體水平方向寬度小於500um。

優選的，所述垂直結構發光二極體水平方向寬度小於100um。

本發明實施例提供的二極體及其製造方法，透過對第一襯底進行高濃度的n型摻雜，並製作金屬原子層，這樣可以降低外延結構和第一襯底之間的勢壘，從而使電子可以在該二極體正向導通時穿過所述第一襯底與所述金屬原子層與外延結構之間的勢壘，因此可以大大顯著降低該二極體的正向導通壓降。此外，透過在襯底與外延結構之間設置金屬原子層，無需在形成外延層後進行剝離，減少了對器件的損傷以及省略了製備步驟，有效節省了二極體的製備成本、提高了製備效率。

為使本發明的上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整的描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

應注意到：相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨後的附圖中不需要對其進行進一步定義和解釋。同時，在本發明的描述中，術語“第一”、“第二”等僅用於區分描述，而不能理解為指示或暗示相對重要性。在本發明實施例的描述中，將理解的是：當層（或膜）、區域、圖案或結構被稱作在另一襯底、另一層（或膜）、另一區域、另一墊或另一圖案“上”或“下”時，其可以“直接地”或“間接地”在另一襯底、層（或膜）、區域、墊或圖案上，或者還可以存在一個或更多個中間層。已經參照附圖描述了層的這種位置。出於方便或清楚的目的，附圖中所示出的每個層的厚度和尺寸可能被放大、省略或示意性地繪製。此外，元件的尺寸不完全反映實際尺寸。

請參閱圖1，本發明第一實施例提供的二極體1A可以包括：第一襯底100，所述第一襯底100為n型摻雜襯底且其摻雜濃度等於或大於1×10 ¹⁸cm ^-3；位於所述第一襯底100的第一表面上的金屬原子層110；位於所述金屬原子層110上的外延結構120；位於所述外延結構120上的第一電極140；以及位於所述第一襯底100與所述第一表面相反的第二表面上的第二電極150。所述第二電極150與所述第一襯底100歐姆接觸。

所述第一襯底100可以為GaN襯底、Si襯底、碳化矽襯底或其他合適的非絕緣性襯底，優選地可以為Si襯底。用於實現所述第一襯底100中的n型摻雜的元素可以選自矽、鍺、錫、硒和碲中。

所述外延結構120可以由N型半導體層、本質半導體層(intrinsic semiconductor layer)、P型半導體層層疊構成，即形成PIN結構；還可以由N型半導體層，N型半導體層還包括凹槽，以及位於所述凹槽內的P型半導體層構成，即形成JBS結構。其中，N型半導體層的摻雜濃度等於或大於1×10¹⁸cm^-3。N型半導體層和P型半導體層可以為由選自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的一種材料製成的半導體層。用於實現N型半導體結構中的n型摻雜的元素可以選自矽、鍺、錫、硒和碲中。需要注意的是，N型半導體層和P型半導體層自身可以具有兩層或多層結構，但要確保所述N型半導體層的兩層或多層結構中與第一襯底100接觸的一層的n型摻雜的摻雜濃度大於1×10¹⁸cm^-3。

於一種具體實施方式中，所述第一電極140可以為單層金屬或多層混合金屬。類似地，所述第二電極150也可以為單層金屬或多層混合金屬。具體地，所述第一電極140可以由金(Au)、鎳(Ni)、鈦(Ti)、鉻(Cr)、鈀(Pd)、鈷(Co)、鉻化鎳(NiCr)、鍺(Ge)、鉑(Pt)、銅(Cu)、銀(Ag)、鎢(W)中的一種或其組合形成。

在本發明第一實施例提供的二極體1A中，由於第一襯底100具有高濃度的n型摻雜，並在第一襯底100上製作金屬原子層110，所以可以降低所述外延結構120和所述第一襯底100之間的勢壘，從而使電子可以在該二極體正向導通時穿過第一襯底110、金屬原子層110與外延結構120之間的勢壘，因此可以顯著降低該二極體的正向導通壓降。此外，透過在襯底與外延層之間設置金屬原子層110，無需在形成外延層後進行剝離，減少了對器件的損傷以及省略了製備步驟，有效節省了二極體的製備成本、提高了製備效率。

如圖2所示，示出了本發明另一實施例提供的二極體1B的示意性截面圖，圖2所示的實施例與圖1所示的實施例的區別之處主要在於：圖2所示的二極體1B中的外延結構120包括N型半導體層121、本質半導體層122、P型半導體層123層疊構成，即形成PIN結構。本質半導體層122位於N型半導體層121和P型半導體層123之間。第一電極140位於P型半導體層123上，並且第一電極140與P型半導體層123歐姆接觸。關於圖2所示的二極體1B的其餘部分，可以參考圖1所示的二極體1A的相應部分，此處不再進行贅述。

N型半導體層121、本質半導體層122、P型半導體層123均可以為由選自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的一種材料或多種製成的半導體層。用於實現所述N型半導體層121中的n型摻雜的元素可以選自矽、鍺、錫、硒和碲中，用於實現P型半導體層123中p型摻雜的元素可以選自鎂、鋅、鈣、鍶和鋇中。

類似於上一實施例中描述的二極體1A，由於 N型半導體層121和第一襯底100均具有高濃度的n型摻雜，且在N型半導體層121和第一襯底100之間製作金屬原子層110，圖2所示的二極體1B也可以具有顯著降低的正向導通壓降。

如圖3所示，示出了本發明另一實施例提供的二極體1C的示意性截面圖，圖3所示的實施例與圖2所示的實施例的區別之處主要在於：圖3所示的二極體1C中的外延結構120由N型半導體層，其中N型半導體層還包括凹槽，以及位於所述凹槽內的P型半導體層構成，即形成JBS結構。N型半導體層121和P型半導體層123均可以為由選自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的一種材料或多種製成的半導體層。用於實現所述N型半導體層121中的n型摻雜的元素可以選自矽、鍺、錫、硒和碲中，用於實現P型半導體層123中p型摻雜的元素可以選自鎂、鋅、鈣、鍶和鋇中。其中P型半導體層可以透過二次外延的方法進行製作，從而達到將錯位密度降到最低的目的。

如圖4所示，示出了本發明另一實施例提供的二極體1D的示意性截面圖，圖4所示的實施例與圖1所示的實施例的區別之處主要在於：還包括位於第一襯底100與第二電極150之間的第二襯底101，所述第二襯底101為n型摻雜襯底且其摻雜濃度小於1×10¹⁸cm^-3，第二電極150與所述第二襯底101歐姆接觸。關於圖4所示的二極體1D的其餘部分，可以參考圖1所示的二極體1A的相應部分，此處不再進行贅述。

第二襯底101也可以由GaN、Si、碳化矽或其他合適的非絕緣性材料製成，第一襯底100優選地由與所述第二襯底101相同的材料製成，例如兩者均由Si製成。用於實現所述第二襯底101中的n型摻雜的元素可以選自矽、鍺、錫、硒和碲中。對所述第二襯底101中n型摻雜的摻雜濃度不做特別限定，只要可以滿足第二襯底101與所述第二電極150形成歐姆接觸的需求即可。優選地，所述第二襯底101中n型摻雜的摻雜濃度小於所述第一襯底100中n型摻雜的摻雜濃度，以降低工藝難度。所述第一襯底100的厚度可以小於、大於或等於所述第二襯底101的厚度。

如圖5所示，示出了本發明另一實施例提供的二極體1E的示意性截面圖，圖5所示的實施例與圖1所示的實施例的區別之處主要在於：圖5所示的二極體1E還包括位於外延結構120上的鈍化層160。所述鈍化層160可以由氮化鋁、二氧化矽、氮氧化矽、氧化鋁中的一種或其組合形成，或者可以是其他合適的介質層等。關於圖5所示的二極體1E的其餘部分，可以參考圖1所示的二極體1A的相應部分，此處不再進行贅述。

圖5所示的二極體1E中的鈍化層160可以有效抑制外延結構120中的缺陷和表面態引起的動態性能退化的效應，從而降低表面態和缺陷對器件特性的影響，並且可以保護所述外延結構120的表面在工藝過程中免受污染和損傷。

如圖6所示，示出了本發明另一實施例提供的二極體1F的示意性截面圖，圖6所示的實施例與圖1所示的實施例的區別之處主要在於：圖6所示的二極體1F中第一襯底100具有圖形化結構，從而位於第一襯底100上的金屬原子層也具有圖形化結構，在本事實例中，金屬原子層110的圖形為連續性圖形。相比圖1A本實施例中連續圖像化的金屬原子層110的能夠增加與第一襯底100的接觸面積，從而更加有效降低該二極體的正向導通壓降。

如圖7所示，示出了本發明另一實施例提供的二極體1G的示意性截面圖，圖7所示的實施例與圖6所示的實施例的區別之處主要在於：圖7所示的二極體1G中金屬原子層110的圖形為非連續性圖形。相比圖1A本實施例非連續圖像化的金屬原子層110的能夠在有效降低該二極體的正向導通壓降的同時，透過非連續的金屬原子層110使得N型半導體層121在生長初始階段有足夠的成核區域，及N型半導體層121在襯底上進行生長的工藝已經很成熟，這也了保證外延結構120中的N型半導體層121的外延品質。

圖8示出了本發明實施例提供的二極體的製造方法的工藝流程圖。下面結合圖8至圖11對該流程圖進行詳細的說明。所要理解的是，本發明實施例提供的製造方法並不以圖8以及以下所述的順序為限。應當理解，在其他實施例中，本發明所述的方法其中部分步驟的順序可以根據實際需要相互交換，或者其中的部分步驟也可以省略或刪除。

步驟S601，形成第一襯底100，所述第一襯底100為n型摻雜襯底且其摻雜濃度等於或大於1×10¹⁸cm^-3。

具體地，如圖7所示，例如可以形成Si襯底並以不小於1×10¹⁸cm^-3的摻雜濃度對該Si襯底進行n型摻雜，以形成第一襯底100。

步驟S602，在所述第一襯底100的第一表面上形成金屬原子層110。

具體的，如圖8所示，所述金屬原子層材料為Al或Mg。

步驟S603，在所述金屬原子層110上形成外延結構120。

具體地，如圖9所示，可以透過例如金屬有機物氣相外延(Metal Organic Vapour Phase Epitaxial，MOVPE)法制作外延結構120中所包含的外延層，如N型半導體層、本質半導體層及P型半導體層等，並不排除採用原位製作的方法，即在製備過程中，在同一設備中進行不同的工藝流程。在上述過程中，可進行取出，也可不進行去除動作直至原位工序結束。

步驟S604，在所述外延結構120上形成第一電極140。

具體地，如圖10所示，例如可以透過電阻加熱沉積來沉積金(Au)作為所述第一電極140。同時，如圖2所示，在所述外延結構120遠離第一襯底100的表面層為P型摻雜半導體層123的情況下，使所述第一電極140與所述P型摻雜半導體層123進行歐姆接觸。如圖3所示，在所述外延結構遠離第一襯底100的表面層包括N型半導體層121和P型半導體層123的情況下，使所述第一電極140與所述外延結構120肖特基接觸與歐姆接觸。

步驟S605，在所述第一襯底100與所述第一表面相反的第二表面上沉積第二電極150。

具體地，如圖11所示，可以透過例如電子束沉積（Electron Beam Deposition，EBD）法在所述第一襯底100遠離所述金屬原子層110的表面（即第二表面）上沉積例如Ti/Al/Ti/Au，隨後，例如在氮氣氣氛中以600℃對沉積形成的中間產物加熱大約2分鐘使其形成合金，從而得到第二電極150，所述第二電極150與所述第一襯底100歐姆接觸。

進一步地，在沉積所述第一電極140之後，該方法還可以包括：在所述外延結構120上沉積鈍化層。

進一步地，在所述第一襯底100與所述第一表面相反的第二表面上沉積所述第二電極150之前，所述方法還可以包括：在所述第一襯底100與所述第一表面相反的第二表面上形成第二襯底101，所述第二襯底101為n型摻雜襯底且其摻雜濃度小於1×10 ¹⁸cm ^-3。相應地，在所述第一襯底100與所述第一表面相反的第二表面上沉積第二電極150可以包括：在所述第二襯底101遠離第一襯底100的表面上沉積與所述第二襯底101進行歐姆接觸的第二電極150。

其中，該方法實施例中對各部件的限定和描述可以參見之前裝置實施例中的相應部分，在此不再進行贅述。

綜上所述，本發明實施例提供的二極體及其製造方法，透過對第一半導體層和第一襯底分別進行高濃度的n型摻雜，可以降低第一半導體層和第一襯底之間的勢壘，從而使電子可以在該二極體正向導通時穿過所述第一襯底與所述第一半導體層之間的勢壘，因此可以顯著降低該二極體的正向導通壓降。此外，這樣的二極體結構簡單，並且相應地製造成本較低。

還需要說明的是，在本發明的描述中，除非另有明確的規定和限定，術語“設置”、“安裝”、“相連”、“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以透過中間媒介間接相連，可以是兩個元件內部的連通。對於本領域的普通技術人員而言，可以具體情況理解上述術語在本發明中的具體含義。此外，本發明各實施例中提供的技術方案可以組合使用。

在本發明的描述中，需要說明的是，術語“中心”、“上”、“下”、“左”、“右”、“豎直”、“水平”、“內”、“外”等指示的方位或位置關係為基於附圖所示的方位或位置關係，或者是該發明產品使用時慣常擺放的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。此外，術語“第一”、“第二”、“第三”等僅用於區分描述，而不能理解為指示或暗示相對重要性。

以上所述僅為本發明的優選實施例而已，並不用於限制本發明，對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。

100:第一襯底 110:金屬原子層 120:外延結構 121:N型半導體層 122:本質半導體層 123:P型半導體層 140:第一電極 150:第二電極 101:第二襯底 160:鈍化層

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。透過附圖所示，本發明的上述及其它目的、特徵和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。並未刻意按實際尺寸等比例縮放繪製附圖，重點在於示出本發明的主旨。

圖1為本發明一種實施例提供的二極體的示意性截面圖；圖2為本發明另一實施例提供的二極體的示意性截面圖；圖3為本發明另一實施例提供的二極體的示意性截面圖；圖4為本發明另一實施例提供的二極體的示意性截面圖；圖5為本發明另一實施例提供的二極體的示意性截面圖；圖6為本發明另一實施例提供的二極體的示意性截面圖；圖7為本發明另一實施例提供的二極體的示意性截面圖；圖8為本發明實施例提供的二極體的製造方法的工藝流程圖；圖9至圖13是本發明實施例提供的二極體的製造方法各工藝流程步驟中分別製造所述二極體的各組成部分的結構示意圖。

100:第一襯底

110:金屬原子層

120:外延結構

140:第一電極

150:第二電極

1A:二極體

Claims

一種二極體，其特徵在於，所述二極體包括：第一襯底，所述第一襯底為n型摻雜襯底且其摻雜濃度等於或大於1×10¹⁸cm^-3；金屬原子層，所述金屬原子層位於所述第一襯底的第一表面上；外延結構，所述外延結構位於所述金屬原子層上；第一電極，所述第一電極位於所述外延結構上；第二電極，所述第二電極位於所述第一襯底與所述第一表面相反的第二表面上。
如請求項1所述的二極體，其特徵在於，所述外延結構包括：N型半導體層；位於所述N型半導體層上的本質半導體層；以及位於所述本質半導體層上的P型半導體層。
如請求項1所述的二極體，其特徵在於，所述外延結構包括：N型半導體層，所述N型半導體層還包括凹槽；以及位於所述凹槽內的P型半導體層。
如請求項3所述的二極體，其特徵在於，所述第一電極覆蓋所述N型半導體層和所述P型半導體層。
如請求項2-4中任一項所述的二極體，其特徵在於，所述N型半導體層的摻雜濃度等於或大於1×10¹⁸cm^-3。
如請求項2-4中任一項所述的二極體，其特徵在於，所述N型半導體層及P型半導體層具有單層結構或多層結構，所述N型半導體層靠近所述第一襯底一側的第一層的濃度等於或大於1×10¹⁸cm^-3。
如請求項1所述的二極體，其特徵在於，所述第一襯底具有圖形，所述圖形個數至少為一個。
如請求項1所述的二極體，其特徵在於，所述金屬原子層具有圖形，所述圖形為連續型圖形或非連續型圖形。
如請求項1所述的二極體，其特徵在於，所述第一電極與所述外延結構肖特基接觸，所述第二電極與所述第一襯底歐姆接觸。
如請求項1所述的二極體，其特徵在於，所述二極體還包括位於所述第一襯底與所述第二電極之間的第二襯底，所述第二襯底為n型摻雜襯底且其摻雜濃度小於1×10¹⁸cm^-3，所述第二電極與所述第二襯底歐姆接觸。
如請求項1所述的二極體，其特徵在於，所述N型導體層和所述P型半導體層為GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN中的一種或多種材料製成的半導體層。
如請求項1所述的二極體，其特徵在於，所述第一電極和所述第二電極均為單層金屬或多層混合金屬。
如請求項1所述的二極體，其特徵在於，所述二極體還包括位於所述外延結構上的鈍化層。