[go: up one dir, main page]

TWI781285B - 高電壓半導體裝置及其製造方法 - Google Patents

高電壓半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI781285B
TWI781285B TW108103267A TW108103267A TWI781285B TW I781285 B TWI781285 B TW I781285B TW 108103267 A TW108103267 A TW 108103267A TW 108103267 A TW108103267 A TW 108103267A TW I781285 B TWI781285 B TW I781285B
Authority
TW
Taiwan
Prior art keywords
region
insulating pattern
gate electrode
pattern
over
Prior art date
Application number
TW108103267A
Other languages
English (en)
Other versions
TW202002287A (zh
Inventor
朴淳烈
金倫亨
柳惟信
Original Assignee
南韓商Ｓｋ海力士系統集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｓｋ海力士系統集成電路有限公司 filed Critical 南韓商Ｓｋ海力士系統集成電路有限公司
Publication of TW202002287A publication Critical patent/TW202002287A/zh
Application granted granted Critical
Publication of TWI781285B publication Critical patent/TWI781285B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/328—Channel regions of field-effect devices of FETs having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H10D64/01306—
    • H10D64/01324—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0156—Manufacturing their doped wells
    • H10P30/22—
    • H10P32/302—
    • H10P76/2041—
    • H10P95/06—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種高電壓半導體裝置包括：第一導電類型的半導體區，其具有第一區域和第二區域；第一絕緣圖案，其設置在半導體區的第一區域之上以具有第一厚度；第二絕緣圖案，其設置在半導體區的第二區域之上以具有大於第一厚度的第二厚度；以及閘極電極，其設置在第一絕緣圖案和第二絕緣圖案之上以在第一區域與第二區域之間的邊界區域之上具有臺階結構。閘極電極具有以下摻雜分佈：在第一區域之上分佈在閘極電極中的雜質離子的最大射程的位置位於與在第二區域之上分佈在閘極電極中的雜質離子的最大射程的位置基本相同的水平面。

Description

高電壓半導體裝置及其製造方法
本公開的各種實施例涉及高電壓半導體裝置及其製造方法。 相關申請的交叉引用
本申請主張於2018年6月11日提交的申請號為10-2018-0066709的韓國專利申請的優先權，其全部內容通過引用合併於此。
兼具控制器和驅動器功能的積體電路可以用在智慧型電源設備（smart power device）中。智慧型電源設備的輸出電路可以被設計為包括在高電壓下工作的橫向雙擴散MOS（LDMOS）電晶體。因此，LDMOS電晶體的崩潰電壓（例如汲極接面崩潰電壓和閘極電介質崩潰電壓）是可能直接影響LDMOS電晶體的穩定工作的重要因素。另外，LDMOS電晶體的導通電阻（Ron）值也可以是可能影響LDMOS電晶體的電特性（例如，LDMOS電晶體的電流驅動能力）的重要因素。
各種實施例涉及高電壓半導體裝置及其製造方法。
根據一個實施例，所述高電壓半導體裝置包括：第一導電類型的半導體區，其具有第一區域和第二區域；第一絕緣圖案，其設置在半導體區的第一區域之上且具有第一厚度；第二絕緣圖案，其設置在半導體區的第二區域之上且具有大於第一厚度的第二厚度；以及閘極電極，其設置在第一絕緣圖案和第二絕緣圖案之上以在第一區域與第二區域之間的邊界區域之上具有臺階結構。 閘極電極具有以下摻雜分佈：在第一區域之上分佈在閘極電極中的雜質離子的最大射程的位置位於與在第二區域之上分佈在閘極電極中的雜質離子的最大射程的位置實質上相同的水平面。
根據一個實施例，提供了一種製造高電壓半導體裝置的方法。該方法包括在具有第一導電類型的半導體區的第一區域和第二區域之上形成閘極圖案。閘極圖案在第一區域與第二區域之間的邊界區域之上具有臺階狀表面輪廓。在閘極圖案上形成平坦化的離子植入緩衝層。該平坦化的離子植入緩衝層在第一區域之上的厚度不同於該平坦化的離子植入緩衝層在第二區域之上的厚度。使用該平坦化的離子植入緩衝層作為篩選層（screen layer）來將雜質離子植入到閘極圖案中，以形成閘極電極。
根據一個實施例，一種半導體裝置包括：閘極電極，其設置在第一絕緣圖案和第二絕緣圖案之上，以在第一絕緣圖案與第二絕緣圖案之間的邊界區域上具有臺階結構。閘極電極具有以下摻雜分佈：在第一絕緣圖案之上分佈在閘極電極中的雜質離子的最大射程的位置位於與在第二絕緣圖案之上分佈在閘極電極中的雜質離子的最大射程的位置實質上相同的水平面。
在以下對實施例的描述中，應理解，術語“第一”和“第二”旨在標識元件，但不用於僅限定元件本身或表示特定順序。另外，當一個元件被稱為位於另一個元件“上”、“之上”、“上面”、“之下”或“下方”時，其旨在表示相對位置關係，但不用於限制元件與其他元件直接接觸或者在它們之間存在至少一個居間元件的特定情況。因此，本文使用的諸如“上”、“之上”、“上面”、“之下”、“下方”、“下面”等術語僅用於描述特定實施例的目的，並非旨在限制本公開的範圍。此外，當一個元件被稱為“連接”或“耦接”到另一個元件時，該元件可以直接電或機械地連接或耦接到其他元件，或者可以通過替換它們之間的其他元件而形成連接關係或耦接關係。
各種實施例涉及高電壓半導體裝置及其製造方法。
圖1是示出根據本公開的實施例的高電壓半導體裝置100的橫截面圖。參考圖1，高電壓半導體裝置100可以包括第一導電類型的半導體區104，該半導體區104具有第一區域206A和第二區域206B。半導體區104可以設置在第二導電類型的基板102上。在一個實施例中，第一導電類型可以是N型，第二導電類型可以是P型。在一個實施例中，半導體區104可以是漂移區。可替代地，半導體區104可以是井區。半導體區104的第一區域206A可以被定義為與閘極電極206的一部分和第一絕緣圖案202垂直重疊的區域。半導體區104的第二區域206B可以被定義為與閘極電極206的另一部分和第二絕緣圖案204垂直重疊的區域。第一絕緣圖案202和第二絕緣圖案204可以設置成彼此相鄰。第二導電類型的主體區（即P型主體區106）可以設置在半導體區104的上部中。第一導電類型的源極區（即N型源極區108）可以設置在P型主體區106的上部中。N型源極區108可以通過P型主體區106而與半導體區104分開。N型源極區108可以與源極端子S電耦接。位於N型源極區108與半導體區104的上部之間的P型主體區106的上部可以被定義為通道區112。第一導電類型的汲極區（即N型汲極區110）可以設置在半導體區104的上部中。N型汲極區110可以通過半導體區104而與P型主體區106分開。N型汲極區110可以與汲極端子D電耦接。
具有第一厚度的第一絕緣圖案202可以設置在半導體區104的第一區域206A上。第一絕緣圖案202可以用作閘極絕緣圖案。在一個實施例中，第一絕緣圖案202可以包括氧化物層。具有第二厚度的第二絕緣圖案204可以設置在半導體區104的第二區域206B上。第二絕緣圖案204可以用作場板（field plate）絕緣圖案。在一個實施例中，第二絕緣圖案204可以包括氧化物層。第一絕緣圖案202和第二絕緣圖案204可以是相同的材料層。可替代地，第一絕緣圖案202可以包括與第二絕緣圖案204不同的材料層。第二絕緣圖案204可以設置在半導體區104的第二區域206B上，並且可以延伸到N型汲極區110上。因此，第二絕緣圖案204的一部分可以與N型汲極區110的一部分垂直地重疊。在第一區域206A和第二區域206B之間的邊界區域上，第一絕緣圖案202的側表面可以與第二絕緣圖案204的側表面直接接觸。對應於第二絕緣圖案204的實質厚度的第二厚度可以大於對應於第一絕緣圖案202的實質厚度的第一厚度。第一絕緣圖案202的底表面可以位於與第二絕緣圖案204的底表面基本相同的水平面。因此，第二絕緣圖案204的頂表面可以位於比第一絕緣圖案202的頂表面的水平面高的水平面。因此，第一絕緣圖案202和第二絕緣圖案204可以在第一區域206A和第二區域206B之間的邊界區域上提供臺階結構。
閘極電極206可以設置在第一絕緣圖案202上，並且可以延伸到位於半導體區104的第二區域206B上的第二絕緣圖案204上。閘極電極206可以與閘極端子G電耦接。與N型源極區108相鄰的閘極電極206的一個側表面可以與第一絕緣圖案202的側表面對齊。與N型汲極區110相鄰的閘極電極206的另一個側表面可以位於第二絕緣圖案204上。在第一區域206A上設置在第一絕緣圖案202上的閘極電極206的厚度可以與在第二區域206B上設置在第二絕緣圖案204上的閘極電極206的厚度基本相同。因此，由於第一區域206A和第二區域206B之間的邊界區域上的水平面差，閘極電極206可以具有臺階狀表面輪廓。第一區域206A上的閘極電極206的頂表面與第二區域206B上的閘極電極206的頂表面之間的水平面差可以和第一絕緣圖案202的頂表面與第二絕緣圖案204的頂表面之間的水平面差相同。在一個實施例中，閘極電極206可以由摻雜的多晶矽層形成或構成。閘極間隔件208可以設置在閘極電極206的每個側表面上。閘極間隔件208可以由絕緣層形成或構成。
閘極電極206可以具有以下摻雜分佈（doping profile）：分佈在第一區域206A之上的閘極電極206中的雜質離子的最大射程（projection range）Rp的位置位於與分佈在第二區域206B之上的閘極電極206中的雜質離子的最大射程的位置基本相同的水平面，如虛線300所示。雜質離子的最大射程Rp被定義為植入的離子的分佈中沿著植入方向的最大投射深度。通常，如果某一閘極電極被設置成具有與閘極電極206相同的形狀，則與在第二區域206B之上分佈在該某一閘極電極中的雜質離子的最大射程Rp的位置相比，在第一區域206A之上分佈在該某一閘極電極中的雜質離子的最大射程Rp的位置可以位於相對低的水平面。也就是說，各處該某一閘極電極，分佈在該某一閘極電極中的雜質離子的最大射程Rp的位置可以位於與該某一閘極電極的頂表面相同的距離處。這可能歸因於以下事實：在具有臺階狀表面輪廓的該某一閘極電極上形成了具有均勻厚度的離子植入緩衝層，然後利用離子植入緩衝層作為篩選層來將雜質離子植入到該某一閘極電極中。在這種情況下，如果將閘極電壓施加至該某一閘極電極，則所產生的穿過第二區域206B上的第二絕緣圖案204的垂直電場可以顯著地低於所產生的穿過第一區域206A上第一絕緣圖案202的垂直電場。結果，半導體區104的第二區域206B中的電流驅動能力（例如，汲極電流驅動能力）可能變得明顯低於半導體區104的第一區域206A中的電流驅動能力（例如，汲極電流驅動能力）。
相反，根據本實施例，在第一區域206A上分佈在閘極電極206中的雜質離子的最大射程Rp的位置可以位於與在第二區域206B上分佈在閘極電極206中的雜質離子的最大射程Rp的位置基本相同的水平面。這表示閘極電極206的與第二絕緣圖案204相鄰的下部充分地摻雜了雜質離子。因此，雖然第二區域206B上的垂直電場和第二區域206B中的電流驅動能力仍然低於第一區域206A上的垂直電場和第一區域206A中的電流驅動能力，但是與通常情況相比，第二區域206B上的垂直電場與第一區域206A上的垂直電場之間的差以及第二區域206B中的電流驅動能力與第一區域206A中的電流驅動能力之間的差可以得到降低。也就是說，根據本實施例，由於閘極電極206的摻雜分佈，第二區域206B上的垂直電場可以增大，從而改善第二區域206B中的電流驅動能力。此外，由於閘極電極206的與第二絕緣圖案204相鄰的下部以雜質離子重摻雜，因此可以防止在閘極電極206的下部中出現雜質空乏現象（也稱為多晶空乏現象）。在熱擴散過程期間，可能由於用於對閘極電極（例如，多晶矽閘極電極）進行摻雜的離子植入製程的劑量和能量不足、或者多晶矽閘極電極中的雜質離子的啟動不足而出現多晶空乏現象。如果在多晶矽閘極電極的與閘極絕緣層相鄰的下部中出現多晶空乏現象，則在多晶矽閘極電極的下部中雜質離子可能被空乏，並且施加至多晶矽閘極電極的閘極電壓的一部分可能被施加至多晶矽閘極電極的雜質空乏區。因此，包括多晶矽閘極電極的MOS裝置的臨界電壓可能增大。然而，根據本實施例，因為在閘極電極206的與第二絕緣圖案204相鄰的下部中重摻雜有雜質離子，所以可以抑制多晶矽空乏現象的發生。
圖2至圖5是示出根據本公開的實施例的製造高電壓半導體裝置的方法的橫截面圖。參考圖2，可以提供半導體基板102。半導體基板102可以是矽基板、絕緣體上矽（SOI）基板或絕緣體上鍺矽（SiGeOI）基板。如果高電壓半導體裝置是N通道LDMOS電晶體，則半導體基板102可以是P型。可以在半導體基板102上形成N型半導體區104，即N型漂移區。在一個實施例中，可以通過用諸如磷離子的N型雜質對半導體基板102的上部進行摻雜來形成半導體區104。接下來，可以使用預定的遮罩圖案將諸如硼離子的P型雜質植入到半導體區104的一部分中，以在半導體區104的上部中形成P型主體區106。
參考圖3，可以在半導體區104上形成第一絕緣圖案202和第二絕緣圖案204。第一絕緣圖案202可以被形成為以預定的長度延伸到P型主體區106的一部分上。第一絕緣圖案202的一個側表面可以與第二絕緣圖案204的一個側表面直接接觸。第一絕緣圖案202可以具有第一厚度，第二絕緣圖案204可以具有大於第一厚度的第二厚度。在一個實施例中，第一絕緣圖案202和第二絕緣圖案204可以由相同的材料層形成，例如氧化物層。第一絕緣圖案202可以形成在半導體區104的第一區域206A上。第二絕緣圖案204可以形成在半導體區104的第二區域206B上，並且可以延伸到與第二區域206B相鄰的半導體區104的一部分上。半導體區104的第一區域206A可以被定義為與第一絕緣圖案202和在後續製程中形成的閘極電極的一部分垂直重疊的區域。半導體區104的第二區域206B可以被定義為與第二絕緣圖案204和在後續製程中形成的閘極電極的另一部分垂直重疊的區域。第一絕緣圖案202的底表面和第二絕緣圖案204的底表面可以位於與半導體區104的頂表面基本相同的水平面。由於第二絕緣圖案204比第一絕緣圖案202厚，第二絕緣圖案204的頂表面所位於的水平面可以高於第一絕緣圖案202的頂表面的水平面。
可以在第一絕緣圖案202和第二絕緣圖案204上形成閘極圖案206P。在半導體區104的第一區域206A上，閘極圖案206P的底表面可以與第一絕緣圖案202的頂表面直接接觸。在半導體區104的第二區域206B上，閘極圖案206P的底表面可以與第二絕緣圖案204的頂表面直接接觸。閘極圖案206P可以被形成為在第一區域206A和第二區域206B之間的邊界區域上具有臺階狀表面輪廓。在一個實施例中，閘極圖案206P可以具有均勻的厚度。也就是說，閘極圖案206P在半導體區104的第一區域206A上的厚度可以基本上等於閘極圖案206P在半導體區104的第二區域206B上的厚度。因此，閘極圖案206P在半導體區104的第二區域206B上的頂表面所位於的水平面可以高於閘極圖案206P在半導體區104的第一區域206A上的頂表面的水平面。在一個實施例中，閘極圖案206P可以由多晶矽層形成。例如，閘極圖案206P可以由未摻雜的多晶矽層或輕摻雜的多晶矽層形成。可以在閘極圖案206P的每個側表面上形成閘極間隔件208。在一個實施例中，閘極間隔件208可以由絕緣層形成，例如，氮化物層。
參考圖4，可以在半導體區104和P型主體區106上形成離子植入緩衝層310，以覆蓋閘極圖案206P和閘極間隔件208。在一個實施例中，離子植入緩衝層310可以形成在氧化物層上。由於閘極圖案206P被形成為在第一區域206A和第二區域206B之間的邊界區域上具有臺階狀表面輪廓，所以離子植入緩衝層310也可以被形成為在第一區域206A和第二區域206B之間的邊界區域上具有臺階狀表面輪廓。離子植入緩衝層310在第一區域206A上的厚度T11可以基本上等於離子植入緩衝層310在第二區域206B上的厚度T12。離子植入緩衝層310可以被形成為使得離子植入緩衝層310在第一區域206A上的頂表面所位於的水平面高於閘極圖案206P在第二區域206B上的頂表面的水平面。因此，離子植入緩衝層310在第一區域206A上的厚度T11可以大於閘極圖案206P在第一區域206A上的頂表面與閘極圖案206P在第二區域206B上的頂表面之間的水平面差。在形成了具有臺階狀表面輪廓的離子植入緩衝層310之後，可以對離子植入緩衝層310應用平坦化製程，以提供平坦化的表面，該平坦化的表面位於由圖4的虛線320所指示的水平面。在一個實施例中，可以使用化學機械拋光（CMP）技術來執行應用於離子植入緩衝層310的平坦化製程。
參考圖5，通過將平坦化製程應用於離子植入緩衝層310，可以形成平坦化的離子植入緩衝層312。平坦化的離子植入緩衝層312的頂表面可以基本上是平的，而與水平的水平面（horizontal level）相對應。因此，平坦化的離子植入緩衝層312在第一區域206A上的厚度T21可以大於平坦化的離子植入緩衝層312在第二區域206B上的厚度T22。在形成了平坦化的離子植入緩衝層312之後，可以使用平坦化的離子植入緩衝層312作為篩選層來將雜質離子植入到閘極圖案206P中以形成閘極電極206。可以執行用於形成閘極電極206的摻雜製程（例如，離子植入製程）使得雜質離子的最大射程Rp的位置位於第二區域206B上的閘極圖案206P的下部，如虛線300所示。在這種情況下，由於厚度T21與厚度T22之間的差，雜質離子的最大射程Rp的位置可以位於第一區域206A上的閘極圖案206P的中部。也就是說，雜質離子的最大射程Rp的位置可以位於第一區域206A上的閘極圖案206P的中部中，並且可以位於第二區域206B上的閘極圖案206P的下部中。如果適當地調整平坦化的離子植入緩衝層312在第一區域206A上的厚度T21和平坦化的離子植入緩衝層312在第二區域206B上的厚度T22，則分佈在閘極電極206中的雜質離子的最大射程Rp可以位於與虛線300相對應的水平的水平面。在執行了用於形成閘極電極206的摻雜製程之後，可以去除平坦化的離子植入緩衝層312。隨後，可以使用適當的遮罩圖案來將N型雜質離子植入到半導體區104和P型主體區106中，從而在P型主體區106中形成N型源極區以及在半導體區104中形成N型汲極區。
根據上述實施例，由於場板絕緣圖案比閘極絕緣圖案厚，因此雜質離子可以被植入到具有臺階結構的閘極圖案中，使得雜質離子的最大射程的位置位於閘極圖案中的水平的水平面。結果，閘極圖案的與場板絕緣圖案相鄰的下部可以重摻雜有雜質離子，以防止在閘極圖案的下部中發生多晶空乏現象，並改善在場板絕緣圖案下面的半導體區中的電流驅動能力。
以上已經為了說明的目的而公開了本公開的實施例。所屬技術領域中具有通常知識者將理解，在不脫離如所附申請專利範圍中公開的本公開的範圍和精神的情況下，可以進行各種修改、添加和替換。
100‧‧‧高電壓半導體裝置 102‧‧‧基板 104‧‧‧半導體區 106‧‧‧P型主體區 108‧‧‧N型源極區 110‧‧‧N型汲極區 112‧‧‧通道區 202‧‧‧第一絕緣圖案 204‧‧‧第二絕緣圖案 206‧‧‧閘極電極 206A‧‧‧第一區域 206B‧‧‧第二區域 206P‧‧‧閘極圖案 208‧‧‧閘極間隔件 300‧‧‧虛線 320‧‧‧虛線
鑒於附圖和隨附的詳細描述，本公開的各種實施例將變得更加明顯，其中：
圖1是示出根據本公開的實施例的高電壓半導體裝置的橫截面圖；以及
圖2至圖5是示出根據本公開的實施例的製造高電壓半導體裝置的方法的橫截面圖。
100‧‧‧高電壓半導體裝置
102‧‧‧基板
104‧‧‧半導體區
106‧‧‧P型主體區
108‧‧‧N型源極區
110‧‧‧N型汲極區
112‧‧‧通道區
202‧‧‧第一絕緣圖案
204‧‧‧第二絕緣圖案
206‧‧‧閘極電極
206A‧‧‧第一區域
206B‧‧‧第二區域
208‧‧‧閘極間隔件
300‧‧‧虛線

Claims (21)

  1. 一種高電壓半導體裝置，包括：第一導電類型的半導體區，其具有第一區域和第二區域；第一絕緣圖案，其設置在所述半導體區的所述第一區域之上以具有第一厚度；第二絕緣圖案，其設置在所述半導體區的所述第二區域之上以具有大於所述第一厚度的第二厚度；以及閘極電極，其設置在所述第一絕緣圖案和所述第二絕緣圖案之上，以在所述第一區域和所述第二區域之間的邊界區域之上具有臺階結構，其中，所述閘極電極具有以下摻雜分佈使得在所述第一區域之上分佈在所述閘極電極中的雜質離子的最大射程的位置位於與在所述第二區域之上分佈在所述閘極電極中的雜質離子的最大射程的位置實質上相同水平面；並且其中，所述閘極電極在所述第二區域之上的頂表面位於高於所述閘極電極在所述第一區域之上的頂表面的水平面的水平面。
  2. 如請求項1所述的高電壓半導體裝置，其中，所述第一區域與所述閘極電極的一部分和所述第一絕緣圖案垂直重疊；以及其中，所述第二區域與所述閘極電極的另一部分和所述第二絕緣圖案垂直重疊。
  3. 如請求項1所述的高電壓半導體裝置，其中，所述第一絕緣圖案為閘極絕緣圖案；以及其中，所述第二絕緣圖案為場板絕緣圖案。
  4. 如請求項1所述的高電壓半導體裝置，其中，所述第一絕緣圖案的底表面位於與所述第二絕緣圖案的底表面實質 上相同的水平面；以及其中，所述第二絕緣圖案的頂表面位於高於所述第一絕緣圖案的頂表面的水平面的水平面。
  5. 如請求項1所述的高電壓半導體裝置，其中，所述第一絕緣圖案和所述第二絕緣圖案中的每一個包括氧化物層。
  6. 如請求項1所述的高電壓半導體裝置，其中，所述閘極電極在所述第一區域之上的厚度與所述閘極電極在所述第二區域之上的厚度實質上相等。
  7. 如請求項1所述的高電壓半導體裝置，其中，所述閘極電極在所述第一區域之上的頂表面與所述閘極電極在所述第二區域之上的頂表面之間的水平面差與所述第一區域之上的所述第一絕緣圖案的頂表面與所述第二區域之上的所述第二絕緣圖案的頂表面之間的水平面差實質上相等。
  8. 如請求項1所述的高電壓半導體裝置，還包括：第一導電類型的主體區，其設置在所述半導體區的上部中；第二導電類型的源極區，其設置在所述第一導電類型的主體區的上部中；以及第二導電類型的汲極區，其設置在所述半導體區的上部中。
  9. 如請求項8所述的高電壓半導體裝置，其中，所述第二區域之上的所述第二絕緣圖案延伸到所述汲極區的一部分上。
  10. 一種製造高電壓半導體裝置的方法，所述方法包括：在具有第一導電類型的半導體區的第一區域和第二區域之上形成閘極圖案，其中，所述閘極圖案在所述第一區域與所述第二區域之間的邊界區域之上具有臺階狀表面輪廓；形成覆蓋所述閘極圖案的平坦化的離子植入緩衝層，其中，所述平坦化的 離子植入緩衝層在所述第一區域之上的厚度不同於所述平坦化的離子植入緩衝層在所述第二區域之上的厚度；以及採用所述平坦化的離子植入緩衝層作為篩選層，將雜質離子植入到所述閘極圖案中以形成閘極電極。
  11. 如請求項10所述的方法，還包括：在所述半導體區的所述第一區域之上和所述第二區域之上分別形成第一絕緣圖案和第二絕緣圖案，其中，所述第二絕緣圖案被形成為比所述第一絕緣圖案厚。
  12. 如請求項11所述的方法，其中，所述第一絕緣圖案和所述第二絕緣圖案被形成為使得所述第一絕緣圖案的底表面和所述第二絕緣圖案的底表面位於與所述半導體區的頂表面實質上相同的水平面，並且使得所述第二絕緣圖案的頂表面位於高於所述第一絕緣圖案的頂表面的水平面的水平面。
  13. 如請求項11所述的方法，其中，所述閘極圖案形成在所述第一絕緣圖案和所述第二絕緣圖案之上。
  14. 如請求項13所述的方法，其中，所述閘極圖案被形成為在所述第一絕緣圖案和所述第二絕緣圖案兩者上具有實質上均勻的厚度。
  15. 如請求項13所述的方法，其中，所述閘極圖案被形成為使得所述閘極圖案在所述第二區域之上的頂表面所位於的水平面是高於所述閘極圖案在所述第一區域之上的頂表面的水平面。
  16. 如請求項10所述的方法，其中，形成所述平坦化的離子植入緩衝層包括以下步驟：形成覆蓋所述閘極圖案的離子植入緩衝層，其中，所述離子植入緩衝層在所述第一區域與所述第二區域之間的邊界區域之上具有臺階狀表面輪廓；以及對所述離子植入緩衝層進行平坦化，其中，所述平坦化的離子植入緩衝層在所述第一區域之上的厚度不同於所述平坦化的離子植入緩衝層在所述第二區 域之上的厚度。
  17. 如請求項16所述的方法，其中，具有所述臺階狀表面輪廓的所述離子植入緩衝層被形成為使得所述離子植入緩衝層在所述第一區域之上的頂表面所位於的水平面是高於所述閘極圖案在所述第二區域之上的頂表面的水平面。
  18. 如請求項16所述的方法，其中，所述平坦化的離子植入緩衝層在所述第一區域之上的厚度大於所述平坦化的離子植入緩衝層在所述第二區域之上的厚度。
  19. 如請求項18所述的方法，其中，所述平坦化的離子植入緩衝層在所述第一區域之上的厚度和所述平坦化的離子植入緩衝層在所述第二區域之上的厚度被設置為使得所述閘極電極具有以下摻雜分佈：在所述第一區域之上分佈在所述閘極電極中的所述雜質離子的最大射程的位置位於與在所述第二區域之上分佈在所述閘極電極中的所述雜質離子的最大射程的位置實質上相同的水平面。
  20. 如請求項10所述的方法，其中，所述雜質離子被植入到所述閘極圖案中使得所述雜質離子的最大射程的位置位於所述第二區域之上的所述閘極電極的下部中。
  21. 一種半導體裝置，包括：閘極電極，其設置在第一絕緣圖案和第二絕緣圖案之上以在所述第一絕緣圖案與所述第二絕緣圖案之間的邊界區域上具有臺階結構，其中，所述閘極電極具有以下摻雜分佈使得在所述第一絕緣圖案之上分佈在所述閘極電極中的雜質離子的最大射程的位置位於與在所述第二絕緣圖案之上分佈在所述閘極電極中的雜質離子的最大射程的位置實質上相同的水平面；並且 其中，所述閘極電極在所述第二區域之上的頂表面位於高於所述閘極電極在所述第一區域之上的頂表面的水平面的水平面。
TW108103267A 2018-06-11 2019-01-29 高電壓半導體裝置及其製造方法 TWI781285B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180066709A KR102457826B1 (ko) 2018-06-11 2018-06-11 고전압 반도체소자 및 그 제조방법
KR10-2018-0066709 2018-06-11

Publications (2)

Publication Number Publication Date
TW202002287A TW202002287A (zh) 2020-01-01
TWI781285B true TWI781285B (zh) 2022-10-21

Family

ID=68763581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103267A TWI781285B (zh) 2018-06-11 2019-01-29 高電壓半導體裝置及其製造方法

Country Status (4)

Country Link
US (2) US11158720B2 (zh)
KR (1) KR102457826B1 (zh)
CN (1) CN110581168B (zh)
TW (1) TWI781285B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102760046B1 (ko) * 2018-12-14 2025-01-24 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US11257916B2 (en) * 2019-03-14 2022-02-22 Semiconductor Components Industries, Llc Electronic device having multi-thickness gate insulator
CN111244178B (zh) * 2020-01-15 2020-10-16 合肥晶合集成电路有限公司 扩散型场效应晶体管的形成方法
JP7398339B2 (ja) * 2020-05-29 2023-12-14 ルネサスエレクトロニクス株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097070A (en) * 1999-02-16 2000-08-01 International Business Machines Corporation MOSFET structure and process for low gate induced drain leakage (GILD)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2744126B2 (ja) 1990-10-17 1998-04-28 株式会社東芝 半導体装置
JPH0697594A (ja) * 1992-09-16 1994-04-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100268920B1 (ko) * 1997-04-21 2000-12-01 김영환 반도체소자의제조방법
KR100307535B1 (ko) * 1999-10-01 2001-11-02 김영환 반도체 소자 제조방법
KR100948139B1 (ko) * 2003-04-09 2010-03-18 페어차일드코리아반도체 주식회사 높은 브레이크다운 전압 및 낮은 온 저항을 위한 다중전류 이동 경로를 갖는 수평형 이중-확산 모스 트랜지스터
KR100541657B1 (ko) * 2004-06-29 2006-01-11 삼성전자주식회사 멀티 게이트 트랜지스터의 제조방법 및 이에 의해 제조된멀티 게이트 트랜지스터
KR101467703B1 (ko) * 2013-10-10 2014-12-02 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
KR102286012B1 (ko) * 2015-02-17 2021-08-05 에스케이하이닉스 시스템아이씨 주식회사 전력용 집적소자와, 이를 포함하는 전자장치 및 전자시스템
KR20170017366A (ko) * 2015-08-06 2017-02-15 삼성전자주식회사 Mos 구조를 포함하는 반도체 소자
KR102286014B1 (ko) * 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자
KR102385949B1 (ko) * 2015-12-31 2022-04-12 에스케이하이닉스 시스템아이씨 주식회사 낮은 온 저항을 갖는 수평형 전력용 집적 소자
KR102385950B1 (ko) * 2015-12-31 2022-04-13 에스케이하이닉스 시스템아이씨 주식회사 낮은 온 저항을 갖는 수평형 전력용 집적 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097070A (en) * 1999-02-16 2000-08-01 International Business Machines Corporation MOSFET structure and process for low gate induced drain leakage (GILD)

Also Published As

Publication number Publication date
CN110581168B (zh) 2024-01-23
KR20190140205A (ko) 2019-12-19
US20190378908A1 (en) 2019-12-12
US11158720B2 (en) 2021-10-26
US20210257477A1 (en) 2021-08-19
US11908916B2 (en) 2024-02-20
TW202002287A (zh) 2020-01-01
KR102457826B1 (ko) 2022-10-21
CN110581168A (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
CN104979390B (zh) 高压金属氧化物半导体晶体管及其制造方法
KR0167273B1 (ko) 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
US8541862B2 (en) Semiconductor device with self-biased isolation
US11908916B2 (en) High voltage semiconductor device including a doped gate electrode
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
US20090101990A1 (en) Simiconductor integrated circuit device and method of manufacturing the same
US20240006530A1 (en) High voltage device having multi-field plates and manufacturing method thereof
CN101207125B (zh) 半导体器件及其制造方法
KR101699585B1 (ko) 고전압 반도체 소자 및 그 제조 방법
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
US7446354B2 (en) Power semiconductor device having improved performance and method
CN108885999B (zh) 半导体装置及其制造方法
CN106298923B (zh) 高压金属氧化物半导体晶体管元件以及其制造方法
TWI792495B (zh) 功率元件及其製造方法
TW202114220A (zh) 高壓半導體裝置以及其製作方法
TWI781289B (zh) 製造高電壓半導體裝置的方法
WO2021147626A1 (zh) 半导体器件及其制备方法
CN109390409B (zh) 一种阈值可调式高压金属氧化物半导体器件及其制备方法
KR101063567B1 (ko) Ｍｏｓ 디바이스 및 그 제조방법
KR100457907B1 (ko) 파워 트랜지스터 및 그의 제조 방법
JP2023177677A (ja) 半導体装置およびその製造方法
TW202439405A (zh) 功率金屬氧化物半導體場效電晶體及其製造方法
CN120957472A (zh) 半导体结构及其形成方法
KR100924042B1 (ko) 반도체 소자의 제조 방법
TW202439629A (zh) 半導體裝置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent