TWI781049B - 電路板結構及其製作方法 - Google Patents
電路板結構及其製作方法 Download PDFInfo
- Publication number
- TWI781049B TWI781049B TW111102869A TW111102869A TWI781049B TW I781049 B TWI781049 B TW I781049B TW 111102869 A TW111102869 A TW 111102869A TW 111102869 A TW111102869 A TW 111102869A TW I781049 B TWI781049 B TW I781049B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric
- leveling
- dielectric layer
- thin film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000463 material Substances 0.000 claims abstract description 88
- 239000010409 thin film Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000010408 film Substances 0.000 claims description 80
- 239000003989 dielectric material Substances 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 51
- 238000005553 drilling Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 255
- 239000012792 core layer Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 239000002335 surface treatment layer Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
Abstract
一種電路板結構包括線路基板、重佈線結構及介電結構。線路基板有彼此相對的第一側及第二側且包括設置在第一側的第一線路層及設置在第二側的第二線路層。重佈線結構設置在線路基板的第一側並電性連接至線路基板。重佈線結構包括覆蓋第一線路層的第一整平介電層、設置在第一整平介電層上的第一薄膜介電層、及設置在第一薄膜介電層上並貫穿第一薄膜介電層及第一整平介電層以與第一線路層接觸的第一重佈線層。第一薄膜介電層與第一整平介電層的材料不同。介電結構設置在線路基板的第二側並包括設置在線路基板的第二線路層下的第二整平介電層。
Description
本發明是有關於一種電路板結構及其製作方法，且特別是有關於一種具有細線路的重佈線結構的電路板結構及其製作方法。
隨著科技的發展，高密度化與多層化的配線技術為電路板的發展主流，目前大多以增層技術來增加電路板上的配線線路，此外，為滿足半導體裝置的高整合度與微型化的市場需求，電路板須提供各種半導體元件可利用的線路佈局並須能配合高密度細線路的積體電路元件的配線需求。然而，當於電路板上形成高密度的細線路時，由於覆蓋細線路的介電層材料與其他線路材料與核心層之間的熱膨脹係數（coefficient of thermal expansion，CTE）的不匹配，容易造成在製程時加熱與冷卻過程中使得電路板產生翹曲的問題，而不利於晶片安裝在電路板上。因此，如何克服電路板平整度不佳及良率較低的問題，已成為目前亟欲解決的課題之一。
本發明提供一種電路板結構，其可改善電路板結構的翹曲、平整性不佳以及良率較低等問題，具有較佳的可靠度。
本發明還提供一種電路板結構的製作方法，用以製作上述的電路板結構。
本發明的電路板結構，包括線路基板、重佈線結構及介電結構。線路基板具有彼此相對的第一側及第二側且包括設置在第一側的第一線路層及設置在第二側的第二線路層。重佈線結構設置在線路基板的第一側並電性連接至線路基板。重佈線結構包括覆蓋線路基板的第一線路層的第一整平介電層、設置在第一整平介電層上的第一薄膜介電層、以及設置在第一薄膜介電層上並貫穿第一薄膜介電層及第一整平介電層以與線路基板的第一線路層接觸的第一重佈線層。第一薄膜介電層的材料與第一整平介電層的材料不同。介電結構設置在線路基板的第二側並包括設置在線路基板的第二線路層下的第二整平介電層。
在本發明的一些實施例中，介電結構還包括設置在第二整平介電層下的第二薄膜介電層，第二薄膜介電層的材料與第二整平介電層的材料不同。
在本發明的一些實施例中，第一薄膜介電層的最大厚度與第二薄膜介電層的最大厚度相等或兩者之間的差異在約±5%之內。
在本發明的一些實施例中，第一整平介電層的厚度大於第一薄膜介電層的厚度。
在本發明的一些實施例中，重佈線結構的第一重佈線層的線寬及線距比線路基板的第一線路層的線寬及線距更精細。
在本發明的一些實施例中，重佈線結構還包括設置於第一重佈線層上並電性連接至第一重佈線層的第二重佈線層，第二重佈線層的通孔部分比第一重佈線層的通孔部分更精細。
本發明的電路板結構的製作方法，其包括以下步驟。在線路基板的彼此相對的第一側和第二側上分別形成第一整平介電材料及第二整平介電材料，其中線路基板包括設置在第一側上的第一線路層以及設置在第二側上的第二線路層。對第一整平介電材料及第二整平介電材料分別進行整平製程，其中第一整平介電材料及第二整平介電材料的厚度被減薄。在整平製程後，在第一整平介電材料及第二整平介電材料上分別形成第一介電薄膜材料及第二介電薄膜材料，其中第一介電薄膜材料的厚度小於第一整平介電材料的厚度，且第二介電薄膜材料的厚度小於第二整平介電材料的厚度。移除第一介電薄膜材料的部分以及在第一介電薄膜材料的部分下的第一整平介電材料的部分，以形成帶有第一開口的第一薄膜介電層及第一整平介電層。在第一薄膜介電層上與第一開口中形成第一重佈線層以與在線路基板的第一側上的第一線路層接觸。
在本發明的一些實施例中，在整平製程後，線路基板的第一側上的第一線路層保持被第一整平介電材料覆蓋。
在本發明的一些實施例中，整平製程包括研磨製程。
在本發明的一些實施例中，移除第一介電薄膜材料的部分以及在第一介電薄膜材料的部分下的第一整平介電材料的部分包括利用鑽孔製程形成第一開口。
在本發明的一些實施例中，上述的電路板結構的製造方法還包括分別在第一重佈線層上以及第二介電薄膜材料上形成第三介電薄膜材料及第四介電薄膜材料。移除部分的第三介電薄膜材料以形成帶有第二開口的第三薄膜介電層，其中線路基板的第二側上的第二線路層保持被第二整平介電材料覆蓋。在第三薄膜介電層上及第二開口中形成第二重佈線層。
在本發明的一些實施例中，上述的電路板結構的製造方法還包括移除第四介電薄膜材料的部分、在第四介電薄膜材料的部分上的第二介電薄膜材料的部分以及在第二介電薄膜材料的部分上的第二整平介電材料的部分以形成帶有第三開口的第四薄膜介電層、第二薄膜介電層以及第二整平介電層，其中第三開口暴露出線路基板的第二側上的第二線路層的至少一部分。
基於上述，本發明的電路板結構的重佈線結構具有比線路基板中的線路層更為精細且分布密度更密的重佈線層，而使具有精細間距的導電端子的晶片可以直接安裝在電路板結構的重佈線結構上。此外，藉由在電路板結構的線路基板上形成整平介電層，然後在其上形成重佈線層，可使線路基板上的導電接墊不會受到整平製程的影響而產生裂紋或毛化，同時亦可降低所得結構的總厚度變異值，以利後續對於平整度要求較高的重佈線層製程進行。另外，在電路板結構的線路基板的一側上形成重佈線結構的同時，在線路基板的相對側上形成一定層數（或相應層數）的介電薄膜材料，可抑制整體結構的翹曲並有利於改善電路板結構的電性效能及可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1J是依照本發明的一些實施例的電路板結構的製作方法的剖面示意圖。參照圖1A，提供線路基板110。線路基板110可為單層線路基板、雙層線路基板或多層線路基板。在一些實施例中，線路基板110可包括核心層111、分別形成在核心層111上的第一介電層112A與第二介電層112B、分別形成在第一介電層112A與第二介電層112B中/上的第一線路層113A與第二線路層113B、以及貫穿核心層111以與第一線路層113A及第二線路層113B連接的核心導電穿孔114。舉例來說，核心層111具有彼此相對的第一側111a及第二側111b，第一介電層112A及第一線路層113A形成在核心層111的第一側111a上並可統稱為第一線路結構115A，而形成在核心層111的第二側111b上的第二介電層112B及第二線路層113B可統稱為第二線路結構115B。
核心層111的材料可以是比第一介電層112A及/或第二介電層112B的材料更硬的介電材料，以作為線路基板110整體的結構支撐。核心層111可以是單一的介電材料或是多種不同的介電材料之堆疊。位於第一側111a上的第一介電層112A的材料與層數可與位於第二側111b上的第二介電層112B基本相同。在一些實施例中，第一介電層112A與第二介電層112B也可使用不同的介電材料及/或具有不同的層數。位於第一側111a上的第一線路層113A的材料與層數可與位於第二側111b上的第二線路層113B基本相同或者也可使用不同的導電材料及/或具有不同的層數。本發明並不限制第一線路層113A及第二線路層113B的層數。第一線路層113A及第二線路層113B中的每一者可包括導電線、導電通孔、導電接墊等。在一些實施例中，部分的第一線路層113A（例如第一導電接墊113Ap）及部分的第二線路層113B（例如第二導電接墊113Bp）可分別形成於第一介電層112A的外表面112At及第二介電層112B的外表面112Bt上以作為後續的電性連接之用。
核心導電穿孔114的兩端可分別與第一線路層113A及第二線路層113B直接接觸且電性連接，以提供在核心層111的相對兩側的垂直向的電性導通。在所繪示的實施例中，核心導電穿孔114為空心的，但在一些實施例中，核心導電穿孔114也可以是實心的鍍覆導電柱或是包裹絕緣材料的導電層。應當理解的是，圖1A所繪示的線路基板110僅作為說明示例，本發明的線路基板可以具有比線路基板110更多/更少的構件，並不限於此。
參照圖1B，分別在第一介電層112A及第二介電層112B上形成第一整平介電材料121A’及第二整平介電材料121B’。舉例來說，第一整平介電材料121A’及第二整平介電材料121B’可為包括絕緣樹脂及無機填料的材料（例如味之素增層膜（Ajinomoto Build-up Film，ABF））或其他適合的介電材料，並可例如使用層壓製程或其他適合的沉積製程來形成。第一導電接墊113Ap可被形成在第一介電層112A的外表面112At上的第一整平介電材料121A’埋入在其中。類似地，第二導電接墊113Bp亦可被形成在第二介電層112B的外表面112Bt上的第二整平介電材料121B’埋入在其中。
參照圖1C並參照圖1B，分別對第一整平介電材料121A’及第二整平介電材料121B’進行整平製程。整平製程可以是或可包括研磨製程（grinding process）或其他合適的減薄/平坦化製程。在整平製程後，分別形成經平坦化的第一整平介電材料121A”及經平坦化的第二整平介電材料121B”。在整平製程之後，第一導電接墊113Ap仍埋在經平坦化的第一整平介電材料121A”中而尚未被暴露出來，而第二導電接墊113Bp亦仍埋在第二整平介電材料121B”中未被暴露出來。經平坦化的第一整平介電材料121A”的最大厚度TA1大於第一導電接墊113Ap在第一介電層112A上的厚度TA2，而經平坦化的第二整平介電材料121B”的最大厚度TB1大於第二導電接墊113Bp在第二介電層112B上的厚度TB2。在一些實施例中，形成在第一導電接墊113Ap正上方的經平坦化的第一整平介電材料121A”的部分具有厚度TA1’，其中厚度TA1’的值不為零。形成在第二導電接墊113Bp正上方的經平坦化的第二整平介電材料121B”的部分具有厚度TB1’，其中厚度TB1’的值也不為零。
藉由在線路基板110的相對兩側上分別形成經平坦化的第一整平介電材料121A”及經平坦化的第二整平介電材料121B”，可降低所得結構的總厚度變異值（total thickness variation，TTV），以利後續對於平整度要求較高的重佈線層製程進行。此外，藉由形成經平坦化的第一整平介電材料121A”及經平坦化的第二整平介電材料121B”來達成降低總厚度變異值的需求，可使線路基板110的第一線路層113A及第二線路層113B不受到研磨製程或其他整平製程的影響而導致產生毛化或裂紋，而能保持其完整性。
參照圖1D並參照圖1C，分別在經平坦化的第一整平介電材料121A”及經平坦化的第二整平介電材料121B”上形成介電材料，其中所述介電材料可以是或可包括感光型介電材料（Photo-imageable dielectric，PID）或其他適合作為細線路介電層的材料，並可藉由例如層壓或其他合適的沉積製程來形成。接著，移除形成在經平坦化的第一整平介電材料121A”上的介電材料的部分以及在所述部分下方的經平坦化的第一整平介電材料121A”，以分別形成第一薄膜介電層122A及第一整平介電層121A。舉例來說，對形成在經平坦化的第一整平介電材料121A”上的介電材料與經平坦化的第一整平介電材料121A”進行鑽孔製程，以形成帶有開口OP1的第一薄膜介電層122A及有相應的開口OP2的第一整平介電層121A，其中這些開口OP1及OP2共同暴露出第一導電接墊113Ap的至少一部分，以利後續的電性連接。
舉例來說，第一整平介電層121A的最大厚度TA1大於第一薄膜介電層122A的最大厚度TA3，且經平坦化的第二整平介電材料121B”的最大厚度TB1大於第二介電薄膜材料122B’的最大厚度TB3。形成在經平坦化的第二整平介電材料121B”上的第二介電薄膜材料122B’則保持覆蓋經平坦化的第二整平介電材料121B”，而在此階段並不進行鑽孔製程。在一些實施例中，第一整平介電層121A的最大厚度TA1與經平坦化的第二整平介電材料121B”的最大厚度TB1相等，或者最大厚度TA1與TB1兩者之間的差異在約±5%之內。在一些實施例中，第一薄膜介電層122A的最大厚度TA3與第二介電薄膜材料122B’的最大厚度TB3相等，或者最大厚度TA3與TB3兩者之間的差異在約±5%之內。藉由將形成在線路基板110的相對兩側上各個介電層設計為相等或相近的厚度，如此對稱的配置方式可減輕在製造過程中所產生的熱膨脹係數的不匹配而造成的翹曲問題。
參照圖1E，可利用例如濺鍍製程或其他合適的沉積製程在第一薄膜介電層122A上共形地形成晶種層SD1。晶種層SD1可形成在第一薄膜介電層122A的上表面上並形成在開口OP1及OP2中以與被開口OP1及OP2暴露出來的第一導電接墊113Ap直接接觸。接著，可在晶種層SD1上利用微影製程來形成經圖案化的光阻層PR1，其中經圖案化的光阻層PR1具有開口OP3以暴露出部分的晶種層SD1。隨後，在經圖案化的光阻層PR1的開口OP3中及被經圖案化的光阻層PR1暴露出來的晶種層SD1上，利用例如電鍍製程或其他合適的沉積製程來形成導電材料CM1。
參照圖1F並參照圖1E，在形成導電材料CM1之後，可藉由合適的製程來移除經圖案化的光阻層PR1。接著，未被導電材料CM1覆蓋的晶種層SD1的部分可藉由合適的製程來移除，而形成第一重佈線層123A。如圖1F中的放大圖所示，第一重佈線層123A包括導電材料CM1以及下面的經圖案化的晶種層SD1’。在一些實施例中，第一重佈線層123A具有連接於第一導電接墊113Ap的通孔部分123Av、連接於通孔部分123Av的接墊部分123Ap、以及連接於接墊部分123Ap的線路部分123Aw，其中接墊部分123Ap與線路部分123Aw皆設置在第一薄膜介電層122A的上表面上，通孔部分123Av則是側向地被第一薄膜介電層122A和下面的第一整平介電層121A直接覆蓋。在一些實施例中，第一重佈線層123A的線寬/線距比第一線路層113A的線寬/線距更精細。舉例來說，設置在第一薄膜介電層122A的上表面上的接墊部分123Ap與線路部分123Aw中的任一者的厚度TA4小於形成在第一介電層112A上的第一導電接墊113Ap的厚度TA5。
參照圖1G，可藉由層壓製程或其他適合的沉積製程以分別在第一薄膜介電層122A及第二介電薄膜材料122B’上形成第三介電薄膜材料124A’及第四介電薄膜材料124B’。第三介電薄膜材料124A’可覆蓋形成在第一薄膜介電層122A上的第一重佈線層123A。舉例來說，第三介電薄膜材料124A’及第四介電薄膜材料124B’的材料可以於第一薄膜介電層122A及第二介電薄膜材料122B’的材料相同或相似，因此在第一薄膜介電層122A和第三介電薄膜材料124A’之間的介面以及在第二介電薄膜材料122B’和第四介電薄膜材料124B’之間的介面可能存在也可能不存在，故使用虛線表示這些介面可能存在或不存在。在一些實施例中，第三介電薄膜材料124A’的最大厚度TA6與第四介電薄膜材料124B’的最大厚度TB6相等，或者最大厚度TA6與TB6兩者之間的差異在約±5%之內。
參照圖1H並參照圖1G，移除部分的第三介電薄膜材料124A’而形成具有開口的第三薄膜介電層124A，其中第三薄膜介電層124A的開口暴露出部分的第一重佈線層123A，以利後續電性連接。第三薄膜介電層124A可藉由微影蝕刻製程或其他適合的移除製程來在預定的位置形成開口。接著，可在第三薄膜介電層124A上形成第二重佈線層125A。第二重佈線層125A的形成方式可類似於第一重佈線層123A的形成方式，故於此便不再贅述。如圖1H的放大圖中所示，第二重佈線層125A包括連接於第一重佈線層123A的接墊部分123Ap的通孔部分125Av以及連接於通孔部分125Av的接墊部分125Ap。在一些實施例中，第二重佈線層125A的通孔部分125Av比第一重佈線層123A的通孔部分123Av更精細（例如高度與寬度皆較小）。第二重佈線層125A的接墊部分125Ap與第一重佈線層123A的接墊部分123Ap可比線路基板110的第一導電接墊113Ap的厚度更薄。舉例來說，第二重佈線層125A可被稱為是細線路，而線路基板110中的線路層113A可被稱為是粗線路。
隨後，可在第三薄膜介電層124A上形成第五薄膜介電層126A並在第四介電薄膜材料124B’上形成第六介電薄膜材料126B’。第五薄膜介電層126A的材料可與下面的第三薄膜介電層124A的材料相同或相似，且第四介電薄膜材料124B’和第六介電薄膜材料126B’亦可是相同或相似的材料，故以虛線表示其兩者之間的介面。在一些實施例中，第五薄膜介電層126A的最大厚度TA7與第六介電薄膜材料126B’的最大厚度TB7相等，或者最大厚度TA7與TB7兩者之間的差異在約±5%之內。在一些實施例中，第一薄膜介電層122A、122A第三薄膜介電層124A及第五薄膜介電層126A三者之最大厚度TA8與第二介電薄膜材料122B’、第四介電薄膜材料124B’及第六介電薄膜材料126B’三者之最大厚度TB8相等，或者最大厚度TA8與TB8兩者之間的差異在約±5%之內。由於在對線路基板110的第一側110a進行重佈線結構製作時，亦同時在線路基板110的第二側110b堆疊一定層數（或相應層數）的介電薄膜材料，且第一側110a及第二側110b該兩側上各個介電層設計為相等或相近的厚度，如此對稱的配置方式能有效降低在形成重佈線結構中的介電薄膜材料時產生的熱膨脹係數的不匹配而造成的翹曲問題，進而使得在進行重佈線結構製作時，整體結構還能保持一定的平整度，從而改善重佈線結構的電性效能。
在一些實施例中，第五薄膜介電層126A可具有開口以暴露出部分的第二重佈線層125A，以利後續電性連接。第五薄膜介電層126A的形成方式可類似於第三薄膜介電層124A的形成方式，故於此便不再贅述。可利用形成第二重佈線層125A及第三薄膜介電層124A的方式在第五薄膜介電層126A中/上形成更多的薄膜介電層及重佈線層。亦可以在第六介電薄膜材料126B’上堆疊更多層的介電薄膜材料。舉例來說，可在線路基板110的第二側110b上堆疊與線路基板110的第一側110a上相同層數的薄膜介電層或是在線路基板110的第二側110b上堆疊比線路基板110的第一側110a上略少層數的薄膜介電層。應當理解的是，圖1H僅為示例，本發明並不限制薄膜介電層及重佈線層的層數，其可視線路設計需求而增加或減少。在一些實施例中，如圖1H所示，可在第五薄膜介電層126A上形成頂部重佈線層127A（例如包括導電接墊），以作為與具有精細間距的導電端子的晶片（未繪示）電性連接。
舉例來說，設置在線路基板110的第一側110a上的第一整平介電層121A、第一薄膜介電層122A、第一重佈線層123A、第三薄膜介電層124A、第二重佈線層125A、第五薄膜介電層126A以及頂部重佈線層127A可統稱為重佈線結構120A。相較於連接至重佈線結構120A下方的線路基板110的第一線路結構115A，重佈線結構120A的整體的厚度比第一線路結構115A的整體厚度更薄，重佈線結構120A中每一重佈線層的單位面積的分布密度比第一線路結構115A中的任一線路層的單位面積的分布密度更密且線寬/線距更精細，以此配置方式有利於使重佈線結構120A與具有精細間距的導電端子的晶片（未繪示）電性連接。
參照圖1I並參照圖1H，移除部分的經平坦化的第二整平介電材料121B”、第二介電薄膜材料122B’、第四介電薄膜材料124B’及第六介電薄膜材料126B’，以分別形成帶有開口OP4的第二整平介電層121B、第二薄膜介電層122B、第四薄膜介電層124B及第六薄膜介電層126B。第二整平介電層121B、第二薄膜介電層122B、第四薄膜介電層124B及第六薄膜介電層126B可統稱為介電結構120B，其中介電結構120B中可不具有導電線路。舉例來說，可利用鑽孔製程、蝕刻製程、其組合或其他合適的移除製程以在線路基板110的第二側110b上形成貫穿各個介電材料的開口OP4，其中開口OP4暴露出第二導電接墊113Bp的至少一部分以作為後續電性連接。在一些實施例中，線路基板110的最大厚度110T比重佈線結構120A的最大厚度120AT更厚，而重佈線結構120A的最大厚度120AT比介電結構120B的最大厚度120BT更厚。應當理解的是，各結構的厚度皆可視產品需求進行調整，本發明並不限於此。
參照圖1J，在被介電結構120B的開口OP4暴露出來的第二導電接墊113Bp上形成表面處理層123B，以利在其上形成導電端子（未繪示；例如錫球）。表面處理層123B可包括利用化學鍍鎳鈀浸金（Electroless Nickel Electroless Palladium Immersion Gold，ENEPIG）技術形成的薄膜，以增加後續與導電端子之間的鍵合可靠性。亦可使用其他合適的製程來形成表面處理層123B。值得說明的是，介電結構120B可直接作為防焊層（solder resist layer），故在形成導電端子前無需形成額外的防焊層。至此，電路板結構100的製作即已大致完成。
綜上所述，本發明的電路板結構包括線路基板，並在線路基板的相對兩側上分別形成重佈線結構及介電結構，其中重佈線結構具有比線路基板中的線路層更為精細且分布密度更密的重佈線層，而使具有精細間距的導電端子的晶片可以直接安裝在電路板結構的重佈線結構上。此外，藉由在電路板結構的線路基板上形成整平介電層，然後在其上形成重佈線層，可使線路基板上的導電接墊不會受到整平製程的影響而產生裂紋或毛化，同時亦可降低所得結構的總厚度變異值，以利後續對於平整度要求較高的重佈線層製程進行。另外，在線路基板的一側上形成重佈線結構的同時，在線路基板的相對側上形成一定層數（或相應層數）的介電薄膜材料，可抑制整體結構的翹曲並有利於改善電路板結構的電性效能及可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:電路板結構
110:線路基板
110a、111a:第一側
110b、111b:第二側
110T、120AT、120BT、TA1、TB1、TA3、TB3、TA6、TB6、TA7、TB7、TA8、TB8:最大厚度
111:核心層
112A:第一介電層
112At、112Bt:外表面
112B:第二介電層
113A:第一線路層
113Ap:第一導電接墊
113B:第二線路層
113Bp:第二導電接墊
114:核心導電穿孔
115A:第一線路結構
115B:第二線路結構
120A:重佈線結構
120B:介電結構
121A:第一整平介電層
121A’:第一整平介電材料
121A”:經平坦化的第一整平介電材料
121B:第二整平介電層
121B’:第二整平介電材料
121B”:經平坦化的第二整平介電材料
122A:第一薄膜介電層
122B:第二薄膜介電層
122B’:第二介電薄膜材料
123A:第一重佈線層
123Ap:接墊部分
123Av:通孔部分
123Aw:線路部分
123B:表面處理層
124A:第三薄膜介電層
124A’:第三介電薄膜材料
124B:第四薄膜介電層
124B’:第四介電薄膜材料
125A:第二重佈線層
125Ap:接墊部分
125Av:通孔部分
126A:第五薄膜介電層
126B:第六薄膜介電層
126B’:第六介電薄膜材料
127A:頂部重佈線層
CM1:導電材料
OP1、OP2、OP3、OP4:開口
PR1:經圖案化的光阻層
SD1:晶種層
SD1’:經圖案化的晶種層
TA1’、TA2、TB1’、TB2、TA4、TA5:厚度
圖1A至圖1J是依照本發明的一些實施例的電路板結構的製作方法的剖面示意圖。
100:電路板結構
110:線路基板
110a:第一側
110b:第二側
111:核心層
112A:第一介電層
112B:第二介電層
113A:第一線路層
113B:第二線路層
113Bp:第二導電接墊
115A:第一線路結構
115B:第二線路結構
120A:重佈線結構
120B:介電結構
121A:第一整平介電層
121B:第二整平介電層
122A:第一薄膜介電層
122B:第二薄膜介電層
123A:第一重佈線層
123B:表面處理層
124A:第三薄膜介電層
124B:第四薄膜介電層
125A:第二重佈線層
126A:第五薄膜介電層
126B:第六薄膜介電層
127A:頂部重佈線層
OP4:開口
Claims (12)
- 一種電路板結構，包括：線路基板，具有彼此相對的第一側及第二側且包括設置在所述第一側的第一線路層及設置在所述第二側的第二線路層；重佈線結構，設置在所述線路基板的所述第一側並電性連接至所述線路基板，所述重佈線結構包括：第一整平介電層，覆蓋所述線路基板的所述第一線路層；第一薄膜介電層，設置在所述第一整平介電層上，所述第一薄膜介電層的材料與所述第一整平介電層的材料不同；及第一重佈線層，設置在所述第一薄膜介電層上，且所述第一重佈線層的通孔部分貫穿所述第一薄膜介電層及所述第一整平介電層以與所述線路基板的所述第一線路層接觸；以及介電結構，設置在所述線路基板的所述第二側並包括設置在所述線路基板的所述第二線路層下的第二整平介電層。
- 如請求項1所述的電路板結構，其中所述介電結構還包括：第二薄膜介電層，設置在所述第二整平介電層下，所述第二薄膜介電層的材料與所述第二整平介電層的材料不同。
- 如請求項2所述的電路板結構，其中所述第一薄膜介電層的最大厚度與所述第二薄膜介電層的最大厚度相等或兩者之間的差異在約±5%之內。
- 如請求項1所述的電路板結構，其中所述第一整平介電層的厚度大於所述第一薄膜介電層的厚度。
- 如請求項1所述的電路板結構，其中所述重佈線結構的所述第一重佈線層的線寬及線距比所述線路基板的所述第一線路層的線寬及線距更精細。
- 如請求項1所述的電路板結構，其中所述重佈線結構還包括：第二重佈線層，設置於所述第一重佈線層上並電性連接至所述第一重佈線層，所述第二重佈線層的通孔部分比所述第一重佈線層的通孔部分更精細。
- 一種電路板結構的製造方法，包括：在線路基板的彼此相對的第一側和第二側上分別形成第一整平介電材料及第二整平介電材料，其中所述線路基板包括設置在所述第一側上的第一線路層以及設置在所述第二側上的第二線路層；對所述第一整平介電材料及所述第二整平介電材料分別進行整平製程，其中所述第一整平介電材料及所述第二整平介電材料的厚度被減薄；在所述整平製程後，在所述第一整平介電材料及所述第二整平介電材料上分別形成第一薄膜介電層及第二介電薄膜材料，其中所述第一薄膜介電層的厚度小於所述第一整平介電材料的厚度，且所述第二介電薄膜材料的厚度小於所述第二整平介電材料 的厚度；移除所述第一薄膜介電層的部分以及在所述第一薄膜介電層的所述部分下的所述第一整平介電材料的部分，以形成帶有第一開口的所述第一薄膜介電層及第一整平介電層；以及在所述第一薄膜介電層上與所述第一開口中形成第一重佈線層以與在所述線路基板的所述第一側上的所述第一線路層接觸。
- 如請求項7所述的電路板結構的製造方法，其中在所述整平製程後，所述線路基板的所述第一側上的所述第一線路層保持被所述第一整平介電材料覆蓋。
- 如請求項7所述的電路板結構的製造方法，其中所述整平製程包括研磨製程。
- 如請求項7所述的電路板結構的製造方法，其中所述移除所述第一薄膜介電層的所述部分以及在所述第一薄膜介電層的所述部分下的所述第一整平介電材料的所述部分包括利用鑽孔製程形成所述第一開口。
- 如請求項7所述的電路板結構的製造方法，還包括：分別在所述第一重佈線層上以及所述第二介電薄膜材料上形成第三介電薄膜材料及第四介電薄膜材料；移除部分的所述第三介電薄膜材料以形成帶有第二開口的第三薄膜介電層，其中所述線路基板的所述第二側上的所述第二線路層保持被所述第二整平介電材料覆蓋；以及在所述第三薄膜介電層上及所述第二開口中形成第二重佈線 層。
- 如請求項11所述的電路板結構的製造方法，還包括：移除所述第四介電薄膜材料的部分、在所述第四介電薄膜材料的所述部分上的所述第二介電薄膜材料的部分以及在所述第二介電薄膜材料的所述部分上的所述第二整平介電材料的部分以形成帶有第三開口的第四薄膜介電層、第二薄膜介電層以及第二整平介電層，其中所述第三開口暴露出所述線路基板的所述第二側上的所述第二線路層的至少一部分。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111102869A TWI781049B (zh) | 2022-01-24 | 2022-01-24 | 電路板結構及其製作方法 |
| US17/684,421 US11943877B2 (en) | 2022-01-24 | 2022-03-02 | Circuit board structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111102869A TWI781049B (zh) | 2022-01-24 | 2022-01-24 | 電路板結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI781049B true TWI781049B (zh) | 2022-10-11 |
| TW202332327A TW202332327A (zh) | 2023-08-01 |
Family
ID=85462511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111102869A TWI781049B (zh) | 2022-01-24 | 2022-01-24 | 電路板結構及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11943877B2 (zh) |
| TW (1) | TWI781049B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI826060B (zh) * | 2022-10-21 | 2023-12-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
| TWI829396B (zh) * | 2022-10-21 | 2024-01-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
| TWI846336B (zh) * | 2023-02-18 | 2024-06-21 | 大陸商芯愛科技（南京）有限公司 | 封裝基板及其製法 |
| TWI850976B (zh) * | 2023-01-17 | 2024-08-01 | 大陸商芯愛科技（南京）有限公司 | 電子封裝件及其封裝基板與製法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202027247A (zh) * | 2019-01-08 | 2020-07-16 | 胡迪群 | 具高密度線路的基板結構及其製法 |
| CN112086443A (zh) * | 2019-06-14 | 2020-12-15 | 台湾积体电路制造股份有限公司 | 封装体及其形成方法 |
Family Cites Families (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4119205B2 (ja) * | 2002-08-27 | 2008-07-16 | 富士通株式会社 | 多層配線基板 |
| JP4199198B2 (ja) * | 2003-01-16 | 2008-12-17 | 富士通株式会社 | 多層配線基板およびその製造方法 |
| WO2006070807A1 (ja) * | 2004-12-28 | 2006-07-06 | Ngk Spark Plug Co., Ltd. | 配線基板及び配線基板の製造方法 |
| TW200730042A (en) * | 2005-10-14 | 2007-08-01 | Ibiden Co Ltd | Method for manufacturing high-dielectric sheet |
| WO2008105867A1 (en) * | 2007-01-02 | 2008-09-04 | Ormet Circuits, Inc. | Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias |
| JP5217640B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | プリント配線板の製造方法およびプリント基板ユニットの製造方法 |
| JP2009290135A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板の製造方法および導電性接合剤 |
| JP5547615B2 (ja) * | 2010-11-15 | 2014-07-16 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| TWI484600B (zh) | 2012-08-15 | 2015-05-11 | Unimicron Technology Corp | 無核心封裝基板及其製法 |
| TW201513753A (zh) | 2013-09-26 | 2015-04-01 | Unimicron Technology Corp | 電路板的製造方法 |
| JP6324876B2 (ja) | 2014-07-16 | 2018-05-16 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| JP2016058472A (ja) * | 2014-09-08 | 2016-04-21 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
| TWI712344B (zh) | 2017-08-18 | 2020-12-01 | 景碩科技股份有限公司 | 可做電性測試的多層電路板及其製法 |
| TWI651022B (zh) | 2017-10-13 | 2019-02-11 | 欣興電子股份有限公司 | 多層線路結構及其製作方法 |
| US10888001B2 (en) * | 2018-06-08 | 2021-01-05 | Unimicron Technology Corp. | Circuit carrier board structure and manufacturing method thereof |
| US10999939B2 (en) * | 2018-06-08 | 2021-05-04 | Unimicron Technology Corp. | Circuit carrier board and manufacturing method thereof |
| JP2019220601A (ja) * | 2018-06-21 | 2019-12-26 | イビデン株式会社 | プリント配線板 |
| US10867947B2 (en) * | 2018-11-29 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of manufacturing the same |
| US11282761B2 (en) * | 2018-11-29 | 2022-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of manufacturing the same |
| US10971446B2 (en) * | 2018-11-30 | 2021-04-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
| KR102775991B1 (ko) * | 2019-03-27 | 2025-03-07 | 삼성전자주식회사 | 반도체 패키지 |
| US10978417B2 (en) * | 2019-04-29 | 2021-04-13 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
| US11101203B2 (en) * | 2019-07-31 | 2021-08-24 | Advanced Semiconductor Engineering, Inc. | Wiring structure comprising intermediate layer including a plurality of sub-layers |
| US11062985B2 (en) * | 2019-08-01 | 2021-07-13 | Advanced Semiconductor Engineering, Inc. | Wiring structure having an intermediate layer between an upper conductive structure and conductive structure |
| US11439022B2 (en) * | 2019-09-02 | 2022-09-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
| KR102268389B1 (ko) * | 2019-09-11 | 2021-06-23 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 안테나 모듈 |
| DE102020105134A1 (de) * | 2019-09-27 | 2021-04-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiterpackage und herstellungsverfahren |
| US11282779B2 (en) * | 2019-09-27 | 2022-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and fabricating method thereof |
| US11355428B2 (en) * | 2019-09-27 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package |
| US11410968B2 (en) * | 2019-10-18 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
| US11276660B2 (en) * | 2019-11-27 | 2022-03-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package having a core substrate and an embedded component in the core substrate |
| US11232998B2 (en) * | 2019-12-31 | 2022-01-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
| US11817325B2 (en) * | 2020-01-17 | 2023-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing a semiconductor package |
| US11228088B2 (en) * | 2020-02-07 | 2022-01-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
| US11482484B2 (en) * | 2020-02-27 | 2022-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Symmetrical substrate for semiconductor packaging |
| CN113314505A (zh) * | 2020-02-27 | 2021-08-27 | 台湾积体电路制造股份有限公司 | 半导体封装及其制造方法 |
| US11594498B2 (en) * | 2020-04-27 | 2023-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method |
| US11664350B2 (en) * | 2020-05-20 | 2023-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
| US11355463B2 (en) * | 2020-05-20 | 2022-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method |
| DE102020124229A1 (de) * | 2020-05-20 | 2021-11-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und verfahren |
| US11581281B2 (en) * | 2020-06-26 | 2023-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Packaged semiconductor device and method of forming thereof |
| US11348874B2 (en) * | 2020-07-08 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and forming methods thereof |
| US11398419B2 (en) * | 2020-07-16 | 2022-07-26 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
| US11705378B2 (en) * | 2020-07-20 | 2023-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of forming the same |
| US11532582B2 (en) * | 2020-08-25 | 2022-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device package and method of manufacture |
| US20220069489A1 (en) * | 2020-08-28 | 2022-03-03 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
| US11842935B2 (en) * | 2021-02-18 | 2023-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a reconstructed package substrate comprising substrates blocks |
| US11837567B2 (en) * | 2021-02-26 | 2023-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method of forming thereof |
| US11756945B2 (en) * | 2021-02-26 | 2023-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device package and methods of manufacture |
| US11817380B2 (en) * | 2021-02-26 | 2023-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method of forming same |
| US11587916B2 (en) * | 2021-03-04 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
| KR20220135442A (ko) * | 2021-03-30 | 2022-10-07 | 삼성전기주식회사 | 연결구조체 내장기판 및 이를 포함하는 기판구조체 |
| US11658134B2 (en) * | 2021-03-30 | 2023-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor structure, semiconductor package and fabrication method thereof |
| US12211779B2 (en) * | 2021-04-16 | 2025-01-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package having multiple substrates |
| TWI787805B (zh) * | 2021-05-04 | 2022-12-21 | 矽品精密工業股份有限公司 | 電子模組及其製法與電子封裝件 |
| TWI754586B (zh) * | 2021-05-04 | 2022-02-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| US11516910B1 (en) * | 2021-07-09 | 2022-11-29 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
| US11848234B2 (en) * | 2021-08-26 | 2023-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method comprising formation of redistribution structure and interconnecting die |
| US11935761B2 (en) * | 2021-08-27 | 2024-03-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method of forming thereof |
-
2022
- 2022-01-24 TW TW111102869A patent/TWI781049B/zh active
- 2022-03-02 US US17/684,421 patent/US11943877B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202027247A (zh) * | 2019-01-08 | 2020-07-16 | 胡迪群 | 具高密度線路的基板結構及其製法 |
| CN112086443A (zh) * | 2019-06-14 | 2020-12-15 | 台湾积体电路制造股份有限公司 | 封装体及其形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI826060B (zh) * | 2022-10-21 | 2023-12-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
| TWI829396B (zh) * | 2022-10-21 | 2024-01-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
| US12160953B2 (en) | 2022-10-21 | 2024-12-03 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
| TWI850976B (zh) * | 2023-01-17 | 2024-08-01 | 大陸商芯愛科技（南京）有限公司 | 電子封裝件及其封裝基板與製法 |
| TWI846336B (zh) * | 2023-02-18 | 2024-06-21 | 大陸商芯愛科技（南京）有限公司 | 封裝基板及其製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202332327A (zh) | 2023-08-01 |
| US11943877B2 (en) | 2024-03-26 |
| US20230240023A1 (en) | 2023-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI781049B (zh) | 電路板結構及其製作方法 | |
| JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
| JP4452222B2 (ja) | 多層配線基板及びその製造方法 | |
| JP3591524B2 (ja) | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ | |
| TWI479971B (zh) | 佈線板，其製造方法及具有佈線板之半導體裝置 | |
| US20120210576A1 (en) | Printed circuit board and method of manufacturing the same | |
| WO2011089936A1 (ja) | 機能素子内蔵基板及び配線基板 | |
| WO2004006331A1 (ja) | 多層配線回路モジュール及びその製造方法 | |
| US7390688B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN101409238A (zh) | 无核层封装基板的制作方法 | |
| JP2001320150A (ja) | スタンパを使った配線基板の製造方法及び配線基板 | |
| JP2015207580A (ja) | 配線基板およびその製造方法 | |
| JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| CN116528454A (zh) | 电路板结构及其制作方法 | |
| KR20190026993A (ko) | 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법 | |
| CN110391206B (zh) | 封装结构及其形成方法 | |
| CN119314952A (zh) | 一种玻璃基板结构、半导体封装结构及其制造方法 | |
| TWI765647B (zh) | 封裝載板及其製作方法 | |
| JP2000022331A (ja) | ビルドアップ多層基板の配線パターン形成方法 | |
| CN111834232B (zh) | 一种无特征层结构的转接载板及其制造方法 | |
| TWI411072B (zh) | 晶片級封裝基板及其製法 | |
| TWI890413B (zh) | 線路板結構及其製造方法 | |
| JP2005302968A (ja) | 配線基板 | |
| CN100553405C (zh) | 制作电路板的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |