TWI780908B - 環形振盪器電路及資訊處理裝置 - Google Patents

Abstract

本發明主要揭示一種環形振盪器電路，其基礎上包含一第一偏置單元、一第二偏置單元以及一環形振盪器單元，其中該第一偏置單元依據一電源電壓產生一第一偏置電壓與一第二偏置電壓，且該第二偏置單元依據該電源電壓以及所述第一偏置電壓而產生一第一工作電壓與一第二工作電壓。並且，該環形振盪器單元耦接該電源電壓與該接地端，且同時耦接傳送自該第一偏置單元的該第二偏置電壓以及傳送自該第二偏置單元的該第一工作電壓和該第二工作電壓。依據本發明之設計，該環形振盪器單元包括N個級聯的反相器，且所述第一工作電壓供電至各所述反相器的一第一偏置端，而所述第二工作電壓則供電至各所述反相器的一第二偏置端。如此設計，各所述反相器不由電子晶片的電源電壓所偏置，因此由第N個反相器所輸出的時鐘信號的頻率不受電源電壓和溫度的影響，從而保持時鐘信號的頻率的穩定。

Description

環形振盪器電路及資訊處理裝置

本發明係關於振盪器之技術領域，尤指具低溫度漂移係數和低電源漂移係數的一種環形振盪器電路。

已知，電子振盪器(electronic oscillator)是用來產生具有周期性的類比訊號(如弦波、方波、或三角波)的一種特殊電子電路，目前已經被廣泛地應用在積體電路晶片(即，電子晶片)之中，用以提供一時鐘信號，使該電子晶片內的電路單元依據所述時鐘信號而協同工作。

圖1顯示習知的一種環形振盪器(Ring oscillator)電路的電路拓樸圖。如圖1所示，電子工程師都知道，習知的環形振盪器電路1a包括N個級聯的反相器11a，其中N為大於或等於3的奇數，且第1個反相器11a與第N個反相器11a首尾級聯。在滿足巴克豪森準則(Barkhausen criterion)的情況下，該環形振盪器電路1a起振從而輸出一時鐘信號CLK。並且，該時鐘信號CLK的頻率可利用下式(a)表示：

·········································· (a)

於上式(a)中，N為所述反相器11a的數量，且Td為單個反相器11a的延遲時間。更詳細地說明，如圖1所示，所述反相器11a包括互相疊接的一P型MOSFET元件111a與一N型MOSFET元件112a。因此，該時鐘信號CLK的頻率可利用下式(b)表示：

································ (b)

於上式(b)中，Ceff為反相器11a的輸入輸出節點等效電容，VDD為電子晶片的第一電源電壓(通常為高電壓)，VSS為為電子晶片的第二電源電壓(通常為接地或相對於VDD的低電壓)，且I為反相器11a的工作電流。進一步地，由式(a)與式(b)可發現，工作電壓(或稱電源電壓)與工作電流的漂移必然對時鐘信號CLK的頻率造成顯著影響。值得注意的是，在電子晶片工作時，受到信號耦合、雜訊、晶片片自發熱等影響，工作電壓和工作溫度難以避免的會發生變化，進而導致時鐘信號CLK的頻率產生偏移，使得該電子晶片內的電路單元無法完美地實現協同工作，導致電子晶片出現工作異常。

由上述說明可知，本領域亟需具低溫度漂移係數和低電源漂移係數的一種環形振盪器電路。

本發明之主要目的在於提供一種環形振盪器電路，其基礎上包含一第一偏置單元、一第二偏置單元以及一環形振盪器單元，其中該第一偏置單元依據一電源電壓產生一第一偏置電壓與一第二偏置電壓，且該第二偏置單元依據該電源電壓以及所述第一偏置電壓而產生一第一工作電壓與一第二工作電壓。並且，該環形振盪器單元耦接該電源電壓與該接地端，且同時耦接傳送自該第一偏置單元的該第二偏置電壓以及傳送自該第二偏置單元的該第一工作電壓和該第二工作電壓。依據本發明之設計，該環形振盪器單元包括N個級聯的反相器，且所述第一工作電壓供電至各所述反相器的一第一偏置端，而所述第二工作電壓則供電至各所述反相器的一第二偏置端。如此設計，各所述反相器不由電子晶片的電源電壓所偏置，因此由第N個反相器所輸出的時鐘信號的頻率不受電源電壓和溫度的影響，從而保持時鐘信號的頻率的穩定。

為達成上述目的，本發明提出所述環形振盪器電路路的實施例，其包括：

一第一偏置單元，耦接一電源電壓和一接地端，用以產生一第一偏置電壓與一第二偏置電壓；

一第二偏置單元，耦接傳送自該第一偏置單元的該第一偏置電壓、該電源電壓和該接地端，用以產生一第一工作電壓與一第二工作電壓；以及

一環形振盪器單元，耦接傳送自該第一偏置單元的該第二偏置電壓、傳送自該第二偏置單元的該第一工作電壓以及該第二工作電壓、該電源電壓、與該接地端，且包括N個級聯的反相器，其中N為大於或等於3的奇數，且第1個所述反相器與第N個所述反相器首尾級聯；

其中，所述第一工作電壓供電至各個所述反相器的一第一偏置端，且所述第二工作電壓供電至各個所述反相器的一第二偏置端。

在一實施例中，本發明之所述環形振盪器電路更包括：一啟動單元，其耦接該電源電壓和該接地端，用以啟動該第一偏置單元。

在一實施例中，該第二偏置單元包括：

一第一P型MOSFET元件，其一源極端耦接該電源電壓，且其一閘極端耦接該第一偏置電壓；

一第一N型MOSFET元件，其一汲極端耦接該第一P型MOSFET元件的一汲極端，且其一源極端耦接該接地端；其中，該第一N型MOSFET元件的該汲極端還耦接其一閘極端；

一第二P型MOSFET元件，其一源極端耦接該電源電壓，且其一閘極端耦接該第一偏置電壓；以及

一第二N型MOSFET元件，其一汲極端耦接該第二P型MOSFET元件的一汲極端，且其一源極端耦接該接地端；其中，該第二N型MOSFET元件的該汲極端還耦接其一閘極端。

在一實施例中，該啟動單元包括：

一第三P型MOSFET元件，其一源極端耦接該電源電壓，且其一閘極端透過一第一電阻而耦接該接地端；

一第三N型MOSFET元件，其一汲極端耦接該第三P型MOSFET元件的一汲極端，且其一源極端耦接該接地端；

一第四P型MOSFET元件，其一源極端耦接該電源電壓；

一第四N型MOSFET元件，其一汲極端耦接該第四P型MOSFET元件的一汲極端，其一源極端耦接該接地端，且其一閘極端耦接該第三N型MOSFET元件的一閘極端；其中，該第四N型MOSFET元件的該汲極端還耦接其所述閘極端；以及

一第五N型MOSFET元件，其一汲極端耦接該第四P型MOSFET元件的一閘極端，其一源極端耦接該接地端，且其一閘極端耦接該第三P型MOSFET元件的該汲極端與該第三N型MOSFET元件的該汲極端之間的一第一共接點。

在一可行實施例中，該第一偏置單元包括：

一第五P型MOSFET元件，其一源極端耦接該電源電壓；

一第六N型MOSFET元件，其一汲極端耦接該第五P型MOSFET元件的一汲極端，其一源極端耦接該接地端，且其一閘極端耦接其所述汲極端；

一第六P型MOSFET元件，其一源極端耦接該電源電壓，其一閘極端耦接該第五P型MOSFET元件的一閘極端；其中，該第五N型MOSFET元件的該汲極端與該第四P型MOSFET元件的該閘極端之間的一第二共接點係耦接至該第六P型MOSFET元件的該閘極端與該第五P型MOSFET元件的該閘極端之間的一第三共接點，且該第六P型MOSFET元件的一汲極端耦接該第三共接點；

至少一第七N型MOSFET元件，其中，各所述第七N型MOSFET元件的一汲極端耦接該第六P型MOSFET元件的該汲極端，且其一源極端透過一第二電阻而耦接該接地端；其中，各所述第七N型MOSFET元件的一閘極端耦接該第六N型MOSFET元件的該閘極端。

在另一可行實施例中，該第一偏置單元包括：

一第五P型MOSFET元件，其一源極端耦接該電源電壓；

一第六P型MOSFET元件，其一源極端耦接該電源電壓，其一閘極端耦接該第五P型MOSFET元件的一閘極端；其中，該第五N型MOSFET元件的該汲極端與該第四P型MOSFET元件的該閘極端之間的一第二共接點係耦接至該第六P型MOSFET元件的該閘極端與該第五P型MOSFET元件的該閘極端之間的一第三共接點；

一運算放大器，具有一正輸入端、一負輸入端和一輸出端，並以其所述正輸入端耦接該第六P型MOSFET元件的一汲極端，以其所述負輸入端耦接該第五P型MOSFET元件的一汲極端，且以其所述輸出端同時耦接該第三共接點；

一第一BJT元件，其一射極端耦接該運算放大器的該負輸入端，且其一集極端與一基極端皆耦接該接地端；

至少一第二BJT元件，其中各所述第二BJT元件之一射極端係透過一第二電阻耦接該第六P型MOSFET元件的該汲極端，且其一集極端與一基極端皆耦接該接地端。

在一實施例中，該環形振盪器單元更包括：

一第緩衝器，其一輸入端耦接該第一N型MOSFET元件的該源極端以接收所述第一工作電壓，且以其一輸出端輸出一第一緩衝工作電壓；

一第二緩衝器，其一輸入端耦接該第二N型MOSFET元件的該源極端以接收所述第二工作電壓，且以其一輸出端傳送一第二緩衝工作電壓；

一第一主動負載，其一第一端耦接該第一緩衝器的該輸出端；

一第一主動元件，具有一第一端、一第二端與一第三端，其中該第一端耦接該第六N型MOSFET元件的該閘極端和所述第七N型MOSFET元件的該閘極端之間的一第四共接點，該第二端耦接該主動負載的一第二端，且該第三端耦接該接地端；

一第二主動負載，其一第一端耦接該第二緩衝器的該輸出端；

一第二主動元件，具有一第一端、一第二端與一第三端，其中該第一端耦接該第三共接點，該第二端耦接該第二主動負載的一第二端，且該第三端耦接該電源電壓；

N個第一偏置電壓傳送元件，其中，各所述第一偏置電壓傳送元件具有一第一端、一第二端與一第三端，該第一端耦接該第一主動元件的該第二端，該第二端耦接所述反相器的該第一偏置端，且該第三端耦接該第一緩衝器的該輸出端；

N個第二偏置電壓傳送元件，其中，各所述第二偏置電壓傳送元件具有一第一端、一第二端與一第三端，該第一端耦接該第二主動元件的該第二端，該第二端耦接所述反相器的該第二偏置端，且該第三端耦接該第二緩衝器的該輸出端；以及

一第三緩衝器，其一輸入端耦接第N個所述反相器的輸出端，且以其一輸出端輸出一時鐘信號。

在一實施例中，該第一主動負載為一二極體連接形式(Diode-connected)之P型MOSFET元件，且該第二主動負載為一二極體連接形式之N型MOSFET元件。

在一實施例中，該第一主動元件和所述第二偏置電壓傳送元件皆為一N型MOSFET元件，且該第二主動元件和所述第一偏置電壓傳送元件為一P型MOSFET元件。

本發明同時提供一種資訊處理裝置，其具有至少一電子晶片，且該電子晶片包含如前所述本發明之環形振盪器電路。

在一實施例中，該資訊處理裝置是選自於由智慧型電視、智慧型手機、智慧型手錶、智慧手環、平板電腦、桌上型電腦、工業電腦、筆記型電腦、一體式電腦、門禁裝置、指紋式打卡裝置、和電子式門鎖所組成群組之中的一種電子裝置。

為使  貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。

圖2顯示本發明之一種環形振盪器電路的方塊圖。比較圖2與圖1之後可知，除了包括N個級聯的反相器131的一環形振盪器單元13之外，本發明之環形振盪器電路1還進一步包括：一啟動單元10、一第一偏置單元11以及一第二偏置單元12。本發明之環形振盪器電路1係應用於一電子晶片之中，利用該第一偏置單元11依據該電子晶片的電源電壓VDD而產生一第一偏置電壓Vbp與一第二偏置電壓Vbn，且利用該第二偏置單元12依據該電源電壓VDD以及所述第一偏置電壓Vbp而產生一第一工作電壓VH與一第二工作電壓VL，從而以所述第一工作電壓VH供電至該環形振盪器單元13的各所述反相器131的一第一偏置端(即，高電壓偏置端)，且以所述第二工作電壓VL供電至該環形振盪器單元13的各所述反相器131的一第二偏置端(即，低電壓偏置端)。如此設計，係使各所述反相器131不由電子晶片的電源電壓VDD所偏置，因此由第N個反相器131所輸出的時鐘信號CLK的頻率不受電源電壓VDD與和溫度的影響，從而保持時鐘信號的頻率的穩定。

圖3顯示本發明之環形振盪器電路的第一電路拓樸圖。如圖2與圖3所示，該啟動單元10耦接該電源電壓V _DD和該接地端GND，且包括一第三P型MOSFET元件Mp3、一第三N型MOSFET元件Mn3、一第四P型MOSFET元件Mp4、一第四N型MOSFET元件Mn4、與一第五N型MOSFET元件Mn5。值得說明的是，所謂“第一”、“第二”、．．．、“第七”只是用以區別不同的N型MOSFET元件及/或P型MOSFET元件，並非用以表示元件的先後次序關係。依據本發明之設計，該第三P型MOSFET元件Mp3的源極端耦接該電源電壓VDD，且其閘極端透過一第一電阻R1而耦接該接地端GND。另一方面，該第三N型MOSFET元件Mn3的汲極端耦接該第三P型MOSFET元件Mp3的汲極端，且其源極端耦接該接地端GND。

承上述說明，該第四P型MOSFET元件Mp4的源極端耦接該電源電壓VDD。另一方面，該第四N型MOSFET元件Mn4的汲極端耦接該第四P型MOSFET元件Mp4的一汲極端，其源極端耦接該接地端GND，且其閘極端耦接該第三N型MOSFET元件Mn3的一閘極端。並且，該第四N型MOSFET元件Mn4的汲極端還耦接其閘極端。如圖3所示，該第五N型MOSFET元件Mn5的汲極端耦接該第四P型MOSFET元件Mp4的閘極端，其源極端耦接該接地端GND。並且，該第五N型MOSFET元件Mn5的閘極端還耦接該第三P型MOSFET元件Mp3的汲極端與該第三N型MOSFET元件Mn3的汲極端之間的一第一共接點N1。

如圖2與圖3所示，該第一偏置單元11耦接電源電壓VDD和接地端GND，用以產生一第一偏置電壓Vbp與一第二偏置電壓Vbn，且包括：一第五P型MOSFET元件Mp5、一第六P型MOSFET元件Mp6、一運算放大器111、一第一BJT元件Q1、以及至少一第二BJT元件Q2。其中，該第五P型MOSFET元件Mp5的源極端耦接該電源電壓VDD。另一方面，該第六P型MOSFET元件Mp6的源極端耦接該電源電壓VDD，且其閘極端耦接該第五P型MOSFET元件Mp5的閘極端。並且，該第五N型MOSFET元件Mn5的汲極端與該第四P型MOSFET元件Mp4的閘極端之間的一第二共接點N2係耦接至該第六P型MOSFET元件Mp6的閘極端與該第五P型MOSFET元件Mp5的閘極端之間的一第三共接點N3。更詳細地說明，該運算放大器111具有一正輸入端、一負輸入端和一輸出端，並以其正輸入端耦接該第六P型MOSFET元件Mp6的汲極端，以其負輸入端耦接該第五P型MOSFET元件Mp5的汲極端，且以其輸出端同時耦接該第三共接點N3。如圖3所示，該第一BJT元件Q1的射極端耦接該運算放大器121的負輸入端，且其集極端與基極端皆耦接該接地端GND。依據本發明之設計，該第一BJT元件Q1和所述至少一第二BJT元件Q2之間具有一元件數量比，且該元件數量比為1:m。其中，各所述第二BJT元件Q2的射極端係透過一第二電阻R2耦接該第六P型MOSFET元件Mp6的汲極端，且其集極端與基極端皆耦接該接地端GND。

如圖2與圖3所示，該第二偏置單元12耦接傳送自該第一偏置單元11的該第一偏置電壓Vbp、該電源電壓VDD和該接地端GND，用以產生一第一工作電壓VH與一第二工作電壓VL，且包括：一第一P型MOSFET元件Mp1、一第一N型MOSFET元件Mn1、一第二P型MOSFET元件Mp2、以及一第二N型MOSFET元件Mn2。其中，該第一P型MOSFET元件Mp1的源極端耦接該電源電壓VDD，且其閘極端耦接該第三共接點N3以接收所述第一偏置電壓Vbp。另一方面，該第一N型MOSFET元件Mn1的汲極端耦接該第一P型MOSFET元件Mp1的汲極端，且其源極端耦接該接地端GND。並且，該第一N型MOSFET元件Mn1的汲極端還耦接其閘極端。如圖3所示，該第二P型MOSFET元件Mp2的源極端耦接該電源電壓VDD，且其閘極端耦接該第三共接點N3以接收所述第一偏置電壓Vbp。另一方面，該第二N型MOSFET元件Mn2的汲極端耦接該第二P型MOSFET元件Mp2的汲極端，且其源極端耦接該接地端GND。並且，該第二N型MOSFET元件Mn2的該汲極端還耦接其閘極端。

如圖2與圖3所示，該環形振盪器單元13耦接傳送自該第一偏置單元11的該第二偏置電壓Vbn、傳送自該第二偏置單元12的該第一工作電壓VH以及該第二工作電壓VL、該電源電壓V _DD、與該接地端GND。除了N個級聯的反相器131以外，該環形振盪器單元13還包括：一第一緩衝器13H、一第二緩衝器13L、一第一主動負載Mp8、一第一主動元件Mn8、一第二主動負載Mn9、一第二主動元件Mp9、N個第一偏置電壓傳送元件(Mp10, Mp11, Mp12)、N個第二偏置電壓傳送元件(Mn10, Mn11, Mn12)、以及一第三緩衝器133。其中，所述第一偏置電壓傳送元件為一P型MOSFET元件，且所述第二偏置電壓傳送元件為一N型MOSFET元件。

依圖3所繪可知，N為大於或等於3的奇數，且第1個所述反相器131與第N個所述反相器111首尾級聯。依據本發明之設計，該第一緩衝器13H的輸入端耦接該第一N型MOSFET元件Mn1的該源極端以接收所述第一工作電壓VH，且以其輸出端輸出一第一緩衝工作電壓VH_buf。另一方面，該第二緩衝器13L的輸入端耦接該第二N型MOSFET元件Mn2的該源極端以接收所述第二工作電壓VL，且以其輸出端傳送一第二緩衝工作電壓VL_buf。更詳細地說明，該第一主動負載Mp8的第一端耦接該第一緩衝器13H的該輸出端。並且，該第一主動元件Mn8具有一第一端、一第二端與一第三端，其中該第一端耦接該第六N型MOSFET元件Mn6的該閘極端和所述第七N型MOSFET元件Mn7的該閘極端之間的一第四共接點N4，該第二端耦接該主動負載Mp8的一第二端，且該第三端耦接該接地端GND。另一方面，該第二主動負載Mn9的第一端耦接該第二緩衝器13L的該輸出端。同樣地，該第二主動元件Mp9具有一第一端、一第二端與一第三端，其中該第一端耦接該第三共接點N3，該第二端耦接該第二主動負載Mn9的第二端，且該第三端耦接該電源電壓VDD 。

承上述說明，N為大於或等於3的奇數。並且，各所述第一偏置電壓傳送元件具有一第一端、一第二端與一第三端，該第一端耦接該第一主動元件Mn8的第二端，該第二端耦接所述反相器131的第一偏置端(即，高電壓偏置端)，且該第三端耦接該第一緩衝器13H的輸出端。同樣地，各所述第二偏置電壓傳送元件具有一第一端、一第二端與一第三端，該第一端耦接該第二主動元件Mp9的第二端，該第二端耦接所述反相器131的該第二偏置端(即，低電壓偏置端)，且該第三端耦接該第二緩衝器13L的輸出端。並且，該第三緩衝器133的輸入端耦接第N個所述反相器111的輸出端，且以其一輸出端輸出一時鐘信號CLK。補充說明的是，如圖3所示，該第一主動負載Mp8為一二極體連接形式(Diode-connected)之P型MOSFET元件，且該第二主動負載Mn9亦為一二極體連接形式之N型MOSFET元件。另一方面，該第一主動元件Mn8為一N型MOSFET元件，且該第二主動元件Mp9亦為一P型MOSFET元件。

如圖3所示，本發明之環形振盪器電路1的具體工作原理為：電源電壓VDD上電之後，該第三P型MOSFET元件Mp3導通從而使該第五N型MOSFET元件Mn5導通。在導通後，該第五N型MOSFET元件Mn5的汲極端的電位被拉低，使該第五P型MOSFET元件Mp5和該第六P型MOSFET元件Mp6導通，從而完整啟動整個第一偏置單元11。接著，該第四P型MOSFET元件Mp4傳送一偏置電流給該第四N型MOSFET元件Mn4。由於該第四N型MOSFET元件Mn4與該第三N型MOSFET元件Mn3組成一電流鏡，因此該第三N型MOSFET元件Mn3依據該偏置電流而產生一汲極電流，且該汲極電流與該偏置電流的電流值相同。之後，由於該第五N型MOSFET元件Mn5的閘極端的電位被導通的第三N型MOSFET元件Mn3拉低，故使得該第五N型MOSFET元件Mn5關斷。在此情況下，該啟動單元10與該第一偏置單元11之間的電性連繫於是被切斷。

隨後，第七P型MOSFET元件Mp7鏡像第五P型MOSFET元件Mp5和第六P型MOSFET元件Mp6的元件電流並傳輸給第六N型MOSFET元件Mn6。同時，第一P型MOSFET元件Mp1/第二P型MOSFET元件Mp2鏡像第五P型MOSFET元件Mp5/第六P型MOSFET元件Mp6的元件電流並傳輸給第一N型MOSFET元件Mn1/第二N型MOSFET元件Mn2，使該第一N型MOSFET元件Mn1/第二N型MOSFET元件Mn2產生第一工作電壓VH/第二工作電壓VL。

接著，該第一緩衝器13H/該第二緩衝器13L將第一工作電壓VH/第二工作電壓VL輸出為第一緩衝工作電壓VH_buf/第二緩衝工作電壓VL_buf。並且，該第一主動元件Mn8鏡像該第六N型MOSFET元件Mn6的元件電流給該第一主動負載Mp8，之後該第一主動負載Mp8再將電流鏡像給N個第一偏置電壓傳送元件(Mp10, Mp11, Mp12)並作為環振電路的“上拉”電流 。同時，該第二主動元件Mp9鏡像該第一偏置單元11的偏置電流並傳輸給第二主動負載Mn9，隨後N個第二偏置電壓傳送元件(Mn10, Mn11, Mn12)鏡像第二主動負載Mn9的電流並作為環形振盪器(即，N個級聯的反相器131)的“下拉”電流。最終，環形振盪器在上拉電流與下拉電流穩定之後進行穩定的周期振盪，從而輸出一時鐘信號CLK。並且，該時鐘信號CLK的頻率可利用下式(1)表示：

······················ (1)

並且，該第一偏置單元11的偏置電流可利用下式(2)表示：

······································ (2)

上式(2)中，

為第一BJT元件Q1/第二BJT元件Q2的基極端與射極端的電壓差，VT為熱電壓，m前述之元件數量比。並且，在該第一BJT元件Q1與該第二BJT元件Q2的數量皆為1的情況下，該第一BJT元件Q1和該第二BJT元件Q2之間具有一面積比，且該面積比亦為1:m。忽略第二電阻R2的溫度係數，偏置電流I為正溫度係數電流。換句話說，該時鐘信號CLK的頻率不受溫度係數漂移之影響。

另一方面，在亞閾狀態工作時，MOSFET元件的Vgs可以利用下式(3)表示：

······························ (3)

上式(3)中，為W和L分別為MOSFET元件的元件寬度和長度，Vth為臨界電壓，n為製程參數，I ₀為單位面積擴散電流。令該第一P型MOSFET元件Mp1和該第二P型MOSFET元件Mp2具有相同的寬長比，且令該第一P型MOSFET元件Mp1和該第二P型MOSFET元件Mp2之間的一元件數量比為α/1。如此，則上式(1)之中的VH_buf-VL_buf可利用下式(4)表示：

················ (4)

因此，上式(1)可以改寫為下式(1.1)表示：

··································· (1.1)

由上式(1.1)可知，該時鐘信號CLK的頻率不受溫度漂移以及電源電壓VDD漂移之影響。

圖4顯示本發明之環形振盪器電路的第二電路拓樸圖。比較圖4與圖3可知，在第二電路拓樸結構之中，用以產生一第一偏置電壓Vbp與一第二偏置電壓Vbn的該第一偏置單元11係包括：一第五P型MOSFET元件Mp5、一第六N型MOSFET元件Mn6、一第六P型MOSFET元件Mp6、以及至少一第七N型MOSFET元件Mn7。其中，該第六N型MOSFET元件Mn6的汲極端耦接該第五P型MOSFET元件Mp5的汲極端，其源極端耦接該接地端GND，且其閘極端耦接其所述汲極端。另一方面，該第六P型MOSFET元件Mp6的源極端耦接該電源電壓VDD，其閘極端耦接該第五P型MOSFET元件Mp5的閘極端。並且，該第五N型MOSFET元件Mn5的汲極端與該第四P型MOSFET元件Mp4的閘極端之間的一第二共接點N2係耦接至該第六P型MOSFET元件Mp6的閘極端與該第五P型MOSFET元件Mp5的閘極端之間的一第三共接點N3，且該第六P型MOSFET元件Mp6的汲極端耦接該第三共接點N3。如圖4所示，依據本發明之設計，該第六N型MOSFET元件Mn6和所述至少一第七N型MOSFET元件Mn7之間具有一元件數量比，且該元件數量比為1:m。其中，各所述第七N型MOSFET元件Mn7的汲極端耦接該第六P型MOSFET元件Mp6的該汲極端，且其源極端透過一第二電阻R2而耦接該接地端GND。並且，各所述第七N型MOSFET元件Mn7的閘極端耦接該第六N型MOSFET元件Mn6的該閘極端。

依圖4之電路設計，該第一偏置單元11的偏置電流可利用下式(2.1)表示：

·································· (2.a)

上式(2.1)中，k=μCox為MOSFET元件的製程跨導參數(process transconductance parameter)，且m為第六N型MOSFET元件Mn6和所述至少一第七N型MOSFET元件Mn7之間的一數量比。並且，在該第六N型MOSFET元件Mn6和該第七N型MOSFET元件Mn7的數量皆為1的情況下，該第六N型MOSFET元件Mn6和該第七N型MOSFET元件Mn7之間具有一面積比，且該面積比亦為1:m。忽略第二電阻R2的溫度係數，則上式(2.1)可以改寫為下式(2.b)。

…………………(2.b)

上式(2.2)中，I ₀為與溫度無關的常數，因此偏置電流I的大小僅與MOSFET元件的製程跨導參數有關。在亞閾狀態工作時，MOSFET元件的Vgs可以利用下式(3.a)表示：

······································· (3.a)

如此，則上式(1)之中的VH_buf-VL_buf可利用下式(5)表示：

···································· (5)

因此，上式(1)可以改寫為下式(1.a)表示：

··································· (1.a)

令該第一P型MOSFET元件Mp1和該第二P型MOSFET元件Mp2具有相同的寬長比，且令該第一P型MOSFET元件Mp1和該第二P型MOSFET元件Mp2之間的一元件數量比為λ/1。如此，則上式(5)之中的VH_buf-VL_buf可利用下式(5.a)表示：

································· (5.a)

最終，上式(1.a)可以改寫為下式(1.b)表示：

·································· (1.b)

由上式(1.b)可知，該時鐘信號CLK的頻率不受溫度漂移以及電源電壓VDD漂移之影響。

實驗例

在實驗例中，電源電壓VDD為3.3V。並且， MOSFET元件的基礎參數分別為：W _Mp3/L _Mp3＝1/20μm、W _Mn5/L _Mn5＝0.4/20μm 、W _Mp1/L _Mp1＝8/3μm、W _Mp2/L _Mp2＝8/3μm、W _Mp4/L _Mp4＝8/3μm、W _Mp5/L _Mp5＝8/3μm、W _Mp6/L _Mp6＝8/3μm、W _Mp7/L _Mp7＝8/3μm、W _Mp8/L _Mp8＝8/3μm、W _Mp9/L _Mp9＝8/3μm、W _Mp10/L _Mp10＝8/3μm、W _Mp11/L _Mp11＝8/3μm、W _Mp12/L _Mp12＝8/3μm、W _Mn1/L _Mn1＝2/3μm、W _Mn2/L _Mn2＝2/3μm、W _Mn3/L _Mn3＝4/2μm、W _Mn4/L _Mn4＝4/2μm、W _Mn6/L _Mn6＝4/2μm、W _Mn8/L _Mn8＝4/2μm、W _Mn9/L _Mn9＝4/2μm、W _Mn10/L _Mn10＝4/2μm、W _Mn11/L _Mn11＝4/2μm、W _Mn12/L _Mn12＝4/2μm。並且，R1＝1kΩ、R2＝30kΩ、該第一P型MOSFET元件Mp1和該第二P型MOSFET元件Mp2之間的元件數量比為20/6，且該第一BJT元件Q1和該第二BJT元件Q2之間的元件數量比為1/8。

本發明之環形振盪器電路1的實驗例所輸出的時鐘信號CLK的工作頻率f _CLK可利用上式(1.1)計算獲得。電路模擬得到輸出頻率f約為80MHz(不同工藝角通過調節電阻阻值使得輸出頻率接近80Mhz)，圖5為本發明之環形振盪器電路在不同工藝角條件下的溫漂曲線，且圖6為本發明之環形振盪器電路在不同工藝角條件下的電源漂移曲線。並且，下表(1)整理了不同工藝角和不同溫度條件之頻率，且表(2)整理了不同工藝角和不同電源電壓之頻率。從結果中可以看出，本發明之環形振盪器電路在不同工藝角下，-40°C到120°C的溫度變化所導致的溫漂係數＜±1.99%，其中TT工藝角下＜±1.02%。另一方面，電源變化±10%所引起的頻率漂移係數在各個工藝角下均＜±0.07%。

表(1)

溫度 (℃)	TT	FF	SS	FS	SF
-40	78.44	80.65	79.2	81.62	78.53
40	79	80.96	80.15	80.59	80.1
120	78.2	79.38	79.85	79.02	81.12
頻率 漂移 (%)	-0.72	-0.39	-1.19	1.30	-1.94
-1.02	-1.99	-0.38	-1.99	-1.26

表(2)

電源 電壓 (V)	TT	FF	SS	FS	SF
2.97	78.87	80.77	80.07	80.17	80.15
3.3	78.86	80.78	80.02	80.13	80.1
3.63	78.85	80.79	80	80.11	80.16
頻率 漂移 (%)	0.01	-0.01	0.06	0.05	0.06
0.01	0.01	0.02	0.02	-0.07

如此，上述完整且清楚地說明本發明之一種環形振盪器電路；並且，經由上述可得知本發明具有下列優點：

(1)本發明揭示一種環形振盪器電路，其基礎上包含一第一偏置單元、一第二偏置單元以及一環形振盪器單元，其中該第一偏置單元依據一電源電壓產生一第一偏置電壓與一第二偏置電壓，且該第二偏置單元依據該電源電壓以及所述第一偏置電壓而產生一第一工作電壓與一第二工作電壓。並且，該環形振盪器單元耦接該電源電壓與該接地端，且同時耦接傳送自該第一偏置單元的該第二偏置電壓以及傳送自該第二偏置單元的該第一工作電壓和該第二工作電壓。依據本發明之設計，該環形振盪器單元包括N個級聯的反相器，且所述第一工作電壓供電至各所述反相器的一第一偏置端，而所述第二工作電壓則供電至各所述反相器的一第二偏置端。如此設計，各所述反相器不由電子晶片的電源電壓所偏置，因此由第N個反相器所輸出的時鐘信號的頻率不受電源電壓和溫度的影響，從而保持時鐘信號的頻率的穩定。

(2)本發明同時提供一種資訊處理裝置，其具有至少一電子晶片，且該電子晶片包含如前所述本發明之環形振盪器電路。並且，該資訊處理裝置是選自於由智慧型電視、智慧型手機、智慧型手錶、智慧手環、平板電腦、桌上型電腦、工業電腦、筆記型電腦、一體式電腦、門禁裝置、指紋式打卡裝置、和電子式門鎖所組成群組之中的一種電子裝置。

必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請  貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。

1a:環形振盪器電路 11a:反相器 111a:P型MOSFET元件 112a:N型MOSFET元件 1:環形振盪器電路 10:啟動單元 11:第一偏置單元 111:運算放大器 12:第二偏置單元 13:環形振盪器單元 131:反相器 13H:第一緩衝器 13L:第二緩衝器 133:第三緩衝器 Mp1:第一P型MOSFET元件 Mn1:第一N型MOSFET元件 Mp2:第二P型MOSFET元件 Mn2:第二N型MOSFET元件 Mp3:第三P型MOSFET元件 Mn3:第三N型MOSFET元件 Mp4:第四P型MOSFET元件 Mn4:第四N型MOSFET元件 Mp5:第五P型MOSFET元件 Mn5:第五N型MOSFET元件 Mp6:第六P型MOSFET元件 Mn6:第六N型MOSFET元件 Mp7:第七P型MOSFET元件 Mn7:第七N型MOSFET元件 Mp8:第一主動負載 Mn8:第一主動元件 Mp9:第二主動元件 Mn9:第二主動負載 Mp10、Mp11、Mp12:第一偏置電壓傳送元件 Mn10、Mn11、Mn12:第二偏置電壓傳送元件 Q1:第一BJT元件 Q2:第二BJT元件

圖1為習知的一種環形振盪器電路的電路拓樸圖； 圖2為本發明之一種環形振盪器電路的方塊圖； 圖3為本發明之環形振盪器電路的第一電路拓樸圖； 圖4為本發明之環形振盪器電路的第二電路拓樸圖； 圖5為本發明之環形振盪器電路在不同工藝角條件下的溫漂曲線；以及 圖6為本發明之環形振盪器電路在不同工藝角條件下的電源漂移曲線。

1:環形振盪器電路

10:啟動單元

11:第一偏置單元

12:第二偏置單元

13:環形振盪器單元

131:反相器

Claims (7)

1. 一種環形振盪器電路，包括：一第一偏置單元，耦接於一電源電壓和一接地端之間，用以產生一第一偏置電壓與一第二偏置電壓；一第二偏置單元，耦接於該電源電壓和該接地端之間，用以依該第一偏置電壓產生一第一工作電壓與一第二工作電壓；一啟動單元，耦接於該電源電壓和該接地端之間，用以啟動該第一偏置單元；以及一環形振盪器單元，耦接於該電源電壓和該接地端之間，用以依該第一工作電壓、該第二工作電壓、該第一偏置電壓及該第二偏置電壓產生一時脈信號，且其包括N個級聯的反相器，其中N為大於或等於3的奇數，且第1個所述反相器與第N個所述反相器首尾級聯；其中，所述第一工作電壓供電至各個所述反相器的一第一偏置端，且所述第二工作電壓供電至各個所述反相器的一第二偏置端；該第二偏置單元包括：一第一P型MOSFET元件，其一源極端耦接該電源電壓，且其一閘極端耦接該第一偏置電壓；一第一N型MOSFET元件，其一汲極端耦接其一閘極端及該第一P型MOSFET元件的一汲極端，且其一源極端耦接該接地端；一第二P型MOSFET元件，其一源極端耦接該電源電壓，且其一閘極端耦接該第一偏置電壓；及一第二N型MOSFET元件，其一汲極端耦接其一閘極端及該第二P型MOSFET元件的一汲極端，且其一源極端耦接該接地端；以及該啟動單元包括：一第三P型MOSFET元件，其一源極端耦接該電源電壓，且其一閘極端透過一第一電阻耦接該接地端；一第三N型MOSFET元件，其一汲極端耦接該第三P型MOSFET元件的一汲極端，且其一源極端耦接該接地端；一第四P型MOSFET元件，其一源極端耦接該電源電壓；一第四N型MOSFET元件，其一汲極端耦接該第四P型MOSFET元件的一汲極端，其一源極端耦接該接地端，且其一閘極端耦接其所述汲極端及該第三N型MOSFET元件的一閘極端；以及一第五N型MOSFET元件，其一汲極端耦接該第四P型 MOSFET元件的一閘極端，其一源極端耦接該接地端，且其一閘極端耦接該第三P型MOSFET元件的該汲極端與該第三N型MOSFET元件的該汲極端之間的一第一共接點。
2. 如請求項1所述之環形振盪器電路，其中，該第一偏置單元包括：一第五P型MOSFET元件，其一源極端耦接該電源電壓；一第六N型MOSFET元件，其一汲極端耦接該第五P型MOSFET元件的一汲極端，其一源極端耦接該接地端，且其一閘極端耦接其所述汲極端；一第六P型MOSFET元件，其一源極端耦接該電源電壓，其一閘極端耦接該第五P型MOSFET元件的一閘極端；其中，該第五N型MOSFET元件的該汲極端與該第四P型MOSFET元件的該閘極端之間的一第二共接點係耦接至該第六P型MOSFET元件的該閘極端與該第五P型MOSFET元件的該閘極端之間的一第三共接點，且該第六P型MOSFET元件的一汲極端耦接該第三共接點；以及至少一第七N型MOSFET元件，其中，各所述第七N型MOSFET元件的一汲極端耦接該第六P型MOSFET元件的該汲極端，且其一源極端透過一第二電阻而耦接該接地端；其中，各所述第七N型MOSFET元件的一閘極端耦接該第六N型MOSFET元件的該閘極端。
3. 如請求項1所述之環形振盪器電路，其中，該第一偏置單元包括：一第五P型MOSFET元件，其一源極端耦接該電源電壓；一第六P型MOSFET元件，其一源極端耦接該電源電壓，其一閘極端耦接該第五P型MOSFET元件的一閘極端；其中，該第五N型MOSFET元件的該汲極端與該第四P型MOSFET元件的該閘極端之間的一第二共接點係耦接至該第六P型MOSFET元件的該閘極端與該第五P型MOSFET元件的該閘極端之間的一第三共接點； 一運算放大器，具有一正輸入端、一負輸入端和一輸出端，並以其所述正輸入端耦接該第六P型MOSFET元件的一汲極端，以其所述負輸入端耦接該第五P型MOSFET元件的一汲極端，且以其所述輸出端同時耦接該第三共接點；一第一BJT元件，其一射極端耦接該運算放大器的該負輸入端，且其一集極端與一基極端皆耦接該接地端；以及至少一第二BJT元件，其中各所述第二BJT元件之一射極端係透過一第二電阻耦接該第六P型MOSFET元件的該汲極端，且其一集極端與一基極端皆耦接該接地端。
4. 如請求項2或請求項3所述之環形振盪器電路，其中，該環形振盪器單元更包括：一第一緩衝器，其一輸入端耦接該第一N型MOSFET元件的該源極端以接收所述第一工作電壓，且以其一輸出端輸出一第一緩衝工作電壓；一第二緩衝器，其一輸入端耦接該第二N型MOSFET元件的該源極端以接收所述第二工作電壓，且以其一輸出端傳送一第二緩衝工作電壓；一第一主動負載，其一第一端耦接該第一緩衝器的該輸出端；一第一主動元件，具有一第一端、一第二端與一第三端，其中該第一端耦接該第六N型MOSFET元件的該閘極端和所述第七N型MOSFET元件的該閘極端之間的一第四共接點，該第二端耦接該主動負載的一第二端，且該第三端耦接該接地端；一第二主動負載，其一第一端耦接該第二緩衝器的該輸出端；一第二主動元件，具有一第一端、一第二端與一第三端，其中該第一端耦接該第三共接點，該第二端耦接該第二主動負載的一第二端，且該第三端耦接該電源電壓；N個第一偏置電壓傳送元件，其中，各所述第一偏置電壓傳送元件具有一第一端、一第二端與一第三端，該第一端耦接該第一主動元件的該第二端，該第二端耦接所述反相器的該第一偏置端，且該第三端耦接該第一緩衝器的該輸出端； N個第二偏置電壓傳送元件，其中，各所述第二偏置電壓傳送元件具有一第一端、一第二端與一第三端，該第一端耦接該第二主動元件的該第二端，該第二端耦接所述反相器的該第二偏置端，且該第三端耦接該第二緩衝器的該輸出端；以及一第三緩衝器，其一輸入端耦接第N個所述反相器的輸出端，且以其一輸出端輸出一時鐘信號。
5. 如請求項4所述之環形振盪器電路，其中，該第一主動負載為一二極體連接形式之P型MOSFET元件，且該第二主動負載為一二極體連接形式之N型MOSFET元件。
6. 如請求項4所述之環形振盪器電路，其中，該第一主動元件和所述第二偏置電壓傳送元件皆為一N型MOSFET元件，且該第二主動元件和所述第一偏置電壓傳送元件為一P型MOSFET元件。
7. 一種資訊處理裝置，其具有至少一電子晶片，且該電子晶片包含如請求項1至請求項6之中任一項所述之環形振盪器電路。

Images