TWI779799B - 晶片封裝體及其製造方法 - Google Patents

Abstract

一種 晶片封裝體包括重佈線層、晶片與密封件。重佈線層包括絕緣部、多個第一接墊與多個第二接墊，其中絕緣部具有第一表面、相對第一表面的第二表面以及位於第一表面與第二表面之間的側表面。這些第一接墊與這些第二接墊分別位於第一表面與第二表面。晶片配置在第一表面上，並電性連接這些第一接墊。密封件包覆晶片與重佈線層，並覆蓋第一表面與側表面，其中密封件暴露這些第二接墊，而密封件不切齊第一表面與側表面。

Description

晶片封裝體及其製造方法

本發明是有關於一種晶片封裝體及其製造方法，且特別是有關於一種包括重佈線層(Redistribution Layer，RDL)的晶片封裝體及其製造方法。

現有晶片封裝體在製造完成後，會進行一系列的可靠度(reliability)測試，以確保晶片封裝體的品質，其中現行的可靠度測試包括熱循環測試(Thermal Cycling Test，TCT)。在進行熱循環測試期間，晶片封裝體會處於溫度變化極端的環境中。例如，晶片封裝體可設置在溫度變化範圍-55℃至125℃的環境中進行測試。因此，製造完成的晶片封裝體需要有足夠強度的結構來通過熱循環測試，以確保晶片封裝體在可靠度方面的品質。

本發明至少一實施例提供一種晶片封裝體，其利用包覆晶片與重佈線層的密封件來提升可靠度。

本發明至少一實施例提供一種晶片封裝體的製造 方法，以製造上述晶片封裝體。

本發明至少一實施例所提供的晶片封裝體包括重佈線層、晶片與密封件。重佈線層包括絕緣部、多個第一接墊與多個第二接墊，其中絕緣部具有第一表面、相對第一表面的第二表面以及位於第一表面與第二表面之間的側表面。這些第一接墊與這些第二接墊分別位於第一表面與第二表面。晶片配置在第一表面上，並電性連接這些第一接墊。密封件包覆晶片與重佈線層，並覆蓋第一表面與側表面，其中密封件暴露這些第二接墊，而密封件不切齊第一表面與側表面。

在本發明至少一實施例中，上述重佈線層包括第一外層絕緣層與第二外層絕緣層。第一外層絕緣層具有第一表面，而第二外層絕緣層具有第二表面，其中第一外層絕緣層位在晶片與第二外層絕緣層之間。

在本發明至少一實施例中，上述第一外層絕緣層包括絕緣材料與多個填充物。這些填充物分布在絕緣材料中。

在本發明至少一實施例中，上述第二外層絕緣層包括絕緣材料以及多個填充物。這些填充物分布在絕緣材料中。

在本發明至少一實施例中，上述重佈線層還包括至少一內層絕緣層。內層絕緣層位在第一外層絕緣層與第二外層絕緣層之間，其中第一外層絕緣層、第二外層絕緣層與內層絕緣層每一者包括絕緣材料與多個填充物。這些填充物分布在絕緣材料中。

在本發明至少一實施例中，這些填充物為多個填充顆粒或多個填充纖維。

在本發明至少一實施例中，上述密封件未覆蓋第二表面。

在本發明至少一實施例中，上述密封件更覆蓋第二表面。

在本發明至少一實施例中，上述密封件的一部分填滿晶片與重佈線層之間的一間隙。

在本發明至少一實施例中，上述晶片封裝體還包括多個焊料塊，其中這些焊料塊分別連接這些第二接墊。

在本發明至少一實施例中，上述第二表面與各個第二接墊的外表面切齊。

在本發明至少一實施例中，上述密封件的長度與寬度分別大於重佈線層的長度與寬度。

本發明至少一實施例所提供的晶片封裝體的製造方法包括以下步驟。首先，在承載基板上形成初始重佈線層。之後，將多個晶片裝設在初始重佈線層上。之後，切割初始重佈線層，以形成多個彼此分離的重佈線層，其中這些重佈線層之間形成多條溝槽。之後，形成密封件，其中密封件包覆晶片與重佈線層，並填滿這些溝槽。移除承載基板。之後，沿著這些溝槽，切割密封件。

在本發明至少一實施例中，各個重佈線層具有第一表面、相對第一表面的第二表面以及位於第一表面與第二表面之間的側表面。形成密封件的步驟包括形成第一模封 材料於承載基板上，其中第一模封材料覆蓋些晶片、這些第一表面與這些側表面，但不覆蓋這些第二表面，而第一模封材料填滿這些溝槽。承載基板是在形成第一模封材料形成之後移除。

在本發明至少一實施例中，上述形成密封件的步驟還包括在移除承載基板之後，形成第二模封材料於這些第二表面，其中第二模封材料連接第一模封材料。

在本發明至少一實施例中，晶片封裝體的製造方法還包括在移除承載基板之後以及切割密封件以前，在這些重佈線層上形成多個焊料塊，其中各個重佈線層位於其中一個晶片以及多個焊料塊之間。

基於上述，由於密封件包覆晶片與重佈線層，並且覆蓋重佈線層的第一表面與側表面，因此密封件能強化晶片封裝體的結構，以提升晶片封裝體的可靠度，從而讓晶片封裝體能具有足夠強度的結構來通過熱循環測試。

20:承載基板

41m:絕緣材料

41p、51f:填充物

100、300、400a、400b、500:晶片封裝體

110、410a、410b、510:重佈線層

110L、130L:長度

110W、130W:寬度

111、411a、411b、511:絕緣部

120:晶片

121:側面

129:走線

130、330:密封件

131:第一模封材料

132:第二模封材料

D11、D41、D51:第一外層絕緣層

D12、D42、D52:第二外層絕緣層

D13、D43、D53:內層絕緣層

F11a:第一表面

F11b:第二表面

F11c:側表面

G1:間隙

P11a、P11b:導電連接結構

S11、S12:焊料塊

T2:溝槽

W11:第一外層線路層

W11p:第一接墊

W12:第二外層線路層

W12p:第二接墊

W12s:外表面

W13:內層線路層

圖1A是本發明至少一實施例的晶片封裝體的俯視示意圖。

圖1B是圖1A中沿線1B-1B剖面而繪製的剖面示意圖。

圖2A至圖2G是圖1B中的晶片封裝體的製造方法的流程示意圖。

圖3A至圖3B是本發明另一實施例的晶片封裝體的製造方法的流程示意圖。

圖4A是本發明另一實施例的晶片封裝體的剖面示意圖。

圖4B是本發明另一實施例的晶片封裝體的剖面示意圖。

圖5是本發明另一實施例的晶片封裝體的剖面示意圖。

在以下的內文中，為了清楚呈現本案的技術特徵，圖式中的元件(例如層、膜、基板以及區域等)的尺寸(例如長度、寬度、厚度與深度)會以不等比例的方式放大。因此，下文實施例的說明與解釋不受限於圖式中的元件所呈現的尺寸與形狀，而應涵蓋如實際製程及/或公差所導致的尺寸、形狀以及兩者的偏差。例如，圖式所示的平坦表面可以具有粗糙及/或非線性的特徵，而圖式所示的銳角可以是圓的。所以，本案圖式所呈示的元件主要是用於示意，並非旨在精準地描繪出元件的實際形狀，也非用於限制本案的申請專利範圍。

其次，本案內容中所出現的「約」、「近似」或「實質上」等這類用字不僅涵蓋明確記載的數值與數值範圍，而且也涵蓋發明所屬技術領域中具有通常知識者所能理解的可允許偏差範圍，其中此偏差範圍可由測量時所產生的誤差來決定，而此誤差例如是起因於測量系統或製程條件 兩者的限制。此外，「約」可表示在上述數值的一個或多個標準偏差內，例如±30%、±20%、±10%或±5%內。本案文中所出現的「約」、「近似」或「實質上」等這類用字可依光學性質、蝕刻性質、機械性質或其他性質來選擇可以接受的偏差範圍或標準偏差，並非單以一個標準偏差來套用以上光學性質、蝕刻性質、機械性質以及其他性質等所有性質。

圖1A是本發明至少一實施例的晶片封裝體的俯視示意圖，而圖1B是圖1A中沿線1B-1B剖面而繪製的剖面示意圖。請參閱圖1A與圖1B，晶片封裝體100包括重佈線層110。重佈線層110包括絕緣部111，其中絕緣部111具有第一表面F11a、相對第一表面F11a的第二表面F11b以及位於第一表面F11a與第二表面F11b之間的側表面F11c。

在本實施例中，第一表面F11a與第二表面F11b可以分別是絕緣部111的上表面與下表面，而側表面F11c的形狀可以是環形，並且沿著第一表面F11a與第二表面F11b兩者的邊緣而延伸。此外，側表面F11c可以是重佈線層110的外緣，而在圖1A所示的實施例中，側表面F11c可圍繞成矩形，並具有四個邊長(未標示)。重佈線層110的長度110L為其中兩相對邊長之間的距離，而重佈線層110的寬度110W為其他兩相對邊長之間的距離。

絕緣部111可具有多層結構。例如，絕緣部111可包括第一外層絕緣層D11、第二外層絕緣層D12與多層 內層絕緣層D13。這些內層絕緣層D13位在第一外層絕緣層D11與第二外層絕緣層D12之間，而第一外層絕緣層D11、第二外層絕緣層D12以及這些內層絕緣層D13彼此堆疊，其中第一外層絕緣層D11具有第一表面F11a，而第二外層絕緣層D12具有第二表面F11b。

第一外層絕緣層D11、第二外層絕緣層D12以及內層絕緣層D13的材料可彼此相同。在本實施例中，第一外層絕緣層D11、第二外層絕緣層D12以及內層絕緣層D13三者可以採用感光型介電(Photoimageable Dielectric，PID)材料或其他絕緣材料來製成，例如ABF(Ajinomoto Build-up Film)樹脂或聚丙烯(Polypropylene，PP)。此外，在其他實施例中，第一外層絕緣層D11、第二外層絕緣層D12與內層絕緣層D13其中至少兩者的材料可彼此不同。

重佈線層110還可包括第一外層線路層W11、第二外層線路層W12與多層內層線路層W13，其中這些內層線路層W13位在第一外層線路層W11與第二外層線路層W12之間。第一外層線路層W11與第二外層線路層W12各自包括多個接墊。以圖1B為例，第一外層線路層W11包括多個第一接墊W11p，而第二外層線路層W12包括多個第二接墊W12p。

第一外層線路層W11與第二外層線路層W12至少一者還可包括走線。例如，在圖1B所示的實施例中，第二外層線路層W12可以更包括多條走線129，而第一外層 線路層W11僅包括這些第一接墊W11p，不包括任何走線。不過，在其他實施例中，第一外層線路層W11也可包括多條走線，而第二外層線路層W12可不包括任何走線。因此，圖1B不限制第一外層線路層W11與第二外層線路層W12每一者是否包括走線。此外，在本實施例中，各個內層線路層W13可包括多條走線與多個接墊(未標示)。

各個內層線路層W13位在第一外層絕緣層D11、第二外層絕緣層D12以及這些內層絕緣層D13其中相鄰兩者之間。在圖1B中，位在上方的內層線路層W13可位在相鄰的第一外層絕緣層D11與內層絕緣層D13之間，而位在下方的內層線路層W13可位在相鄰的第二外層絕緣層D12與內層絕緣層D13之間。中間的內層線路層W13可位在相鄰的兩內層絕緣層D13之間。

這些第一外層線路層W11位於第一外層絕緣層D11，而這些第二外層線路層W12位於第二外層絕緣層D12。須說明的是，第一外層線路層W11位於第一外層絕緣層D11意指圖1B中的第一外層線路層W11可位於第一外層絕緣層D11上(on)或上方(above)，或是第一外層線路層W11可位於第一外層絕緣層D11內(in)。同理，第二外層線路層W12位於第二外層絕緣層D12意指圖1B中的第二外層線路層W12可以位於第二外層絕緣層D12下(on)或下方(below)，或者第二外層線路層W12可以位於第二外層絕緣層D12內(in)。

在圖1B的實施例中，第一外層線路層W11是位 在第一外層絕緣層D11的第一表面F11a上，而第二外層線路層W12是位在第二外層絕緣層D12內，且實質上未凸出於第二表面F11b，其中第二外層線路層W12的外表面與第二表面F11b呈共平面。因此，位於第一表面F11a的這些第一接墊W11p可位在第一表面F11a上，並凸出於第一表面F11a，而位於第二表面F11b的這些第二接墊W12p可位在第二表面F11b內，其中第二表面F11b可與各個第二接墊W12p的外表面W12s切齊，如圖1B所示，而外表面W12s也為前述第二外層線路層W12的外表面。

另外，重佈線層110還可包括多個導電連接結構P11a與P11b，其中這些導電連接結構P11a與P11b位於絕緣部111中。以圖1B為例，這些導電連接結構P11a可位於第一外層絕緣層D11中，而這些導電連接結構P11b可位於第二外層絕緣層D12與內層絕緣層D13中。此外，由於第一外層絕緣層D11、第二外層絕緣層D12以及內層絕緣層D13三者可以採用感光型介電(PID)材料來製成，因此形成這些導電連接結構P11a與P11b的方法可以包括雷射剝蝕(laser ablation)或微影(lithography)。

這些導電連接結構P11a與P11b電性連接這些第一外層線路層W11、第二外層線路層W12以及內層線路層W13。具體而言，各個導電連接結構P11a連接第一外層線路層W11的第一接墊W11p以及與第一外層線路層 W11相鄰的內層線路層W13，而各個導電連接結構P11b連接第二外層線路層W12的第二接墊W12p以及這些內層線路層W13其中相鄰兩個。如此，電流能透過導電連接結構P11a與P11b而在第一外層線路層W11、第二外層線路層W12與內層線路層W13之間傳遞。

在圖1B所示的實施例中，導電連接結構P11a與P11b皆為導電柱，其中導電連接結構P11a可為實心導電柱，而導電連接結構P11b可為空心導電柱。不過，在其他實施例中，導電連接結構P11a也可為空心導電柱，而導電連接結構P11b也可為實心導電柱。或者，這些導電連接結構P11a與P11b可皆為實心導電柱或空心導電柱。因此，導電連接結構P11a與P11b不以圖1B為限。

值得一提的是，在本實施例中，重佈線層110可包括三層以上的線路層(即第一外層線路層W11、第二外層線路層W12與內層線路層W13)以及三層以上的絕緣層(即第一外層絕緣層D11、第二外層絕緣層D12與內層絕緣層D13)。然而，在其他實施例中，重佈線層110可只包括兩層線路層(例如第一外層線路層W11與第二外層線路層W12)以及位在這兩層線路層之間的一層絕緣層。

因此，在單一個重佈線層110中，線路層(例如包括第一外層線路層W11、第二外層線路層W12與內層線路層W13)的數量可為兩層，而絕緣層(例如包括第一外層線路層W11、第二外層線路層W12與內層線路層W13)的數量可僅為一層，所以重佈線層110中的線路層 與絕緣層每一者的數量不以圖1B為限。例如，在其他實施例中，重佈線層110所包括的內層絕緣層D13的數量可僅為一層。

晶片封裝體100還包括晶片120，其中晶片120配置在第一外層絕緣層D11的第一表面F11a上，所以第一外層絕緣層D11會位在晶片120與第二外層絕緣層D12之間。晶片120可以是尚未經過封裝的晶粒(die)或是已經過封裝的晶片。晶片120可裝設(mounted)在第一表面F11a上，並電性連接這些第一接墊W11p。此外，晶片封裝體100可以是一種扇出封裝結構(fan-out packaged structure)，其中晶片120的尺寸小於重佈線層110的尺寸，而重佈線層110可以凸出於晶片120的側面121，如圖1A與圖1B所示。

在圖1B所示的實施例中，晶片120可採用覆晶方式(flip chip)電性連接第一接墊W11p，因此晶片120可透過多個焊料塊S11而電性連接這些第一接墊W11p。在其他實施例中，晶片120也可採用打線方式(wire bonding)電性連接第一接墊W11p，所以晶片120與第一接墊W11p之間不限制以覆晶方式電性連接。

晶片封裝體100還包括密封件130，其中密封件130包覆晶片120與重佈線層110。密封件130會覆蓋晶片120以及重佈線層110的第一表面F11a、第二表面F11b與側表面F11c，並且不會切齊第一表面F11a與側表面F11c。換句話說，密封件130的長度130L與寬度 130W分別大該重佈線層110的長度110L與寬度110W，以使晶片120與重佈線層110皆能位在密封件130內。

密封件130可暴露這些第二接墊W12p，並且不會完全覆蓋第一接墊W11p，以使這些焊料塊S11能連接這些第一接墊W11p。在本實施例中，晶片封裝體100可以還包括多個焊料塊S12。由於密封件130可暴露這些第二接墊W12p，因此這些第二接墊W12p的外表面W12s得以裸露出來，以使這些焊料塊S12能分別連接這些第二接墊W12p。如此，這些第二接墊W12p能電性連接這些焊料塊S12，以使晶片封裝體100能透過這些焊料塊S12而電性連接線路基板，例如印刷電路板或電子載板。

密封件130可以包括第一模封材料131與第二模封材料132，其中第一模封材料131與第二模封材料132連接，而第一模封材料131與第二模封材料132兩者材料可以彼此相同或不同。第一模封材料131覆蓋晶片120與重佈線層110，其中第一模封材料131覆蓋重佈線層110的第一表面F11a與側表面F11c，但不覆蓋第二表面F11b。第二模封材料132覆蓋第二表面F11b，所以第二模封材料132也覆蓋走線129。第二模封材料132暴露第二接墊W12p，以使焊料塊S12能連接第二接墊W12p。

此外，在晶片120裝設在第一表面F11a上之後，晶片120與重佈線層110之間可形成間隙G1，而第一模封材料131會填滿間隙G1。換句話說，密封件130的一 部分會填滿晶片120與重佈線層110之間的間隙G1，而密封件130會覆蓋晶片120的上表面、下表面與側面121，從而包覆整個晶片120，如圖1A與圖1B所示。

由於密封件130包覆晶片120與重佈線層110，並且覆蓋重佈線層110的第一表面F11a與側表面F11c，因此密封件130能強化晶片封裝體100的結構，並降低重佈線層110發生斷裂的機率，以提升晶片封裝體100的可靠度，從而讓晶片封裝體100能具有足夠強度的結構來通過熱循環測試。

圖2A至圖2G是圖1B中的晶片封裝體的製造方法的流程示意圖。請參閱圖2A，在晶片封裝體100的製造方法中，首先，在承載基板20上形成初始重佈線層110i，其中初始重佈線層110i可利用增層法或疊合法來形成。承載基板20用來支撐初始重佈線層110i，並且可為剛性基板(rigid substrate)，例如陶瓷板或玻璃板。應特別注意，其中初始重佈線層110i的第二外層線路層W12與承載基板20直接接觸。

在後續製程中，初始重佈線層110i可切割成多個重佈線層110，因此初始重佈線層110i可以包括多個重佈線層110。換句話說，初始重佈線層110i與重佈線層110兩者包括相同的膜層與元件，即第一外層絕緣層D11、第二外層絕緣層D12、內層絕緣層D13、第一外層線路層W11、第二外層線路層W12、內層線路層W13以及導電連接結構P11a與P11b。其中第二外層絕緣層 D12、第二外層線路層W12以及承載基板20形成一共平面(未標示)，而此共平面位於第二外層絕緣層D12與承載基板20之間，以及位於第二外層線路層W12與承載基板20之間。

請參閱圖2B，之後，將多個晶片120裝設在初始重佈線層110i上。在本實施例中，這些晶片120可採用覆晶方式裝設在初始重佈線層110i上。也就是說，這些晶片120可透過多個焊料塊S11而電性連接這些第一接墊W11p。在這些晶片120裝設在初始重佈線層110i上之後，各個晶片120與初始重佈線層110i之間可形成間隙G1。在其他實施例中，這些晶片120也可採用打線方式裝設在初始重佈線層110i上，所以晶片120與初始重佈線層110i之間的裝設方式不限制是覆晶方式。

請參閱圖2C與圖2D，其中圖2D是圖2C的俯視示意圖，而圖2C可以是圖2D中沿線2C-2C剖面而繪製。之後，切割初始重佈線層110i，以形成多個彼此分離的重佈線層110。在切割初始重佈線層110i之後，這些重佈線層110之間會形成多條溝槽T2，其中這些晶片120可以呈陣列排列，而這些溝槽T2可以呈網狀排列，如圖2D所示。此外，由於第一外層絕緣層D11、第二外層絕緣層D12以及內層絕緣層D13三者可以採用感光型介電(PID)材料來製成，因此切割初始重佈線層110i的方法可以是雷射剝蝕或微影。

請參閱圖2E與圖2F，之後，開始形成密封件 130。在本實施例中，形成密封件130包括以下步驟。請參閱圖2E，首先，形成第一模封材料131於承載基板20上，其中第一模封材料131填滿這些溝槽T2以及這些間隙G1，並且覆蓋這些晶片120與這些重佈線層110的第一表面F11a、側表面F11c，但不覆蓋這些重佈線層110的第二表面F11b。

請參閱圖2F，在第一模封材料131形成之後，移除承載基板20，以使這些重佈線層110的第二表面F11b能裸露出來。之後，形成第二模封材料132於這些重佈線層110的第二表面F11b，其中第二模封材料132暴露第二接墊W12p。至此，密封件130得以形成。此外，在形成第二模封材料132之後，可以在這些重佈線層110上形成多個焊料塊S12，其中各個重佈線層110位於其中一個晶片120以及多個焊料塊S12之間。

請參閱圖2F與圖2G，之後，沿著這些溝槽T2，切割密封件130，以形成多個彼此分離的晶片封裝體100。由於在切割密封件130之前，密封件130已填滿這些溝槽T2，因此在沿著這些溝槽T2切割密封件130之後，同一個晶片封裝體100中的密封件130能覆蓋重佈線層110的第一表面F11a、側表面F11c與第二表面F11b。如此，各個晶片封裝體100的密封件130能包覆晶片120與重佈線層110，以提升可靠度。

圖3A至圖3B是本發明另一實施例的晶片封裝體的製造方法的流程示意圖。請參閱圖3A與圖3B，本實施 例的晶片封裝體300的製造方法相似於前述晶片封裝體100的製造方法。下文與圖式主要揭露晶片封裝體100與300兩者之間的差異，而晶片封裝體100與300兩者相同特徵不再重複敘述。

請先參閱圖3B，相較於前述實施例中的晶片封裝體100，晶片封裝體300包括密封件330，其中密封件130包覆晶片120與重佈線層110，並覆蓋晶片120、第一表面F11a與側表面F11c，但未覆蓋第二表面F11b。所以，密封件330也不會覆蓋這些第二接墊W12p。此外，密封件330可以是前述實施例中的第一模封材料131。

請參閱圖3A，在形成密封件330(其可以是第一模封材料131)於承載基板20上之後(請參考圖2E)，移除承載基板20，其中密封件330填滿這些溝槽T2。接著，在這些第二接墊W12p上分別形成多個焊料塊S12。之後，沿著這些溝槽T2，切割密封件330，以形成多個彼此分離的晶片封裝體300。由此可知，相較於晶片封裝體100的製造方法，晶片封裝體300的製造方法實質上是省略形成第二模封材料132的步驟。

圖4A是本發明另一實施例的晶片封裝體的剖面示意圖。請參閱圖4A，本實施例的晶片封裝體400a相似於前述實施例的晶片封裝體100。例如，晶片封裝體400a包括重佈線層410a，其包括絕緣部411a，其中絕緣部411a可以包括第一外層絕緣層D41、第二外層絕緣層D42與多層內層絕緣層D13。不過，有別於晶片封裝體 100，第一外層絕緣層D41與第二外層絕緣層D42不同於第一外層絕緣層D11與第二外層絕緣層D12。

具體而言，第一外層絕緣層D41與第二外層絕緣層D42其中至少一者包括絕緣材料41m以及多個填充物41p，其中這些填充物41p分布在絕緣材料41m中。絕緣材料41m可以是高分子材料，例如環氧樹脂(Epoxy)、聚醯亞胺(Polyimide，PI)、聚苯並噁唑(Polybenzoxazole，PBO)、苯並環丁烯(Benzocyclobutene，BCB)或其他材料，或是這些材料與其他材料的任意組合，而這些填充物41p可以是多個填充顆粒，其可由二氧化矽製成。藉由這些填充物41p，第一外層絕緣層D41與第二外層絕緣層D42其中至少一者也能強化晶片封裝體400a的結構，降低重佈線層410a發生斷裂的機率，從而提升可靠度。

值得一提的是，在圖4A所示的實施例中，第一外層絕緣層D41與第二外層絕緣層D42每一者包括絕緣材料41m以及這些填充物41p。不過，在其他實施例中，第一外層絕緣層D41與第二外層絕緣層D42可以僅其中一者包括絕緣材料41m以及這些填充物41p。因此，在圖4A中，第一外層絕緣層D41與第二外層絕緣層D42其中一者內的填充物41p可以被省略。或者，第一外層絕緣層D41與第二外層絕緣層D42其中一者可以替換成由感光型介電材料所製成的絕緣層，例如第一外層絕緣層D11或第二外層絕緣層D12。

圖4B是本發明另一實施例的晶片封裝體的剖面示意圖。請參閱圖4B，晶片封裝體400b包括重佈線層410b，其包括絕緣部411b，其中絕緣部411b可以包括第一外層絕緣層D41、第二外層絕緣層D42以及多層內層絕緣層D43。晶片封裝體400b相似於晶片封裝體400a，而晶片封裝體400a與400b之間的唯一差異在於：在晶片封裝體400b中，第一外層絕緣層D41、第二外層絕緣層D42與這些內層絕緣層D43每一者包括絕緣材料41m以及這些填充物41p。因此，整個絕緣部411b也能強化晶片封裝體400b的結構，並且能降低重佈線層410b發生斷裂的機率，從而提升可靠度。

須說明的是，在圖4B所示的實施例中，各個內層絕緣層D43包括絕緣材料41m以及這些填充物41p。然而，在其他實施例中，這些內層絕緣層D43其中至少一層包括絕緣材料41m與這些填充物41p。因此，在圖4B中，其中一層內層絕緣層D43內的填充物41p可被省略。或者，其中一層內層絕緣層D43可以替換成由感光型介電材料所製成的絕緣層，即內層絕緣層D13。此外，圖4B中的第一外層絕緣層D41與第二外層絕緣層D42可以僅其中一者包括絕緣材料41m以及這些填充物41p。

圖5是本發明另一實施例的晶片封裝體的剖面示意圖。請參閱圖5，本實施例的晶片封裝體500包括重佈線層510，其包括絕緣部511，其中絕緣部511可以包括第一外層絕緣層D51、第二外層絕緣層D52以及多層內層 絕緣層D53。第一外層絕緣層D51、第二外層絕緣層D52與這些內層絕緣層D53每一者包括絕緣材料41m以及多個填充物51f，其中這些填充物51f分布在絕緣材料41m。

晶片封裝體500相似於晶片封裝體400b，而晶片封裝體500與400b之間的唯一差異在於：這些填充物51f可以是多個填充纖維，其中填充纖維例如是玻璃纖維。藉由這些填充物51f，整個絕緣部511也能強化晶片封裝體500的結構，並能降低重佈線層510發生斷裂的機率，從而提升可靠度。

值得一提的是，在圖5所示的實施例中，第一外層絕緣層D51、第二外層絕緣層D52與這些內層絕緣層D53每一者包括絕緣材料41m以及這些填充物51f。不過，在其他實施例中，第一外層絕緣層D51、第二外層絕緣層D52以及這些內層絕緣層D53可以至少一者包括絕緣材料41m以及這些填充物51f。

換句話說，在圖5中，第一外層絕緣層D51、第二外層絕緣層D52與這些內層絕緣層D53其中至少一層內的填充物51f可被省略。或者，第一外層絕緣層D51、第二外層絕緣層D52與這些內層絕緣層D53其中至少一層可替換成由感光型介電材料所製成的絕緣層，即第一外層絕緣層D11、第二外層絕緣層D12或內層絕緣層D13。

另外，圖5所示的部分填充物51f可替換成填充物41p，以使絕緣部511可包括兩種填充物41p與51f，其中第一外層絕緣層D51、第二外層絕緣層D52與這些內 層絕緣層D53其中至少一層內的填充物51f可替換成填充物41p。此外，在圖4A、圖4B與圖5所示的晶片封裝體400a、400b與500中，密封件130可替換成圖3B所示的密封件330。換句話說，圖3B的晶片封裝體300也可以包括填充物41p與51f其中至少一者。

綜上所述，由於以上實施例所揭露的密封件均包覆晶片與重佈線層，並且覆蓋重佈線層的第一表面與側表面，因此密封件能強化晶片封裝體的結構，以提升晶片封裝體的可靠度，從而讓晶片封裝體能具有足夠強度的結構來通過熱循環測試。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明精神和範圍內，當可作些許更動與潤飾，因此本發明保護範圍當視後附的申請專利範圍所界定者為準。

100:晶片封裝體

110:重佈線層

111:絕緣部

120:晶片

121:側面

129:走線

130:密封件

131:第一模封材料

132:第二模封材料

D11:第一外層絕緣層

D12:第二外層絕緣層

D13:內層絕緣層

F11a:第一表面

F11b:第二表面

F11c:側表面

G1:間隙

P11a、P11b:導電連接結構

S11、S12:焊料塊

W11:第一外層線路層

W11p:第一接墊

W12:第二外層線路層

W12p:第二接墊

W12s:外表面

W13:內層線路層

Claims (17)

1. 一種晶片封裝體，包括：一重佈線層，包括：一絕緣部，具有一第一表面、一相對該第一表面的第二表面以及一位於該第一表面與該第二表面之間的側表面；一外層線路層，位於該絕緣層上，且該外層線路層的外表面與該第二表面呈共平面；多個第一接墊，位於該第一表面；多個第二接墊，位於該第二表面；一晶片，配置在該第一表面上，並電性連接該些第一接墊；以及一密封件，包覆該晶片與該重佈線層，並覆蓋該第一表面與該側表面，其中該密封件暴露該些第二接墊，且該密封件不切齊該第一表面與該側表面。
2. 如請求項1所述的晶片封裝體，其中該重佈線層包括：一第一外層絕緣層，具有該第一表面；以及一第二外層絕緣層，具有該第二表面，其中該第一外層絕緣層位在該晶片與該第二外層絕緣層之間。
3. 如請求項2所述的晶片封裝體，其中該第一外層絕緣層包括： 一絕緣材料；以及多個填充物，分布在該絕緣材料中。
4. 如請求項2所述的晶片封裝體，其中該第二外層絕緣層包括：一絕緣材料；以及多個填充物，分布在該絕緣材料中。
5. 請求項1所述的晶片封裝體，其中該重佈線層包括：一第一外層絕緣層，具有該第一表面；一第二外層絕緣層，具有該第二表面，其中該第一外層絕緣層位在該晶片與該第二外層絕緣層之間；以及至少一內層絕緣層，位在該第一外層絕緣層與該第二外層絕緣層之間，其中該第一外層絕緣層、該第二外層絕緣層與該至少一內層絕緣層每一者包括：一絕緣材料；以及多個填充物，分布在該絕緣材料中。
6. 如請求項3、4或5所述的晶片封裝體，其中該些填充物為多個填充顆粒或多個填充纖維。
7. 如請求項1所述的晶片封裝體，其中該密封件未覆蓋該第二表面。
8. 如請求項1所述的晶片封裝體，其中該密封件更覆蓋該第二表面。
9. 如請求項1所述的晶片封裝體，其中該密封件的一部分填滿該晶片與該重佈線層之間的一間隙。
10. 如請求項1所述的晶片封裝體，還包括多個焊料塊，其中該些焊料塊分別連接該些第二接墊。
11. 如請求項1所述的晶片封裝體，其中該第二表面與各該第二接墊的外表面切齊。
12. 如請求項1所述的晶片封裝體，其中該密封件的長度與寬度分別大於該重佈線層的長度與寬度。
13. 一種晶片封裝體的製造方法，包括：在一承載基板上形成一初始重佈線層，其中該初始重佈線層具有一外層線路層，且該外層線路層與該承載基板直接接觸；將多個晶片裝設在該初始重佈線層上；切割該初始重佈線層，以形成多個彼此分離的重佈線層，其中該些重佈線層之間形成多條溝槽；形成一密封件，其中該密封件包覆該晶片與該重佈線 層，並填滿該些溝槽；移除該承載基板；以及沿著該些溝槽，切割該密封件。
14. 如請求項13所述的晶片封裝體的製造方法，其中形成該初始重佈線層更包含形成一外層絕緣層，其中該外層絕緣層、該外層線路層以及該承載基板形成一共平面，而該共平面位於該外層絕緣層與該承載基板之間，以及位於該外層線路層與該承載基板之間。
15. 如請求項13所述的晶片封裝體的製造方法，其中各該重佈線層具有一第一表面、一相對該第一表面的第二表面以及一位於該第一表面與該第二表面之間的側表面，而形成該密封件的步驟包括：形成一第一模封材料於該承載基板上，其中該第一模封材料覆蓋該些晶片、該些第一表面與該些側表面，但不覆蓋該些第二表面，而該第一模封材料填滿該些溝槽，其中該承載基板是在形成該第一模封材料形成之後移除。
16. 如請求項15所述的晶片封裝體的製造方法，其中形成該密封件的步驟還包括：在移除該承載基板之後，形成一第二模封材料於該些第二表面，其中該第二模封材料連接該第一模封材料。
17. 如請求項13所述的晶片封裝體的製造方法，還包括：在移除該承載基板之後以及切割該密封件以前，在該些重佈線層上形成多個焊料塊，其中各該重佈線層位於其中一該晶片以及多個該焊料塊之間。

Images