TWI779615B - 具有石墨烯導電結構的半導體元件及其製備方法 - Google Patents

Abstract

本揭露提供一種具有石墨烯導電結構的半導體元件及其該半導體元件的製備方法。該半導體元件具有一第一閘極結構以及一第一源極/汲極區，該第一閘極結構設置在一半導體基底上，該第一源極/汲極區設置在該半導體基底中，且鄰近該第一閘極結構設置。該半導體元件亦具有一第一矽化物層以及一石墨烯導電結構，該第一矽化物層設置在該半導體基底中，且設置在該第一源極/汲極區上，而該石墨烯導電結構設置在該第一矽化物層上。該半導體元件還具有一第一介電層以及一第二介電層，該第一介電層係覆蓋該第一閘極結構，該第二介電層設置在該第一介電層上。該石墨烯導電結構係被該第一介電層與該第二介電層所圍繞。

Description

具有石墨烯導電結構的半導體元件及其製備方法

本申請案主張2020年8月11日申請之美國正式申請案第16/990,676號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。

本揭露係關於一種半導體元件及其製備方法。特別是有關於一種具有石墨烯導電結構之半導體元件結構及其製備方法。

對於許多現代應用，半導體元件是不可或缺的。隨著電子科技的進步，半導體元件的尺寸變得越來越小，於此同時提供較佳的功能以及包含較大的積體電路數量。由於半導體元件的規格小型化，實現不同功能的半導體元件之不同型態與尺寸規模，係整合(integrated)並封裝(packaged)在一單一模組中。再者，許多製造步驟執行於各式不同型態之半導體裝置的整合(integration)。

在一半導體元件中，一內連接結構係用於電性連接在一積體電路之不同層或是相同層中的多個導電元件。然而，隨著半導體元件的按比例縮小，相鄰導電元件之間的間隔係逐漸縮小，其係可縮減內連接結構的製程裕度(process window)。因此，在半導體元件中製造內連接結構 則越來越困難。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種半導體元件。該半導體元件具有一第一閘極結構，設置在一半導體基底上；以及一第一源極/汲極區，設置在該半導體基底中，並鄰近該第一閘極結構設置。該半導體元件亦具有一第一矽化物層，設置在該半導體基底中，且設置在該第一源極/汲極區上；以及一石墨烯導電結構，設置在該第一矽化物層上。該半導體元件還具有一第一介電層，覆蓋該第一閘極結構；以及一第二介電層，設置在該第一介電層上。該石墨烯導電結構係被該第一介電層以及該第二介電層所圍繞。

在一實施例中，該半導體元件還包括一阻障層，設置在該石墨烯導電結構與該第一介電層之間，以及在該石墨烯導電結構與該第二介電層之間。在一實施例中，該阻障層係直接接觸該第一矽化物層。在一實施例中，該石墨烯導電結構係直接接觸該第一矽化物層。在一實施例中，該半導體元件還包括一第二閘極結構，設置在該半導體基底上，其中該第一源極/汲極區、該第一矽化物層以及該石墨烯導電結構係設置在該第一閘極結構與該第二閘極結構之間，且該第二閘極結構係被該第一介電層所覆蓋。

在一實施例中，該半導體元件包括一單位區以及一周圍電路區，且其中該第一閘極結構、該第一源極/汲極區、該第一矽化物層以 及該石墨烯導電結構係設置在該單元區中。在一實施例中，該半導體元件的該周圍電路區係包括：一第二源極/汲極區，設置在該半導體基底中；一第二矽化物層，設置在該半導體基底中，以及設置在該第二源極/汲極區上；以及一金屬導電結構，設置在該第二矽化物層上。

本揭露之另一實施例提供一種半導體元件。該半導體元件具有一第一源極/汲極區以及一第二源極/汲極區，設置在一半導體基底中。該第一源極/汲極區設置在一單元區中，且該第二源極/汲極區設置在一周圍電路區中。該半導體元件亦具有一第一閘極結構以及一第二閘極結構，設置在該半導體基底中，且設置在該單元區中。該第一源極/汲極區係位在該第一閘極結構與該第二閘極結構之間。該半導體元件還具有一石墨烯導電結構，設置在該單元區中，且設置在該第一源極/汲極區上；以及一第一金屬導電結構，設置在該周圍電路區中，且設置在該第二源極/汲極區上。

在一實施例中，該半導體元件還包括一阻障層，係將該石墨烯導電結構與該第一介電層以及該第二介電層分開。在一實施例中，該半導體元件還包括：一第一矽化物層，設置在該石墨烯導電結構與該第一源極/汲極區之間，其中該石墨烯導電結構係直接接觸該第一矽化物層。此外，該半導體元件具有一第二矽化物層，設置在該第一金屬導電結構與該第二源極/汲極區之間。在一實施例中，該半導體元件還包括：一第三源極/汲極區，設置在該半導體基底中，且設置在該周圍電路區中；一第三矽化物層，設置在該第三源極/汲極區上；以及一第二金屬導電結構，設置在該周圍電路區中，以及設置在該第三矽化物層上，其中該第一金屬導電結構與該第二金屬導電結構係由鎢所製。

在一實施例中，該半導體元件還包括：一第一介電層，圍繞該石墨烯導電結構、該第一金屬導電結構以及該第二金屬導電結構的各下部；以及一第二介電層，圍繞該石墨烯導電結構、該第一金屬導電結構以及該第二金屬導電結構的各上部。在一實施例中，該石墨烯導電結構包括一第一石墨烯導體以及一第二石墨烯導體，該第二石墨烯導體接合到該第一石墨烯導體上，該第一石墨烯導體係被該第一介電層所圍繞，且該第一石墨烯導體係直接接觸該第一介電層，以及該第二石墨烯導體係被該第二介電層所圍繞，且該第二石墨烯導體係直接接觸該第二介電層。

本揭露之另一實施例提供一種半導體元件。該半導體元件具有一第一半導體晶粒以及一第二半導體晶粒，該第二半導體晶粒係接合到該第一半導體晶粒上。該第一半導體晶粒包括：一半導體基底；一第一源極/汲極區，設置在該半導體基底中；以及一第一矽化物層，設置在該半導體基底中，且設置在該第一源極/汲極區上。該第一半導體晶粒亦具有一閘極結構，設置在該半導體基底上，且鄰近該第一源極/汲極區設置；以及一第一介電層，設置在該半導體基底上，並圍繞該閘極結構設置。該第二半導體晶粒具有一第二介電層，係面對該第一半導體晶粒的該第一介電層。該第一半導體晶粒還包括一石墨烯導電結構，係穿經該第一半導體晶粒的該第一介電層以及該第二半導體晶粒的該第二介電層。該石墨烯導電結構係電性連接到該第一矽化物層。

在一實施例中，該石墨烯導電結構直接接觸該第一半導體晶粒的該第一介電層以及該第二半導體晶粒的該第二介電層。在一實施例中，該閘極導電結構包括一第一石墨烯導體以及一第二石墨烯導體，該第二石墨烯導體接合到該第一石墨烯導體上，該第一石墨烯導體係被該第一 半導體晶粒的該第一介電層所圍繞，且該第二石墨烯導體係被該第二半導體晶粒的該第二介電層所圍繞。在一實施例中，該半導體元件包括一單元區以及一周圍電路區，該周圍電路區係鄰近該單元區設置，且其中該第一源極/汲極區、該第一矽化物層、該閘極結構以及該石墨烯導電結構係設置在該單元區中。

在一實施例中，該半導體元件的該周圍電路區包括：一第二源極/汲極區以及一第二矽化物層，設置在該第一半導體晶粒的該半導體基底中，其中該第二矽化物層設置在該第二源極/汲極區上。此外，該半導體元件的該周圍電路區具有一金屬導電結構，係被該第一半導體晶粒的該第一介電層以及該第二半導體晶粒的該第二介電層所圍繞。在一實施例中，該金屬導電結構包括一第一金屬導體以及一第二金屬導體，該第一金屬導體位在該第一半導體晶粒中，該第二金屬導體位在該第二半導體晶粒中，且接合到該第一金屬導體上，且其中該半導體元件還包括：一第一阻障層，係將該第一金屬導體與該第一半導體晶粒的該第一介電層分開；以及一第二阻障層，係將第二金屬導體與該第二半導體晶粒的該第二介電層分開。在一實施例中，該金屬導電結構的該第一金屬導體係藉由該第一阻障層而與該第二矽化物層分開。

在本揭露中係已提供半導體元件的多個實施例。在一些實施例中，該半導體元件具有一石墨烯導電結構，該石墨烯導電結構位在一單元區(cell region)中，且該石墨烯導電結構係當成一內連接結構使用。舉例來說，該石墨烯導電結構設置在一裝置元件(例如一源極/汲極區)上，而該石墨烯導電結構係用於電性連接該裝置元件到到形成在石墨烯導電結構上的其他裝置元件。該石墨烯導電結構係經配置以降低該半導體元件的 阻抗(resistance)。因此，可提升該半導體元件的操作速度，其係大大地改善整體元件效能。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

100:半導體元件

101:半導體基底

103:閘極介電材料

103a:閘極介電層

103b:閘極介電層

105:閘極電極材料

105a:閘極電極層

105b:閘極電極層

107:閘極罩蓋材料

107a:閘極罩蓋層

107b:閘極罩蓋層

109:圖案化遮罩

111a:閘極結構

111b:閘極結構

113a:源極/汲極區

113b:源極/汲極區

113c:源極/汲極區

115a:閘極間隙子

115b:閘極間隙子

117a:矽化物層

117b:矽化物層

117c:矽化物層

121:第一介電層

123:第二介電層

125:圖案化遮罩

130:開口

140:開口

140’:開口

145:阻障材料

145a:阻障層

147:石墨烯導電結構

149:圖案化遮罩

150a:開口

150a’:開口

150b:開口

150b’:開口

153:阻障材料

153a:阻障層

153b:阻障層

155:圖案化遮罩

157a:金屬導電結構

157b:金屬導電結構

200:半導體元件

200a:第一半導體晶粒

200b:第二半導體晶粒

201:第一半導體基底

203a:閘極介電層

203b:閘極介電層

205a:閘極電極層

205b:閘極電極層

207a:閘極罩蓋層

207b:閘極罩蓋層

211a:閘極結構

211b:閘極結構

213a:源極/汲極區

213b:源極/汲極區

213c:源極/汲極區

215a:閘極間隙子

215b:閘極間隙子

217a:矽化物層

217b:矽化物層

217c:矽化物層

221:第一介電層

225:圖案化遮罩

240:開口

247:第一石墨烯導體

249:圖案化遮罩

250a:開口

250b:開口

253a:阻障層

253b:阻障層

257a:金屬導電結構

257b:金屬導電結構

261:第二半導體基底

263:第二介電層

265:第二石墨烯導體

267a:阻障層

267b:阻障層

269a:第二金屬導體

269b:第二金屬導體

271:石墨烯導電結構

275a:第一金屬導體

257b:第一金屬導體

1000:記憶體元件

30:記憶體胞

31:場效電晶體

33:電容器

35:汲極

37:源極

39:閘極

A:單元區

B:周圍電路區

BL:位元線

WL:字元線

10:製備方法

S11:步驟

S13:步驟

S15:步驟

S17:步驟

S19:步驟

S21:步驟

30:方法

S31:步驟

S33:步驟

S35:步驟

S37:步驟

S39:步驟

S41:步驟

S43:步驟

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。

圖1為依據本揭露一些實施例一種半導體元件的剖視示意圖。

圖2為依據本揭露一些實施例一種改良半導體元件的剖視示意圖。

圖3為依據本揭露一些實施例一種半導體元件之製備方法的流程示意圖。

圖4為依據本揭露一些實施例一種改良半導體元件之製備方法的流程示意圖。

圖5為依據本揭露一些實施例在形成該半導體元件期間形成依圖案畫遮罩之一中間階段的剖視示意圖。

圖6為依據本揭露一些實施例在形成該半導體元件期間形成多個閘極結構之一中間階段的剖視示意圖。

圖7為依據本揭露一些實施例在形成該半導體元件期間形成多個源極/ 汲極區之一中間階段的剖視示意圖。

圖8為依據本揭露一些實施例在形成該半導體元件期間形成多個閘極間隙子之一中間階段的剖視示意圖。

圖9為依據本揭露一些實施例在形成該半導體元件期間形成多個矽化物層之一中間階段的剖視示意圖。

圖10為依據本揭露一些實施例在形成該半導體元件期間形成一第一介電層以及一第二介電層之一中間階段的剖視示意圖。

圖11為依據本揭露一些實施例在形成該半導體元件期間蝕刻該第一介電層與該第二介電層，以形成一開口在一單元區(cell region)中之一中間階段的剖視示意圖。

圖12為依據本揭露一些實施例在形成該半導體元件期間形成一阻障材料，以給在該單元區中的該開口加襯墊之一中間階段的剖視示意圖。

圖13為依據本揭露一些實施例在形成該半導體元件期間蝕刻在該單元區中的該阻障材料之一中間階段的剖視示意圖。

圖14為依據本揭露一些實施例在形成該半導體元件期間形成一石墨烯導電結構在該單元區中之一中間階段的剖視示意圖。

圖15為依據本揭露一些實施例在形成該半導體元件期間蝕刻該第一介電層與該第二介電層，以形成多個開口在一周圍電路區(peripheral circuit region)中之一中間階段的剖視示意圖。

圖16為依據本揭露一些實施例在形成該半導體元件期間形成一阻障材料，以給在該周圍電路區中的該等開口加襯墊之一中間階段的剖視示意圖。

圖17為依據本揭露一些實施例在形成該半導體元件期間蝕刻在該周 圍電路區中的該阻障材料之一中間階段的剖視示意圖。

圖18為依據本揭露一些實施例在形成該改良半導體元件期間形成一開口在第一半導體晶粒的一單元區中之一中間階段的剖視示意圖。

圖19為依據本揭露一些實施例在形成該改良半導體元件期間形成一第一石墨烯導體在該第一半導體晶粒的該單元區中，以及形成多個開口在該第一半導體晶粒的一周圍電路區中之一中間階段的剖視示意圖。

圖20為依據本揭露一些實施例在形成該改良半導體元件期間形成多個第一金屬導體在該第一半導體晶粒的該周圍電路區中之一中間階段的剖視示意圖。

圖21為依據本揭露一些實施例在形成該改良半導體元件期間形成一第二石墨烯導體在一第二半導體晶粒的一單元區中，以及形成多個第二金屬導體在該第二半導體晶粒的一周圍電路區中之一中間階段的剖視示意圖。

圖22為依據本揭露一些實施例具有多個記憶體胞之一陣列的一例示積體電路的部分結構示意圖。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。

「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施 例。

為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。

應當理解，以下揭露內容提供用於實作本發明的不同特徵的諸多不同的實施例或實例。以下闡述組件及排列形式的具體實施例或實例以簡化本揭露內容。當然，該些僅為實例且不旨在進行限制。舉例而言，元件的尺寸並非僅限於所揭露範圍或值，而是可相依於製程條件及/或裝置的所期望性質。此外，以下說明中將第一特徵形成於第二特徵「之上」或第二特徵「上」可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。為簡潔及清晰起見，可按不同比例任意繪製各種特徵。在附圖中，為簡化起見，可省略一些層/特徵。

此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相 應地進行解釋。

圖1為依據本揭露一些實施例一種半導體元件100的剖視示意圖。如圖1所示，半導體元件100具有一半導體基底101、一第一介電層121以及一第二介電層123，第一介電層121設置在半導體基底101上，第二介電層123設置在第一介電層121上。半導體元件100亦具有源極/汲極區113a、113b、113c與矽化物層117a、117b、117c，以及閘極結構111a、11b與閘極間隙子115a、115b，源極/汲極區113a、113b、113c與矽化物層117a、117b、117c係設置在半導體基底101中，而閘極結構111a、11b與閘極間隙子115a、115b設置在第一介電層121中。

半導體元件100還具有一石墨烯導電結構147與金屬導電結構157a、157b以及阻障層145a、153a、153b，石墨烯導電結構147與金屬導電結構157a、157b係穿經第一介電層121以及第二介電層123，阻障層145a、153a、153b係將石墨烯導電結構147以及金屬導電結構157a、157b與第一介電層121以及第二介電層123分開。此外，半導體元件100具有一單元區(cell region)A以及一周圍電路區(peripheral circuit region)B，周圍電路區B係鄰近單元區A設置。在一些實施例中，源極/汲極區113a、矽化物層117a、閘極結構111a、111b、閘極間隙子115a、115b、石墨烯導電結構147以及阻障層145a係位在單元區A中，而源極/汲極區113b、113c、矽化物層117b、117c、金屬導電結構157a、157b以及阻障層153a、153b係位在周圍電路區B中。

依據一些實施例，在單元區A中，石墨烯導電結構147係設置在閘極結構111a與111b之間，且石墨烯導電結構147經由矽化物層117a而電性連接到源極/汲極區113a。雖然僅繪示一個石墨烯導電結構147，但 其係瞭解多於一個石墨烯導電結構147可實施在半導體元件100的單元區A中。在一些實施例中，半導體元件100係為一動態隨機存取記憶體(DRAM)，且石墨烯導電結構147係當成用於DRAM的一位元線(BL)接觸或一電容器接觸使用。

依據一些實施例，在周圍電路區B中，金屬導電結構157a經由矽化物層117b與阻障層153a而電性連接到源極/汲極區113b，金屬導電結構157b經由矽化物層117c而電性連接到源極/汲極區113c。雖然僅繪示兩個金屬導電結構157a與157b，但其係瞭解多於兩個金屬導電結構係可實施在半導體元件100的周圍電路區B中。再者，依據一些實施例，第一介電層121係圍繞石墨烯導電結構147與金屬導電結構157a、157b的各下部設置，且第二介電層123係圍繞石墨烯導電結構147與金屬導電結構157a、157b的各上部設置。

圖2為依據本揭露一些實施例一種改良半導體元件200的剖視示意圖，而改良的半導體元件200係為半導體元件100的另一實施例。在圖1及圖2中，類似的元件編號係表示相同或類似的特徵及/或材料。請參考圖2，半導體元件200具有一第一半導體晶粒200a以及一第二半導體晶粒200b，而第二半導體晶粒200b係接合到第一半導體晶粒200a上。

第一半導體晶粒200a具有一第一半導體基底201以及一第一介電層221，而第一介電層221係設置在第一半導體基底201上。第一半導體晶粒200a亦具有源極/汲極區213a、213b、213c與矽化物層217a、217b、217c，以及閘極結構211a、211b與閘極間隙子215a、215b，而源極/汲極區213a、213b、213c與矽化物層217a、217b、217c係設置在第一半導體基底201中，閘極結構211a、211b與閘極間隙子215a、215b則設置 在第一介電層221中。第一半導體晶粒200a還具有一第一石墨烯導體247與第一金屬導體257a、257b，以及阻障層253a、253b，而第一石墨烯導體247與第一金屬導體257a、257b係穿經第一介電層221，阻障層253a、253b係將第一金屬導體257a、257b與第一介電層221分開。

第二半導體晶粒200b具有一第二半導體基底261以及一第二介電層263。在一些實施例中，第二半導體晶粒200b係以面對第一介電層221的第二介電層263而接合到第一半導體晶粒200a。第二半導體晶粒200b亦具有一第二石墨烯導體265與第二金屬導體269a、269b，以及阻障層267a、267b，而第二石墨烯導體265與第二金屬導體269a、269b係穿經第二介電層263，阻障層267a、267b則將第二金屬導體269a、269b與第二介電層263分開。在一些實施例中，第二石墨烯導體265係接合到第一石墨烯導體247上，以形成一石墨烯導電結構271，且第二金屬導體269a、269b係接合到第一金屬導體257a、257b，以分別形成金屬導電結構257a、257b。

類似於半導體元件100，半導體元件200具有一單元區A以及一周圍電路區B，而周圍電路區B係鄰近單元區A設置。在一些實施例中，源極/汲極區213a、矽化物層217a、閘極結構211a、211b、閘極間隙子215a、215b以及石墨烯導電結構271(包括第一石墨烯導體247以及第二石墨烯導體265)係位在單元區A中。此外，源極/汲極區213b、213c、矽化物層217b、217c、金屬導電結構275a、275b(包括第一金屬導體247a、257b以及第二金屬導體269a、269b)以及阻障層253a、253b、267a、267b係位在周圍電路區中。

依據一些實施例，第一半導體晶粒200a的第一介電層221 以及第二半導體晶粒200b的第二介電層263係圍繞且直接接觸石墨烯導電結構271，且石墨烯導電結構271係竟由矽化物層217a而電性連接到源極/汲極區213a。雖然僅繪示一個石墨烯導電結構271，但其係瞭解一個以上的石墨烯導電結構271係可實施在半導體元件200的單元區A中。在一些實施例中，半導體元件200係為一動態隨機存取記憶體(DRAM)，且石墨烯導電結構271係當成用於DRAM的一位元線(BL)接觸或一電容器接觸。

依據一些實施例，在周圍電路區B中，金屬導電結構275a係經由矽化物層217b與阻障層253a而電性連接到源極/汲極區213b，且金屬導電結構275b係經由矽化物層217c而電性連接到源極/汲極區213c。雖然僅繪示兩個金屬導電結構275a與275b，但其係瞭解兩個以上的金屬導電結構275a與275b係可實施在半導體元件200的周圍電路區B中。

圖3為依據本揭露一些實施例一種半導體元件100之製備方法10的流程示意圖，而製備方法10包括步驟S11、S13、S15、S17、S19以及S21。圖4為依據本揭露一些實施例一種改良半導體元件200之製備方法30的流程示意圖，而方法30包括步驟S31、S33、S35、S37、S39、S41以及S43。圖3的步驟S11到圖S21以及圖4的步驟S31到S43係結合下列圖式進行詳細描述。

圖5到圖17為依據一些實施例形成半導體元件100的各中間階段的剖視示意圖。如圖5所示，係提供半導體基底101。半導體基底101可為一半導體晶圓，例如一矽晶圓。

另外或此外，半導體基底101可包括元素(elementary)半導體材料、化合物(compound)半導體材料，及/或合金半導體材料。元素半導體材料的例子可包括晶體矽、多晶矽、非晶矽、鍺及/或鑽石，但並不 以此為限。化合物半導體元件的例子可包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦，及/或銻化銦(indium antimonide)，但並不以此為限。合金半導體材料可包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP，及/或GaInAsP，但並不以此為限。

在一些實施例中，半導體基底101具有一磊晶層。舉例來說，半導體基底101具有一磊晶層，係鋪設在一塊狀(bulk)半導體上。在一些實施例中，半導體基底101為一絕緣體上覆半導體基底，其係可具有一基底、一埋入式氧化物層以及一半導體層，該埋入式氧化物層係位在該基底上，該半導體層係位在該埋入式氧化物層上，而該絕緣體上覆半導體基底係例如一絕緣體上覆矽(SOI)基底、一絕緣體上覆矽鍺(SGOI)基底，或絕緣體上覆鍺(GOI)基底。絕緣體上覆半導體基底可使用植氧分離(separation by implantation of oxygen，SIMOX)技術、晶圓接合(wafer bonding)或其他適合的方法進行製造。

仍請參考圖5，一閘極介電材料103、一閘極電極材料105以及一閘極罩蓋材料107係依序形成在半導體基底101上，以及一圖案化遮罩109係形成在閘極罩蓋材料107上。在一些實施例中，閘極介電材料103、閘極電極材料105以及閘極罩蓋材料107係從單元區A延伸到周圍電路區B，且圖案化遮罩109係形成在單元區A中。

在一些實施例中，閘極介電材料103係由下列材料所製：氧化矽、碳化矽、氮化矽、氮氧化矽、具有高介電常數(high-k)的一介電材料，或其組合；閘極電極材料105係由下列材料所製：多晶矽、一金屬材料(例如鋁、銅、鎢、鈦、鉭)、一金屬矽化物材料或其組合；以及閘極罩蓋材料107矽由下列材料所製：氧化矽、碳化矽、氮化矽、氮氧化矽或 其他可應用的材料。再者，閘極介電材料103、閘極電極材料105以及閘極罩蓋材料107的形成，係可包括一熱氧化製程、一化學氣相沉積(CVD)製程、一物理氣相沉積(PVD)製程、一原子層沉積(ALD)製程、一旋轉塗佈製程或一其他可應用的製程。

接著，如圖6所示，依據一些實施例，閘極介電材料103、閘極電極材料105以及閘極罩蓋材料107可藉由使用圖案化遮罩109當作一遮罩以進行蝕刻，以便形成閘極結構111a與111b。對應的步驟係繪示在如圖3所示之製備方法10中的步驟S11。

在一些實施例中，閘極結構111a具有一閘極介電層103a、一閘極電極層105a以及一閘極罩蓋層107a，且閘極結構111b具有一閘極介電層103b、一閘極電極層105b以及一閘極罩蓋層107b。再者，閘極結構111a與111b可藉由一溼蝕刻製程、一乾蝕刻製程或其組合所形成。在獲得閘極結構111a與111b之後，係可移除圖案化遮罩109。

如圖7所示，依據一些實施例，在閘極結構111a與111b形成之後，源極/汲極區113a、113b、113c係形成在半導體基底101中。對應的步驟係繪示在如圖3所示之製備方法10中的步驟S13。在一些實施例中，源極/汲極區113a係位在單元區A中，而源極/汲極區113b與113c係位在周圍電路區B中。

在一些實施例中，源極/汲極區113a係鄰近閘極結構111a與111b且位在閘極結構111a與111b之間。在一些實施例中，源極/汲極區113a、113b、113c係藉由一或多個離子植入製程所形成，且P型摻雜物，例如硼、鎵或銦，或是N型摻雜物，例如磷或砷，係植入在半導體基底101中，以形成源極/汲極區113a、113b、113c，其係取決於半導體元件 100的導電形態(conductivity type)。

接下來，如圖8所示，依據一些實施例，閘極間隙子115a與115a係分別形成在閘極結構111a與111b的各側壁上。在一些實施例中，源極/汲極區113a係部分被閘極間隙子115a與115b所覆蓋。在一些實施例中，閘極間隙子115a與115b係由下列材料所製：氧化矽、碳化矽、氮化矽、氮氧化矽、其他可應用的介電材料或其組合。

在一些實施例中，閘極間隙子115a與115b的形成矽包括共形沉積一間隙子材料(圖未示)在閘極結構111a、111b的各上表面與各側壁上以及在半導體基底101的上表面上。沉積製程可包括一CVD製程、一PVD製程、一ALD製程、一旋轉塗佈製程或其他可應用的製程。然後，間隙子材料可以一非等向性蝕刻製程進行蝕刻，其係垂直移除在所有位置處之相同數量的間隙子材料，並留下閘極間隙子115a、115b在閘極結構111a、111b的各側壁上。在一些實施例中，蝕刻製程係為一乾蝕刻製程。

在閘極間隙子115a、115b形成之後，矽化物層117a、117b、117c係分別形成在源極/汲極區113a、113b、113c上。對應的步驟係繪示在如圖3所示之製備方法10中的步驟S15。在一些實施例中，矽化物層117a、117b、117c係形成在半導體基底101中。

在一些實施例中，一金屬材料(圖未示)係共形形成在圖8的結構上，然後，執行一熱製程以引起在半導體基底101處的矽與金屬材料進行反應，進而形成矽化物層117a、117b、117c在源極/汲極區113a、113b、113c上。金屬材料可包含鈦、鎢、鈷或其組合，且熱製程的溫度可在大約700℃到750℃範圍內。在反應之後，金屬材料的未反應部分係可藉由化學溶液(chemical solution)而進行選擇性移除，而化學溶液係例 如氨水溶液(ammonia solution)或過氧化氫(hydrogen peroxide)。

接著，如圖10所示，依據一些實施例，一第一介電層121以及一第二介電層123係依序形成在半導體基底101上，以及具有一開口130的一圖案化遮罩125係形成在第二介電層123上。對應的步驟係繪示在如圖3所示之製備方法10中的步驟S17。在一些實施例中，閘極結構111a、111b與閘極間隙子115a、115b係被第一介電層121所圍繞。在一些實施例中，閘極結構111a、111b與閘極間隙子115a、115b係被第一介電層121所覆蓋。

在一些實施例中，第一介電層121具有多層，係由多個介電材料所製，例如氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane，TEOS)氧化物、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、低介電常數(low-k)介電材料及/或其他可應用的介電材料。第一介電層121可由下列製程所形成：CVD製程、PVD製程、ALD製程、旋轉塗佈製程或其他可應用的製程。用於形成第二介電層123的一些材料及製程係類似於或相同於用於形成第一介電層121的材料與製程，且在文中不再重複其詳細描述。

在一些實施例中，第一介電層121與第二介電層123係由不同材料所製。舉例來說，第一介電層121係由BPSG所製，而第二介電層123係由TEOS氧化物所製。此外，依據一些實施例，圖案化遮罩125的開口130係位在單元區A中，且直接在矽化物層117a上方。

接下來，如圖11所示，依據一些實施例，第一介電層121與第二介電層123係藉由使用圖案化遮罩125當作一遮罩以進行蝕刻，以 使矽化物層117a藉由一開口140而部分暴露。在一些實施例中，開口140係穿經第一介電層121與第二介電層123。開口140係可藉由一溼蝕刻製程、一乾蝕刻製程或其組合所形成。在獲得開口140之後，係可移除圖案化遮罩125。

如圖12所示，依據一些實施例，在矽化物層117a部分暴露之後，一阻障材料145共形沉積在圖11的結構上。在一些實施例中，阻障材料145係形成在第二介電層123的上表面上，並給開口140的各側壁與下表面形成襯墊，以便獲得一縮減的開口140’。在一些實施例中，矽化物層117a的暴露部分係被阻障材料145所覆蓋。

在一些實施例中，阻障材料145係由下列材料所製：鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鈷鎢(CoW)、其他可應用的材料或其組合。再者，阻障材料145可由下列製程所形成：CVD製程、PVD製程、ALD製程、一金屬有機CVD(MOCVD)製程、一噴濺製程、一鍍覆製程或其他可應用的製程。

然後，如圖13所示，依據一些實施例，一蝕刻製程係執行在阻障材料145上，以移除阻障材料145覆蓋在第二介電層123之上表面的部分，以及移除阻障材料145覆蓋在矽化物層117a之上表面的部分。在一些實施例中，在蝕刻製程之後係獲得一阻障層145a，且阻障層145a係為阻障材料145在第一介電層121與第二介電層123上的保留部分。蝕刻製程可為一非等向性蝕刻製程，例如一反應式離子蝕刻(RIE)製程。

如圖14所示，依據一些實施例，在阻障層145a形成之後，一石墨烯導電結構147係形成在縮減的開口140’中。對應的步驟係繪示在如圖3所示之製備方法10中的步驟S19。在一些實施例中，石墨烯導電結 構147係位在單元區A中，並位在源極/汲極區113a上。在一些實施例中，石墨烯導電結構147係直接接觸阻障層145a與矽化物層117a。

在一些實施例中，石墨烯導電結構147係由下列製程所形成：CVD製程、ALD製程、一電漿加強CVD製程或一電漿加強ALD製程。舉例來說，在CVD製程或電漿加強CVD製程中，用於形成石墨烯導電結構147的反應氣體係可包括C_xH_y and H₂，反應氣體的一流量(flow rate)係可在大約100sccm到大約1000sccm的範圍內，一製程壓力可在大約0.1torr到大約760torr的範圍內，以及一製程溫度可在大約25℃到大約1000℃的範圍內，例如在大約25℃到大約425℃的範圍內。

在電漿加強CVD製程中，一電漿功率可在大約50W到大約1000W的範圍內。由於石墨烯為一低電阻導電材料，所以可降低經由裝置元件(例如源極/汲極區113a以及在石墨烯導電結構147上的裝置元件(圖未示))所傳送之訊號的電阻-電容延遲。

接著，如圖15所示，依據一些實施例，一圖案化遮罩149係形成在圖14的結構上，且第一介電層121與第二介電層123在周圍電路區B中的部分，係藉由使用圖案化遮罩149當作一遮罩以進行蝕刻，以使矽化物層117a、117b、117c分別藉由開口150a、150b而部分暴露。在一些實施例中，當圖案化遮罩149覆蓋在單元區A中的結構時，在單元區A中的結構係並未被蝕刻。開口150a與150b係可藉由一溼蝕刻製程、一乾蝕刻製程或其組合所形成。雖然在開口150a與150b形成在本揭露中之後，圖案化遮罩149保留在第二介電層123上，但是在開口150a與150b形成之後，係可移除圖案化遮罩149。

如圖16所示，依據一些實施例，在周圍電路區B中的矽化 物層117b與117c部分暴露之後，一阻障材料153係共形沉積在圖15的結構上。在一些實施例中，阻障材料153係形成在圖案化遮罩149的上表面上(若是在開口150a與150b形成之後移除圖案化遮罩149的話，則阻障材料153可形成在第二介電層123的上表面)，並給開口150a與150b的各側壁與下表面形成襯墊，以便獲得縮減的開口150a’與150b’。在一些實施例中，矽化物層117b與117c的各暴露部分並未被阻障材料153所覆蓋。使用於形成阻障材料153的一些材料與製程，係類似於或相同於使用於形成阻障材料145的材料與製程，且在文中不再重複其詳細描述。

接下來，如圖17所示，依據一些實施例，一圖案化遮罩155係形成在圖17的結構上，且阻障材料153係藉由圖案化遮罩155當作一遮罩以進行蝕刻，以使矽化物層117c藉由阻障材料153的一保留部分而部分暴露。在一些實施例中，當圖案化遮罩155覆蓋在單元區A中的結構時，則並未時時科在單元區A中的結構。

再者，由於縮減的開口150a’與150b’(請參考圖16)係被圖案化遮罩155所填滿，所以在阻障材料153的蝕刻製程之後並未暴露矽化物層117b。阻障材料153可藉由一溼蝕刻製程、一乾蝕刻製程或其組合所形成。在矽化物層117c部分暴露之後，係可移除圖案化遮罩155。

如圖1所示，依據一些實施例，在矽化物層117c部分暴露之後，一金屬材料(圖未示)係形成在縮減的開口150a’與150b’中，以及在阻障材料153的上表面上，且一平坦化製程係執行在金屬材料上，以形成金屬導電結構157a與157b分別在縮減的開口150a’與150b’中。對應的步驟係繪示在如圖3所示之製備方法10中的步驟S21。在一些實施例中，金屬導電結構157a,157b係位在周圍電路區B中，且分別位在源極/汲極區 113b、113c上。

在一些實施例中，雖然其他材料亦可使用，例如鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)及/或類似物，但上述金屬材料(例如金屬導電結構157a與157b)係由鎢所製。再者，金屬材料可藉由下列製程所形成：CVD製程、PVD製程、ALD製程、MOCVD製程、一噴濺製程、一鍍覆製程或其他可應用的製程。此外，平坦化製程可包括化學機械平坦化(chemical mechanical planarization，CMP)製程，其係移除阻障材料153、圖案化遮罩149以及金屬材料位在第二介電層123上的各部分。

阻障材料153的各保留部分係形成阻障層153a以及阻障層153b，而阻障層153a係圍繞金屬導電結構157a設置，且阻障層153b係圍繞金屬導電結構157b設置。在一些實施例中，金屬導電結構157a係藉由阻障層153a而與矽化物層117b分開，且金屬導電結構157b係直接接觸矽化物層157c。在金屬導電結構157a與157b形成之後，係獲得半導體元件100。

在一些實施例中，係設置石墨烯導電結構147以電性連接在單元區A中的源極/汲極區113a到位在半導體元件100上的裝置元件。因此，可降低半導體元件100的電阻，且可降低經由源極/汲極區113a與在半導體元件100上的裝置元件傳送之訊號的電阻-電容延遲。因此，可提升半導體元件100的操作速度，其係大大地改善整體元件效能。

圖18到圖21為依據一些實施例在形成半導體元件200之各中間階段的剖視示意圖。如圖18所示，一第一半導體晶粒200a具有一第一介電層221、源極/汲極區213a、213b、213c與矽化物層217a、217b、217c以及閘極結構211a、211b與閘極間隙子215a、215b；第一介電層221 係形成在一第一半導體基底201上；源極/汲極區213a、213b、213c與矽化物層217a、217b、217c係形成在第一半導體基底201中；閘極結構211a、211b與閘極間隙子215a、215b係形成在第一介電層221中。對應的步驟係繪示在如圖4所示之方法30中的步驟S31到S33。

為了簡單，類似的特徵及架構係不再重複描述。舉例來說，第一半導體基底201可類似於半導體基底101；第一介電層221可類似於第一介電層121；源極/汲極區213a、213b、213c可類似於源極/汲極區113a、113b、113c；矽化物層217a、217b、217c可類似於矽化物層117a、117b、117c；閘極結構211a、211b可類似於閘極結構111a、111b；而閘極間隙子215a、215b可類似於閘極間隙子115a、115b。

特別地是，閘極結構211a、211b可具有閘極介電層203a、203b、閘極電極層205a、205b以及閘極罩蓋層207a、207b。用於形成閘極介電層203a、203b、閘極電極層205a、205b以及閘極罩蓋層207a、207b的一些材料與製程，係類似於或相同於閘極介電層103a、103b、閘極電極層105a、105b以及閘極罩蓋層107a、107b，且在文中不再重複描述。

仍請參考圖18，依據一些實施例，一圖案化遮罩225係形成在第一半導體晶粒200a上，且第一介電層221係使用圖案化遮罩225當作一遮罩以進行蝕刻，以使在單元區A中的矽化物層217a藉由一開口240而部分暴露。在一些實施例中，開口240穿經第一介電層221。開口240可藉由一溼蝕刻製程、一乾蝕刻製程或其組合所形成。在獲得開口240之後，係可移除圖案化遮罩225。

接著，如圖19所示，依據一些實施例，一第一石墨烯導體 247係形成在開口240中。對應的步驟係繪示在如圖4所示之方法30中的步驟S35。在一些實施例中，第一石墨烯導體247係位在單元區A中，並位在源極/汲極區213a上。在一些實施例中，第一石墨烯導體247係直接接觸矽化物層217a。用於形成第一石墨烯導體247的一些製程係類似於或相同於用於形成石墨烯導電結構147的製程，且在文中不再重複描述。

然後，如圖19所示，依據一些實施例，一圖案化遮罩249係形成在第一半導體晶粒200a上，且第一介電層221位在周圍電路區B的部分係藉由使用圖案化遮罩249當作一遮罩以進行蝕刻，以使矽化物層217b、217c分別藉由開口250a、250b而部分暴露。在一些實施例中，當圖案化遮罩249覆蓋在單元區A中的結構時，在單元區A中的結構並未被蝕刻。開口250a與250b係可藉由一濕蝕刻製程、一乾蝕刻製程或其組合所形成。在開口250a、250b形成之後，係可移除圖案化遮罩249。

如圖20所示，依據一些實施例，一阻障層253a以及一第一金屬導體257a係形成在開口250a中，而一阻障層253b以及一第一金屬導體257b係形成在開口250b中。對應的步驟係繪示在如圖4所示之方法30中的步驟S37。

在一些實施例中，第一金屬導體257a係藉由阻障層253a而與矽化物層217b分開，且第一金屬導體257b係直接接觸矽化物層217c。用於形成阻障層253a、253b與第一金屬導體257a、257b的一些材料與製程係類似於用於形成阻障層153a、153b以及金屬導電結構157a、157b的材料與製程，且在文中不再重複描述。

如圖21所示，一第二半導體晶粒200b係包括一第二半導體基底261以及一第二介電層263，而第二介電層263係形成在第二半導體基 底261上。對應的步驟係繪示在如圖4所示之方法30中的步驟S39。

在一些實施例中，第二半導體基底261係可為一積體電路(IC)晶片的一部分，而積體電路晶片係具有各式不同的被動與主動微電子元件，例如電阻器、電容器、電感器、二極體、p型場效電晶體(pFETs)、n型場效電晶體(nFETs)、金屬氧化物半導體場效電晶體(MOSFETs)、互補金屬氧化物半導體(CMOS)電晶體、雙極性接面電晶體(BJTs)、側向擴散MOS(LDMOS)電晶體、高電壓電晶體、高頻率電晶體、鰭式場效電晶體(finFETs)、其他適合的IC元件或其組合。

取決於IC製造階段，第二半導體基底261可包括各式不同材料層(例如介電層、半導體層及/或導電層)，係經配置以形成IC特徵(例如摻雜區、絕緣特徵、閘極特徵、源極/汲極特徵、內連接特徵、其他特徵或其組合)。為了清楚起見，係已簡化第二半導體基底261。應當理解，多個額外的特徵可加入到第二半導體基底261中。再者，用於形成第二半導體晶粒200b的第二介電層263的一些材料與製程，係類似於或相同於用於形成第一半導體晶粒200a之第一介電層221的材料與製程，且在文中不再重複描述。

仍請參考圖21，第二半導體晶粒200b係具有一單元區A以及一周圍電路區B，而周圍電路區B係鄰近單元區A設置。在一些實施例中，一第二石墨烯導體265係形成在第二介電層263位於單元區A中的部分中，且阻障層267a、267b與第二金屬導體269a、269b係形成在第二介電層263位在周圍電路區B中的部分中。對應的步驟係繪示在如圖4所示之方法30中的步驟S41。

在一些實施例中，第二金屬導體269a係被阻障層267a所圍 繞，而第二金屬導體269b係被阻障層267b所圍繞。用於形成第二石墨烯導體265、阻障層267a、267b以及第二金屬導體269a、269b的一些材料與製程，係類似於或相同於用於形成石墨烯導電結構147、阻障層153a、153b以及金屬導電結構157a、157b的材料與製程，且在文中不再重複描述。

接著，如圖2所示，依據一些實施例，將第二半導體晶粒200b上下顛倒置放，且結合到第一半導體晶粒200a上，並使第二介電層263面對第一介電層221。在接合製程之後，第二石墨烯導體265係接合到第一石墨烯導體247上，以形成一石墨烯導電結構271；且第二金屬導體269a、269b係接合到第一金屬導體257a、257b上，以分別形成金屬導電結構275a、275b。對應的步驟係繪示在如圖4所示之方法30中的步驟S43。在接合製程之後，係獲得半導體元件200。

圖22為依據本揭露一些實施例具有多個記憶體胞30之一陣列的一例示積體電路的部分結構示意圖，積體電路係例如一記憶體元件1000。在一些實施例中，記憶體元件1000具有一動態隨機存取記憶體(DRAM)元件。在一些實施例中，記憶體元件1000具有多個記憶體胞30，配置成一柵格圖案(grid pattern)，並具有多個列(rows)及行(columns)。多個記憶體胞30可依據系統需求(system requirements)以及製造技術(fabrication technology)而改變。

在一些實施例中，每一記憶體胞30具有一存取元件以及一儲存元件。存取元件經配置以提供控制存取到儲存元件。特別是，依據一些實施例，存取元件為一場效電晶體(FET)31，且儲存元件為一電容器33。在每一記憶體胞30中，場效電晶體31具有一汲極35、一源極37以及 一閘極39。電容器33的一端子(terminal)電性連接到場效電晶體31的源極37，而電容器33的另一端子可電性連接到接地(ground)。此外，在每一記憶體胞30中，場效電晶體31的閘極39電性連接到一字元線WL，且場效電晶體31的汲極35電性連接到一位元線BL。

以上的描述係提及場效電晶體31電性連接到電容器33的端子為源極37，且場效電晶體31電性連接到位元線BL的端子為汲極35。然而，在讀取(read)與寫入(write)操作期間，場效電晶體31電性連接到電容器33的端子可為汲極，且場效電晶體31電性連接到位元線BL的端子可為源極。意即，場效電晶體31的任一端子可為一源極或一汲極，其係取決於場效電晶體31被施加到源極、汲極與閘極的電壓所控制的方式。

藉由控制在閘極39經由字元線WL的電壓，一電壓電位(voltage potential)可跨經場效電晶體30而產生，以使電荷(electrical charge)可從源極35流向電容器33。因此，儲存在電容器33中的電荷可表示成在記憶體胞30中的一二位元資料。舉例來說，儲存在電容器33中之一臨界電壓上的一正電荷表示成二位元的「1」。若是在電容器33中的電荷在臨界值下的話，一二位元「0」可稱為被儲存在記憶體胞30中。

該等位元線BL經配置以從該等記憶體胞30讀取或寫入資料，以及將資料讀取或寫入到該等記憶體胞30。該等字元線WL經配置以致動(activate)場效電晶體31，進行存取該等記憶體胞30的一特定列。據此，記憶體元件1000亦具有一周圍電路區，其係可包括一位址緩衝器(address buffer)、一行解碼器(row decoder)以及一列解碼器(column decoder)。行解碼器與列解碼器選擇地存取該等記憶體胞30以響應多個位址訊號，而在讀取、寫入與刷新(refresh)操作期間，該等位址訊號係提供 給位址緩衝器。該等位址訊號典型地藉由一外部控制器所提供，而外部控制器係例如一微處理器或其他類型的記憶體控制器。

請往回參考圖1及圖2，石墨烯導電結構147與271係形成在半導體元件100與200的單元區A中，同時金屬導電結構157a、157b、275a、275b係形成在半導體元件100與200的周圍電路區B中。在一些實施例中，半導體元件100與200的各單元區A係可為在記憶體元件1000中之該等記憶體胞30的任一區域，且半導體元件100與200的各周圍電路區B係可為在記憶體元件1000中之位址緩衝器、列解碼器或行解碼器的任一區域。

在本揭露中係已提供半導體元件100與200的多個實施例。為了降低電阻，半導體元件100具有一石墨烯導電結構147，而石墨烯導電結構147係設置在源極/汲極區113a上，且半導體元件200具有石墨烯導電結構271，而石墨烯導電結構271係設置在源極/汲極區213a上。由於石墨烯為一低電阻導電材料，所以可降低經由裝置元件(例如源極/汲極區以及位在石墨烯導電結構上的裝置元件)傳送之訊號的電阻-電容延遲。因此，可提升該半導體元件的操作速度，其係大大地改善整體元件效能。

本揭露之一實施例提供一種半導體元件。該半導體元件具有一第一閘極結構，設置在一半導體基底上；以及一第一源極/汲極區，設置在該半導體基底中，並鄰近該第一閘極結構設置。該半導體元件亦具有一第一矽化物層，設置在該半導體基底中，且設置在該第一源極/汲極區上；以及一石墨烯導電結構，設置在該第一矽化物層上。該半導體元件還具有一第一介電層，覆蓋該第一閘極結構；以及一第二介電層，設置在該第一介電層上。該石墨烯導電結構係被該第一介電層以及該第二介電層 所圍繞。

本揭露之另一實施例提供一種半導體元件。該半導體元件具有一第一源極/汲極區以及一第二源極/汲極區，設置在一半導體基底中。該第一源極/汲極區設置在一單元區中，且該第二源極/汲極區設置在一周圍電路區中。該半導體元件亦具有一第一閘極結構以及一第二閘極結構，設置在該半導體基底中，且設置在該單元區中。該第一源極/汲極區係位在該第一閘極結構與該第二閘極結構之間。該半導體元件還具有一石墨烯導電結構，設置在該單元區中，且設置在該第一源極/汲極區上；以及一第一金屬導電結構，設置在該周圍電路區中，且設置在該第二源極/汲極區上。

本揭露之另一實施例提供一種半導體元件。該半導體元件具有一第一半導體晶粒以及一第二半導體晶粒，該第二半導體晶粒係接合到該第一半導體晶粒上。該第一半導體晶粒包括：一半導體基底；一第一源極/汲極區，設置在該半導體基底中；以及一第一矽化物層，設置在該半導體基底中，且設置在該第一源極/汲極區上。該第一半導體晶粒亦具有一閘極結構，設置在該第一半導體基底上，且鄰近該第一源極/汲極區設置；以及一第一介電層，設置在該半導體基底上，並圍繞該閘極結構設置。該第二半導體晶粒具有一第二介電層，係面對該第一半導體晶粒的該第一介電層。該第一半導體晶粒還包括一石墨烯導電結構，係穿經該第一半導體晶粒的該第一介電層以及該第二半導體晶粒的該第二介電層。該石墨烯導電結構係電性連接到該第一矽化物層。

本揭露的各實施例係具有一些有利特徵。藉由形成一石墨烯導電結構當成一內連接結構，係可降低電阻。因此，係提升半導體元件 的操作速度，其係大大地改善整體元件效能。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

100:半導體元件

101:半導體基底

111a:閘極結構

111b:閘極結構

113a:源極/汲極區

113b:源極/汲極區

113c:源極/汲極區

115a:閘極間隙子

115b:閘極間隙子

117a:矽化物層

117b:矽化物層

117c:矽化物層

121:第一介電層

123:第二介電層

153a:阻障層

153b:阻障層

157a:金屬導電結構

157b:金屬導電結構

A:單元區

B:周圍電路區

Claims (7)

1. 一種半導體元件，包括：一第一半導體晶粒，包括：一半導體基底；一第一源極/汲極區，設置在該半導體基底中；一第一矽化物層，設置在該半導體基底中，且設置在該第一源極/汲極區上；一閘極結構，設置在該半導體基底上，且鄰近該第一源極/汲極區設置；以及一第一介電層，設置在該半導體基底上，並圍繞該閘極結構設置；一第二半導體晶粒，接合到該第一半導體晶粒，其中該第二半導體晶粒包括一第二介電層，係面對該第一半導體晶粒的該第一介電層；以及一石墨烯導電結構，係穿經該第一半導體晶粒的該第一介電層以及該第二半導體晶粒的該第二介電層，其中該石墨烯導電結構係電性連接到該第一矽化物層。
2. 如請求項1所述之半導體元件，其中該石墨烯導電結構直接接觸該第一半導體晶粒的該第一介電層以及該第二半導體晶粒的該第二介電層。
3. 如請求項1所述之半導體元件，其中該閘極導電結構包括一第一石墨 烯導體以及一第二石墨烯導體，該第二石墨烯導體接合到該第一石墨烯導體上，該第一石墨烯導體係被該第一半導體晶粒的該第一介電層所圍繞，且該第二石墨烯導體係被該第二半導體晶粒的該第二介電層所圍繞。
4. 如請求項1所述之半導體元件，其中該半導體元件包括一單元區以及一周圍電路區，該周圍電路區係鄰近該單元區設置，且其中該第一源極/汲極區、該第一矽化物層、該閘極結構以及該石墨烯導電結構係設置在該單元區中。
5. 如請求項4所述之半導體元件，其中該半導體元件的該周圍電路區包括：一第二源極/汲極區以及一第二矽化物層，設置在該第一半導體晶粒的該半導體基底中，其中該第二矽化物層設置在該第二源極/汲極區上；以及一金屬導電結構，係被該第一半導體晶粒的該第一介電層以及該第二半導體晶粒的該第二介電層所圍繞。
6. 如請求項5所述之半導體元件，其中該金屬導電結構包括一第一金屬導體以及一第二金屬導體，該第一金屬導體位在該第一半導體晶粒中，該第二金屬導體位在該第二半導體晶粒中，且接合到該第一金屬導體上，且其中該半導體元件還包括：一第一阻障層，係將該第一金屬導體與該第一半導體晶粒的該第一介電層分開；以及 一第二阻障層，係將第二金屬導體與該第二半導體晶粒的該第二介電層分開。
7. 如請求項6所述之半導體元件，其中該金屬導電結構的該第一金屬導體係藉由該第一阻障層而與該第二矽化物層分開。

Images